CN105900242B - 用于减轻半导体器件中的寄生电容的影响的方法和装置 - Google Patents
用于减轻半导体器件中的寄生电容的影响的方法和装置 Download PDFInfo
- Publication number
- CN105900242B CN105900242B CN201480072731.5A CN201480072731A CN105900242B CN 105900242 B CN105900242 B CN 105900242B CN 201480072731 A CN201480072731 A CN 201480072731A CN 105900242 B CN105900242 B CN 105900242B
- Authority
- CN
- China
- Prior art keywords
- grid layer
- contact
- section
- distance
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 230000003071 parasitic effect Effects 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 17
- 230000000116 mitigating effect Effects 0.000 title description 2
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000003550 marker Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 claims description 2
- 238000005457 optimization Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000002184 metal Substances 0.000 description 5
- 238000000429 assembly Methods 0.000 description 4
- 230000000712 assembly Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 101150064138 MAP1 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
实施例包括半导体器件，其包括：栅极层，该栅极层包括(i)第一区段和(ii)第二区段，其中栅极层是非直线的，以使得栅极层的第一区段相对于栅极层的第二区段被偏移；以及第一接触和第二接触，其中栅极层的第一区段位于(i)距离第一接触为第一距离处以及(ii)距离第二接触为第二距离处，其中第一距离与第二距离不同。
Description
相关申请的交叉引用
本公开要求于2014年12月11日提交的第14/567,971号美国专利申请的优先权，其要求于2014年1月9日提交的第61/925,481号美国临时专利申请的优先权，它们以整体内容通过引用并入本文。
技术领域
本公开的实施例涉及寄生电容的管理，并且特别地涉及用于减轻半导体器件中的寄生电容的影响的方法和装置。
背景技术
半导体器件在尺寸上正日益变得更小。随着尺寸的减小，半导体器件的两个组件(例如，栅极层和漏极接触)之间的距离也继续减小，这导致例如产生两个组件之间的寄生电容。例如，由于例如栅极层与漏极接触之间的相对小的距离，因而可以在半导体器件的栅极层与漏极接触之间生成寄生电容。当半导体器件例如使用在高频开关操作中时，这样的寄生电容可能具有不期望的影响。
发明内容
在各种实施例中，本公开提供一种半导体器件，其包括：栅极层，栅极层包括(i)第一区段和(ii)第二区段，其中栅极层是非直线的，使得栅极层的第一区段相对于栅极层的第二区段偏移；以及第一接触和第二接触，其中栅极层的第一区段位于(i)距离第一接触为第一距离处以及(ii)距离第二接触为第二距离处，其中第一距离与第二距离不同。
在各种实施例中，本公开还提供一种形成半导体器件的方法，其包括：形成栅极层，其中栅极层包括(i)第一区段和(ii)第二区段，其中栅极层是非直线的，使得栅极层的第一区段相对于栅极层的第二区段偏移；以及形成第一接触和第二接触，其中栅极层的第一区段位于(i)距离第一接触为第一距离处以及(ii)距离第二接触为第二距离处，其中第一距离与第二距离不同。
附图说明
结合附图通过以下详细描述将容易理解本公开的实施例。为了方便描述，相同附图标记指代相同结构元件。在附图中以示例的方式而非以限制的方式图示了各种实施例。
图1示意性地图示了具有非线性栅极层的半导体器件的俯视图。
图2图示了半导体器件的设计，其中设计包括指示栅极层的非线性的线性指示层。
图3A-3F图示了与半导体器件的形成相关联的各种操作。
图4A和4B图示了具有切割的半导体器件的栅极层的区段的半导体器件。
图5示意性地图示了包括多个半导体器件的器件的俯视图。
图6是半导体器件的形成的示例方法的流程图。
具体实施方式
图1示意性地图示了具有非线性栅极层106a的半导体器件100(此后也被称为“器件100”)的俯视图。在实施例中，器件100包括例如多个晶体管。
在实施例中，器件100包括多个扩散层102a、102b、102c。在示例中，器件100包括鳍式场效应晶体管(FinFET)器件，其中，扩散层102a、102b、102c中的一个或多个是器件的鳍片。在示例中，扩散层102a、102b、102c是由薄硅鳍片包裹以形成器件100的主体的导电沟道。在示例中，单个的扩散层102a、102b、102c表示器件100的任何适当的区域，例如源区、漏区等。虽然在图1中图示了三个扩散层，但是器件100可以具有任何不同数目的扩散层。
在实施例中，器件100还包括多个接触104a、104b、104c和104d。在示例中，单个的接触104a、104b、104c和104d是源接触或漏接触。接触104a、104b、104c和104d是例如耦合到对应区域的金属接触。例如，虽然在图1中未图示，但是单个的接触104a、104b、104c和104d电连接到扩散层102a、……、102c中的对应的一个或多个。虽然在图1中图示了四个接触104a、……、104d，但是器件100可以具有任何不同数目的接触。
在实施例中，器件100还包括多个栅极层106a、106b和106c。在示例中，栅极层106a、106b和106c中的一个或多个包括金属。在另一示例中，栅极层106a、106b和106c中的一个或多个包括任何其他适当的材料，例如多晶硅(如果栅极层包括多晶硅，则栅极层还可以被称为多晶栅极层)。
在示例中，接触104a和104b和栅极层106a连同一个或多个其他组件形成第一晶体管108a；接触104b和104c和栅极层106b连同一个或多个其他组件形成第二晶体管108b；并且接触104c和104d和栅极层106c连同一个或多个其他组件形成第三晶体管108c。因此，例如，接触104b是第一晶体管108a和第二晶体管108b二者的一部分。在示例中，接触104b充当针对第一晶体管108a的漏接触(例如，针对漏区的接触)，并且还充当针对第二晶体管108b的源接触(例如，针对源区的接触)。由于单个的接触104a、……、104d可以充当源接触和/或漏接触，因而接触104a、……、104d在本文中还被称为源/漏接触。
在实施例中，栅极层106b基本上形成在与相邻接触104b和104c相等距离处。例如，栅极层106b与接触104b之间的距离是X单位(其中，X可以是任何适当的值)，并且栅极层106b与接触104c之间的距离也基本上是X单位，如图1中所图示的。类似地，栅极层106c基本上形成在与相邻接触104c和104d相等距离处。
在实施例中，栅极层106a具有非直线形状。例如，栅极层106a包括区段106a1、区段106a2和区段106a3。在实施例中，栅极层106a的区段106a2关于栅极层106a的区段106a1和106a3偏移。在实施例中，区段106a1相对于区段106a3不偏移。区段106a1和106a3形成栅极层106a的两个末端部分，而区段106a2形成栅极层106a的中间部分，如图1中所图示的。在示例中，栅极层106a的区段106a1与接触104a和接触104b中的每一个之间的距离基本上等于X单位；并且栅极层106a的区段106a3与接触104a和接触104b中的每一个之间的距离也基本上等于X单位，如图1中所图示的。然而，栅极层106a的区段106a2与接触104a之间的距离是Y1单位；而栅极层106a的区段106a2与接触104b之间的距离是Y2单位，其中Y1与Y2不同。在图1的示例中，Y2高于Y1(即，与接触104b相比较，栅极层106的区段106a2更接近接触104a)。在示例中，接触104b形成第一晶体管108a的漏接触，并且接触104a形成第一晶体管108a的源接触。在实施例中，基于形成第一晶体管108a的漏接触的接触104b，距离Y2高于距离Y1。
在包括多个晶体管的半导体器件中，一个或多个晶体管可以比半导体器件的一个或多个其他晶体管更关键。例如，关键晶体管可以被用于关键操作(例如，用于高速和高频开关)，并且减少关键晶体管中的栅极层与相邻金属接触之间的寄生电容或密勒(Miller)电容可能是所期望的。例如，例如与减少关键晶体管的栅极层与源接触之间的寄生电容相比较，减少栅极层与关键晶体管的漏接触之间的寄生电容或密勒电容可能是所期望的。
在示例中，晶体管108a是关键晶体管(例如，相对于晶体管108b和108c)。例如，晶体管108a可以被用于高速和高频开关操作。作为示例，期望减少晶体管108a中的栅极层106a与相邻接触之间的寄生电容或密勒电容(例如，与减少晶体管108b和/或108c中的电容相比较)。栅极层106a与相邻接触之间的寄生电容或密勒电容是基于栅极层106与相邻接触之间的距离。而且，例如与减少晶体管108a的栅极层106a与源接触104a之间的寄生电容或密勒电容相比较，可以更期望减少晶体管108a的栅极层106a与漏接触104b之间的寄生电容或密勒电容。
在实施例中，形成非直线栅极层106a导致栅极层106的区段106a2与接触104b之间的距离的增加，同时导致栅极层106的区段106a2与接触104a之间的距离的减少。而且，在示例中，接触104b充当针对晶体管108a的漏接触。因此，由于栅极层106a的非直线形状，因而降低了晶体管a的栅极层106a与漏接触104b之间的寄生电容或密勒电容。栅极层106a的非直线形状还导致晶体管108a的栅极层106a与源接触104a之间的寄生电容或密勒电容的增加。然而，如在本文中先前讨论的，对于高频操作而言，晶体管的栅极层与漏接触之间的电容的减少是更关键的(例如，即使其导致晶体管的栅极层与源接触之间的电容的增加)。因此，栅极层106a的非直线形状导致栅极层106a与漏接触104b之间的寄生电容或密勒电容的减小，并且从而改进晶体管108a的性能。
在实施例中，器件100的形成是基于数据库和控制器件100的形成的设计算法。例如，系统(在附图中未图示)包括一个或多个处理器和非暂态计算机可读存储介质(例如，存储器)，其中指令有形存储在计算机可读存储介质上。指令由一个或多个处理器可执行以使得处理器能够控制器件100的形成。数据库和控制器件100的形成的算法可以存储在计算机可读存储介质上。
在实施例中，数据库存储针对形成器件100所要求的数据(例如，指示形成器件100的各种组件、组件的形状和大小、组件之间的连接和/或类似的数据)。数据库例如包括指示栅极层106a、106b和106c的形成的数据。
在实施例中，数据库还包括指示栅极层106a将具有非直线形状的数据，并且还包括指示栅极层106s的中间部分将被移位到的一侧的数据。例如，数据库可以包括与栅极层106a、106b和106c中的每一个相对应的两位元标志。例如，标志的第一位元指示对应的栅极层将是直线的还是非直线的；并且标志的第二位元指示在对应的栅极层是非直线的情况下对应的栅极层的中间区段将移位的方向。例如，标志的00值指示对应的栅极层将是直线性的。例如，与栅极层106b和106c相对应的标志具有00的值。标志的10或11值指示对应的栅极层将是非直线的。例如，标志的10值指示对应的栅极层将是非直线的，并且对应的栅极层的中间区段将移位到右边；并且标志的01值指示对应的栅极层将是非直线的，并且对应的栅极层的中间区段将移位到左边。在图1的示例中，与栅极层106a相对应的标志具有01的值。
在另一示例中，取代(或者补充)与栅极层相对应的标志，任何其他类型的数据可以被包括在数据库中以指示栅极层将是非直线的。例如，在数据库中，对于将非直线地形成的栅极层而言，直线性指示层与对应的栅极层相关联。图2图示了如包括在被用于形成器件100的数据库中的器件100的设计200，其中，设计200包括指示栅极层的非直线性的直线性指示层210。设计200包括扩散层202a、202b、202c、接触204a、204b、204c和204d和栅极层206a、206b和206c，其表示器件100的相应组件。在设计200中，栅极层206a被设计为直线的栅极层。设计200还包括直线性指示层210，其叠加在栅极层206a和接触204b上。直线性指示层210充当指示器，以指示在形成或制作器件100时栅极层106a将是非直线的，并且还指示栅极层106a的中间区段将偏离器件100中的接触104b。直线性指示层210是虚拟层——即，直线性指示层210存在于包括在数据库中的设计200中，但是实际上并不存在于器件100中。直线性指示层210指示(例如，直线性指示层210是叠加在其上的)对应的栅极层将以非直线的方式形成，如图1中所图示的。通过使用直线性指示层210，例如取代在设计200中将栅极层206a实际地设计为具有非直线的形状，可以简化针对器件100的设计200的生成。在实施例中，直线性指示层210是光学邻近修正(OPC)优化层。
图3A-3F图示了与图1的器件100的形成相关联的各种操作。与图1类似，图3A-3F图示了当器件100将形成时器件100的俯视图。
参考图3A，形成多个扩散层102a、……、102c。可以使用用于形成这样的扩散层的任何适当的操作来形成扩散层102a、……、102c。虽然在附图中未图示，但是扩散层102a、……、102c可以形成在任何适当的组件或层上，例如可以形成在衬底上。
图3B-3E涉及栅极层106a、……、106c的形成。参考图3B，层306至少部分沉积在扩散层102a、……、102c上。在示例中，层306包括被用于形成栅极层106a、……、106c的材料。例如，如果栅极层106a、……、106c包括适当的金属，那么层306包括金属。在另一示例中，如果栅极层106a、……、106c包括多晶硅，那么层306包括多晶硅。
图3C图示了层306上的掩膜层306a、306b和306c的沉积。可以使用用于形成这样的掩模层的任何适当的操作来形成掩模层306a、306b和306c。在示例中，掩模层306a、306b和306c的形状和位置相应地与栅极层106a、……、106c的形状和位置相对应。在实施例中，掩模层306b和306c直线地成形，而掩模层306a与栅极层106a的形状相对应而非直线地成形。例如，掩模层306a包括区段306a1、306a2和306a3，其与图1的栅极层106a的相应的区段106a1、106a2和106a3相对应。
在示例中，图2的设计200图示了形成在栅极层206a上的直线性指示层210，并且基于形成在设计200中的栅极层206a上的直线性指示层210，掩模层306a非直线性地成形。在另一示例中，基于如在本文中先前所讨论的指示栅极层106a将非直线地形成的、与器件100的设计中的栅极层106a相关联的标志(例如，具有01的值的标志)，掩模层306a非直线地成形，。
在掩模层306a、……、306c的沉积之后，蚀刻层306的未暴露的部分，如图3D中所图示的。当要选择性地蚀刻层306时，不蚀刻由掩模层306a、……、306c覆盖的层306的区段。在层306的选择性蚀刻之后，蚀刻掩模层306a、……、306c，从而形成栅极层106a、……、106c，如图3E中所图示的。可以使用任何适当的方式(例如，通过采用激光蚀刻、化学蚀刻和/或类似)来执行层306和掩模层306a、……、306c的选择性蚀刻。
一旦形成栅极层106a、……、106c，则形成接触104a、……、104d，如图3F中所图示的，从而形成器件100。可以通过用于形成这样的接触的任何适当的操作来执行接触104a、……、104d的形成。虽然图3A-3F图示了在栅极层106a、……、106c的形成之后接触104a、……、104d的形成，但是在另一实施例中(并且尽管在附图中未图示)，可以在栅极层106a、……、106c的形成之前(或连同一起)形成接触104a、……、104d。
图4A和4B图示了具有切割的栅极层106a的区段的器件100。图4A图示了叠加在器件100上的轻推线(jog line)402a和402b。例如，轻推线402a和402b可以形成在图2的设计200上。轻推线402a和402b对栅极层106a、……、106c的部分进行封装。例如，轻推线402a和402b分别对栅极层106a的区段106a1和106a3的部分进行封装。在示例中，轻推线402a和402b分别对栅极层106a的区段106a1与106a2之间的界限以及区段160a2与106a3之间的界限进行封装。
如图4B中所图示的，沿着轻推线402a和402b切割栅极层106a、……、106c。得到的图4B中的器件400具有栅极层406a、406b和406c，其通过分别切割栅极层106a、……、106c而形成。栅极层406a与图1的器件100的区段106a2相对应(例如，当切割区段106a1和106a3时)。即，通过将区段106a2与栅极层106a的其他区段相分离而形成栅极层406a，使得栅极层406a包括仅区段106a2的至少一部分。在一个实施例中，栅极层406a直线地成形。
与图1类似，栅极层406b在与相邻接触104b和104c中的每一个的距离X处。栅极层406a在与晶体管108a的相邻源接触104a的距离Y1处，并且在与晶体管108b的相邻漏接触104b的距离Y2处。如先前关于图1所讨论的，图4B中晶体管108a的栅极层406a与漏接触108b之间的寄生接触是相对较低的(例如，由于距离Y2高于距离Y1)，从而导致器件400的晶体管108a的改进的性能。
图5示意性地图示了包括多个半导体器件的器件500的俯视图。例如，器件500包括图1的器件100以及半导体器件500a和500b。半导体器件500a和500b中的每一个与图1的器件100至少部分类似。例如，半导体器件500a和500b中的每一个包括多个扩散层、多个接触以及多个栅极层(出于清晰的目的，这些组件中的一些组件在图5中未标示)。例如，器件500a包括栅极层506a、506b和506c，并且器件500b包括栅极层526a、526b和526c。
如图5中所图示的，半导体器件100、500a和500b之一的栅极层耦合到相邻半导体器件的对应的栅极层。例如，耦合或连接栅极层506a、106a和526a，这产生连续的栅极层。在实施例中，例如使用单掩模层将栅极层506a、106a和526a形成在一起，如关于图3C-3E所讨论的。
在图5的示例中，半导体器件500a的栅极层506a、506b和506c都不是非直线的，而半导体器件500b的栅极层526b是非直线的。虽然在图5中未图示，但是在实施例中，可以在器件500的形成之后切割或隔离两个相邻半导体器件之间的栅极层，例如，如关于图4A和4B所讨论的。
如在图5中所图示的，器件100的栅极层106a的区段106a1和106a3分别连接到相邻半导体器件500a和500b的对应的栅极层。因此，朝着接触104a完全地移动栅极层106a是不可能的(例如，取代使栅极层106a非直线)。换句话说，由于器件100的栅极层106a的区段106a1和106a3分别连接到相邻半导体器件500a和500b的对应的栅极层，因而栅极层106a的区段106a1和106a3无法朝着接触104a移动。因此，在图1和5的示例中，仅栅极层106a的中间区段106a2朝着接触104a移动，从而导致栅极层106a的非直线的形状。
图6是用于形成半导体器件(例如，相应地图1、图4A和图4B的器件100和400)的示例方法600的流程图。在604处，当设计包括多个晶体管的半导体器件时，标识栅极层与漏接触之间的寄生电容将被降低的晶体管(例如，器件100的晶体管108a)。在示例中，所标识的晶体管被用于高频开关操作。
在608处，当设计半导体器件时，设计数据被修改以指示针对晶体管的非直线的栅极层(例如，图1的栅极层106a)。例如，在设计数据中，具有适当值的标志和/或直线性指示层与晶体管的栅极层相关联以指示栅极层的非直线的形状。
在612处，当形成半导体器件时，形成晶体管的栅极层以具有非直线的形状。在示例中，栅极层包括(i)第一区段(例如，栅极层106a的区段106a2)和(ii)第二区段(例如，栅极层106a的区段106a1)，并且栅极层是非直线的，使得栅极层的第一区段相对于栅极层的第二区段偏移。
在616处，形成第一接触(例如，图1的接触104a)和第二接触(例如，图1的接触104b)。在示例中，栅极层的第一区段在(i)距离第一接触为第一距离(例如，距离Y1)处以及(ii)距离第二接触为第二距离(例如，距离Y2)处，并且第一距离与第二距离不同。在示例中，第一距离小于第二距离。在示例中，基于第一距离小于第二距离，栅极层与第二接触之间的寄生电容或密勒电容小于栅极层与第一接触之间的寄生电容或密勒电容。
描述可以使用短语“在实施例中”或“在实施例中”，其可以各自是指相同或不同实施例中的一个或多个。重复使用短语“在一些实施例中”。短语一般地不是指相同实施例；然而，其可以是指相同实施例。除非上下文另外指定，术语“包括(comprising)”、“具有”和“包括(including)”是同义的。短语“A和/或B”意指(A)、(B)或(A和B)。短语“A/B”意指(A)、(B)或(A和B)，与短语“A和/或B”类似。短语“A、B和C中的至少一个”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。短语“(A)B”意指(B)或(A和B)，即，A是可选的。
虽然本文已经图示并且描述了某些实施例，但是在不脱离本发明的范围的情况下，可以针对所图示和所描述的实施例代替被计算为实现相同目的的各种各样的备选和/或等效实施例或者实施方式。本申请旨在覆盖本文所讨论的实施例的任何适配或变型。因此，显见的意图在于根据本发明的实施例仅由权利要求和其等价方案而限制。
Claims (20)
1.一种半导体器件，包括：
栅极层，所述栅极层包括(i)第一区段和(ii)第二区段，其中所述栅极层是非直线的，使得所述栅极层的所述第一区段相对于所述栅极层的所述第二区段偏移，并且其中所述栅极层的所述第一区段和所述栅极层的所述第二区段形成所述栅极层的连续区段；以及
第一接触，第二接触，第三接触和第四接触，
其中所述栅极层的所述第一区段位于(i)距离所述第一接触为第一距离处以及(ii)距离所述第二接触为第二距离处，其中所述第一距离与所述第二距离不同，
其中所述栅极层的所述第二区段位于距离所述第三接触和所述第四接触中的每一个为第三距离处，
其中所述栅极层的所述第一区段的至少一部分被包括在第一晶体管中，
其中所述栅极层的所述第二区段的至少一部分被包括在第二晶体管中，并且
其中所述第二晶体管与所述第一晶体管不同并且与所述第一晶体管相邻。
2.根据权利要求1所述的半导体器件，其中所述栅极层的所述第二区段位于距离所述第一接触和所述第二接触中的每一个为相同距离处。
3.根据权利要求1所述的半导体器件，其中：
所述栅极层还包括第三区段；并且
所述栅极层的所述第一区段相对于所述栅极层的所述第三区段偏移。
4.根据权利要求3所述的半导体器件，其中：
所述栅极层的所述第二区段相对于所述栅极层的所述第三区段是直线的。
5.根据权利要求1所述的半导体器件，其中：
所述第一接触是晶体管的漏接触；并且
所述第二接触是所述晶体管的源接触。
6.根据权利要求5所述的半导体器件，其中：
基于所述第一接触是所述晶体管的所述漏接触并且所述第二接触是所述晶体管的所述源接触，所述第一距离高于所述第二距离。
7.根据权利要求1所述的半导体器件，其中：
所述第一接触电耦合到所述第一晶体管的漏区；并且
所述第二接触电耦合到所述第一晶体管的源区。
8.根据权利要求7所述的半导体器件，其中所述第一晶体管包括(i)所述漏区、(ii)耦合到所述漏区的所述第一接触、(iii)所述源区、(iv)耦合到所述源区的所述第二接触以及(v)所述栅极层的所述第一区段的所述至少一部分。
9.根据权利要求1所述的半导体器件，其中：
第一寄生电容在所述栅极层与所述第一接触之间生成；
第二寄生电容在所述栅极层与所述第二接触之间生成；
基于所述栅极层的非直线的形状，所述第一寄生电容与所述第二寄生电容不同。
10.一种半导体器件，包括：
第一栅极层，所述第一栅极层包括(i)第一区段和(ii)第二区段，其中所述第一栅极层是非直线的，使得所述第一栅极层的所述第一区段相对于所述第一栅极层的所述第二区段偏移，
第一接触和第二接触，其中所述栅极层的所述第一区段位于(i)距离所述第一接触为第一距离处以及(ii)距离所述第二接触为第二距离处，其中所述第一距离与所述第二距离不同，
第二栅极层，其中所述第二栅极层是直线地成形的；以及
第三接触，
其中所述第二栅极层位于距离所述第二接触和所述第三接触中的每一个为相同距离处。
11.一种形成半导体器件的方法，包括：
形成栅极层，其中所述栅极层包括(i)第一区段和(ii)第二区段，其中所述栅极层是非直线的，以使得所述栅极层的所述第一区段相对于所述栅极层的所述第二区段偏移，并且其中所述栅极层的所述第一区段和所述栅极层的所述第二区段形成所述栅极层的连续区段；
形成第一接触、第二接触、第三接触和第四接触，其中所述栅极层的所述第一区段位于(i)距离所述第一接触为第一距离处以及(ii)距离所述第二接触为第二距离处，其中所述第一距离与所述第二距离不同，其中所述栅极层的所述第二区段位于距离所述第三接触和所述第四接触中的每一个为第三距离处，
形成第一晶体管，以使得所述栅极层的所述第一区段的至少一部分被包括在所述第一晶体管中，以及
形成第二晶体管，以使得所述栅极层的所述第二区段的至少一部分被包括在第二晶体管中，其中所述第二晶体管与所述第一晶体管不同并且与所述第一晶体管相邻。
12.根据权利要求11所述的方法，其中所述栅极层的所述第二区段位于距离所述第一接触和所述第二接触中的每一个为相同距离处。
13.根据权利要求11所述的方法，其中：
所述栅极层还包括第三区段；
所述栅极层的所述第一区段相对于所述栅极层的所述第三区段偏移；以及
所述栅极层的所述第二区段相对于所述栅极层的所述第三区段是直线的。
14.根据权利要求11所述的方法，还包括：
形成所述第一晶体管的漏区，其中所述第一接触是电耦合到所述漏区的漏接触；以及
形成所述第一晶体管的源区，其中，所述第二接触是电耦合到所述源区的源接触，
其中基于所述第一接触是所述第一晶体管的所述漏接触并且所述第二接触是所述第一晶体管的所述源接触，所述第一距离高于所述第二距离。
15.一种形成半导体器件的方法，包括：
当设计所述半导体器件时，将第一值分配给所述半导体器件的设计中的标志，其中所述标志与栅极层相关联，并且其中所述第一值指示所述栅极层将是非直线的并且将朝向第一接触偏离；
基于被分配给与所述栅极层相关联的所述标志的所述第一值，形成所述栅极层，以使得(i)所述栅极层包括第一区段和第二区段、(ii)所述栅极层是非直线的以使得所述栅极层的所述第一区段相对于所述栅极层的所述第二区段偏移、并且(iii)所述栅极层的所述第一区段朝向所述第一接触偏离；以及
形成所述第一接触和第二接触，其中所述栅极层的所述第一区段位于(i)距离所述第一接触为第一距离处以及(ii)距离所述第二接触为第二距离处，其中所述第一距离与所述第二距离不同。
16.一种形成半导体器件的方法，包括：
当设计所述半导体器件时并且在所述半导体器件的设计中，将直线性指示层与栅极层和第一接触相关联；以及
基于与所述栅极层和所述第一接触相关联的所述直线性指示层，形成所述栅极层，以使得(i)所述栅极层包括第一区段和第二区段、(ii)所述栅极层是非直线的以使得所述栅极层的所述第一区段相对于所述栅极层的所述第二区段偏移、并且(iii)所述栅极层的所述第一区段朝向所述第一接触偏离；
形成所述第一接触和第二接触，其中所述栅极层的所述第一区段位于(i)距离所述第一接触为第一距离处以及(ii)距离所述第二接触为第二距离处，其中所述第一距离与所述第二距离不同。
17.根据权利要求16所述的方法，其中所述直线性指示层包括光学邻近修正(OPC)优化层。
18.一种形成半导体器件的方法，包括：
形成栅极层，其中所述栅极层包括(i)第一区段和(ii)第二区段，其中所述栅极层是非直线的，使得所述栅极层的所述第一区段相对于所述栅极层的所述第二区段偏移；以及
形成第一接触和第二接触，其中所述栅极层的所述第一区段位于(i)距离所述第一接触为第一距离处以及(ii)距离所述第二接触为第二距离处，其中所述第一距离与所述第二距离不同，
其中形成所述栅极层包括：
形成多个扩散层，
在所述多个扩散层上形成第一层，
使用第一掩膜来掩蔽所述第一层的至少一部分，其中所述第一掩膜的形状与所述栅极层的形状相对应，
在掩蔽所述第一层的所述至少一部分之后，蚀刻所述第一层的未被掩蔽的部分，以及
在蚀刻所述第一层的部分之后，蚀刻所述第一掩膜以形成所述栅极层。
19.一种形成半导体器件的方法，包括：
形成栅极层，其中所述栅极层包括(i)第一区段和(ii)第二区段，其中所述栅极层是非直线的，使得所述栅极层的所述第一区段相对于所述栅极层的所述第二区段偏移；
形成第一接触和第二接触，其中所述栅极层的所述第一区段位于(i)距离所述第一接触为第一距离处以及(ii)距离所述第二接触为第二距离处，其中所述第一距离与所述第二距离不同；以及
从所述栅极层形成经修改的栅极层，以使得所述经修改的栅极层包括所述栅极层的所述第一区段的至少一部分，其中所述经修改的栅极层不包含所述栅极层的所述第二区段。
20.一种形成半导体器件的方法，包括：
形成第一栅极层，其中所述第一栅极层包括(i)第一区段和(ii)第二区段，其中所述第一栅极层是非直线的，使得所述第一栅极层的所述第一区段相对于所述第一栅极层的所述第二区段偏移；以及
形成第一接触和第二接触，其中所述第一栅极层的所述第一区段位于(i)距离所述第一接触为第一距离处以及(ii)距离所述第二接触为第二距离处，其中所述第一距离与所述第二距离不同，
形成第二栅极层，其中所述第二栅极层是直线地成形的；以及
形成第三接触，其中所述第二栅极层位于距离所述第二接触和所述第三接触中的每一个为相同距离处。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201461925481P | 2014-01-09 | 2014-01-09 | |
| US61/925,481 | 2014-01-09 | ||
| US14/567,971 US9397218B2 (en) | 2014-01-09 | 2014-12-11 | Method and apparatus for mitigating effects of parasitic capacitance in semiconductor devices |
| US14/567,971 | 2014-12-11 | ||
| PCT/US2014/070070 WO2015105625A1 (en) | 2014-01-09 | 2014-12-12 | Method and apparatus for mitigating effects of parasitic capacitance in semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105900242A CN105900242A (zh) | 2016-08-24 |
| CN105900242B true CN105900242B (zh) | 2019-04-12 |
Family
ID=53495830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480072731.5A Expired - Fee Related CN105900242B (zh) | 2014-01-09 | 2014-12-12 | 用于减轻半导体器件中的寄生电容的影响的方法和装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9397218B2 (zh) |
| CN (1) | CN105900242B (zh) |
| TW (1) | TWI638409B (zh) |
| WO (1) | WO2015105625A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102532427B1 (ko) | 2015-12-31 | 2023-05-17 | 삼성전자주식회사 | 반도체 메모리 소자 |
| US10475790B2 (en) * | 2017-09-28 | 2019-11-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Asymmetric gate pitch |
| KR20210073142A (ko) * | 2019-12-10 | 2021-06-18 | 삼성전자주식회사 | 반도체 장치 |
| CN113054006A (zh) * | 2021-03-18 | 2021-06-29 | 广东省大湾区集成电路与系统应用研究院 | 一种半导体器件布局结构 |
| CN116994951A (zh) * | 2022-04-24 | 2023-11-03 | 长鑫存储技术有限公司 | 半导体结构的制作方法及其结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020617A (en) * | 1997-05-23 | 2000-02-01 | U.S. Philips Corporation | Lateral MOS transistor with weakly doped drain extension |
| CN101471344A (zh) * | 2007-12-28 | 2009-07-01 | 富士通微电子株式会社 | 半导体器件及其制造方法和设计方法 |
| CN102648521A (zh) * | 2009-08-31 | 2012-08-22 | 超威半导体公司 | 半导体器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4855668B2 (ja) * | 2004-02-24 | 2012-01-18 | セイコーインスツル株式会社 | 電界効果トランジスタの高電圧動作方法とそのバイアス回路およびその高電圧動作回路要素 |
| DE102008023216A1 (de) | 2008-05-19 | 2009-12-03 | Friedrich-Alexander-Universität Erlangen-Nürnberg | Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens |
| US8618600B2 (en) * | 2008-06-09 | 2013-12-31 | Qimonda Ag | Integrated circuit including a buried wiring line |
| JP5879694B2 (ja) | 2011-02-23 | 2016-03-08 | ソニー株式会社 | 電界効果トランジスタ、半導体スイッチ回路、および通信機器 |
-
2014
- 2014-12-11 US US14/567,971 patent/US9397218B2/en not_active Expired - Fee Related
- 2014-12-12 WO PCT/US2014/070070 patent/WO2015105625A1/en active Application Filing
- 2014-12-12 CN CN201480072731.5A patent/CN105900242B/zh not_active Expired - Fee Related
- 2014-12-26 TW TW103145827A patent/TWI638409B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020617A (en) * | 1997-05-23 | 2000-02-01 | U.S. Philips Corporation | Lateral MOS transistor with weakly doped drain extension |
| CN101471344A (zh) * | 2007-12-28 | 2009-07-01 | 富士通微电子株式会社 | 半导体器件及其制造方法和设计方法 |
| CN102648521A (zh) * | 2009-08-31 | 2012-08-22 | 超威半导体公司 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9397218B2 (en) | 2016-07-19 |
| TWI638409B (zh) | 2018-10-11 |
| TW201528380A (zh) | 2015-07-16 |
| US20150194518A1 (en) | 2015-07-09 |
| WO2015105625A1 (en) | 2015-07-16 |
| CN105900242A (zh) | 2016-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105900242B (zh) | 用于减轻半导体器件中的寄生电容的影响的方法和装置 | |
| US10636694B2 (en) | Dielectric isolation in gate-all-around devices | |
| US9690896B2 (en) | Method for manufacturing a semiconductor device and semiconductor device manufactured by the same | |
| CN104752420B (zh) | 显示设备的抗静电装置及其制造方法 | |
| KR102261006B1 (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 | |
| CN108873508B (zh) | 阵列基板的制造方法 | |
| JP6483843B2 (ja) | アレイ基板及びその製造方法、表示装置 | |
| CN105097947A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN107425075B (zh) | 薄膜晶体管器件及其制造方法、阵列基板以及显示装置 | |
| JP2007027735A5 (zh) | ||
| KR20150063767A (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| EP3091579B1 (en) | Thin film transistor, method for manufacturing the same, display device and electronic product | |
| US10658459B2 (en) | Nanosheet transistor with robust source/drain isolation from substrate | |
| US9406701B2 (en) | Array substrate and method for fabricating the same, and display device | |
| US20180358345A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN109742151A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示面板 | |
| US8581256B2 (en) | Pixel structure and fabrication method of pixel structure | |
| JP6440228B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| CN106298916A (zh) | 半导体元件及其制作方法 | |
| KR20170005962A (ko) | 액정 표시 장치 및 그 제조방법 | |
| EP2983204B1 (en) | Display device and method for manufacturing the same | |
| CN106298883B (zh) | 一种薄膜晶体管及其制备方法 | |
| KR20150076936A (ko) | 박막트랜지스터 어레이 기판의 제조방법 | |
| KR102196335B1 (ko) | 표시장치와 그 제조 방법 | |
| EP3279941A1 (en) | Array substrate and preparation method therefor, and display device thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190412 Termination date: 20191212 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |