CN102637650A - 半导体装置及其制造方法以及电源 - Google Patents

半导体装置及其制造方法以及电源 Download PDF

Info

Publication number
CN102637650A
CN102637650A CN2012100264674A CN201210026467A CN102637650A CN 102637650 A CN102637650 A CN 102637650A CN 2012100264674 A CN2012100264674 A CN 2012100264674A CN 201210026467 A CN201210026467 A CN 201210026467A CN 102637650 A CN102637650 A CN 102637650A
Authority
CN
China
Prior art keywords
resin bed
resin
semiconductor chip
coupling agent
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100264674A
Other languages
English (en)
Other versions
CN102637650B (zh
Inventor
冈本圭史郎
今田忠纮
今泉延弘
渡部庆二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102637650A publication Critical patent/CN102637650A/zh
Application granted granted Critical
Publication of CN102637650B publication Critical patent/CN102637650B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Sealing Material Composition (AREA)

Abstract

本发明涉及一种半导体装置、一种用于制造半导体装置的方法以及一种电源。本发明的半导体装置包括：半导体芯片，包括氮化物半导体分层结构，该氮化物半导体分层结构包括载流子输运层和载流子供给层；半导体芯片上的第一树脂层，该第一树脂层包括偶联剂；第一树脂层上的第二树脂层，该第二树脂层包括表面活性剂；以及密封树脂层，用于利用第一树脂层和第二树脂层对半导体芯片进行密封。

Description

半导体装置及其制造方法以及电源
相关申请的交叉引用
本申请要求在2011年2月9日提交的日本专利申请No.2011-26232的优先权，其整体内容通过引用合并于此。
技术领域
实施例涉及一种半导体装置、一种用于制造半导体装置的方法以及一种电源。
背景技术
高电子迁移率晶体管(HEMT)包括一种半导体分层结构，其包括载流子输运层和载流子供给层。提供了一种使用AlGaN/GaN的异质结的GaN-HEMT，AlGaN/GaN是基于GaN的化合物半导体。GaN-HEMT具有HEMT结构，其中堆叠用作电子输运层的GaN层和用作电子供给层的AlGaN层。
GaN的带隙可以大于Si的带隙(约1.1eV)和GaAs的带隙(约1.4eV)，并且可以是例如约3.4eV。GaN具有高击穿场强度和高饱和电子速度。GaN可以应用于在高电压下操作并且具有高输出的电源的半导体装置。例如，GaN-HEMT可以应用于电源的高效率开关元件和用于电动车辆的具有高击穿电压的功率装置。
在日本未审专利申请公开No.5-315474和No.10-209344中公开了相关技术。
在GaN-HEMT中，为了改进耐湿性和击穿电压，在环氧树脂等的树脂密封之前，半导体芯片的表面可能覆盖有击穿电压高于密封树脂的击穿电压的树脂。
图1A和1B均图示了半导体芯片的示例性表面。包括在其上形成的电极和配线的半导体芯片的表面是不平坦的并且可能具有凹部和凸部(台阶)。晶体管的源极电极、漏极电极和栅极电极在图1A中图示的表面上形成。例如，当半导体芯片102固定在支承板100(诸如，引线框或者使用管芯附着剂101(管芯接合剂)的基板)上，并且在树脂密封之前，半导体芯片102的表面覆盖有树脂层103时，凸部的角处的树脂层103的厚度可能减小。由于高电压局部地施加到薄的部分，因此可能不能提供充分的击穿电压。
例如，如图1B中所示，可以在半导体芯片102的整个表面上形成厚的树脂层以增加半导体芯片102的表面上的凸部的角处的树脂层103的厚度。由于半导体芯片102的中心部分中的树脂层103的厚度不同于半导体芯片102的外围部分中的树脂层103的厚度，因此不同的应力可能施加在半导体芯片102的表面上。
发明内容
根据本发明的一个方面，一种半导体装置包括：半导体芯片，包括氮化物半导体分层结构，该氮化物半导体分层结构包括载流子输运层和载流子供给层；半导体芯片上的第一树脂层，该第一树脂层包括偶联剂；第一树脂层上的第二树脂层，该第二树脂层包括表面活性剂；以及密封树脂层，用于利用第一树脂层和第二树脂层对半导体芯片进行密封。
根据上述半导体装置，提供了耐湿性和击穿电压并且减少了装置特性的劣化。
在以下描述中将部分地阐述本发明的另外的优点和新型特征，并且对于本领域技术人员，在阅读以下内容之后或者在通过本发明的实践而进行学习之后，本发明的另外的优点和新型特征将变得明显。
附图说明
图1A和1B均图示了半导体芯片的示例性表面。
图2图示了示例性半导体装置。
图3图示了示例性半导体装置。
图4A至4F图示了用于制造半导体装置的示例性方法。
图5A至5C图示了用于制造半导体装置的示例性方法。
图6图示了示例性电源。
具体实施方式
图2图示了示例性半导体装置。该半导体装置包括半导体芯片1、其上安装有半导体芯片1的台2、栅极引线21、源极引线22、漏极引线23、接合线4(Al线)以及密封树脂层7。密封树脂层7可以是成型树脂。该半导体装置可以是包括基于氮化物(例如，例如基于GaN)的化合物半导体的化合物半导体装置。该半导体装置可以是如下半导体封装，其中以树脂密封具有氮化物半导体分层结构的半导体芯片，该氮化物半导体分层结构包括载流子传输层和载流子供给层。半导体芯片1安装在台2上，并且可以使用例如管芯接合剂3(诸如，焊料)进行固定。该半导体芯片还可被称为半导体元件。
安装在台2上的半导体芯片1的栅极焊盘24、源极焊盘25和漏极焊盘26分别通过Al线4耦接到栅极引线21、源极引线22和漏极引线23，并且它们通过密封树脂层7被密封。使用管芯附着剂3将半导体芯片1的基板的背面固定在其上的台2电耦接到漏极引线23。台2可以电耦接到源极引线22。
图3图示了示例性半导体装置。图3中所示的半导体装置是图2中所示的半导体装置的一个配置。半导体芯片1可以包括具有基于GaN的半导体分层结构的GaN-HEMT，该基于GaN的半导体分层结构包括GaN电子输运层和AlGaN电子供给层。例如，半导体芯片1可以包括用于电源的GaN-HEMT芯片，其用于电子设备或电源中包括的开关元件。GaN-HEMT芯片1包括设置在基于GaN的半导体分层结构上的栅极电极、源极电极和漏极电极；以及包括设置在电极上的绝缘膜和配线的配线层。由于电极或配线在GaN-HEMT芯片1的表面侧上形成，因此该表面可能不平坦。例如，如图3中所示，该表面可能具有凹部和凸部。图3图示了晶体管的源极电极、漏极电极和栅极电极上方的表面的凹部和凸部。GaN-HEMT芯片1的表面覆盖有绝缘膜，并且栅极焊盘24、源极焊盘25和漏极焊盘26可以暴露。GaN-HEMT可以被称为基于GaN的HEMT。GaN-HEMT芯片可被称为基于GaN的HEMT芯片。
在半导体芯片1的表面上形成的绝缘膜可以包括无机绝缘膜或有机绝缘膜。例如，无机绝缘膜可以是包括以下至少一种材料的绝缘膜：氧化硅(SiO)、氮化硅(SiN)、氧化钛(TiO，例如，TiO2)、氧化铝(AlO，例如，Al2O3)和无定形硅(a-Si)。有机绝缘膜可以是包括以下至少一种材料的绝缘膜：聚酰亚胺、加氟氧化硅(SiOF)、加碳氧化硅(SiOC)、加氟碳(CF)和含有甲基的聚硅氧烷(甲基倍半硅氧烷(MSQ))。无机绝缘膜可以被称为无机膜。有机绝缘膜可以被称为有机膜。绝缘膜可以被称为层间绝缘膜。
例如，当半导体芯片用于高效率开关元件或者高击穿电压功率装置时，半导体芯片1以密封树脂层7(诸如，含有无机填料的环氧树脂等)进行的密封可能不能提供充分的耐湿性和击穿电压。如图3中所示，半导体芯片1的表面覆盖有包括偶联剂的第一树脂层5。第一树脂层5的表面覆盖有包括表面活性剂的第二树脂层6。覆盖有第一树脂层5和第二树脂层6的半导体芯片1通过密封树脂层7进行密封。在树脂密封之前，半导体芯片1的表面覆盖有击穿电压高于密封树脂层7的击穿电压的第一树脂层5和第二树脂层6(例如，第一树脂层5包括偶联剂并且第二树脂层6包括表面活性剂)。半导体芯片1的表面覆盖有具有三层结构的树脂层，在该三层结构中，第一树脂层5、第二树脂层6和密封树脂层7以该顺序堆叠。
第一树脂层5和第二树脂层6均可以被称为连结涂覆树脂(JCR)层。第一树脂层5、第二树脂层6和密封树脂层7均可以被称为表面保护层。图3中所示的树脂密封封装结构可以减少装置特性的劣化并且提供高的耐湿性和击穿电压。
由于第一树脂层5包括偶联剂，因此增加了在半导体芯片1的表面上形成的绝缘膜和第二树脂层6之间的粘合强度。因此，改进了粘合和耐湿性。当覆盖具有凹部和凸部的半导体芯片1的表面的第一树脂层5具有薄的部分时，由于第一树脂层5覆盖有击穿电压高于密封树脂层7的击穿电压的第二树脂层6，因此可以提供充分的耐受电压。当具有凹部和凸部的半导体芯片1的表面覆盖有第一树脂层5且被树脂密封时，凸部的角处的第一树脂层5的厚度可能减小。在将高电压施加到薄的部分时，由于密封树脂的击穿电压是小的，因此不能完全提供充分的击穿电压。由于具有凹部和凸部的半导体芯片1的表面覆盖有第一树脂层5和击穿电压高于密封树脂层7的击穿电压的第二树脂层6，因此可以提供充分的耐受电压。第二树脂层6可以被形成为使得半导体芯片1的表面的所有凹部和凸部完全嵌入第二树脂层6。凸部的角处的第二树脂层6的厚度未减小；并且因此，可以施加高电压。可以增加耐受电压。
由于第二树脂层6包括表面活性剂，因此第二树脂层6的表面张力减小。因此，半导体芯片1的表面的凹部和凸部嵌入第二树脂层6；并且该表面可以变得平坦。第二树脂层6和密封树脂层7之间的接合界面可以比第一树脂层5和第二树脂层6之间的接合界面平坦。第二树脂层6和密封树脂层7之间的接合界面的平坦度可以大于第一树脂层5和第二树脂层6之间的接合界面的平坦度。由于在半导体芯片1的表面上形成的树脂层5和6的厚度不根据半导体芯片1的中心部分和外围部分之间的位置而改变，因此没有出现具有在树脂固化期间生成的不同的残余应力的部分。由于没有从树脂层5和6向半导体芯片施加不同的应力，因此晶体管特性不会根据半导体芯片1的中心部分和外围部分之间的位置而变化；并且因此，器件特性不会劣化。
在半导体芯片1和密封树脂层7之间可以形成两个树脂层。由于作为这两个层中的一个的第一树脂层5包括偶联剂，因此可以提供粘合和耐湿性。由于作为这个层中的另一个的第二树脂层6包括表面活性剂，因此可以减少装置特性的劣化，同时提供高击穿电压。第一树脂层5和第二树脂层6可以基本上具有相同的树脂成分或者相似的树脂成分。例如，当第一树脂层5包括聚酰亚胺树脂时，第二树脂层6可以包括聚酰亚胺树脂。这可以改进第一树脂层5和第二树脂层6之间的粘合。由于在第一树脂层5和第二树脂层6之间施加的应力可以减少，因此可以改进在半导体芯片1的表面上形成的绝缘膜和第一树脂层5之间的粘合以及第一树脂层5和第二树脂层6之间的粘合。
例如，第一树脂层5可以包括聚酰亚胺树脂、聚酰胺树脂或者硅树脂。第一树脂层5可以是包括如下材料的树脂层：含有偶联剂的聚酰亚胺树脂、含有偶联剂的聚酰胺树脂或者含有偶联剂的硅树脂。第一树脂层5可以是包括如下材料至少之一的树脂层：含有偶联剂的聚酰亚胺树脂、含有偶联剂的聚酰胺树脂以及含有偶联剂的硅树脂。例如，第一树脂层5可以是通过混合任何上述树脂而获得的树脂层。
偶联剂的示例包括硅烷偶联剂、钛偶联剂、锆偶联剂和铝偶联剂。偶联剂可以具有作为有机官能基团的如下基团至少之一：乙烯基团、环氧基团、硝基团、甲基丙烯酸基团、氨基团、巯基团、异氰酸基团、羧基团和羟基团。偶联剂可以具有作为可水解基团的如下基团至少之一：氯基团、烷氧基团、乙酸基团、异烯丙氧基团和氨基团。偶联剂可以具有这些有机官能基团和可水解基团。
例如，硅偶联剂可以包括3-巯基丙基三甲氧基硅烷。硅偶联剂可以包括乙烯基三氯硅烷、乙烯基甲氧基硅烷、乙烯基三(2-甲氧基乙氧基)硅烷、乙烯基三乙氧基硅烷、乙烯基三甲氧基硅烷、3-(甲基丙烯酰氧基丙基)三甲氧基硅烷、2-(3，4-环氧环己烷基)-3-缩水甘油醚氧基丙基-3-甲基二乙氧基硅烷、N-2-(氨乙基)-3-氨丙基三甲氧基硅烷、N-2-(氨乙基)-3-氨丙基甲基二甲氧基硅烷、3-氨丙基三甲氧基硅烷、3-氨丙基三乙氧基硅烷、N-苯基-3-氨丙基三甲氧基硅烷或者3-氯丙基三甲氧基硅烷。
分别使用钛、锆和铝置换上述硅偶联剂中的硅烷，可以获得钛偶联剂、锆偶联剂和铝偶联剂。第一树脂层5可以包括含有数量为10wt％(重量百分比)或更少的偶联剂的材料。由于第一树脂层5的树脂含量减小，可以减小第一树脂层5的强度的降低，因此可以改进在半导体芯片1的表面上形成的绝缘膜和第一树脂层5之间的粘合以及第一树脂层5和第二树脂层6之间的粘合。
第二树脂层6可以包括聚酰亚胺树脂、聚酰胺树脂或者硅树脂。第二树脂层6可以包括含有表面活性剂的聚酰亚胺树脂、含有表面活性剂的聚酰胺树脂或者含有表面活性剂的硅树脂。第二树脂层6可以包括含有表面活性剂的聚酰亚胺树脂、含有表面活性剂的聚酰胺树脂以及含有表面活性剂剂的硅树脂至少之一。第二树脂层6可以是通过混合任何上述树脂而获得的树脂层。
表面活性剂的示例包括氟化表面活性剂、烃类表面活性剂和硅表面活性剂。表面活性剂可以包括氟化表面活性剂。氟化表面活性剂的示例包括全氟辛酸(PFOA)、全氟磺酸(PFOS)、碳原子数目大于PFOA的长链全氟羧酸(PFCA)、全氟辛基磺酸(PFBS)和全氟己酸(PFHXA)。
第二树脂层6可以包括含有数量为1ppm或更高以及5000ppm或更低的表面活性剂的材料。可以减小由于第二树脂层6的树脂含量减小导致的第二树脂层6的强度的降低。可以在不减小第一树脂层5和第二树脂层6之间的粘合以及第二树脂层6和密封树脂层7之间的粘合的情况下改进第二树脂层6的表面的平坦度。密封树脂层7可以包括环氧树脂或硅树脂。密封树脂层7可以包括环氧树脂和硅树脂之一。密封树脂层7可以包括环氧树脂和硅树脂至少之一。例如，密封树脂层7可以是通过混合任何上述树脂而获得的树脂层。
密封树脂层7可以包括无机颗粒。可以改进对半导体芯片1进行密封的整体树脂封装的热传导。例如，无机颗粒可以包括氧化硅、氧化铝、氧化镁或氧化锆。无机颗粒可以是玻璃颗粒、各种陶瓷颗粒或者玻璃纤维强化塑料(FRP)颗粒。这些颗粒可以具有任何形状。这些颗粒可以是球形颗粒、粒状颗粒、大块颗粒、碎片状颗粒、多孔颗粒、聚集颗粒、薄片状颗粒、钉状颗粒、丝状颗粒、纤维性颗粒或者须状颗粒。无机颗粒可被称为无机填料。第一树脂层5和第二树脂层6可以不包括无机颗粒。位于半导体芯片1附近的无机颗粒可能引起对半导体芯片1的破坏。
密封树脂层7可以包括偶联剂。可以改进第二树脂层6和密封树脂层7之间的粘合。对于用于第一树脂层5、第二树脂层6和密封树脂层7的材料可以采用任何组合。例如，第一树脂层5和第二树脂层6可以包括聚酰胺树脂，表面活性剂可以包括氟化表面活性剂；并且密封树脂层7可以包括基于邻甲酚醛(OCN)或者基于多芳香环树脂(MAR)的环氧树脂。可以改进耐湿性和击穿电压。
图4A至4F图示了用于制造半导体装置的示例性方法。该半导体装置可以是离散的封装。如图4A和4B中所示，使用管芯附着剂3(诸如，焊料)将具有包括载流子输运层和载流子供给层的氮化物半导体分层结构的半导体芯片1设置在引线框的台2上。
尽管图中没有示出，但是可以通过执行溅射、蒸发淀积、镀覆等在半导体芯片1的背面上形成例如粘合层的金属膜，其中Ti、Ni和Au以该顺序堆叠。如图4A中所示，通过执行散布、印刷、转印等，将管芯附着剂3(诸如，Ag膏或焊膏)供给到其中半导体芯片1将安装在引线框的台2上的区域。
如图4B中所示，在传送带式回流焊炉等中在约180℃下对安装在台2上以便面朝上的半导体芯片1加热约10分钟。半导体芯片1通过管芯附着剂3附着到引线框的台2，并且因此半导体芯片1设置在引线框的台2上。该操作可以包括在管芯接合操作中。
如图4C中所示，通过使用线4(诸如，Al线)的接合，将半导体芯片1的栅极焊盘24耦接到栅极引线21，将漏极焊盘26耦接到漏极引线23，并且将源极焊盘25耦接到源极引线22。半导体芯片1的焊盘24至26分别电耦接到引线框的引线21至23。该操作可以包括在线接合操作中。
如图4D中所示，形成包括偶联剂的第一树脂层5以便覆盖半导体芯片1的表面。该操作可以包括在第一树脂层形成操作中。例如，通过执行喷涂、散布等将包括硅偶联剂的聚酰亚胺树脂漆施加到已经历线接合的半导体芯片1的表面上。随后，通过加热使聚酰亚胺树脂固化。因此，在半导体芯片1的表面上形成了包括偶联剂的第一树脂层5。
使包括偶联剂并且已被施加到半导体芯片1的表面上的树脂材料固化。例如，预先将偶联剂施加到半导体芯片1的表面(诸如绝缘膜)上；将树脂材料施加到偶联剂上；并且使树脂材料固化。树脂材料可以包括或不包括偶联剂。第一树脂层5包括偶联剂。
如图4E中所示，形成包括表面活性剂的第二树脂层6以便覆盖第一树脂层5的表面。该操作可以包括在第二树脂层形成操作中。例如，通过执行喷涂、散布等将包括氟化表面活性剂的聚酰亚胺树脂漆施加到覆盖半导体芯片1的第一树脂层5上。随后，通过加热使聚酰亚胺树脂固化以形成包括表面活性剂的第二树脂层6。
如图4F中所示，形成密封树脂层7，其对覆盖有第一树脂层5和第二树脂层6的半导体芯片1进行密封。该操作可以包括在树脂密封操作中。例如，将包括具有台2的引线框、覆盖有第一树脂层5和第二树脂层6的半导体芯片1以及使引线框和半导体芯片1彼此耦接的线4的所制造的本体置于树脂密封设备的模具中。通过传递成型等使用热固性的含有氧化铝填料的环氧树脂对所制造的本体进行密封。包括氧化铝填料的环氧树脂层被形成为对覆盖有第一树脂层5和第二树脂层6的半导体芯片1进行密封的密封树脂层7。树脂密封设备可以包括在成型设备中。
为了改进第二树脂层6和密封树脂层7之间的粘合，包括偶联剂的密封树脂材料可以用作密封树脂层7的密封树脂材料。密封树脂层7可以包括偶联剂。在树脂密封之前，将偶联剂施加到覆盖半导体芯片1的第二树脂层6的表面上之后，可以利用密封树脂材料对半导体芯片1进行密封。密封树脂材料可以或可以不包括偶联剂。密封树脂层7包括偶联剂。
经树脂密封的所制造的本体被从树脂密封设备的模具中取出，并且通过外引线切割操作(未示出)等从引线框切除，被分离成单独的本体。因此，获得了期望的半导体装置(例如，离散的封装)。提供了耐湿性和击穿电压并且减少了装置特性的劣化。
在半导体芯片的操作期间测量的整体封装的击穿电压可以是1200V或更高。在1000小时的85℃/85％RH的高温和湿度测试(温度周期测试)之后测量的击穿电压可以是1200V或更高。在每次测量之后的半导体芯片、第一树脂层、第二树脂层和密封树脂层的部分上，通过扫描电子显微镜(SEM)对这些部分进行分析，裂纹或断开部分的数目可以降低，并且可以维持最初的状态。
在使用单层聚酰亚胺树脂而非第一和第二树脂层的半导体芯片的操作期间测量的整体封装的击穿电压可以是约600V。在1000小时的85℃/85％RH的高温和湿度测试之后测量的击穿电压可以是100V或更低。每次测量之后的半导体芯片、树脂层和密封树脂层的部分可以包括裂纹，其中使用SEM对这些部分进行分析。
高产量地提供了一种具有高可靠性的半导体装置，其中提供了耐湿性、击穿电压和散热特性，并且减少了特性的劣化。图5A至5C图示了用于制造半导体装置的示例性方法。如图5A至5C中所示，在形成第二树脂层6之后的操作和使用密封树脂层7进行密封之前的操作之间，可以在第二树脂层6上执行调平(leveling)处理。第二树脂层6的厚度可以减小。可以通过化学或物理方法(诸如化学机械研磨(CMP)、刻蚀或者碾磨)执行第二树脂层6的调平处理。减小了施加到半导体芯片1的应力(诸如，在树脂的固化期间生成的残余应力)；并且可以减少器件特性的劣化。例如，减小了施加到半导体芯片1中包括的每个晶体管的应力，并且可以减少晶体管的特性的劣化。
不同于离散封装，可以制造另一半导体封装。由于使用引线框制造半导体装置，因此半导体装置包括设置在引线框的台2上的半导体芯片1。例如，可以制造包括设置在封装基板上的半导体芯片的半导体装置。支承板可以包括引线框的台或封装基板。
例如，可以制造包括设置在电路板上的半导体芯片的半导体装置。支承板可以包括电路板。
图6图示了示例性电源。图6中所示的电源可以包括半导体封装，该半导体封装包括GaN-HEMT。例如，半导体封装中包括的GaN-HEMT可以被用作用于服务器的电源中包括的功率因数校正(PFC)电路。
如图6中所示，PFC电路包括二极管桥30、扼流线圈31、第一电容器32、半导体封装中包括的GaN-HEMT 33、二极管34和第二电容器35。在PFC电路中，二极管桥30、扼流线圈31、第一电容器32、上述半导体封装中包括的GaN-HEMT 33、二极管34和第二电容器35安装在电路板上。
半导体封装的漏极引线23、源极引线22和栅极引线21分别被插入到电路板的漏极引线插入位置、源极引线插入位置和栅极引线插入位置，并且均使用焊料等进行固定。半导体封装中包括的GaN-HEMT 33可以耦接到在电路板上形成的PFC电路。
在该PFC电路中，扼流线圈31的一个端子和二极管34的阳极端子耦接到GaN-HEMT 33的漏极电极D。第一电容器32的一个端子耦接到扼流线圈31的另一端子；并且第二电容器35的一个端子耦接到二极管34的阴极端子。第一电容器32的另一端子、GaN-HEMT 33的源极电极S和第二电容器35的另一端子接地。二极管桥30的一对端子耦接到第一电容器32的两个端子。二极管桥30的另一对端子耦接到从其输入交流(AC)电压的输入端子。第二电容器35的两个端子耦接到从其输出直流(DC)电压的输出端子。栅极驱动器(未示出)耦接到GaN-HEMT 33的栅极电极G。在该PFC电路中，栅极驱动器驱动GaN-HEMT 33，输入端子处的AC电压被转换为DC电压，并且从输出端子输出DC电压。
由于使用了具有高可靠性的半导体芯片，因此提供了具有高可靠性的电源。该半导体装置(诸如，GaN-HEMT或者包括GaN-HEMT的半导体封装)用于服务器使用的电源中包括的PFC电路。该半导体装置(诸如，GaN-HEMT或者包括GaN-HEMT的半导体封装)可用于服务器以外的诸如计算机的电子设备(例如，电子装置)。该半导体装置(诸如半导体封装)可以用于电源中包括的其他电路(诸如，DC-DC转换器)。
现已根据以上优点描述了本发明的示例实施例。将认识到，这些示例仅用于说明本发明。许多变化和修改对于本领域技术人员将是明显的。

Claims (20)

1.一种半导体装置，包括：
半导体芯片，包括氮化物半导体分层结构，所述氮化物半导体分层结构包括载流子输运层和载流子供给层；
所述半导体芯片上的第一树脂层，所述第一树脂层包括偶联剂；
所述第一树脂层上的第二树脂层，所述第二树脂层包括表面活性剂；以及
密封树脂层，用于利用所述第一树脂层和所述第二树脂层对所述半导体芯片进行密封。
2.根据权利要求1所述的半导体装置，其中所述第一树脂层和所述第二树脂层具有基本上相同的树脂成分。
3.根据权利要求1所述的半导体装置，其中所述密封树脂层包括偶联剂。
4.根据权利要求1所述的半导体装置，其中所述偶联剂的含量至多为10wt％。
5.根据权利要求1所述的半导体装置，其中所述表面活性剂的含量至少为1ppm并且至多为5000ppm。
6.根据权利要求1所述的半导体装置，其中所述第一树脂层包括选自聚酰亚胺树脂、聚酰胺树脂和硅树脂中的至少一种。
7.根据权利要求1所述的半导体装置，其中所述第二树脂层包括选自聚酰亚胺树脂、聚酰胺树脂和硅树脂中的至少一种。
8.根据权利要求1所述的半导体装置，其中所述密封树脂层包括环氧树脂和硅树脂中的至少一种。
9.根据权利要求1所述的半导体装置，其中所述密封树脂层包括无机颗粒。
10.根据权利要求1所述的半导体装置，其中所述第二树脂层和所述密封树脂层之间的接合界面比所述第一树脂层和所述第二树脂层之间的接合界面平坦。
11.一种电源，包括：
半导体芯片，包括氮化物半导体分层结构，所述氮化物半导体分层结构包括载流子输运层和载流子供给层；
所述半导体芯片的表面上的第一树脂层，所述第一树脂层包括偶联剂；
所述第一树脂层上的第二树脂层，所述第二树脂层包括表面活性剂，以及密封树脂层，用于利用所述第一树脂层和所述第二树脂层对所述半导体芯片进行密封。
12.一种用于制造半导体装置的方法，包括：
在半导体芯片上形成包括偶联剂的第一树脂层，所述半导体芯片包括氮化物半导体分层结构，所述氮化物半导体分层结构包括载流子输运层和载流子供给层；
在所述第一树脂层上形成包括表面活性剂的第二树脂层；以及
形成密封树脂层以对其上形成所述第一树脂层和所述第二树脂层的所述半导体芯片进行密封。
13.根据权利要求12所述的方法，进一步包括：
减小所述第二树脂层的厚度。
14.根据权利要求12所述的方法，进一步包括：
在所述半导体芯片上施加包括所述偶联剂的第一树脂材料；以及
使所述第一树脂材料固化。
15.根据权利要求12所述的方法，进一步包括：
在所述半导体芯片上施加所述偶联剂；以及
在所述偶联剂上施加第一树脂材料；以及
使所述第一树脂材料固化。
16.根据权利要求12所述的方法，进一步包括如下步骤：
利用包括偶联剂的密封树脂材料对所述半导体芯片进行密封。
17.根据权利要求12所述的方法，进一步包括：
在所述第二树脂层上施加偶联剂；以及
利用密封树脂材料对所述半导体芯片进行密封。
18.根据权利要求12所述的方法，所述偶联剂的含量至多为10wt％。
19.根据权利要求12所述的方法，其中所述表面活性剂的含量至少为1ppm并且至多为5000ppm。
20.根据权利要求12所述的方法，其中所述密封树脂层包括无机颗粒。
CN201210026467.4A 2011-02-09 2012-02-07 半导体装置及其制造方法以及电源 Expired - Fee Related CN102637650B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011026232A JP5732884B2 (ja) 2011-02-09 2011-02-09 半導体装置及びその製造方法、電源装置
JP2011-026232 2011-11-14

Publications (2)

Publication Number Publication Date
CN102637650A true CN102637650A (zh) 2012-08-15
CN102637650B CN102637650B (zh) 2015-12-16

Family

ID=46600107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210026467.4A Expired - Fee Related CN102637650B (zh) 2011-02-09 2012-02-07 半导体装置及其制造方法以及电源

Country Status (4)

Country Link
US (1) US8492784B2 (zh)
JP (1) JP5732884B2 (zh)
CN (1) CN102637650B (zh)
TW (1) TWI467760B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064480A (zh) * 2013-03-22 2014-09-24 江西创成半导体有限责任公司 聚酰亚胺喷涂
CN106003385A (zh) * 2016-07-12 2016-10-12 苏州宏泉高压电容器有限公司 一种高压陶瓷电容器瓷介质芯片成型用冲压模具
CN108074880A (zh) * 2016-11-18 2018-05-25 英飞凌科技奥地利有限公司 用于形成半导体器件的方法和半导体器件
CN110138249A (zh) * 2019-05-30 2019-08-16 广东美的制冷设备有限公司 智能功率模块及空调器
CN110199362A (zh) * 2017-12-25 2019-09-03 朋诺株式会社 芯片状电子部件
CN110537258A (zh) * 2017-04-24 2019-12-03 罗姆股份有限公司 半导体装置
CN113992174A (zh) * 2021-11-03 2022-01-28 北京超材信息科技有限公司 声学装置封装结构

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9368398B2 (en) * 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
JP2014209522A (ja) * 2013-04-16 2014-11-06 富士通株式会社 半導体装置及びその製造方法
CN104166278B (zh) * 2013-05-16 2019-03-01 瀚宇彩晶股份有限公司 像素阵列基板
TWI579963B (zh) * 2014-01-24 2017-04-21 台灣積體電路製造股份有限公司 半導體元件結構及其製造方法
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
JP7087495B2 (ja) * 2018-03-16 2022-06-21 株式会社デンソー パワー半導体装置、それを備える回転電機、及び、パワー半導体装置の製造方法
US10304788B1 (en) * 2018-04-11 2019-05-28 Semiconductor Components Industries, Llc Semiconductor power module to protect against short circuit event
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法
JP7200899B2 (ja) * 2019-09-30 2023-01-10 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20220139793A1 (en) * 2020-11-04 2022-05-05 Cree, Inc. Power semiconductor devices with improved overcoat adhesion and/or protection
FR3126258A1 (fr) * 2021-08-20 2023-02-24 Stmicroelectronics (Crolles 2) Sas Structure d'interconnexion d’un circuit intégré

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065067A (ja) * 1996-08-22 1998-03-06 Toshiba Corp 半導体装置及びその製造方法
CN1806329A (zh) * 2003-06-19 2006-07-19 3M创新有限公司 包括含有填料以降低热膨胀系数的苯环丁烯的介电复合材料

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57188853A (en) * 1981-05-18 1982-11-19 Hitachi Ltd Plastic molded type semiconductor device
JPH0666396B2 (ja) * 1984-07-16 1994-08-24 沖電気工業株式会社 半導体装置
JP2984804B2 (ja) 1992-05-12 1999-11-29 サンケン電気株式会社 電子部品及びその製造方法
JPH0745756A (ja) * 1993-07-30 1995-02-14 Asahi Glass Co Ltd 半導体の製造方法
JP3340242B2 (ja) * 1994-05-30 2002-11-05 株式会社東芝 半導体素子・集積回路装置
JP3196821B2 (ja) 1997-01-16 2001-08-06 サンケン電気株式会社 樹脂封止型回路装置
AU2403601A (en) * 1999-12-27 2001-07-09 Sumitomo Bakelite Company Limited Hardening flux, soldering resist, semiconductor package reinforced by hardening flux, semiconductor device and method of producing semiconductor package and semiconductor device
US7517728B2 (en) * 2004-03-31 2009-04-14 Cree, Inc. Semiconductor light emitting devices including a luminescent conversion element
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065067A (ja) * 1996-08-22 1998-03-06 Toshiba Corp 半導体装置及びその製造方法
CN1806329A (zh) * 2003-06-19 2006-07-19 3M创新有限公司 包括含有填料以降低热膨胀系数的苯环丁烯的介电复合材料

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064480A (zh) * 2013-03-22 2014-09-24 江西创成半导体有限责任公司 聚酰亚胺喷涂
CN106003385A (zh) * 2016-07-12 2016-10-12 苏州宏泉高压电容器有限公司 一种高压陶瓷电容器瓷介质芯片成型用冲压模具
CN106003385B (zh) * 2016-07-12 2018-09-11 苏州宏泉高压电容器有限公司 一种高压陶瓷电容器瓷介质芯片成型用冲压模具
CN108074880A (zh) * 2016-11-18 2018-05-25 英飞凌科技奥地利有限公司 用于形成半导体器件的方法和半导体器件
CN108074880B (zh) * 2016-11-18 2022-05-03 英飞凌科技奥地利有限公司 用于形成半导体器件的方法和半导体器件
CN110537258A (zh) * 2017-04-24 2019-12-03 罗姆股份有限公司 半导体装置
CN110537258B (zh) * 2017-04-24 2022-11-04 罗姆股份有限公司 半导体装置
CN110199362A (zh) * 2017-12-25 2019-09-03 朋诺株式会社 芯片状电子部件
CN110199362B (zh) * 2017-12-25 2021-12-07 朋诺株式会社 芯片状电子部件
CN110138249A (zh) * 2019-05-30 2019-08-16 广东美的制冷设备有限公司 智能功率模块及空调器
CN110138249B (zh) * 2019-05-30 2021-05-28 广东美的制冷设备有限公司 智能功率模块及空调器
CN113992174A (zh) * 2021-11-03 2022-01-28 北京超材信息科技有限公司 声学装置封装结构

Also Published As

Publication number Publication date
CN102637650B (zh) 2015-12-16
US8492784B2 (en) 2013-07-23
TW201246540A (en) 2012-11-16
JP5732884B2 (ja) 2015-06-10
US20120199991A1 (en) 2012-08-09
TWI467760B (zh) 2015-01-01
JP2012164937A (ja) 2012-08-30

Similar Documents

Publication Publication Date Title
CN102637650B (zh) 半导体装置及其制造方法以及电源
US20210257464A1 (en) Gallium-nitride-based module with enhanced electrical performance and process for making the same
CN102456654B (zh) 无衬底的功率器件封装
CN101017786B (zh) 半导体封装的制造方法
TWI414027B (zh) 晶片尺寸封裝件及其製法
US9082759B2 (en) Semiconductor packages and methods of formation thereof
US20120286405A1 (en) Semiconductor device and method for manufacturing the same
US8841166B2 (en) Manufacturing method of semiconductor device, and semiconductor device
US9082878B2 (en) Method of fabricating a power semiconductor chip package
CN103390612A (zh) 半导体器件、半导体器件模块以及半导体器件的制造方法
US20160086876A1 (en) Electronic Component
TWI452667B (zh) 具有空腔結構之半導體封裝元件及其封裝方法
US20220013433A1 (en) Semiconductor Device Package Comprising a Thermal Interface Material with Improved Handling Properties
TWI425676B (zh) 半導體封裝結構
TW200409315A (en) Semiconductor package with stilts for supporting dice
EP3057127A1 (en) Rf package
JP2010086996A (ja) 回路装置の製造方法
JPWO2020012604A1 (ja) 半導体装置
JP2015162645A (ja) 半導体装置およびその製造方法
CN219738949U (zh) 半导体封装件
CN113169150B (zh) Iii族氮基半导体封装结构及其制造方法
JP2013225554A (ja) 半導体装置およびその製造方法
JP2011035334A (ja) 半導体装置
TWI241003B (en) Method and device for cavity-down package
JP2004087673A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151216

Termination date: 20200207

CF01 Termination of patent right due to non-payment of annual fee