JP2015162645A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015162645A
JP2015162645A JP2014038576A JP2014038576A JP2015162645A JP 2015162645 A JP2015162645 A JP 2015162645A JP 2014038576 A JP2014038576 A JP 2014038576A JP 2014038576 A JP2014038576 A JP 2014038576A JP 2015162645 A JP2015162645 A JP 2015162645A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
semiconductor device
layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014038576A
Other languages
English (en)
Inventor
達也 白水
Tatsuya Shiromizu
達也 白水
寺井　護
Mamoru Terai
護 寺井
義幸 中木
Yoshiyuki Nakaki
義幸 中木
藤原　伸夫
Nobuo Fujiwara
伸夫 藤原
哲 根岸
Akira Negishi
哲 根岸
山本　圭
Kei Yamamoto
圭 山本
貴史 今澤
Takashi Imazawa
貴史 今澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014038576A priority Critical patent/JP2015162645A/ja
Publication of JP2015162645A publication Critical patent/JP2015162645A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体素子とそれを封止する封止樹脂との接着信頼性の高い構造の半導体装置を得る。
【解決手段】半導体装置５０は、上面に主電極１を有する半導体素子１０と、半導体素子１０を搭載するベース板２６と、半導体素子１０およびベース板２６を封止する封止樹脂６とを備える。半導体素子１０の上面（半導体基板３の上面）には、主電極１の外側に、シラノール基存在面を有する有酸素層１５が形成されている。
【選択図】図２

Description

本発明は、半導体装置に関し、特に、半導体素子が樹脂で封止された構造を有する半導体装置に関する。
電力制御用の半導体素子（パワー半導体素子）を内蔵する半導体装置としては、パワー半導体素子をエポキシ樹脂などの熱硬化性樹脂で封止したモールド封止型のものと、ゲル状樹脂で封止したゲル封止型のものとが流通している。モールド封止型の半導体装置は、小型で信頼性に優れる上、取り扱いが容易であることから、空調機器の制御などに広く用いられており、近年では、モータによって駆動される自動車の動力制御にも使用され始めている。
モールド封止型の半導体装置の組み立ては、まず半導体素子をフレームに固着させ（ダイボンド工程）、次に半導体素子の各電極をリード部に接続し（配線工程）、それらをトランスファモールドやポッティングなどの方法によりエポキシ樹脂等の封止樹脂（モールド樹脂）で成形封止する（樹脂封止工程）ことによって行われる。
半導体装置においては、半導体素子と封止樹脂との熱膨張係数の差や、封止樹脂の硬化収縮に起因して、半導体素子に熱応力が生じる。また、半導体装置を動作させると、半導体素子の断続的な通電が繰り返されるため、温度の上昇と下降が繰り返される温度サイクルとなる。このような温度サイクルは、封止樹脂と半導体素子との接着界面において、欠陥、封止樹脂の剥離、またはマイクロクラックなどを発生させる原因となる。それらが発生すると、半導体素子の絶縁耐圧の低下や電気的特性の変動が生じ、半導体装置の信頼性が低下する。また、封止樹脂の剥離にまで至らないにしても、熱応力によって配線の変形や破損が生じることもある。熱応力は、半導体素子の端部（最外周部）で最大となるため、多くの場合、封止樹脂の剥離は半導体素子の端部から進行する。
特許文献１には、樹脂封止するヒートシンク、半導体素子、配線等のアセンブリの表面全体にポリアミド樹脂を塗布することによって、アセンブリと封止樹脂との接着性（密着性）を高める技術が開示されている。上記ポリアミド樹脂の厚みは、半導体素子とヒートシンクとを接合する半田層の厚みの２０％程度以下（１０μｍ以下）とされている。
また、特許文献２には、樹脂封止するアセンブリの表面をポリイミド系又はポリアミドイミド系の比較的軟らかい被覆樹脂で薄く（５０μｍ以下）覆い、その上から被覆樹脂よりも硬い封止樹脂を充填した構造の半導体装置が開示されている。この構成の半導体装置によれば、温度サイクル耐性および耐湿性を改善することができる。
特開２００３−１２４４０６号公報 特開２００６−３２６１７号公報
特許文献１，２の半導体装置では、ダイボンド工程および配線工程が完了したアセンブリの表面に樹脂を薄く均一に形成する必要がある。しかし、ダイボンド工程および配線工程が完了した後のアセンブリは形状の複雑であるため、その表面に均一な厚みの樹脂層を形成することは難しい。例えば、樹脂層が部分的に厚くなったり、樹脂が塗布されない部分が残ったりするおそれがある。アセンブリ表面の樹脂層の厚さが不均一になると熱応力の緩和作用が低下するため、封止樹脂と半導体素子との接着信頼性が低下する。
本発明は以上のような問題点を解決するためになされたものであり、半導体素子と封止樹脂との接着信頼性の高い半導体装置を得ることを目的とする。
本発明に係る半導体装置は、上面に電極を有する半導体素子と、前記半導体素子を搭載するベース板と、前記半導体素子および前記ベース板を封止する封止樹脂とを備え、前記半導体素子の上面には、前記電極の外側に有酸素層が形成されているものである。
本発明に係る半導体装置の製造方法は、（ａ）半導体ウエハの上面に、有酸素層を選択的に形成する工程と、（ｂ）前記半導体ウエハの上面における、前記有酸素層の非形成領域に電極を形成する工程と、（ｃ）前記半導体ウエハを切断することにより、上面に前記電極を有する半導体素子を得る工程と、（ｄ）前記半導体素子を樹脂で封止する工程と、を備えるものである。
本発明によれば、半導体素子の上面の外周部に有酸素層が形成されることで、半導体素子と封止樹脂との接着強度が向上する。その結果、動作時の温度サイクルで生じる熱応力による封止樹脂の剥離が抑制され、封止樹脂と半導体素子の接着信頼性に優れた半導体装置を得ることができる。
本発明の実施の形態に係る半導体装置の構成を模式的に示す断面図である。 本発明の実施の形態に係る半導体素子の断面図（図１の拡大図）である。 本発明の実施の形態に係る半導体素子の斜視図である。 本発明の実施の形態に係る半導体素子の製造過程を示す断面図である。 本発明の実施の形態に係る半導体素子の製造過程を示す断面図である。 本発明の実施の形態に係る半導体素子の製造過程を示す平面図である。 本発明の実施の形態に係る半導体素子の製造過程を示す平面図である。 本発明の実施の形態に係る半導体素子の製造過程を示す平面図である。 本発明の実施の形態に係る半導体素子の製造過程を示す平面図である。 本発明に係る半導体装置の試験結果を示す図である。
図１は、本発明の実施の形態に係る半導体装置５０の構成を模式的に示す断面図である。半導体装置５０は、プレート状のベース板２６と、ベース板２６に搭載された半導体素子１０ａ，１０ｂと、半導体素子１０ａ，１０ｂと電気的に接続したリード部材２８，２９とが、封止樹脂６によってモールド（封止）されたモールド封止型の構造を有している。また、ベース板２６の下面には絶縁シート２７が貼り付けられている。
ベース板２６は、金属で形成されており、通電部材（配線）として機能するが、半導体素子１０が発した熱を放出する放熱手段としても働くため、「ヒートスプレッダ」や「ヒートシンク」とも呼ばれる。そのため、絶縁シート２７は、ベース板２６から効率的に熱が放出されるように、熱伝導性が高いことが好ましい。絶縁シート２７の材料としては、例えば、熱伝導性に優れる無機粉末フィラを高い充填率（７０ｖｏｌ％程度）で充填した絶縁性熱硬化樹脂（エポキシ樹脂等）などが考えられる。
半導体素子１０ａ，１０ｂは、同様の構造を有しており、互いに並列に接続されている。以下では、両者を区別して説明する場合を除いて、半導体素子１０ａ，１０ｂを「半導体素子１０」と総称する。半導体素子１０は、大きな板状の半導体基板（半導体ウエハ）に複数個形成された後、半導体ウエハを切断（ダイシング）することによって、四角形のチップに個片化したものであり、「半導体チップ」とも呼ばれる。
図２は、半導体素子１０の断面図であり、図１における半導体素子１０ａの拡大図である。また、図３は、半導体素子１０の斜視図である。
半導体素子１０は、半導体基板３を用いて形成されており、半導体基板３の上面中央部に形成された主電極１と、主電極１の外周部を覆う絶縁樹脂膜２（樹脂層）と、半導体基板３の裏面に形成された裏面電極５とを備えている。主電極１は、半導体装置５０が電力制御するときの主電流の経路となる。絶縁樹脂膜２は、互いに極性の異なる主電極１と裏面電極５との間の絶縁耐圧を確保するために設けられており、例えばポリイミド、ポリアミドなどの耐熱性樹脂材料により構成される。
また、半導体素子１０の上面（半導体基板３の上面）には、表面にシラノール基存在面４を有する有酸素層１５（微量酸素を含む層）が形成されている。図２および図３に示すように、有酸素層１５は、主電極１および絶縁樹脂膜２の外側の領域に形成され、半導体基板３の端部（最外周部）に達するように広がっている。この有酸素層１５は、半導体基板３の最外周部の表面と封止樹脂６との接着性を向上するように働く。有酸素層１５における酸素濃度は０．１％〜１０％が好ましく、より好ましくは１％〜１０％である。
半導体素子１０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）といったスイッチング素子や、ショットキーバリアダイオードなどの整流素子などである。例えば、半導体素子１０がＭＯＳＦＥＴの場合、半導体基板３の上面には、ソース電極およびゲート電極がそれぞれ主電極１として形成され（すなわち、２つの主電極１が形成される）、半導体基板３の下面には、ドレイン電極が裏面電極５として形成される。
半導体素子１０を構成する半導体基板３の材料としては、珪素（Ｓｉ）が一般的であるが、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体を用いてもよい。ワイドバンドギャップ半導体としては、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）系材料またはダイヤモンドなどがある。半導体基板３がワイドバンドギャップ半導体である場合、許容電流密度が高く、電力損失が低い半導体素子１０が得られるため、半導体装置５０の小型化が可能となる。また、ワイドバンドギャップ半導体を用いて形成した半導体素子１０は、耐熱性が高く、高温動作が可能である。そのため、ベース板２６（放熱フィン）の小型化や、水冷部の空冷化も可能であり、それによっても半導体装置５０の小型化に寄与できる。
半導体素子１０の主電極１は、接合材料２４を介してリード部材２８に接続しており、裏面電極５は接合材料２５を介してベース板２６に接続されている。ベース板２６にはリード部材２９が接合されており、リード部材２９は、ベース板２６および接合材料２５を介して半導体素子１０の裏面電極５と電気的に接続している。図１に示すように、半導体素子１０ａ，１０ｂは、リード部材２８と接合材料２４との間に、互いに並列に接続されている。
リード部材２８，２９の材質としては導電性の高いアルミ、銅などが好適である。ここでは板状のリード部材２８，２９を示したが、リード部材２８，２９は金属ワイヤや金属リボンであってもよい。接合材料２４，２５としては、半田や焼結性銀微粒子材等を用いることができる。
半導体素子１０、ベース板２６、リード部材２８，２９は一体化されて、フレームアセンブリを構成する。当該フレームアセンブリは、エポキシ樹脂などからなる熱硬化性の封止樹脂６でモールドされている。半導体素子１０およびベース板２６の側面は封止樹脂６で直接被覆されている。リード部材２８，２９の一部分は、封止樹脂６から突出して、外部の回路に接続するための外部端子となる。
半導体素子１０の線膨張係数は、半導体基板３が炭化珪素（ＳｉＣ）の場合、３〜５ｐｐｍ／Ｋである。一方、リード部材２８，２９やベース板２６の線膨張係数は、材料が銅ならば１７ｐｐｍ／Ｋ、アルミニウムならば２３ｐｐｍ／Ｋである。また、絶縁シート２７の線膨張係数は、材料が無機粉末フィラを７０ｖｏｌ％程度充填したエポキシ樹脂である場合、１０〜２０ｐｐｍ／Ｋ程度である。
封止樹脂６や絶縁シート２７に充填されるフィラとしては、絶縁性を有するものが適している。絶縁性のフィラとしては、溶融シリカ等の線膨張係数の小さい無機粉末や熱伝導性が優れるアルミナなどが用いられるが、その他にも、結晶シリカ、ガラス、窒化ホウ素、窒化アルミニウム、炭化珪素、天然鉱物系材料なども使用できる。フィラの粒径範囲および形状は、着色用、粘度調整用、潤滑用などの用途に応じて選択でき、また複数の種類のフィラを組み合わせて使用してもよい。
図４〜図９は、半導体素子１０の製造方法を説明するための図である。図４および図５は、半導体素子１０の製造過程における半導体基板３の断面図であり、図６〜図９は、半導体素子１０の製造過程における半導体基板３の平面図である。図６〜図９は、個々の半導体素子１０を半導体ウエハから切り分けるダイシング工程の前の状態を示している。ダイシング領域ＤＡはダイシング工程で切断される部分であり、図６〜図９には９個の半導体素子１０が形成される領域が示されている。
有酸素層１５は、個々の半導体素子１０を半導体ウエハから切り分けるダイシング工程よりも前に形成されることが好ましい。それにより、半導体ウエハに形成される複数の半導体素子１０に一括して有酸素層１５を形成できる。有酸素層１５は、半導体基板３に酸素イオンをイオン注入することによって形成可能である。
以下、本実施の形態に係る半導体素子１０の製造方法を説明する。まず、複数の半導体素子１０を形成するための半導体ウエハ（半導体基板３）を用意する（図４、図６）。次に、フォトリソグラフィ技術を用いて、半導体ウエハ上にイオン注入マスク１２を形成する（図７）。イオン注入マスク１２を形成する領域は、有酸素層１５を形成しない領域、すなわち主電極１および絶縁樹脂膜２の形成領域とする。言い換えれば、イオン注入マスク１２は、有酸素層１５を形成する領域が開口されたパターンとなるように形成される。
本実施の形態では、半導体素子１０（半導体チップ）の上面中央部に主電極１を形成するため、イオン注入マスク１２は、半導体素子１０となる各領域（ダイシング領域ＤＡで囲まれた各領域）の中央部に形成される。また、ダイシング領域ＤＡにはイオン注入マスク１２を形成しない。ダイシング領域ＤＡはダイシング工程で除去されるため、必ずしもダイシング領域ＤＡに有酸素層１５を形成しなくてもよいが、ダイシング領域ＤＡを含むように有酸素層１５を形成することで、確実に半導体素子１０の端部に達する有酸素層１５を形成することができる。
次に、半導体ウエハ（半導体基板３）に対して、酸素イオンをイオン注入することで、半導体ウエハの表層部に、シラノール基存在面４を有する有酸素層１５を形成する（図５、図８）。イオン注入マスク１２が形成された領域の半導体ウエハには酸素イオンは注入されないので、有酸素層１５は、半導体ウエハにおけるイオン注入マスク１２の無い領域に選択的に形成される。続いて、イオン注入マスク１２を除去する。その結果、図８のように、半導体ウエハ上に格子状の有酸素層１５が形成される。より具体的には、有酸素層１５は、ダイシング後の半導体素子１０それぞれの中央部（主電極１および絶縁樹脂膜２の形成領域）を囲むように形成される。半導体基板３の上面において、有酸素層１５の部分はその他の部分（半導体素子１０の上面中央部）よりも酸素含有量が多い。
有酸素層１５を形成した後、半導体ウエハに対し、半導体素子１０の構造に応じたイオン注入や電極形成などの処理を行う（図９）。例えば、半導体素子１０がＭＯＳＦＥＴの場合、ウェル領域、ソース領域等を形成するためのイオン注入や、ソース電極およびドレイン電極としての主電極１、ドレイン電極としての裏面電極５の形成、主電極１の外周部を覆う絶縁樹脂膜２の形成などが行われる。このとき、主電極１および絶縁樹脂膜２は、有酸素層１５の非形成領域（有酸素層１５で囲まれた領域）に形成する。
半導体ウエハに複数の半導体素子１０を形成した後、半導体ウエハをダイシング領域ＤＡの部分で切断することで、図３に示したような個片化された半導体素子１０が得られる。以上により、半導体素子１０が完成する。
その後、半導体素子１０をベース板２６上に実装し（ダイボンド工程）、リード部材２８，２９を半導体素子１０およびベース板２６に接合して（配線工程）、それらが一体化して成るフレームアセンブリを形成する。また、ベース板２６の下面には絶縁シート２７を貼り付ける。そして、フレームアセンブリを封止樹脂６で封止する（樹脂封止工程）。このとき、リード部材２８，２９の一部（外部端子となる部分）、および、絶縁シート２７の下面は封止樹脂６から露出させる。その結果、図１に示した半導体装置５０が得られる。
封止樹脂６で封止された半導体装置５０を動作させると、半導体素子１０の発熱により、半導体素子１０に熱応力が生じ、特に、半導体素子１０の端部（最外周部）には最大の熱応力がかかる。本実施の形態の半導体装置５０では、半導体素子１０の最外周部における封止樹脂６との界面にシラノール基存在面４が介在しており、それによって半導体素子１０と封止樹脂６との間で強い接着強度が得られる。そのため、半導体素子１０が発した熱に起因する封止樹脂６と剥離やクラックの発生が抑制される。よって、半導体素子１０の絶縁性能の低下を防止できると共に、半導体素子１０の表面を効果的に保護できる。つまり、封止樹脂６と半導体素子１０との接着信頼性に優れた半導体装置５０が得られる。
以上のように、本実施の形態に係る半導体装置５０においては、半導体素子１０の上面における主電極１の外側に、シラノール基存在面４を有する有酸素層１５が形成されている。この構成により、半導体素子１０と封止樹脂６との接着強度を大きくでき、動作時の温度サイクルで生じる熱応力による封止樹脂６の剥離が抑制され、封止樹脂６と半導体素子１０との間で高い接着信頼性を得ることができる。
また、本実施の形態の半導体装置５０の製造方法においては、封止樹脂６で封止される半導体素子１０は、その上面における主電極１の外側の領域に微量酸素を含む有酸素層１５が形成された構成となる。有酸素層１５の表面にはシラノール基存在面４が存在し、それが半導体素子１０と封止樹脂６との接着強度を高める働きをするので、封止樹脂６と半導体素子１０との間で高い接着信頼性を有する半導体装置５０を得ることができる。
本発明者は、上記の製造方法により形成した半導体装置５０の信頼性評価試験を行った。信頼性評価試験において、本発明の実施例である半導体装置５０は、以下の構成を有するものを用いた。
すなわち、半導体素子１０は、ＳｉＣからなる半導体基板３を用いて形成したＭＯＳＦＥＴとした。半導体素子１０の平面形状は正方形とし、半導体素子１０の厚さは４５０μｍとした。ベース板２６およびリード部材２８，２９は銅で形成し、接合材料２４，２５としては焼結性銀微粒子を用いた。有酸素層１５の形成工程では、５００ｅＶ、１×１０１５ｃｍ−２の条件で１６Ｏ＋イオンをイオン注入した。
有酸素層１５における酸素濃度は多くとも数％程度であり、その下の半導体基板３との間に明確な界面は存在しない。また、酸素が含まれる深さ範囲は、半導体基板３の上面から約２０ｎｍ程度である。
ベース板２６に設ける絶縁シート２７としては、下面に金属箔が貼付されたものを用いた。封止樹脂６には、フィラを充填したエポキシ樹脂を用いた。封止樹脂６は、リード部材２８，２９の一部分（外部端子の部分）と絶縁シート２７の裏面（金属箔）が露出するように、トランスファモールド成形によって形成した。絶縁樹脂膜２には、非感光ポリイミド（ＨＤマイクロシステムズ社製、ＰＩＸ３４００（商標））を用いた。
また、信頼性評価試験では、比較例として、半導体素子が有酸素層を有しない構成の半導体装置の試験も行った。比較例の半導体装置の構成は、半導体素子が有酸素層を有しないことを除いて、本発明の実施例である半導体装置と同じである。
信頼性評価試験では、実施例および比較例それぞれの半導体装置について、ヒートサイクル試験とパワーサイクル試験を行った。ヒートサイクル試験は、半導体装置を温度制御可能な恒温槽に入れ、恒温槽内の温度を−４０℃〜１５０℃の間で繰り返し変化させることによって行った。パワーサイクル試験は、半導体素子の表面の温度が２００℃になるまで通電させるオン状態と、半導体素子１０の温度が１２０℃になるまで通電させずに冷却するオフ状態を繰り返すことによって行った。そして、各試験において、封止樹脂６の剥離が発生したサイクル数（剥離発生サイクル数）を調べた。
図１０は本実施の形態に係る半導体装置の信頼性評価試験の結果を示す図である。パワーサイクル試験では、比較例の半導体装置の剥離発生サイクル数は、５０キロサイクル（５０，０００サイクル）であった。これに対し、実施例の半導体装置の剥離発生サイクル数は、実用的な耐久性と考えられる２００キロサイクルを超えていた。
ヒートサイクル試験では、比較例の半導体装置の剥離発生サイクル数は、３００サイクル以下であった。これに対し、実施例の半導体装置５０の剥離発生サイクル数は、実用的な耐久性と考えられる１．８キロサイクルを超えていた。
このように、実施例の半導体装置では、比較例の半導体装置に比べて、ヒートサイクル試験およびパワーサイクル試験の両方で、剥離発生サイクル数が大幅に増加しており、封止樹脂と半導体素子との接着信頼性が向上していることが分かる。また、実施例の半導体装置では、動作時の温度サイクルで生じる熱応力による封止樹脂の剥離を抑制でき、実用的な耐久性を備えていることが確認できた。
なお、ヒートサイクル試験およびパワーサイクル試験の実施後に、封止樹脂と半導体素子との接着界面における微小クラックの有無も調査したが、実施例、比較例とも微小クラックは発生していなかった。
本発明において、半導体素子１０を構成する半導体基板３を、ワイドバンドギャップ半導体であるＳｉＣとした場合、その半導体素子１０（ＳｉＣデバイス）を搭載した半導体装置５０はその耐熱性の高さを生かすべく、高温環境下で動作させることが想定される。例えば、動作時の半導体素子１０の温度が１５０℃を超えるような環境（場合によっては２００℃近く）での使用も考えられる。半導体素子１０の動作時の温度と常温との差が大きくなるほど、封止樹脂６と半導体素子１０との接着界面の熱応力が大きくなるため、その接着界面の劣化は顕著になる。従って、封止樹脂６と半導体素子１０との間の接着信頼性を向上することができる本発明は、ＳｉＣデバイスである半導体素子１０を搭載した半導体装置５０のように、高温環境下での動作が想定される半導体装置５０に適用すると、より効果的である。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
１ 主電極、２ 絶縁樹脂膜、３ 半導体基板、４ シラノール基存在面、５ 裏面電極、６ 封止樹脂、１０ 半導体素子、１２ イオン注入マスク、１４ 素子中央部、１５ 有酸素層、２４ 接合材料、２５ 接合材料、２６ ベース板、２７ 絶縁シート、２８ リード部材、２９ リード部材、５０ 半導体装置、ＤＡ ダイシング領域。

Claims (11)

  1. 上面に電極を有する半導体素子と、
    前記半導体素子を搭載するベース板と、
    前記半導体素子および前記ベース板を封止する封止樹脂とを備え、
    前記半導体素子の上面には、前記電極の外側に有酸素層が形成されている
    ことを特徴とする半導体装置。
  2. 前記有酸素層は、前記半導体素子の上面の端部に達している
    請求項１記載の半導体装置。
  3. 前記有酸素層は、前記半導体素子の上面の他の部分よりも酸素含有量が多い
    請求項１または請求項２記載の半導体装置。
  4. 前記有酸素層は、酸素イオンをイオン注入して形成されたものである
    請求項１から請求項３のいずれか一項記載の半導体装置。
  5. 前記有酸素層は、表面にシラノール基を有する
    請求項１から請求項４のいずれか一項記載の半導体装置。
  6. 前記半導体素子は、前記電極の外周部を覆う樹脂層をさらに有する
    請求項１から請求項５のいずれか一項記載の半導体装置。
  7. 前記半導体素子は、ワイドバンドギャップ半導体を用いて形成されている
    請求項１から請求項６のいずれか一項記載の半導体装置。
  8. 前記ワイドバンドギャップ半導体は、炭化珪素である
    請求項７記載の半導体装置。
  9. （ａ）半導体ウエハの上面に、有酸素層を選択的に形成する工程と、
    （ｂ）前記半導体ウエハの上面における、前記有酸素層の非形成領域に電極を形成する工程と、
    （ｃ）前記半導体ウエハを切断することにより、上面に前記電極を有する半導体素子を得る工程と、
    （ｄ）前記半導体素子を樹脂で封止する工程と、
    を備える
    ことを特徴とする半導体装置の製造方法。
  10. 前記工程（ｃ）で得られる前記半導体素子の上面において、前記電極は、前記有酸素層で囲まれた領域に形成されている
    請求項９記載の半導体装置の製造方法。
  11. 前記工程（ａ）は、前記半導体ウエハに酸素イオンを選択的にイオン注入する工程である
    請求項９または請求項１０記載の半導体装置の製造方法。
JP2014038576A 2014-02-28 2014-02-28 半導体装置およびその製造方法 Pending JP2015162645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014038576A JP2015162645A (ja) 2014-02-28 2014-02-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014038576A JP2015162645A (ja) 2014-02-28 2014-02-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015162645A true JP2015162645A (ja) 2015-09-07

Family

ID=54185522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014038576A Pending JP2015162645A (ja) 2014-02-28 2014-02-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2015162645A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7079160B2 (ja) 2018-06-29 2022-06-01 キヤノン株式会社 集音装置、集音装置の制御方法
WO2023021589A1 (ja) * 2021-08-18 2023-02-23 三菱電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7079160B2 (ja) 2018-06-29 2022-06-01 キヤノン株式会社 集音装置、集音装置の制御方法
WO2023021589A1 (ja) * 2021-08-18 2023-02-23 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US9171773B2 (en) Semiconductor device
CN104428889B (zh) 半导体装置及其制造方法
US10490491B2 (en) Semiconductor device
JP2014216459A (ja) 半導体装置
JP2016018866A (ja) パワーモジュール
US10468368B2 (en) Power semiconductor device having void filled with resin
JP6057927B2 (ja) 半導体装置
JP6057926B2 (ja) 半導体装置
JP2011228336A (ja) 半導体装置および半導体装置の製造方法
JP5665572B2 (ja) 半導体装置および半導体装置の製造方法
JP6041795B2 (ja) 半導体装置
CN103426837A (zh) 半导体封装及形成半导体封装的方法
JP5246143B2 (ja) 半導体モジュールおよびその製造方法ならびに電気機器
US11251112B2 (en) Dual side cooling power module and manufacturing method of the same
JP2014150203A (ja) パワーモジュール、およびパワーモジュールの製造方法
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP2015170785A (ja) 絶縁基板および電力用半導体装置
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
CN114078790A (zh) 功率半导体模块装置及其制造方法
JP2015162645A (ja) 半導体装置およびその製造方法
JP2015207731A (ja) 半導体装置
JP2015211178A (ja) 半導体装置
JP2015115383A (ja) 半導体装置およびその製造方法
JP7175095B2 (ja) 半導体装置
JP2014116333A (ja) 半導体装置