CN219738949U - 半导体封装件 - Google Patents

Abstract

本实用新型提供了一种半导体封装件，包括：导线结构；电子元件，位于导线结构上；第一封装层，封装导线结构和电子元件；第一纳米线结构，位于第一封装层和电子元件上并且接触电子元件；第一散热结构，位于第一纳米线结构上，第一纳米线结构将来自电子元件和第一封装层的热量传递至第一散热结构，第一散热结构将来自第一纳米线结构的热量传递至外部。本申请的实施例通过使用第一纳米线结构代替现有技术中的TIM材料，第一纳米线结构的刚性与应力强度都比现有的TIM材料好，可以改善现有的裂痕或是脱层的问题。

Description

半导体封装件

技术领域

本实用新型涉及一种半导体封装件。

背景技术

目前的封装结构(如FOCoS(Fan Out Chip on Substrate，扇出型基板上芯片))封装结构越来越复杂，材料之间的热膨胀系数(Coefficient of Thermal Expansion,CTE)不匹配(miss match)、加上封装结构的尺寸较大造成翘曲(warpage)逐渐难以控制。未来的产品的输入/输出(I/O)数越多，散热需求也越大，因此参见图1，需要使用热界面材料(Thermal Interface Material，TIM)3将管芯1的热源导引至散热片2，然而由于上述翘曲，容易导致热界面材料3和下方的封装件(PKG)4之间产生裂痕(crack)、分层(delamination)、甚至热界面材料3溢流或产生气隙(void)的问题。当封装结构4的横向尺寸为30mm x 30mm、或50mm x 50mm以上以及整个封装体的横向尺寸为70mm x 70mm以上时，会有翘曲过大的问题，进而会产生上述裂痕、分层、溢流、气隙的问题。当封装结构4的横向尺寸为30mm x 30mm以上时，管芯1的角部(corner)处的应力过大，容易对封装结构4内部造成破坏。

参见图2，为了解决上述翘曲，通常会在封装结构4上方加上强化结构(reinforcement)(通常是伪管芯(dummy Die))5增加封装结构的刚性来减少单颗封装结构的翘曲，增加封装结构的刚性不只可以减少翘曲也可以减少各部件的应力，然而强化结构5覆盖在管芯1上方会进一步增加散热问题。

实用新型内容

针对相关技术中存在的问题，本实用新型的目的在于提供一种半导体封装件。

为实现上述目的，本实用新型提供了一种半导体封装件，包括：导线结构；电子元件，位于导线结构上；第一封装层，封装导线结构和电子元件；第一纳米线结构，位于第一封装层和电子元件上并且接触电子元件；第一散热结构，位于第一纳米线结构上，第一纳米线结构将来自电子元件和第一封装层的热量传递至第一散热结构，第一散热结构将来自第一纳米线结构的热量传递至外部。

在一些实施例中，第一纳米线结构包括复数个垂直于第一封装层的顶面和电子元件的顶面延伸的第一纳米线。

在一些实施例中，第一纳米线的材料是铜。

在一些实施例中，半导体封装件还包括：第一电连接件，位于导线结构和电子元件之间并且电连接导线结构和电子元件。

在一些实施例中，半导体封装件还包括：第一底部填充层，位于导线结构和电子元件之间并且包覆第一电连接件。

在一些实施例中，第一封装层还封装第一底部填充层。

在一些实施例中，第一电连接件是焊球。

在一些实施例中，半导体封装件还包括：衬底，位于导线结构下方；第二电连接件，位于导线结构和衬底之间并且电连接导线结构和衬底。

在一些实施例中，半导体封装件还包括：第二底部填充层，位于导线结构和衬底之间并且包覆第二电连接件。

在一些实施例中，半导体封装件还包括：第二封装层，位于衬底上并且封装第一封装层和第二底部填充层，第一纳米线结构和第一散热结构还位于第二封装层上，第一纳米线结构将来自第二封装层的热量传递至第一散热结构。

在一些实施例中，半导体封装件还包括：第二散热结构，位于衬底上并且包围第二封装层的侧边。

在一些实施例中，第二散热结构将来自第二封装层的热量传递至外部。

在一些实施例中，半导体封装件还包括：第二纳米线结构，内埋于第二封装层中。

在一些实施例中，第二纳米线结构接触第二散热结构。

在一些实施例中，第二纳米线结构包括复数个第二纳米线，第二纳米线垂直于第二散热结构和第二纳米线结构相互接触的界面延伸。

在一些实施例中，至少部分第二纳米线的两端部分别指向电子元件和第二散热结构。

在一些实施例中，第二封装层延伸至第二纳米线之间。

在一些实施例中，第二纳米线结构仅位于电子元件的一侧。

在一些实施例中，电子元件的顶面、第一封装层的顶面、第二封装层的顶面和第二散热结构的顶面共面。

在一些实施例中，第二电连接件是焊球。

一种半导体封装件，包括：导线结构；电子元件，位于导线结构上；第一封装层，封装导线结构和电子元件；第二散热结构，位于第一封装层的周围；第一纳米线结构，位于第二散热结构、第一封装层和电子元件上并且接触电子元件；第一散热结构，位于第一纳米线结构上。

在一些实施例中，半导体封装件还包括：第二纳米线结构，位于第二散热结构和第一封装层之间。

在一些实施例中，半导体封装件还包括：第二封装层，填充在第一封装层和第二散热结构之间，第二封装层封装第二纳米线结构。

本实用新型的有益技术效果在于：

本申请的实施例通过使用第一纳米线结构代替现有技术中的TIM材料，第一纳米线结构的刚性与应力强度都比现有的TIM材料好，可以改善现有的裂痕或是脱层的问题。

附图说明

图1和图2现有技术不同实施例的封装体。

图3示出了根据本申请实施例的第一载体。

图4示出了形成根据本申请实施例的导线结构。

图5示出了形成根据本申请实施例的电子元件。

图6示出了形成根据本申请实施例的第一底部填充层。

图7A示出了形成根据本申请实施例的第一封装层。

图7B示出了执行平坦化工艺平坦化第一封装层。

图8示出了根据本申请实施例的移除第一载体的步骤。

图9示出了执行根据本申请实施例的单片化工艺。

图10示出了将图9所示的单片化后的结构放置到衬底100上以形成CoS(Chip onSubstrate，基板上芯片)结构。

图11示出了形成根据本申请实施例的第二散热结构。

图12示出了将图11所示结构放置在根据本申请实施例的第二载体上。

图13示出了形成根据本申请实施例的第二封装层。

图14示出了根据本申请实施例的移除第二载体的步骤。

图15示出了执行根据本申请实施例的单片化工艺。

图16示出了形成根据本申请实施例的第一纳米线结构。

图17示出了形成根据本申请实施例的第一散热结构。

图18示出了形成根据本申请实施例的第三电连接件。

图19示出了与图18不同的实施例的半导体封装件。

具体实施方式

为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施例对其作进一步说明。

本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。

如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。

在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。

为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等不意欲描述对应组件。

下面将参照附图，说明本申请的半导体封装件1000及其形成方法。

参见图3，提供第一载体30。第一载体30可以是玻璃载体衬底、陶瓷载体衬底等。第一载体30可以是晶圆，从而使得可以在第一载体30上同时形成多个封装结构。释放层可以形成在第一载体30上，可以由基于聚合物的材料形成，在后续图8所示的步骤中，释放层可以与第一载体30一起被移除。在一些实施例中，释放层是基于环氧树脂的热释放材料，其在加热时失去其粘合性，诸如光热转换(LTHC)释放涂层。在其他实施例中，释放层可以是紫外(UV)胶，当暴露于UV光时会失去其粘合性。释放层可以以液体的形式分配并且固化，可以是层压在第一载体30上的层压膜，或者可以是类似的。释放层的顶面可以是水平的并且可以具有较高的平面度。

参见图4，形成位于第一载体30上的导线结构40。在一些实施例中，导线结构40是重分布层(RDL)。

参见图5，例如通过倒装芯片键合(Flip chip bond,FCB)工艺形成位于导线结构40上的多个电子元件50，第一电连接件52电连接导线结构40和电子元件50。多个电子元件50可以是相同的或不同的，并且可以是专用集成电路(ASIC)管芯或高带宽存储器(highbandwidth memory,HBM)管芯。

参见图6，形成位于电子元件50之间、以及电子元件50和导线结构40之间的第一底部填充层60。

参见图7A，形成包覆电子元件50、第一底部填充层60、导线结构40的顶面的第一封装层70。参见图7B，执行平坦化工艺(例如研磨)，以暴露电子元件50的顶面。在一些实施例中，第一封装层70的材料是模制化合物(molding compound)。

参见图8，移除第一载体30以及释放层。

图3至图8示出了一个单元的结构，在实际生产时多个单元的结构一起形成，并在图8的步骤后如图9所示执行单片化工艺(例如使用刀具92进行切割)，以形成如图所示的单片化后的结构。

图10示出了将图9所示的单片化后的结构放置到衬底100上以形成CoS(Chip onSubstrate，基板上芯片)结构，第二电连接件102电连接导线结构40和衬底100，第二底部填充层104包覆第二电连接件102。

参见图11，在衬底100上形成第二散热结构132，第二散热结构132是围绕第一封装层70的环状(ring)散热片(heat sink)结构。

参见图12，将图11所示结构放置在第二载体122上。在一些实施例中，第二载体122和第一载体30相同。在一些实施例中，第二载体122是金属载体，可以有较强的刚性结构。在一些实施例中，第二载体122是模制化合物，可以具有与图11所示结构相近的CTE。

参见图13，形成位于第二载体122上并且覆盖图12所示的第二载体122上的结构的第二封装层130。执行平坦化工艺(例如研磨)，以暴露第一封装层70和电子元件50的顶面。在一些实施例中，第一封装层70和第二封装层130的材料不同或相同，在相同的实施例中，二者实质上不存在界面。

参见图14，移除第二载体122。

在一些实施例中，多个单元的图11所示的结构在图12所示的步骤中一起形成在第二载体122上，并且一起封装第二封装层122。在图15所示的步骤中，执行单片化工艺(例如使用刀具92进行切割)将相连的结构切割成图示的单片化后的结构。

参见图16，例如通过溅镀(Sputter)工艺在图15的单片化后的结构上形成第一纳米线结构160，第一纳米线结构160包括复数个垂直于第一封装层70的顶面和电子元件50的顶面延伸的第一纳米线1601。第一纳米线1601直接接触电子元件50的顶面以更好地将电子元件50的热量传导出去。在一些实施例中，第一纳米线结构160的材料是铜。

参见图17，在第一纳米线结构160上形成第一散热结构170，第一散热结构170例如是散热片盖(heat sink lid)。

参见图18，形成位于衬底100底部处的第三电连接件180，例如焊球。

图19示出了与图18不同的实施例，其中，在图12的步骤后，先在左侧的第一封装层70和第二散热结构132之间形成第二纳米线结构190，然后在图13所示步骤中，第二封装层130包覆第二纳米线结构190，并且延伸至第二纳米线1901之间，以形成图19所示的结构。在一些实施例中，第二纳米线1901不局限于图示的一侧，第二纳米线1901可以位于其他侧边或第二纳米线1901也可以位于四侧，即在四侧部分围绕或完全围绕第一封装层70。

本申请的实施例提供了一种半导体封装件1000，包括：导线结构40；电子元件50，位于导线结构40上；第一封装层70，封装导线结构40和电子元件50；第一纳米线结构160，位于第一封装层70和电子元件50上并且接触电子元件50；第一散热结构170，位于第一纳米线结构160上，第一纳米线结构160将来自电子元件50和第一封装层70的热量传递至第一散热结构170，第一散热结构170将来自第一纳米线结构160的热量传递至外部。本申请的实施例通过使用第一纳米线结构160代替现有技术中的TIM材料，第一纳米线结构160的刚性与应力强度都比TIM材料好，可以改善现有的裂痕或是脱层的问题。

在一些实施例中，第一纳米线结构160包括复数个垂直于第一封装层70的顶面和电子元件50的顶面延伸的第一纳米线1601。第一纳米线1601纵向延伸以将来自电子元件50的热量直接传递到第一散热结构170。

在一些实施例中，第一纳米线1601的材料是铜。

在一些实施例中，半导体封装件1000还包括：第一电连接件52，位于导线结构40和电子元件50之间并且电连接导线结构40和电子元件50。在一些实施例中，第一电连接件52是金属微凸块(μbump)或金属凸块(bump)。

在一些实施例中，半导体封装件1000还包括：第一底部填充层60，位于导线结构40和电子元件50之间并且包覆第一电连接件52。

在一些实施例中，第一封装层70还封装第一底部填充层60。

在一些实施例中，第一电连接件52是焊球。

在一些实施例中，半导体封装件1000还包括：衬底100，位于导线结构40下方；第二电连接件102，位于导线结构40和衬底100之间并且电连接导线结构40和衬底100。

在一些实施例中，半导体封装件1000还包括：第二底部填充层104，位于导线结构40和衬底100之间并且包覆第二电连接件102。

在一些实施例中，半导体封装件1000还包括：第二封装层130，位于衬底100上并且封装第一封装层70和第二底部填充层104，第一纳米线结构160和第一散热结构170还位于第二封装层130上，第一纳米线结构160将来自第二封装层130的热量传递至第一散热结构170。

在一些实施例中，半导体封装件1000还包括：第二散热结构132，位于衬底100上并且包围第二封装层130的侧边。

在一些实施例中，第二散热结构132将来自第二封装层130的热量传递至外部。

在一些实施例中，半导体封装件1000还包括：第二纳米线结构190，内埋于第二封装层130中。

在一些实施例中，第二纳米线结构190接触第二散热结构132。

在一些实施例中，第二纳米线结构190包括复数个第二纳米线1901，第二纳米线1901垂直于第二散热结构132和第二纳米线结构190相互接触的界面延伸。

在一些实施例中，至少部分第二纳米线1901的两端部分别指向电子元件50和第二散热结构132。第二纳米线1901横向延伸，使得正对电子元件50的部分第二纳米线1901将来自电子元件50旁边的第一封装层70的热量直接传递到第二散热结构132。

在一些实施例中，第二封装层130延伸至第二纳米线1901之间。

在一些实施例中，第二纳米线结构190仅位于电子元件50的一侧。

在一些实施例中，电子元件50的顶面、第一封装层70的顶面、第二封装层130的顶面和第二散热结构132的顶面共面并且接触第一纳米线结构160。

在一些实施例中，第二电连接件102是焊球。

本申请的实施例还提供一种半导体封装件1000，包括：导线结构40；电子元件50，位于导线结构40上；第一封装层70，封装导线结构40和电子元件50；第二散热结构132，位于第一封装层70的周围；第一纳米线结构160，位于第二散热结构132、第一封装层70和电子元件50上并且接触电子元件50；第一散热结构170，位于第一纳米线结构160上。本申请的实施例通过设置分别位于电子元件50上和旁边的第一散热结构170和第二散热结构132，增大了散热效率。

在一些实施例中，半导体封装件1000还包括：第二纳米线结构190，位于第二散热结构132和第一封装层70之间。第二纳米线结构190是金属材料(例如铜)，进一步提高了结构的刚性横强度，并且还进一步增大了散热效率。

在一些实施例中，半导体封装件1000还包括：第二封装层130，填充在第一封装层70和第二散热结构132之间，第二封装层130封装第二纳米线结构190。

本申请的实施例使用纳米线结构取代现有技术的TIM材料，减少异种材料的使用，避免异质材料界面发生脱层、裂痕的问题。

本申请的实施例使用第一封装层70和第二封装层130填充现有技术的封装体的空隙，不仅可以提升散热效果，更可以增强半导体封装件1000的刚性并减少半导体封装件1000的翘曲。进一步地，第一封装层70和第二封装层130中还可以有填充物(filler)，例如粉状的二氧化硅，可以依照产品的尺寸，计算出需使用的填充物种类，有效平衡结构，减少产品翘曲量，例如在图14的去载体步骤后，留下的晶圆级(Wafer level)结构的翘曲小于2mm，并在图15所示的单片化步骤后，单片化的结构在回流后的翘曲小于200μm。

本申请的实施例使用纳米线结构，并且使用第一封装层70和第二封装层130，增加了半导体封装件1000的的刚性，从而减少了电子元件50的角部处的应力。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种半导体封装件，其特征在于，包括：

导线结构；

电子元件，位于所述导线结构上；

第一封装层，封装所述导线结构和所述电子元件；

第一纳米线结构，位于所述第一封装层和所述电子元件上并且接触所述电子元件；

第一散热结构，位于所述第一纳米线结构上，所述第一纳米线结构将来自所述电子元件和所述第一封装层的热量传递至所述第一散热结构，所述第一散热结构将来自所述第一纳米线结构的热量传递至外部。

2.根据权利要求1所述的半导体封装件，其特征在于，所述第一纳米线结构包括复数个垂直于所述第一封装层的顶面和所述电子元件的顶面延伸的第一纳米线。

3.根据权利要求2所述的半导体封装件，其特征在于，所述第一纳米线的材料是铜。

4.根据权利要求1所述的半导体封装件，其特征在于，还包括：

第一电连接件，位于所述导线结构和所述电子元件之间并且电连接所述导线结构和所述电子元件。

5.根据权利要求4所述的半导体封装件，其特征在于，还包括：

第一底部填充层，位于所述导线结构和所述电子元件之间并且包覆所述第一电连接件，所述第一封装层还封装所述第一底部填充层。

6.根据权利要求1所述的半导体封装件，其特征在于，还包括：

衬底，位于所述导线结构下方；

第二电连接件，位于所述导线结构和所述衬底之间并且电连接所述导线结构和所述衬底。

7.根据权利要求6所述的半导体封装件，其特征在于，还包括：

第二底部填充层，位于所述导线结构和所述衬底之间并且包覆所述第二电连接件。

8.根据权利要求7所述的半导体封装件，其特征在于，还包括：

第二封装层，位于所述衬底上并且封装所述第一封装层和所述第二底部填充层，所述第一纳米线结构和所述第一散热结构还位于所述第二封装层上，所述第一纳米线结构将来自所述第二封装层的热量传递至所述第一散热结构。

9.根据权利要求8所述的半导体封装件，其特征在于，还包括：

第二散热结构，位于所述衬底上并且包围所述第二封装层的侧边。

10.根据权利要求9所述的半导体封装件，其特征在于，所述电子元件的顶面、所述第一封装层的顶面、所述第二封装层的顶面和所述第二散热结构的顶面共面。