CN102543985B - 半导体封装件及其半导体基板结构 - Google Patents

半导体封装件及其半导体基板结构 Download PDF

Info

Publication number
CN102543985B
CN102543985B CN2011104627812A CN201110462781A CN102543985B CN 102543985 B CN102543985 B CN 102543985B CN 2011104627812 A CN2011104627812 A CN 2011104627812A CN 201110462781 A CN201110462781 A CN 201110462781A CN 102543985 B CN102543985 B CN 102543985B
Authority
CN
China
Prior art keywords
connection gasket
crystal grain
corner
extension
circuit region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011104627812A
Other languages
English (en)
Other versions
CN102543985A (zh
Inventor
许哲铭
庄庆鸿
古顺延
翁肇鸿
皮敦庆
高仁杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2011104627812A priority Critical patent/CN102543985B/zh
Publication of CN102543985A publication Critical patent/CN102543985A/zh
Application granted granted Critical
Publication of CN102543985B publication Critical patent/CN102543985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明关于一种半导体封装件及其半导体基板结构，该半导体基板结构包括一半导体基板、一电路区、一第一连接垫、一外围连接垫、一中间连接垫、一第二连接垫、一第三连接垫及一第四连接垫。该第一连接垫接近一第一角落，且具有二延伸部。该外围连接垫接近该第三角落，且具有二延伸部。该中间连接垫位于该电路区中间。该第二连接垫接近一第二角落。该第三连接垫接近一第三角落。该第四连接垫接近一第四角落。藉此，不论是水平型晶粒或是垂直型晶粒皆可适用于该电路区，而且只需要少量的导线即可达到串联或并联的效果。

Description

半导体封装件及其半导体基板结构
技术领域
本发明关于一种半导体封装件及其半导体基板结构，特别是一种具有特别电路设计的半导体封装件及其半导体基板结构。
背景技术
在已知封装件中，为了达到特殊的目的，其内会封装数个晶粒。举例而言，为了提高发光效率，LED封装件通常会封装四个晶粒。在此种封装件中，这些晶粒利用数个条导线电性连接至基板。
然而，为了使这些导线可达到串联或并联这些晶粒的目的，其需要大量的导线，如此将会增加制造过程的困难度以及提高制造成本。
因此，有必要提供一创新且富进步性的半导体封装件及其半导体基板结构，以解决上述问题。
发明内容
本发明提供一种半导体基板结构，其包括一半导体基板、一电路区、一第一连接垫、一外围连接垫、一中间连接垫、一第二连接垫、一第三连接垫及一第四连接垫。该半导体基板具有一上表面。该电路区位于该半导体基板的上表面，且具有一第一角落、一第一侧边、一第二角落、一第二侧边、一第三角落、一第三侧边、一第四侧边及一第四角落。该第一连接垫位于该电路区内，且具有一第一晶粒附着区域、一第一延伸部及一第二延伸部，该第一晶粒附着区域接近该第一角落，该第一延伸部朝向该第二角落延伸，该第二延伸部朝向该第四角落延伸。该外围连接垫位于该电路区内，且具有一转角处、一第一延伸部及一第二延伸部，该转角处接近该第三角落，该第一延伸部朝向该第四角落延伸，该第二延伸部朝向该第二角落延伸。该中间连接垫位于该电路区内，其一端接近该第一连接垫的第二延伸部，另一端接近该外围连接垫的第二延伸部。该第二连接垫位于该电路区内，且具有一第二晶粒附着区域，该第二连接垫接近该第二角落，且位于该中间连接垫及该第一连接垫的第一延伸部之间。该第三连接垫位于该电路区内，且具有一第三晶粒附着区域，该第三连接垫接近该第三角落，且位于该中间连接垫及该外围连接垫之间。该第四连接垫位于该电路区内，且具有一第四晶粒附着区域，该第四连接垫接近该第四角落，且位于该中间连接垫及该外围连接垫的第一延伸部之间。
在本发明中，不论是水平型晶粒或是垂直型晶粒皆可适用于该电路区，而且只需要少量的导线即可达到串联或并联的效果，如此将可减少制造过程的困难度以及降低制造成本。
本发明另提供一种半导体基板结构，其包括一半导体基板、一电路区、一第一连接垫、一外围连接垫、一第二连接垫、一第三连接垫及一第四连接垫。该半导体基板具有一上表面。该电路区位于该半导体基板的上表面，且具有一第一角落、一第二角落、一第三角落及一第四角落。该第一连接垫位于该电路区内，且具有一第一晶粒附着区域、一第一延伸部及一第二延伸部，该第一晶粒附着区域接近该第一角落，该第一延伸部位于该电路区的中间，该第二延伸部由该第一延伸部朝向该第三角落延伸。该外围连接垫位于该电路区内，且具有一转角处、一第一延伸部及一第二延伸部，该转角处接近该第二角落，该第一延伸部朝向该第三角落延伸，该第二延伸部朝向该第一角落延伸。该第二连接垫位于该电路区内，且具有一第二晶粒附着区域，该第二连接垫接近该第二角落，且位于该外围连接垫及该第一连接垫的第一延伸部之间。该第三连接垫位于该电路区内，且具有一第三晶粒附着区域，该第三连接垫接近该第三角落，且位于该第一连接垫的第一延伸部及第二延伸部之间。该第四连接垫位于该电路区内，且具有一第四晶粒附着区域、一第一延伸部及一第二延伸部，该第四晶粒附着区域接近该第四角落，该第一延伸部朝向该第一角落延伸，该第二延伸部朝向该第三角落延伸。
附图说明
图1显示本发明半导体封装件的一实施例的剖视示意图；
图2a显示图1中的晶粒的俯视图；
图2b显示图1中的晶粒的剖视图；
图3显示本发明半导体封装件的另一实施例的剖视示意图；
图4a显示图3中的晶粒的俯视图；
图4b显示图3中的晶粒的剖视图；
图5显示本发明半导体封装件的另一实施例的剖视示意图；
图6显示本发明半导体封装件的另一实施例的剖视示意图；
图7显示本发明中电路区的一实施例的俯视示意图；
图7a显示本发明中该半导体基板下表面相对于该电路区的一实施例的示意图；
图7b显示图7的电路区置放晶粒后的一实施例的示意图；
图7c显示图7b的另一种电性连接方式；
图7d显示图7b的另一种电性连接方式；
图7e显示图7的电路区置放晶粒后的一另实施例的示意图；
图7f显示图7e的另一种电性连接方式；
图7g显示图7e的另一种电性连接方式；
图8显示本发明中电路区的另一实施例的俯视示意图；
图8a显示图8的电路区置放晶粒后的一实施例的示意图；
图8b显示图8a的另一种电性连接方式；
图8c显示图8a的另一种电性连接方式；
图8d显示图8的电路区置放晶粒后的一另实施例的示意图；
图8e显示图8d的另一种电性连接方式；
图8f显示图8d的另一种电性连接方式；
图9显示本发明中电路区的另一实施例的俯视示意图；
图9a显示图9的电路区置放晶粒后的一实施例的示意图；
图9b显示图9a的另一种电性连接方式；
图9c显示图9a的另一种电性连接方式；
图9d显示图9的电路区置放晶粒后的一另实施例的示意图；
图9e显示图9d的另一种电性连接方式；
图9f显示图9d的另一种电性连接方式；
图10显示本发明中电路区的另一实施例的俯视示意图；
图10a显示图10的电路区置放晶粒后的一实施例的示意图；
图10b显示图10a的另一种电性连接方式；
图10c显示图10a的另一种电性连接方式；
图10d显示图10的电路区置放晶粒后的一另实施例的示意图；
图10e显示图10d的另一种电性连接方式；
图10f显示图10d的另一种电性连接方式；
图11显示本发明中电路区的另一实施例的俯视示意图；
图11a显示图11的电路区置放晶粒后的一实施例的示意图；
图11b显示图11a的另一种电性连接方式；
图11c显示图11a的另一种电性连接方式；
图11d显示图11的电路区置放晶粒后的一另实施例的示意图；
图11e显示图11d的另一种电性连接方式；
图11f显示图11d的另一种电性连接方式；
图12显示本发明中电路区的另一实施例的俯视示意图；
图12a显示图12的电路区置放晶粒后的一实施例的示意图；
图12b显示图12a的另一种电性连接方式；
图12c显示图12a的另一种电性连接方式；
图12d显示图12的电路区置放晶粒后的一另实施例的示意图；
图12e显示图12d的另一种电性连接方式；
图12f显示图12d的另一种电性连接方式；
图13显示本发明中电路区的另一实施例的俯视示意图；
图13a显示图13的电路区置放晶粒后的一实施例的示意图；
图13b显示图13a的另一种电性连接方式；
图13c显示图13的电路区置放晶粒后的一另实施例的示意图；
图13d显示图13c的另一种电性连接方式；
图13e显示图13c的另一种电性连接方式；
图14显示本发明中电路区的另一实施例的俯视示意图；
图14a显示图14的电路区置放晶粒后的一实施例的示意图；
图14b显示图14a的另一种电性连接方式；
图14c显示图14a的另一种电性连接方式；
图14d显示图14的电路区置放晶粒后的一另实施例的示意图；
图14e显示图14d的另一种电性连接方式；及
图14f显示图14d的另一种电性连接方式。
具体实施方式
参考图1，显示本发明半导体封装件的一实施例的剖视示意图。该半导体封装件1包括一半导体基板结构10、四个晶粒11、数个条导线12及一封胶材料13。该半导体基板结构10包括一半导体基板14及一电路区2。该半导体基板14具有一上表面141及一下表面142。该电路区2位于该半导体基板14的上表面141，且其内具有数个连接垫20。这些晶粒11分别位于这些连接垫20上的晶粒附着区域，且利用这些导线12电性连接至该电路区2内的其他连接垫20。这些晶粒11为垂直型晶粒。该封胶材料13位于该半导体基板14的上表面141，以包覆这些晶粒11、这些导线12及该电路区2。
在本实施例中，该半导体基板结构10更包括包括一第一导电平面15、一第二导电平面16及数个穿导孔17。该第一导电平面15及该第二导电平面16位于该半导体基板14的下表面142，且彼此不电性连接。这些穿导孔17分别电性连接部分这些连接垫20至该第一导电平面17及该第二导电平面16。
参考图2a，显示图1中的晶粒的俯视图。参考图2b，显示图1中的晶粒的剖视图。该晶粒11具有一第一表面111及一第二表面112，该第一表面111包含二个负极113，该第二表面112包含一个正极114，该正极114为一平面，其面积与该第二表面112相同。
参考图3，显示本发明半导体封装件的另一实施例的剖视示意图。本实施例的半导体封装件1a与图1所示的半导体封装件1大致相同，其不同处在于，在本实施例中，这些晶粒18为水平型晶粒。
参考图4a，显示图3中的晶粒的俯视图。参考图4b，显示图3中的晶粒的剖视图。该晶粒18具有一第一表面181及一第二表面182，该第一表面181包含二个负极183及二个正极184。
参考图5，显示本发明半导体封装件的另一实施例的剖视示意图。本实施例的半导体封装件1b与图1所示的半导体封装件1大致相同，其不同处在于，在该半导体封装件1b中，这些晶粒11为LED晶粒，且该半导体基板14更向上延伸出一凹槽143。这些晶粒11及该电路区2位于该凹槽143内，且该封胶材料13填满该凹槽143。较佳地，该凹槽143的侧壁上更包括一反射元件144。
参考图6，显示本发明半导体封装件的另一实施例的剖视示意图。本实施例的半导体封装件1c与图5所示的半导体封装件1b大致相同，其不同处在于，在本实施例中，这些晶粒18为水平型晶粒。
参考图7，显示本发明中电路区的一实施例的俯视示意图。该电路区2具有一第一侧边21、一第二侧边22、一第三侧边23、一第四侧边24、一第一角落25、一第二角落26、一第三角落27及一第四角落28。该第一侧边21及该第四侧边24定义出该第一角落25，该第一侧边21及该第二侧边22定义出该第二角落26，该第二侧边22及该第三侧边23定义出该第三角落27，该第三侧边23及该第四侧边24定义出该第四角落28。
此外，该电路区2内包括一第一外围连接垫31、一第二外围连接垫32、一中间连接垫33、一第一连接垫34、一第二连接垫35、一第三连接垫36、一第四连接垫37、一第一穿导孔17a及一第二穿导孔17b。
该第一外围连接垫31具有一第一转角处311、一第二转角处312、一第一延伸部313及一第二延伸部314。该第一转角处311接近该第一角落25，且该第二转角处312接近该第四角落28。该第一延伸部313沿着该第一侧边21朝向该第二角落26延伸至该第一侧边21的中间位置。该第二延伸部314沿着该第三侧边23朝向该第三角落27延伸至该第三侧边23的中间位置。
该第二外围连接垫32具有一第一转角处321、一第二转角处322、一第一延伸部323及一第二延伸部324。该第一转角处321接近该第二角落26，且该第二转角处322接近该第三角落27。该第一延伸部323沿着该第一侧边21朝向该第一角落25延伸至该第一侧边21的中间位置。该第二延伸部324沿着该第三侧边23朝向该第四角落28延伸至该第三侧边23的中间位置。
该中间连接垫33为十字形，位于该电路区2的中间位置，且其四端分别朝向该第一侧边21、该第二侧边22、该第三侧边23及该第四侧边24延伸。
该第一连接垫34位于该中间连接垫33及该第一外围连接垫31的第一延伸部313之间，且具有一第一晶粒附着区域341。该第二连接垫35位于该中间连接垫33及该第二外围连接垫32的第一延伸部323之间，且具有一第二晶粒附着区域351。该第三连接垫36位于该中间连接垫33及该第二外围连接垫32的第二延伸部324之间，且具有一第三晶粒附着区域361。该第四连接垫37位于该中间连接垫33及该第一外围连接垫31的第二延伸部314之间，且具有一第四晶粒附着区域371。
该第一穿导孔17a位于该第一外围连接垫31，且该第二穿导孔17a位于该第二外围连接垫32。
参考图7a，显示本发明中该半导体基板下表面相对于该电路区的一实施例的示意图。该半导体基板14的下表面142更包括一第一导电平面15及一第二导电平面16，该第一穿导孔17a电性连接该第一外围连接垫31至该第一导电平面15，且该第二穿导孔17b电性连接该第二外围连接垫32至该第二导电平面16。
参考图7b，显示图7的电路区置放晶粒后的一实施例的示意图。一第一晶粒11a置放于该第一晶粒附着区域341，一第二晶粒11b置放于该第二晶粒附着区域351，一第三晶粒11c置放于该第三晶粒附着区域361，一第四晶粒11d置放于该第四晶粒附着区域371。该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为垂直型晶粒。
在本实施例中，该第一外围连接垫31为正极，且该第二外围连接垫32为负极。利用这些导线12的连接，可将该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d电性连接成串联。
参考图7c，显示图7b的另一种电性连接方式。在本实施例中，该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为并联。
参考图7d，显示图7b的另一种电性连接方式。在本实施例中，该第一晶粒11a及该第二晶粒11b为第一个串联，该第三晶粒11c及该第四晶粒11d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图7e，显示图7的电路区置放晶粒后的一另实施例的示意图。一第一晶粒18a置放于该第一晶粒附着区域341，一第二晶粒18b置放于该第二晶粒附着区域351，一第三晶粒18c置放于该第三晶粒附着区域361，一第四晶粒18d置放于该第四晶粒附着区域371。该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为水平型晶粒。
在本实施例中，该第一外围连接垫31为正极，且该第二外围连接垫32为负极。利用这些导线12的连接，可将该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d电性连接成串联。
参考图7f，显示图7e的另一种电性连接方式。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为并联。
参考图7g，显示图7e的另一种电性连接方式。在本实施例中，该第一晶粒18a及该第二晶粒18b为第一个串联，该第三晶粒18c及该第四晶粒18d为第二个串联，且该第一个串联与该第二个串联为并联。
在本实例中，不论是水平型晶粒或是垂直型晶粒皆可适用于该电路区2，而且只需要少量的导线即可达到串联或并联的效果，如此将可减少制造过程的困难度以及降低制造成本。
参考图8，显示本发明中电路区的另一实施例的俯视示意图。在本实施例的电路区2a与图7的电路区2大致相同，其不同处在于该第一外围连接垫31及该第二外围连接垫32的结构与位置。
在本实施例中，该第一外围连接垫31具有一第一转角处311、一第一延伸部313及一第二延伸部314。该第一转角处311接近该第四角落28。该第一延伸部313沿着该第四侧边24延伸至该第一角落25。该第二延伸部314沿着该第三侧边23延伸至该第三角落27。
该第二外围连接垫32具有一第一转角处321、一第一延伸部323及一第二延伸部324。该第一转角处321接近该第二角落26。该第一延伸部323沿着该第二侧边22延伸至该第三角落27。该第二延伸部324沿着该第一侧边21延伸至该第一角落25。
参考图8a，显示图8的电路区置放晶粒后的一实施例的示意图。一第一晶粒11a置放于该第一晶粒附着区域341，一第二晶粒11b置放于该第二晶粒附着区域351，一第三晶粒11c置放于该第三晶粒附着区域361，一第四晶粒11d置放于该第四晶粒附着区域371。该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为垂直型晶粒。
在本实施例中，该第一外围连接垫31为正极，且该第二外围连接垫32为负极。利用这些导线12的连接，可将该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d电性连接成串联。
参考图8b，显示图8a的另一种电性连接方式。在本实施例中，该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为并联。
参考图8c，显示图8a的另一种电性连接方式。在本实施例中，该第一晶粒11a及该第二晶粒11b为第一个串联，该第三晶粒11c及该第四晶粒11d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图8d，显示图8的电路区置放晶粒后的一另实施例的示意图。一第一晶粒18a置放于该第一晶粒附着区域341，一第二晶粒18b置放于该第二晶粒附着区域351，一第三晶粒18c置放于该第三晶粒附着区域361，一第四晶粒18d置放于该第四晶粒附着区域371。该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为水平型晶粒。
在本实施例中，该第一外围连接垫31为正极，且该第二外围连接垫32为负极。利用这些导线12的连接，可将该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d电性连接成串联。
参考图8e，显示图8d的另一种电性连接方式。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为并联。
参考图8f，显示图8d的另一种电性连接方式。在本实施例中，该第一晶粒18a及该第二晶粒18b为第一个串联，该第三晶粒18c及该第四晶粒18d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图9，显示本发明中电路区的另一实施例的俯视示意图。该电路区2b具有一第一侧边21、一第二侧边22、一第三侧边23、一第四侧边24、一第一角落25、一第二角落26、一第三角落27及一第四角落28。该第一侧边21及该第四侧边24定义出该第一角落25，该第一侧边21及该第二侧边22定义出该第二角落26，该第二侧边22及该第三侧边23定义出该第三角落27，该第三侧边23及该第四侧边24定义出该第四角落28。
此外，该电路区2b内包括一第一外围连接垫41、一第二外围连接垫42、一第三外围连接垫43、一第一连接垫44、一第二连接垫45、一第三连接垫46、一第四连接垫47、一第一中间连接垫48a、一第二中间连接垫48b、一第三中间连接垫48c、一第四中间连接垫48d及一第五中间连接垫48e。
该第一外围连接垫41为倒U形，且围绕该第一连接垫44，其一转角处接近该第一角落25。该第二外围连接垫42为L形，且围绕该第二连接垫45，其一转角处接近该第二角落26。该第三外围连接垫43为U形，且围绕该第三连接垫46，其一转角处接近该第三角落27。该第四连接垫47接近该第四角落28。
该第一连接垫44具有一第一晶粒附着区域441。该第二连接垫45具有一第二晶粒附着区域451。该第三连接垫46具有一第三晶粒附着区域461。该第四连接垫47具有一第四晶粒附着区域471。
第一中间连接垫48a位于该第一外围连接垫41及该第二外围连接垫42之间。该第二中间连接垫48b位于该第一连接垫44及该第二连接垫45之间。该第三中间连接垫48c位于该第一外围连接垫41及该第三外围连接垫43之间。该第四中间连接垫48d位于该第三连接垫46及该第四连接垫47之间。该第五中间连接垫48e位于该第三外围连接垫43及该第四连接垫47之间。
参考图9a，显示图9的电路区置放晶粒后的一实施例的示意图。一第一晶粒11a置放于该第一晶粒附着区域441，一第二晶粒11b置放于该第二晶粒附着区域451，一第三晶粒11c置放于该第三晶粒附着区域461，一第四晶粒11d置放于该第四晶粒附着区域471。该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为垂直型晶粒。在本实施例中，该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为串联。
参考图9b，显示图9a的另一种电性连接方式。在本实施例中，该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为并联。
参考图9c，显示图9a的另一种电性连接方式。在本实施例中，该第一晶粒11a及该第二晶粒11b为第一个串联，该第三晶粒11c及该第四晶粒11d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图9d，显示图9的电路区置放晶粒后的一另实施例的示意图。一第一晶粒18a置放于该第一晶粒附着区域441，一第二晶粒18b置放于该第二晶粒附着区域451，一第三晶粒18c置放于该第三晶粒附着区域461，一第四晶粒18d置放于该第四晶粒附着区域471。该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为水平型晶粒。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为串联。
参考图9e，显示图9d的另一种电性连接方式。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为并联。
参考图9f，显示图9d的另一种电性连接方式。在本实施例中，该第一晶粒18a及该第二晶粒18b为第一个串联，该第三晶粒18c及该第四晶粒18d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图10，显示本发明中电路区的另一实施例的俯视示意图。该电路区2c具有一第一侧边21、一第二侧边22、一第三侧边23、一第四侧边24、一第一角落25、一第二角落26、一第三角落27及一第四角落28。
此外，该电路区2c内包括一第一连接垫51、一第一外围连接垫52、一第二外围连接垫53、一第一中间连接垫54a、一第二中间连接垫54b、一第三中间连接垫54c、一第四中间连接垫54d、一第五中间连接垫54e、一第二连接垫55、一第三连接垫56及一第四连接垫57。
该第一连接垫51具有一第一晶粒附着区域511、一第一延伸部512及一第二延伸部513。该第一晶粒附着区域511接近该第一角落25。该第一延伸部512沿着该第一侧边21朝向该第二角落26延伸，该第二延伸部513沿着该第四侧边24朝向该第四角落28延伸。
该第一外围连接垫52接近该第二侧边22，其二端分别朝向该第二角落26及该第三角落27延伸。该第二外围连接垫53接近该第三侧边23，其二端分别朝向该第四角落28及该第三角落27延伸。
该第一中间连接垫54a、一第二中间连接垫54b、一第三中间连接垫54c、一第四中间连接垫54d及一第五中间连接垫54e彼此不连接，且形成十字形。该第一中间连接垫54a位于该电路区2c中央，该第二中间连接垫54b位于该第一中间连接垫54a及该第一连接垫51的第一延伸部512之间，该第三中间连接垫54c位于该第一中间连接垫54a及该第一外围连接垫52之间，该第四中间连接垫54d位于该第一中间连接垫54a及该第二外围连接垫53之间。该第五中间连接垫54e位于该第一中间连接垫54a及该第一连接垫51的第二延伸部513之间。
该第二连接垫55具有一第二晶粒附着区域551，且位于该第二中间连接垫54b、该第一连接垫51的第一延伸部512、该第一外围连接垫52及该第三中间连接垫54c之间。
该第三连接垫56具有一第三晶粒附着区域561，且位于该第一外围连接垫52、该第三中间连接垫54c、该第四中间连接垫54d及该第二外围连接垫53之间。
该第四连接垫57具有一第四晶粒附着区域571，且位于该第二外围连接垫53、该第一连接垫51的第二延伸部513、该第五中间连接垫54e及该第四中间连接垫54d之间。
参考图10a，显示图10的电路区置放晶粒后的一实施例的示意图。一第一晶粒11a置放于该第一晶粒附着区域511，一第二晶粒11b置放于该第二晶粒附着区域551，一第三晶粒11c置放于该第三晶粒附着区域561，一第四晶粒11d置放于该第四晶粒附着区域571。该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为垂直型晶粒。在本实施例中，该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为串联。
参考图10b，显示图10a的另一种电性连接方式。在本实施例中，该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为并联。
参考图10c，显示图10a的另一种电性连接方式。在本实施例中，该第一晶粒11a及该第二晶粒11b为第一个串联，该第三晶粒11c及该第四晶粒11d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图10d，显示图10的电路区置放晶粒后的一另实施例的示意图。一第一晶粒18a置放于该第一晶粒附着区域511，一第二晶粒18b置放于该第二晶粒附着区域551，一第三晶粒18c置放于该第三晶粒附着区域561，一第四晶粒18d置放于该第四晶粒附着区域571。该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为水平型晶粒。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为串联。
参考图10e，显示图10d的另一种电性连接方式。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为并联。
参考图10f，显示图10d的另一种电性连接方式。在本实施例中，该第一晶粒18a及该第二晶粒18b为第一个串联，该第三晶粒18c及该第四晶粒18d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图11，显示本发明中电路区的另一实施例的俯视示意图。该电路区2d具有一第一侧边21、一第二侧边22、一第三侧边23、一第四侧边24、一第一角落25、一第二角落26、一第三角落27及一第四角落28。
此外，该电路区2d内包括一第一连接垫61、一外围连接垫62、一中间连接垫63、一第二连接垫64、一第三连接垫65、一第四连接垫66、一第一穿导孔17a及一第二穿导孔17b。
该第一连接垫61具有一第一晶粒附着区域611、一第一延伸部612及一第二延伸部613。该第一晶粒附着区域611接近该第一角落25。该第一延伸部612沿着该第一侧边21朝向该第二角落26延伸。该第二延伸部613沿着该第四侧边24朝向该第四角落28延伸。
该外围连接垫62具有一转角处621、一第一延伸部622及一第二延伸部623。该转角处612接近该第三角落27。该第一延伸部622沿着该第三侧边23朝向该第四角落28延伸。该第二延伸部623沿着该第二侧边22朝向该第二角落26延伸。
该中间连接垫63位于该电路区2d的中间，其一端接近该第一连接垫61的第二延伸部613，另一端接近该外围连接垫63的第二延伸部623。
该第二连接垫64具有一第二晶粒附着区域641。该第二连接垫64接近该第二角落26，且位于该中间连接垫63及该第一连接垫61的第一延伸部612之间。
该第三连接垫65具有一第三晶粒附着区域651。该第三连接垫65接近该第三角落27，且位于该中间连接垫63及该外围连接垫62之间。
该第四连接垫66具有一第四晶粒附着区域661。该第四连接垫66接近该第四角落28，且位于该中间连接垫63及该外围连接垫62的第一延伸部622之间。
该第一穿导孔17a电性连接该第一连接垫61至该第一导电平面15(图7a)，且该第二穿导孔17b电性连接该外围连接垫62至该第二导电平面16(图7b)。
参考图11a，显示图11的电路区置放晶粒后的一实施例的示意图。一第一晶粒11a置放于该第一晶粒附着区域611，一第二晶粒11b置放于该第二晶粒附着区域641，一第三晶粒11c置放于该第三晶粒附着区域651，一第四晶粒11d置放于该第四晶粒附着区域661。该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为垂直型晶粒。在本实施例中，该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为串联。
参考图11b，显示图11a的另一种电性连接方式。在本实施例中，该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为并联。
参考图11c，显示图11a的另一种电性连接方式。在本实施例中，该第一晶粒11a及该第二晶粒11b为第一个串联，该第三晶粒11c及该第四晶粒11d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图11d，显示图11的电路区置放晶粒后的一另实施例的示意图。一第一晶粒18a置放于该第一晶粒附着区域611，一第二晶粒18b置放于该第二晶粒附着区域641，一第三晶粒18c置放于该第三晶粒附着区域651，一第四晶粒18d置放于该第四晶粒附着区域661。该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为水平型晶粒。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为串联。
参考图11e，显示图11d的另一种电性连接方式。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为并联。
参考图11f，显示图11d的另一种电性连接方式。在本实施例中，该第一晶粒18a及该第二晶粒18b为第一个串联，该第三晶粒18c及该第四晶粒18d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图12，显示本发明中电路区的另一实施例的俯视示意图。该电路区2e具有一第一侧边21、一第二侧边22、一第三侧边23、一第四侧边24、一第一角落25、一第二角落26、一第三角落27及一第四角落28。
此外，该电路区2e内包括一第一连接垫71、一第二连接垫72、一第三连接垫73、一第四连接垫74、一中间连接垫75及一外围连接垫76。
该第一连接垫71具有一第一晶粒附着区域711，其接近该第一角落25。该第二连接垫72具有一第二晶粒附着区域721，其接近该第二角落26。该第三连接垫73具有一第三晶粒附着区域731，其接近该第三角落27。该第四连接垫74具有一第四晶粒附着区域741，其接近该第四角落28。该第四连接垫74更具有一延伸部742，其沿着该第四侧边24延伸至该第一角落25。
该外围连接垫76接近该第二侧边22，其一端延伸至该第二角落26，另一端延伸至该第三角落27。该中间连接垫75位于该电路区2e的中间，其一端接近该该外围连接垫76，另一端接近该第四连接垫74的延伸部742。
参考图12a，显示图12的电路区置放晶粒后的一实施例的示意图。一第一晶粒11a置放于该第一晶粒附着区域711，一第二晶粒11b置放于该第二晶粒附着区域721，一第三晶粒11c置放于该第三晶粒附着区域731，一第四晶粒11d置放于该第四晶粒附着区域741。该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为垂直型晶粒。在本实施例中，该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为串联。
参考图12b，显示图12a的另一种电性连接方式。在本实施例中，该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为并联。
参考图12c，显示图12a的另一种电性连接方式。在本实施例中，该第一晶粒11a及该第二晶粒11b为第一个串联，该第三晶粒11c及该第四晶粒11d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图12d，显示图12的电路区置放晶粒后的一另实施例的示意图。一第一晶粒18a置放于该第一晶粒附着区域711，一第二晶粒18b置放于该第二晶粒附着区域721，一第三晶粒18c置放于该第三晶粒附着区域731，一第四晶粒18d置放于该第四晶粒附着区域741。该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为水平型晶粒。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为串联。
参考图12e，显示图12d的另一种电性连接方式。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为并联。
参考图12f，显示图12d的另一种电性连接方式。在本实施例中，该第一晶粒18a及该第二晶粒18b为第一个串联，该第三晶粒18c及该第四晶粒18d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图13，显示本发明中电路区的另一实施例的俯视示意图。该电路区2f具有一第一侧边21、一第二侧边22、一第三侧边23、一第四侧边24、一第一角落25、一第二角落26、一第三角落27及一第四角落28。
此外，该电路区2f内包括一第一连接垫81、一外围连接垫82、一第二连接垫83、一第三连接垫84、一第四连接垫85、一第一穿导孔17a及一第二穿导孔17b。
该第一连接垫81具有一第一晶粒附着区域811、一第一延伸部812及一第二延伸部813。该第一晶粒附着区域811接近该第一角落25。该第一延伸部812位于该电路区2f的中间。该第二延伸部813由该第一延伸部812朝向该第三角落27延伸。
该外围连接垫82具有一转角处821、一第一延伸部822及一第二延伸部823。该转角处821接近该第二角落26。该第一延伸部822沿着该第二侧边22朝向该第三角落27延伸，该第二延伸部823沿着该第一侧边21朝向该第一角落25延伸。
该第二连接垫83具有一第二晶粒附着区域831。该第二连接垫83接近该第二角落26，且位于该外围连接垫82及该第一连接垫81的第一延伸部812之间。
该第三连接垫84具有一第三晶粒附着区域841。该第三连接垫84接近该第三角落27，且位于该第一连接垫81的第一延伸部812及第二延伸部813之间。
该第四连接垫85具有一第四晶粒附着区域851、一第一延伸部852及一第二延伸部853。该第四晶粒附着区域851接近该第四角落28。该第一延伸部852沿着该第四侧边24朝向该第一角落25延伸，该第二延伸部853沿着该第三侧边23朝向该第三角落27延伸。
该第一穿导孔17a电性连接该第四连接垫85至该第一导电平面15，且该第二穿导孔17b电性连接该外围连接垫82至该第二导电平面16。
参考图13a，显示图13的电路区置放晶粒后的一实施例的示意图。一第一晶粒11a置放于该第一晶粒附着区域811，一第二晶粒11b置放于该第二晶粒附着区域831，一第三晶粒11c置放于该第三晶粒附着区域841，一第四晶粒11d置放于该第四晶粒附着区域851。该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为垂直型晶粒。在本实施例中，该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为串联。
参考图13b，显示图13a的另一种电性连接方式。在本实施例中，该第一晶粒11a及该第二晶粒11b为第一个串联，该第三晶粒11c及该第四晶粒11d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图13c，显示图13的电路区置放晶粒后的一另实施例的示意图。一第一晶粒18a置放于该第一晶粒附着区域811，一第二晶粒18b置放于该第二晶粒附着区域831，一第三晶粒18c置放于该第三晶粒附着区域841，一第四晶粒18d置放于该第四晶粒附着区域851。该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为水平型晶粒。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为串联。
参考图13d，显示图13c的另一种电性连接方式。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为并联。
参考图13e，显示图13c的另一种电性连接方式。在本实施例中，该第一晶粒18a及该第二晶粒18b为第一个串联，该第三晶粒18c及该第四晶粒18d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图14，显示本发明中电路区的另一实施例的俯视示意图。该电路区2g具有一第一侧边21、一第二侧边22、一第三侧边23、一第四侧边24、一第一角落25、一第二角落26、一第三角落27及一第四角落28。
此外，该电路区2g内包括一第一外围连接垫91、一第二外围连接垫92、一第三外围连接垫93、一第四外围连接垫94、一第一连接垫95、一第二连接垫96、一第三连接垫97及一第四连接垫98。
该第一外围连接垫91接近该第四侧边24，其一端延伸至该第一角落25，另一端延伸至该第四角落28。该第二外围连接垫92接近该第二侧边22，其一端延伸至该第二角落26，另一端延伸至该第三角落27。
该第三外围连接垫93为方形螺旋状，其由该第一角落25沿着该第一侧边21、第二侧边22、该第三侧边23及该第四侧边延伸，且更包括一延伸部931。该延伸部931位于该电路区2g的中间，且由该第四侧边24朝向该第二侧边22延伸。该第四外围连接垫94为方形螺旋状，其由该第三角落27沿着该第三侧边23、该第四侧边24、该第一侧边21及第二侧边22延伸，且更包括一延伸部941。该延伸部941位于该电路区2g的中间，且由该第二侧边22朝向该第四侧边24延伸。
该第一连接垫95具有一第一晶粒附着区域951，其接近该第一角落25，且位于该第三外围连接垫93的延伸部931与该第四外围连接垫94之间。该第二连接垫96具有一第二晶粒附着区域961，其接近该第二角落26，且位于该第三外围连接垫93的延伸部931与该第四外围连接垫94之间。该第三连接垫97具有一第三晶粒附着区域971，其接近该第三角落27，且位于该第四外围连接垫94的延伸部941与该第三外围连接垫93之间。该第四连接垫98具有一第四晶粒附着区域981，其接近该第四角落28，且位于该第四外围连接垫94的延伸部941与该第三外围连接垫93之间。
参考图14a，显示图14的电路区置放晶粒后的一实施例的示意图。一第一晶粒11a置放于该第一晶粒附着区域951，一第二晶粒11b置放于该第二晶粒附着区域961，一第三晶粒11c置放于该第三晶粒附着区域971，一第四晶粒11d置放于该第四晶粒附着区域981。该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为垂直型晶粒。在本实施例中，该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为串联。
参考图14b，显示图14a的另一种电性连接方式。在本实施例中，该第一晶粒11a、该第二晶粒11b、该第三晶粒11c及该第四晶粒11d为并联。
参考图14c，显示图14a的另一种电性连接方式。在本实施例中，该第一晶粒11a及该第二晶粒11b为第一个串联，该第三晶粒11c及该第四晶粒11d为第二个串联，且该第一个串联与该第二个串联为并联。
参考图14d，显示图14的电路区置放晶粒后的一另实施例的示意图。一第一晶粒18a置放于该第一晶粒附着区域951，一第二晶粒18b置放于该第二晶粒附着区域961，一第三晶粒18c置放于该第三晶粒附着区域971，一第四晶粒18d置放于该第四晶粒附着区域981。该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为水平型晶粒。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为串联。
参考图14e，显示图14d的另一种电性连接方式。在本实施例中，该第一晶粒18a、该第二晶粒18b、该第三晶粒18c及该第四晶粒18d为并联。
参考图14f，显示图14d的另一种电性连接方式。在本实施例中，该第一晶粒18a及该第二晶粒18b为第一个串联，该第三晶粒18c及该第四晶粒18d为第二个串联，且该第一个串联与该第二个串联为并联。
上述实施例仅为说明本发明的原理及其功效，并非限制本发明，因此习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。

Claims (10)

1.一种半导体基板结构，包括：
一半导体基板，具有一上表面；
一电路区，位于该半导体基板的上表面，且具有一第一角落、一第一侧边、一第二角落、一第二侧边、一第三角落、一第三侧边、一第四侧边及一第四角落；
一第一连接垫，位于该电路区内，且具有一第一晶粒附着区域、一第一延伸部及一第二延伸部，该第一晶粒附着区域接近该第一角落，该第一延伸部朝向该第二角落延伸，该第二延伸部朝向该第四角落延伸；
一外围连接垫，位于该电路区内，且具有一转角处、一第一延伸部及一第二延伸部，该转角处接近该第三角落，该第一延伸部朝向该第四角落延伸，该第二延伸部朝向该第二角落延伸；
一中间连接垫，位于该电路区内，其一端接近该第一连接垫的第二延伸部，另一端接近该外围连接垫的第二延伸部；
一第二连接垫，位于该电路区内，且具有一第二晶粒附着区域，该第二连接垫接近该第二角落，且位于该中间连接垫及该第一连接垫的第一延伸部之间；
一第三连接垫，位于该电路区内，且具有一第三晶粒附着区域，该第三连接垫接近该第三角落，且位于该中间连接垫及该外围连接垫之间；及
一第四连接垫，位于该电路区内，且具有一第四晶粒附着区域，该第四连接垫接近该第四角落，且位于该中间连接垫及该外围连接垫的第一延伸部之间。
2.如权利要求1的半导体基板结构，更包括一第一导电平面、一第二导电平面、一第一穿导孔及一第二穿导孔，该第一导电平面及该第二导电平面位于该半导体基板的一下表面，该第一穿导孔电性连接该第一连接垫至该第一导电平面，且该第二穿导孔电性连接该外围连接垫至该第二导电平面。
3.一种半导体基板结构，包括：
一半导体基板，具有一上表面；
一电路区，位于该半导体基板的上表面，且具有一第一角落、一第二角落、一第三角落及一第四角落；
一第一连接垫，位于该电路区内，且具有一第一晶粒附着区域、一第一延伸部及一第二延伸部，该第一晶粒附着区域接近该第一角落，该第一延伸部位于该电路区的中间，该第二延伸部由该第一延伸部朝向该第三角落延伸；
一外围连接垫，位于该电路区内，且具有一转角处、一第一延伸部及一第二延伸部，该转角处接近该第二角落，该第一延伸部朝向该第三角落延伸，该第二延伸部朝向该第一角落延伸；
一第二连接垫，位于该电路区内，且具有一第二晶粒附着区域，该第二连接垫接近该第二角落，且位于该外围连接垫及该第一连接垫的第一延伸部之间；
一第三连接垫，位于该电路区内，且具有一第三晶粒附着区域，该第三连接垫接近该第三角落，且位于该第一连接垫的第一延伸部及第二延伸部之间；及
一第四连接垫，位于该电路区内，且具有一第四晶粒附着区域、一第一延伸部及一第二延伸部，该第四晶粒附着区域接近该第四角落，该第一延伸部朝向该第一角落延伸，该第二延伸部朝向该第三角落延伸。
4.如权利要求3的半导体基板结构，更包括一第一导电平面、一第二导电平面、一第一穿导孔及一第二穿导孔，该第一导电平面及该第二导电平面位于该半导体基板的一下表面，该第一穿导孔电性连接该第四连接垫至该第一导电平面，且该第二穿导孔电性连接该外围连接垫至该第二导电平面。
5.一种半导体封装件，包括：
一半导体基板结构，包括：
一半导体基板，具有一上表面；
一电路区，位于该半导体基板的上表面，且具有一第一角落、一第一侧边、一第二角落、一第二侧边、一第三角落、一第三侧边、一第四侧边及一第四角落；
一第一连接垫，位于该电路区内，且具有一第一晶粒附着区域、一第一延伸部及一第二延伸部，该第一晶粒附着区域接近该第一角落，该第一延伸部朝向该第二角落延伸，该第二延伸部朝向该第四角落延伸；
一外围连接垫，位于该电路区内，且具有一转角处、一第一延伸部及一第二延伸部，该转角处接近该第三角落，该第一延伸部朝向该第四角落延伸，该第二延伸部朝向该第二角落延伸；
一中间连接垫，位于该电路区内，其一端接近该第一连接垫的第二延伸部，另一端接近该外围连接垫的第二延伸部；
一第二连接垫，位于该电路区内，且具有一第二晶粒附着区域，该第二连接垫接近该第二角落，且位于该中间连接垫及该第一连接垫的第一延伸部之间；
一第三连接垫，位于该电路区内，且具有一第三晶粒附着区域，该第三连接垫接近该第三角落，且位于该中间连接垫及该外围连接垫之间；及
一第四连接垫，位于该电路区内，且具有一第四晶粒附着区域，该第四连接垫接近该第四角落，且位于该中间连接垫及该外围连接垫的第一延伸部之间；
四个晶粒，分别位于该第一晶粒附着区域、该第二晶粒附着区域、该第三晶粒附着区域及该第四晶粒附着区域，且利用数个条导线电性连接至该电路区；及
一封胶材料，包覆所述晶粒。
6.如权利要求5的半导体封装件，其中该半导体基板结构更包括一第一导电平面、一第二导电平面、一第一穿导孔及一第二穿导孔，该第一导电平面及该第二导电平面位于该半导体基板的一下表面，该第一穿导孔电性连接该第一连接垫至该第一导电平面，且该第二穿导孔电性连接该外围连接垫至该第二导电平面。
7.如权利要求5的半导体封装件，其中所述晶粒为垂直型晶粒或水平型晶粒。
8.一种半导体封装件，包括：
一半导体基板结构，包括：
一半导体基板，具有一上表面；
一电路区，位于该半导体基板的上表面，且具有一第一角落、一第二角落、一第三角落及一第四角落；
一第一连接垫，位于该电路区内，且具有一第一晶粒附着区域、一第一延伸部及一第二延伸部，该第一晶粒附着区域接近该第一角落，该第一延伸部位于该电路区的中间，该第二延伸部由该第一延伸部朝向该第三角落延伸；
一外围连接垫，位于该电路区内，且具有一转角处、一第一延伸部及一第二延伸部，该转角处接近该第二角落，该第一延伸部朝向该第三角落延伸，该第二延伸部朝向该第一角落延伸；
一第二连接垫，位于该电路区内，且具有一第二晶粒附着区域，该第二连接垫接近该第二角落，且位于该外围连接垫及该第一连接垫的第一延伸部之间；
一第三连接垫，位于该电路区内，且具有一第三晶粒附着区域，该第三连接垫接近该第三角落，且位于该第一连接垫的第一延伸部及第二延伸部之间；及
一第四连接垫，位于该电路区内，且具有一第四晶粒附着区域、一第一延伸部及一第二延伸部，该第四晶粒附着区域接近该第四角落，该第一延伸部朝向该第一角落延伸，该第二延伸部朝向该第三角落延伸；及
四个晶粒，分别位于该第一晶粒附着区域、该第二晶粒附着区域、该第三晶粒附着区域及该第四晶粒附着区域，且利用数个条导线电性连接至该电路区；及
一封胶材料，包覆所述晶粒。
9.如权利要求8的半导体封装件，其中该半导体基板结构更包括一第一导电平面、一第二导电平面、一第一穿导孔及一第二穿导孔，该第一导电平面及该第二导电平面位于该半导体基板的一下表面，该第一穿导孔电性连接该第四连接垫至该第一导电平面，且该第二穿导孔电性连接该外围连接垫至该第二导电平面。
10.如权利要求8的半导体封装件，其中所述晶粒为垂直型晶粒或水平型晶粒。
CN2011104627812A 2011-12-09 2011-12-09 半导体封装件及其半导体基板结构 Active CN102543985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104627812A CN102543985B (zh) 2011-12-09 2011-12-09 半导体封装件及其半导体基板结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104627812A CN102543985B (zh) 2011-12-09 2011-12-09 半导体封装件及其半导体基板结构

Publications (2)

Publication Number Publication Date
CN102543985A CN102543985A (zh) 2012-07-04
CN102543985B true CN102543985B (zh) 2013-11-20

Family

ID=46350482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104627812A Active CN102543985B (zh) 2011-12-09 2011-12-09 半导体封装件及其半导体基板结构

Country Status (1)

Country Link
CN (1) CN102543985B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538997B (zh) * 2018-03-29 2020-05-05 开发晶照明（厦门）有限公司 表面贴装型支架和多芯片光电器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764117A (zh) * 2008-12-26 2010-06-30 亿光电子工业股份有限公司 封装载板的线路结构以及多芯片封装体
CN101777525A (zh) * 2009-12-30 2010-07-14 宏齐科技股份有限公司 一种具高导热及导光功能的发光模组及应用装置
CN102142507A (zh) * 2010-01-29 2011-08-03 株式会社东芝 Led封装

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244535B (en) * 2004-03-24 2005-12-01 Yuan Lin A full color and flexible illuminating strap device
JP2013140823A (ja) * 2010-04-16 2013-07-18 Nichia Chem Ind Ltd 発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764117A (zh) * 2008-12-26 2010-06-30 亿光电子工业股份有限公司 封装载板的线路结构以及多芯片封装体
CN101777525A (zh) * 2009-12-30 2010-07-14 宏齐科技股份有限公司 一种具高导热及导光功能的发光模组及应用装置
CN102142507A (zh) * 2010-01-29 2011-08-03 株式会社东芝 Led封装

Also Published As

Publication number Publication date
CN102543985A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102768959B (zh) 具有绕线电路引线阵列的集成电路封装系统及其制造方法
CN204067432U (zh) 一种微型led器件
WO2011142581A3 (ko) 적층형 반도체 패키지
CN103311207A (zh) 堆叠式封装结构
CN102543985B (zh) 半导体封装件及其半导体基板结构
CN202406391U (zh) 一种内埋置电容器的印刷电路板
CN104701286A (zh) 具有内部多边形焊盘的封装半导体器件
CN203774319U (zh) 堆叠式封装结构
CN104659197B (zh) 发光二极管封装体
TWI517494B (zh) 電子封裝件
CN103531550B (zh) 改进的小间距塑封的封装结构及封装方法
JP2007324506A5 (zh)
CN203351577U (zh) 集成电路、led驱动电路以及电源转换集成电路封装结构
TW201822322A (zh) 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件
CN205303448U (zh) 一种芯片封装结构
CN203040015U (zh) 一种印刷电路板焊盘
CN201741692U (zh) 导线式桥接整流装置
CN206789536U (zh) 大功率超薄整流芯片
CN206209786U (zh) 无裙边生物识别模组
CN206480625U (zh) 一种rgbled结构
CN202384327U (zh) 小体积芯片封装结构
CN202888158U (zh) 焊盘和芯片
CN102938398A (zh) 智能电表核心模块的封装结构
CN202662598U (zh) 高可靠性的集成封装led芯片
CN202796930U (zh) 用于mosfet芯片的封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant