CN102474254A - 用于印刷电子器件的印刷兼容设计及布图方案 - Google Patents

用于印刷电子器件的印刷兼容设计及布图方案 Download PDF

Info

Publication number
CN102474254A
CN102474254A CN2010800345952A CN201080034595A CN102474254A CN 102474254 A CN102474254 A CN 102474254A CN 2010800345952 A CN2010800345952 A CN 2010800345952A CN 201080034595 A CN201080034595 A CN 201080034595A CN 102474254 A CN102474254 A CN 102474254A
Authority
CN
China
Prior art keywords
feature
printing
length
subclass
butut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800345952A
Other languages
English (en)
Inventor
王志港
V·苏巴马尼安
L·克利夫兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kovio Inc
Original Assignee
Kovio Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kovio Inc filed Critical Kovio Inc
Publication of CN102474254A publication Critical patent/CN102474254A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0085—Apparatus for treatments of printed circuits with liquids not provided for in groups H05K3/02 - H05K3/46; conveyors and holding means therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09245—Crossing layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的实施方式涉及与印刷电子油墨兼容的电路布图、通过印刷电子油墨或结合印刷和传统覆盖沉积与光刻所形成的印刷电路、以及通过在具有印刷兼容形状的结构上印刷电子油墨的电路形成方法。所述布图包括的特征部具有：(i)印刷兼容形状，以及(ii)与布图中的每一个其它特征部的方向正交或平行的方向。

Description

用于印刷电子器件的印刷兼容设计及布图方案
相关申请
本申请要求2009年8月5日递交的美国临时专利申请第61/231,643号(代理卷号IDR3151)和2009年10月28日递交的美国临时专利申请第61/255,804号(代理卷号IDR3121)的优先权，通过引用将这些申请整体上并入于此。
技术领域
本发明一般地涉及印刷电子器件的布图、包含这些布图或以这些布图为基础的印刷电路、以及利用这些布图来形成电路中的结构的方法。印刷电路可包括单独的或与传统形成的结构结合的印刷半导体、导体和/或介电质结构。用于形成印刷电路的方法包括在各种基板上和/或与这些布图对应的图案中的结构上印刷半导体、导体、介电质和/或掺质油墨。
背景技术
印刷电子电路具有不同于传统电路中由光刻方式限定的电路的特定制造问题。第一，印刷技术的层对层之间的对准度(registration)较差，致使覆盖容差较大。第二，印刷技术的分辨率一般比光刻方式低，且一些印刷技术可能具有非对称的分辨率限制(即，在一方向上的分辨率与不同方向上的分辨率不同)。第三，印刷技术通常会表现出邻近性(proximity)和与形状相关的效应，例如毛细作用(wicking)、与邻近/相邻的图案融合等，这些会导致非理想图案的产生。
在各种印刷过程中，液体油墨可以利用如喷墨印刷、凹版印刷、网印、柔版印刷等技术来选择性沉积(例如印刷)。印刷电子器件提供了降低传统半导体和/或集成电路制造的处理成本的可能性，其一般是通过利用电子油墨(例如含有一种或多种前体(precursor)以形成经掺杂或未掺杂的半导电性、导电性或介电结构或膜的油墨)的附加沉积来产生电子特征部(例如电功能性或绝缘性结构或膜)。这种印刷结构的形成方法基于下列原因而具有成本效益：(i)前体材料的有效使用、以及(ii)将沉积与图案化结合为单一的印刷步骤。使用经掺杂或未掺杂的导电性、半导电性与介电质油墨来形成电性结构可于制造集成电路和/或其内的结构时减少或最小化掩蔽、光刻与蚀刻的步骤数量。
因此，在集成电路与显示器制造业中存在发展利用油墨技术形成电子装置的方法的强烈动机。然而，印刷这种电子油墨会存在特殊的问题，因为液体可能会在表面上呈现动态散布。此种散布与油墨的润湿与蒸发特性有关。同时，油墨也可表现出邻近性和与形状相关的效应，例如与邻近或相邻图案的融合，其会产生与所需图案相比明显的且有时是致命的偏差。
一般而言，由印刷方法所形成的结构的分辨率、层间对准度、以及图案精确性(根据角落处的清晰度、线缘的粗糙度等)会比传统光刻技术所形成的差。然而，印刷方式可提供所期望的效益，例如成本效益以及可使电路中各层之间平滑地过渡(例如，不会遭遇急剧的台阶部且提供更完整和/或均匀的后续沉积结构的台阶部覆盖率)的平滑(例如圆顶形)结构轮廓。印刷技术有时会受到降低的分辨率以及非对称的分辨率限制(例如在一方向(如x轴)上的分辨率与另一方向(例如y轴)上的分辨率不同)的影响。
此外，图案精确性也可能是印刷电路特征部的一个问题，举例而言，在传统光刻中，像不规则多边形等布图形状并不特别有问题；然而，由于油墨的润湿和毛细作用效应，这类形状并不特别适合于印刷技术。
图1示出了一种传统布图方法，其中半导体岛状部11-16的各第一布图10和栅极21-29的第二布图20包括不规则形状(例如12、14、16以及22-27)。这是一般的方式，和/或在利用传统光刻过程的专用集成电路(Application Specific IntegratedCircuit，ASIC)设计中所实行的。利用这些传统布图来印刷电子油墨是困难的，因为通常无法以光刻所能达成的最小尺寸来印出特征部，且印成不规则几何形状和/或印在非平坦或非均匀表面上的油墨可能会受到液相物理现象的不良影响(例如由于散布、沿着下方表面形貌的毛细现象、表面能量、因表面张力效应而起珠等原因而偏离理想/目标图案)。
发明内容
本发明的实施方式涉及印刷电子电路的布图、利用或根据这些布图所产生的印刷电路结构、(光)刻蚀所定义和印刷的电子结构的结合、包含这些布图与印刷结构的电路、以及利用这些布图来形成电路(其通过在许多可能基板的其中一个基板上印刷半导体、导体、介电质和/或掺质结构而形成)的方法。更具体而言，本发明的实施方式涉及与印刷电子油墨组成物(例如：包含一种或多种为导体、介电质、或经掺杂或未掺杂半导体的前体)兼容的布图。由于印在基板上的电子油墨易受到数种不同现象(例如散布(润湿)与去湿(de-wetting)行为、毛细现象、印刷失准、图案邻近效应、边缘与角落效应、膜形貌/形态上的不一致性等)影响而偏离预定的印刷图案，本发明的布图所提供的图案一般可于电子油墨印至基板上时提供较大的特征部间间隔与较大的特征部形成区域。
在印刷电子器件应用中，特征部尺寸(例如：线宽、厚度等)的控制程度和安置的精确度随印刷方法而明显不同。布图可设计成使得图案节距(pitch)与间隔补偿印刷电子油墨的表现和/或倾向(例如，散布(润湿)与去湿(高表面张力)行为、毛细现象、图案邻近效应、边缘与角落效应、膜形貌/形态上的不一致性等)。因此，本发明的布图、以及电路与形成包含这些布图或以这些布图为基础的电路的方法可以用来改善包括以图案印刷一种或多种油墨的过程的性能和产率。这些布图可以包含具有印刷兼容形状(例如条形、矩形、椭圆形、圆形等)的图案以及沿着优选方向的配置或排列。这在传统光刻过程中不是必要的，但在印刷电路中，这些形状与方向的选择有助于实现稳固、可重制性高的印刷结构。例如，在喷墨印刷(例如含有半导体或金属前体(如聚硅烷或银)的油墨喷墨印刷)或网印(例如含N型或P型掺质源的介电质前体的网印)方面，印刷兼容形状包括直线(line)、正方形、矩形、圆形与椭圆形。就凹版印刷而言，印刷兼容形状包括矩形、正方形与直线(见图2)。
在一些实施方式中，本发明的电路布图(例如可形成电路或电路元件的布图)包括(光)刻蚀所定义的直线和/或其它结构(例如焊盘)，在其上以预定图案(例如印刷结构或油墨的布图)印刷出电子油墨。电路布图可以包含多层图案，该图案定义各层内的结构形状。例如，电路布图可以包含：限定结构层的第一图案，所述结构例如是平行的半导体岛状部(例如，其具有线性结构或形状)；以及一个或多个在第一层上方限定对应数量的功能层的图案。第一结构层可包括一条或多条直线(例如一连串重复、其间具有(一个或多个)预定间隔的平行的垂直和/或水平直线岛状部)和/或焊盘(例如呈矩形、正方形、梯形、椭圆形、圆形等)。在第一层上方所形成的层可以包含电路元件中的结构(例如薄膜晶体管、电容器、二极管、互连结构等)，该结构沿着第一层的结构彼此分隔预定距离。
沿着上方沉积有电子油墨的结构(例如(光)刻蚀所限定的直线和/或焊盘)排列的点被选择以提供接下来要形成的特征部之间的适当间隔(其中该特征部通过以预定图案沉积电子油墨(例如印刷)而形成)。单独的直线和其它电路结构实质上可以由任何直线间/结构间间隔所分隔，所述间隔调节其上所印刷的电子油墨的润湿，并且相邻和/或邻近的印刷结构间并不会有不期望的交叠或短路情形发生。
布图可以用于形成或印刷电路的方法中，该方法包括在基板上预先形成的图案上方以预定图案(例如，包含直线、正方形、矩形、圆形、椭圆形等)印上油墨组成物，例如半导体、介电质或导体油墨。该预先形成的图案包括第一结构层(例如直线和/或焊盘)，其可通过印刷或传统沉积方式(例如化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)等)、光刻与蚀刻技术而形成。另外的(一个或多个)层可以通过传统光刻技术和/或印刷电子油墨而形成，但一般而言，至少有一个另外的层是通过印刷电子油墨而形成。这些另外的层可以包含电路元件中的结构(例如薄膜晶体管、电容器、二极管、互连结构等)，所述结构可以形成于第一结构层上方。在其它应用中，掺质油墨(例如包含P型或N型掺质的介电质油墨)、介电质油墨、或金属油墨(例如用于形成硅化物)可以印刷于第一结构层中的半导体(例如硅、锗等)直线、焊盘和/或岛状部的预先形成图案的上方。然后对沉积在基板和/或第一结构层上方的电子油墨进行处理。例如，在沉积在硅结构上方的掺质油墨的例子中，其上具有掺质油墨的硅结构的图案可以在掺质油墨沉积后受热，以驱使掺质进入硅结构中。
本发明的第一方面涉及印刷电路的布图，该布图包括：电路特征部的第一布图，该电路特征部的第一布图包括与该电路中的第一组印刷结构相对应的第一多个特征部，所述第一多个特征部中的每一个特征部为独立的印刷兼容形状，该形状具有与所述第一多个特征部中的每一个其它特征部的方向正交或平行的方向；以及电路特征部的第二布图，该电路特征部的第二布图具有与该电路中的第二组印刷结构相对应的第二多个特征部，所述第二多个特征部中的每一个特征部为独立的印刷兼容形状，该形状具有与所述第二多个特征部中的每一个其它特征部的方向正交或平行且与所述第一多个特征部中的每一个特征部的方向正交或平行的方向。所述第一多个特征部和所述第二多个特征部的每一个都具有一个或多个子集，且所述第二多个特征部的一个或多个子集分别与所述第一多个特征部的一个或多个子集交叠。例如，第一多个特征部可以包括多个平行的半导体岛状部，每一个半导体岛状部都可以视为所述第一多个特征部的子集，且第二多个特征部的每一个子集可以包括多个电路元件，该电路元件具有与半导体岛状部交叠的印刷兼容形状。第二多个特征部的第一子集可以与第一多个特征部(例如第一半导体岛状部)交叠，第二多个特征部的第二子集可以与第一多个特征部的另一个子集(例如第二半导体岛状部)交叠…等等。如本文所述，各个印刷兼容几何形状和/或图案(例如直线、正方形、矩形、圆形和椭圆形等)可以相同或不同。
在第二方面中，本发明涉及印刷在基板上的电路，该电路包括：第一印刷层和第二印刷层；该第一印刷层实质上由第一多个电路结构组成，所述第一多个电路结构的每一个结构具有印刷兼容形状，该印刷兼容形状的方向与所述第一多个结构中的每一个其它结构的长度和宽度正交或平行；该第二印刷层具有第二多个结构，所述第二多个结构中的每一个结构具有实质上由印刷兼容形状组成的形状，该印刷兼容形状的方向与所述第二多个结构中的每一个其它结构的长度和宽度正交或平行且与所述第一多个结构中的每一个结构的长度和宽度正交或平行。如上述关于布图的说明，第一多个结构和第二多个结构的每一个都具有第一和第二子集，且第二多个特征部的一个或多个子集可以分别与第一多个特征部的一个或多个子集交叠。第一多个特征部可以包括第二多个特征部位于其上的半导体岛状部、直线、焊盘、或其它结构。第二多个特征部可以包括电路元件中的结构(例如电容器、二极管、晶体管与浮置栅极单元)，该结构包括具有半导体材料(包括IVA族元素)或金属材料的至少一层，并且具有平滑和/或圆顶形轮廓(参见如2008年10月1日递交的待审美国专利申请第12/243,880号，(代理卷号IDR1574)，通过引用合并在此)。该半导体材料可以包含氢化、去氢化、或非氢化非晶性、微结晶性、或多晶性的硅材。半导体材料也可以包含锗、或者硅和锗的混合物。金属材料可以包含任何适合形成栅极的金属，这些金属栅极可以通过在第一多个特征部的结构上印刷油墨而形成，其中该油墨包含一种或多种金属前体，例如(有机)金属性化合物、(有机)金属性合成物、(有机)金属性簇合物、金属纳米粒子、以及上述物质的组合。
在第三实施方式中，本发明涉及集成电路中的层的印刷方法，该方法包括：印刷具有第一多个结构的第一层，所述第一多个结构的每一个结构都具有实质上由印刷兼容形状组成的在布图视图中的形状，所述印刷兼容形状具有与所述第一多个结构中的每一个其它结构的长度和宽度正交或平行的方向；以及印刷具有第二多个结构的第二层，所述第二多个结构的每一个结构都具有实质上由印刷兼容形状组成的在布图视图中的形状，所述印刷兼容形状具有与所述第二多个结构中的每一个其它结构的长度和宽度正交或平行且所述第一多个结构中的每一个结构的长度和宽度正交或平行的方向。如本文所述，印刷兼容形状可以具有数个不同几何形状及图案中的任何一种。印刷的电子油墨可以包含以预定、印刷兼容图案在基板上方沉积的一种或多种电子或绝缘前体(例如经掺杂或未掺杂的(聚)硅烷、(聚)锗烷、(聚)硅锗烷((Poly)silagermanes)、(环)硅烷、(环)锗烷、(环)硅锗烷、硅和/或锗纳米粒子、经掺杂或未掺杂的介电质前体、和/或金属盐类、化合物、合成物、或纳米粒子)。或者，第一或第二层的电路特征部可通过涂布(例如旋涂、挤压式涂布、CVD、PVD等)、光刻、以及各向同性和/或各向异性蚀刻技术而形成。此外，第一和第二层的电路特征部可以印在一个或多个传统地形成(例如光刻方式所限定)的电路特征部上。
这里所述的本发明的实施方式提供了改良的布图、包含这些布图或以这些布图为基础的电子电路、以及印刷电子油墨以形成电子装置中所使用的电子电路的方法。这些电路、布图与方法促进了使用可印刷电子油墨的电子制造的发展，并减少或避免使用相对浪费、昂贵、有害和/或耗时的传统技术，例如覆盖沉积、图案化和/或蚀刻程序。电子油墨可用来在各种基板上制造薄膜晶体管、电容器、二极管、互连结构、及包含上述的集成电路，所述基板包括但不限于玻璃(例如石英、液晶显示器(LiquidCrystal Display，LCD)玻璃)片材、箔片或板、塑料和/或金属箔片、片材或平板、硅晶圆等，上述全部都可在其上进一步包括一个或多个阻障层和/或平面化层(例如聚酰亚胺或其它聚合物、硅和/或氧化铝等)。文中所述以电子油墨形成的电子装置的应用包括但不限于显示器、射频装置、传感器、易失性及非易失性存储器、光伏电池、识别标记和/或安全标记、智能卡等。参考优选实施方式的详细说明，可清楚了解本发明的进一步效益和其它优势。
附图说明
图1示出传统布图的上下视图，该传统布图的图案具有多边形和/或不规则形状。
图2示出如这里所述的用于印刷电子电路的根据一个实施方式的示例性布图的上下视图。
图3A至图3C示出如这里所述的用于印刷电子电路的根据另一个实施方式的示例性布图的上下视图。
图4示出如这里所述的用于制造印刷的MOS薄膜晶体管的根据一个实施方式的示例性布图的上下视图。
图5示出用于通过在基板上以图案印刷出导体层而编程ROM单元的示例性布图的上下视图，该基板中最上面的电性结构层具有印刷兼容形状。
具体实施方式
现将详细参考本发明的各个实施方式，其示例在附图中示出。结合示例性实施方式来描述本发明，将理解的是，说明并非要将本发明限制于这些实施方式。相反，本发明涵盖了在如所附权利要求所定义的本发明的精神与范围内包括的替代例、修改例与等效例。此外，在下述详细描述中，提出了各种特定细节以提供对本发明的全面理解。然而，本领域技术人员应该理解，本发明可于这些特定细节以外实施。在其它示例中，不会再详细说明公知的方法、处理、构件与电路，以避免不必要地混淆本发明的各方面。此外，应该理解，本文所述的可能的变更例与结合例并非用于限制本发明。具体而言，公开的彼此不一致的变化例可视需要而混合或搭配。
为便于及易于说明，术语“耦合至”、“连接至”以及“与…连通”是代表直接或间接的耦合、连接或连通，除非其另行明确指明。这些术语在本文中一般地交替使用，但被定义为该领域所认同的意义。此外，可以交替使用“形状”、“特征部”、“直线”、“结构”和/或其它这类术语，而使用一个此类术语一般将包括其它术语，尽管该术语的意义可以从使用其的上下文得知。而且，为便于且易于说明，可以交替使用“部分”、“部”以及“区域”，但这些术语一般也定义为其于该领域中所被认同的意义。术语“(半)导体”、“(半)导电性”、“(半)传导性”以及其语法上的等效术语是指导电性和/或半导电性的材料、前体、层、特征部、或其它种类或结构。
术语“硅烷”是指主要或基本上含有由(1)硅和/或锗，以及(2)氢所组成的化合物或化合物的混合物；术语“聚硅烷”是指主要含有至少15个硅和/或锗原子的种类的化合物或化合物的混合物。术语“(聚)硅烷”是指为硅烷、聚硅烷或两者的化合物或化合物的混合物；这种(聚)硅烷种类(即硅烷和/或聚硅烷)可以包含一个或多个分支、交链和/或环、和/或一定量的或一定原子百分率的卤素原子(例如氯)和/或卤素等效物，其对于特定应用的既定组成物的性质不具显著负面影响。术语“(环)烷类”是指基本上由碳与氢组成的化合物或化合物的混合物，其可为线性、分支和/或环状。术语“(环)硅烷类”是指基本上由(1)硅和/或锗、及(2)氢所组成的化合物或化合物的混合物，其含有一个或多个环且低于15个硅和/或锗原子。术语“杂(环)硅烷”是指基本上由(1)硅和/或锗、(2)氢、及(3)一个或多个掺质原子(例如B、P、As或Sb)所组成并含有一个或多个环的化合物或化合物的混合物，该掺质原子可由传统烃基、甲硅烷基、甲锗烷基等取代基取代。为进一步阐明，在本发明中当使用括号来表示前缀、后缀或复数形式(例如在词尾的“s”或“es”)时，括号内的项目是可选的；例如，(聚)硅烷在本发明中是指硅烷和/或聚硅烷(如上所述)。而且，结构或特征部的“主要表面”为由该结构或特征部的最大轴至少部分限定的表面(例如，当结构被弄圆且具有大于其厚度的半径时，(一个或多个)径向表面为结构的主要表面；然而，当结构是正方形、矩形或椭圆形时，结构的主要表面一般为由两个最大轴(通常是长度与宽度)所限定的表面)。除此之外，术语“经掺杂”是指材料以实质上可控制剂量的公知掺质进行掺杂(例如轻度掺杂、重度掺杂、或以其间的任何掺杂等级进行掺杂)。
在本发明中，术语“沉积”(及其语法上的变化例)旨在涵盖所有形式的沉积，包括覆盖沉积(例如CVD和PVD)、涂布、及印刷。在各个实施方式中，涂布可以包含旋涂、喷涂、狭缝式涂布、挤压式涂布、液面弯曲式涂布(meniscus coating)、浸渍涂布(dip coating)、滑杆式涂布、泵分配、注射式分配、和/或沾笔涂布(pen-coating)。在其它实施方式中，印刷包含喷墨、凹版印刷、平版印刷、软版印刷、气体喷印、激光转印或局部激光CVD、激光写入、网印、狭缝挤出、模板印刷、铸印、打点法和/或选择性沾笔涂布。一般而言，“涂布”是指油墨或其它材料沉积在基本上整个基板上的过程；而“印刷”一般是指油墨或其它材料以预定图案选择性沉积的过程。而且，除非另行指明，否则在上下文中所使用的术语“公知”、“固定”、“既定”、“某些”、以及“预定”通常是指一个数值、量值、参数、限制、条件、状态、过程、进程、方法、实施方式、或前述的组合，其在理论上是可变的，但是一般可以预先设定，并且之后在使用中并不会改变。
以下将参考示例性实施方式详细说明本发明的各个方面。
示例性布图
本发明的布图旨在提供特征部的预定图案(例如，在薄膜晶体管、电容器、二极管、互连结构等中的直线、岛状部(island)、焊盘(pad)、板、层或其它结构)，其形状和/或排列可以与印刷电子油墨(例如，含有一种或多种导体、介电质、掺质、或经掺杂和/或未掺杂的半导体前体的油墨)兼容。这些布图可使用于单独以印刷所形成、或由传统(光)刻蚀图案化与印刷的组合所形成的电路中。因此，利用本发明的布图所形成的电路可以具有传统形成的电子结构与印刷的电子结构的组合。一般而言，本发明的布图中的图案基本上是由水平或垂直对齐的特征部(如图2所示)所组成，在特征部之间具有印刷兼容的间隔。在布图中的特征部排列大幅改良了实质上与布图图案相符的印刷结构。
参照图2，本发明的布图100可包括第一层110，该第一层110包括在基板上的具有预定图案的多个特征部112、114、116。该图案一般基本上是由一个或多个印刷兼容形状所组成，例如矩形、直线、岛状部、焊盘、正方形、圆形或椭圆形(例如一系列的(视需要而重复)的垂直、水平、平行和/或正交的矩形，其间具有预定间隔)。布图100也包括一个或多个特征部组120、130、140，所述一个或多个特征部组120、130、140具有印刷兼容形状，并且以预定图案印刷于第一层110中的各个特征部112、114、116上方。在第二层(包括组120、130和140)的预定图案中的各印刷兼容形状的几何和/或方向一般为垂直或水平，并且/或者平行或正交于第二层图案中和第一层图案中的每一个特征部。第一层110中的特征部可以由传统光刻与蚀刻技术、或者是通过这里描述的印刷技术进行限定。然而，在第二层中的特征部可以通过印刷技术进行限定。因此，在印刷电路的第一层和第二层中、对应于具有印刷兼容形状的特征部的结构可以通过印刷电子油墨、或印刷电子油墨与传统沉积和图案化(利用覆盖沉积、光刻与蚀刻)的组合而形成。当然，本发明的布图方式可应用至电路的两个以上的层(例如三个以上的层、四个以上的层等)，但一般而言，在此布图方式中最低层以外的至少一层是通过图案化所形成的。
第一层110的特征部112、114、116可以具有能够利用传统沉积与图案化技术、或利用电子油墨的印刷技术而达到的任何尺寸(例如长度与宽度、直径等)。例如，特征部112、114、116的宽度介于约0.01至约1000μm的范围(例如0.1至500μm、1至100μm、或其中的任何其它范围)，且其长度介于约0.1至约10,000μm的范围(例如1至5000μm、10至2000μm、或本发明的任何其它数值范围)。例如，第一层中的结构(例如半导体岛状部)具有的长度介于约50μm至约1000μm、宽度介于约10μm至约100μm。
本发明的布图的印刷兼容特征部具有实质上恒定的尺寸(例如矩形、正方形、圆形或直线)、或以自中心的最小或最大尺寸(例如椭圆形)的弧度或角度为函数而变化的尺寸。例如，具有实质上恒定尺寸的特征部所具有的长度、宽度和/或直径以0.001至100μm(例如0.1至50μm、1至25μm、或本发明中任何其它数值范围)的范围、或0.1至50％(例如0.5至20％、1至10％、或本发明中任何其它数值范围)的范围而改变。本发明的布图可以包括不同大小、不同类型(例如一些形状为矩形，而其它形状为圆形或正方形等)的形状，且每一个布图具有任何数量的特征部，其恰与根据应用设计规则所限定的布图区域相配。在本发明的布图中，特征部宽度与长度、特征部间间隔、以及特征部配置(例如图案、设计规则等)可根据电路设计和/或利用此布图所形成的电路的预定用途而变化。
布图100中的单独特征部实质上以与用于制造对应结构的应用方法的分辨率限制兼容的任何最小距离而分隔。任何印刷层的特征部因而大致分隔充足的距离以考虑到印刷在下层的特征部上的电子油墨的预期润湿(散布)。因此，间隔一般足以避免在第一特征部位置中印刷的油墨的散布，并避免其接触在相同或相邻的第一层结构上方的相邻特征部位置中所印刷的油墨。在相邻的第一层特征部112、114与116之间的最小间隔可以至少为1μm(例如5μm、10μm、20μm或大于1μm的任何其它数值)。沿着第一层中特征部的相邻第二层特征部之间(例如在特征部112上方的特征部122与124之间)的最小间隔可以等于或大于相邻的第一层特征部之间的最小间隔(例如约1μm、5μm、10μm、20μm或大于1μm的任何其它数值)，但在相邻的第一层特征部上或上方的相邻的第二层特征部之间(例如分别在特征部112、114上方之特征部122与132之间)的最小间隔可以小于相邻的第一层特征部之间的最小间隔(例如，至少约0.1μm、0.5μm、1μm、2μm或大于0.1μm的任何其它数值)，根据用于形成第二层的油墨的润湿特性、下面的第一层结构的表面形貌和/或表面能量而定。
在利用喷墨印刷器印刷电子油墨的实施方式中，印刷器一般所具有的印刷器网格为最小尺寸单位，例如点(dot)或像素(pixel)。在第一层结构之间的特征部间间隔应为喷墨印刷器的印刷网格的至少一个最小尺寸单位(例如直径为1至500μm的点或像素)。在一些实施方式中，特征部间间隔为印刷设备的两个以上的最小尺寸单位。
在第一电路层包括传统、以光刻技术限定的矩形或直线的具体实施方式中，矩形或直线在其端部可以包括一个或多个焊盘以形成接触点和/或互连结构。所述焊盘的宽度可以大于其所附接的矩形或直线的宽度。在此实施方式中，焊盘可以与相邻矩形或直线(或在相邻矩形或直线的端部处的焊盘)交错或偏移。
在第二层(或任何后续的印刷层)中，特征部与通过下述形成的印刷电子结构对应，即：以预定图案将电子油墨组成物(例如经掺杂或未掺杂的半导体、介电质、掺质或导体油墨)印刷于下层上，并且然后以辐射、加热、固化和/或退火方式来处理印刷油墨以形成印刷的电子结构，如这里所述。印刷可以包括喷墨、凹版、软版、平版或网印印刷等(这里将进一步描述)。其电子油墨可以为介电质油墨、掺质油墨(例如进一步包含P型或N型掺质的介电质油墨)、经掺杂或未掺杂的半导体油墨、或金属油墨。
形成印刷电路结构的示例性方法
图3A表示在电子电路的第一层中包含平行矩形210及215的布图。在一个实施方式中，矩形210及215表示要形成于基板上或上方的MOS晶体管的半导体岛状部。从矩形210及215所形成的半导体岛状部可能具有1到10,000μm范围的长度(例如25到5000μm、50到3000μm或其中的任何其它范围)，以及1到500μm范围的宽度。尽管图3A在该第一层只包括两个矩形210及215，然而本发明的实施方式不应该限制于这样的布置。本发明的布图结构的实施方式包括一个或多个图案，每一图案具有两个或更多个平行特征部(例如第一特征部子集具有两个或更多个平行矩形，而第二特征部子集具有两个或更多个平行矩形，其与该第一特征部子集正交或垂直)。
相邻矩形210及215之间的间隔大约为0.1到500μm(例如1到250μm、2到150μm或其中的任何其它范围)，以容纳将印刷于其上的电路元件220、222、224、226、230、232及234。一般来说，特征部210和215之间的距离越远，在其上印刷油墨时，沿着特征部210和215的毛细现象效应越小。对于喷墨印刷应用，因为当前喷墨印刷器的限制，该间隔可以约1μm这么小(例如10μm、20μm、50μm、100μm或至少10μm的任何其它值)。然而，本发明并不局限于这样的范围。对于网印、软版印刷及其它技术，最小的间隔值可以是约1μm，或至少1μm的任何值。这样的间隔适合用来印刷圆形、椭圆形、直线/矩形或电子油墨的其它形状。
在第一层中，由矩形210及215所表示的结构的形成可以通过覆盖沉积(例如真空沉积方法，诸如化学气相沉积(Chemical Vapor Deposition，CVD)、等离子强化CVD、低压CVD、原子层沉积(Atomic Layer Deposition，ALD)、溅镀沉积、蒸镀等，或者其它像喷涂、浸渍涂布、刮刀涂布、液面弯曲式涂布、狭缝式涂布、挤压式涂布、沾笔涂布、打点法、旋涂等这样的涂布方法)，以形成电子材料层。该电子材料层可以由传统的光刻及蚀刻(例如各向异性(干式或等离子)蚀刻和/或各向同性(湿式)蚀刻)图案化以形成与矩形210和215对应的一组电路结构(例如直线或岛状部)。
然而，与第一层的特征部210和215对应的结构优选地以在基板上或上方印刷电子油墨的方式而形成。光刻所限定的电路结构易于具有较锐利的边缘及角落，而且其大致上都是垂直的边缘。在光刻限定的结构上形成的电子功能层的沉积(由覆盖沉积或印刷)可能会导致非均匀性、不连续性或沉积层的间隙。通过印刷液态油墨所形成的结构的形状和轮廓可以由印刷过程条件的组合而控制在相当的程度。
为了将包含电活性结构(例如半导体、介电质或导体结构)的前体的油墨组成物印成其尺寸尽可能接近在布图中的对应特征部尺寸的印刷兼容形状，该印刷的油墨必须是固定住或“拴住的”。溶剂挥发时若没有拴住液体的机制，该液体可能会消退直到其在表面上形成一个或多个球状液滴，或以相对未受控制的方式散布，而不是形成具有印刷兼容形状的结构。可以调整例如油墨粘度、油墨接触角、溶剂挥发速率、前体质量负荷、前体可溶性及基板表面能量等参数，以实现在印刷过程中可维持其形状的印刷结构，且在印刷、干燥和/或固化后具有圆顶状和/或平滑、弄圆的横截面轮廓。在很多情形中，该轮廓在x和y(水平和垂直)尺寸方面平滑地变化，以避免在表面形貌方面有锐利的过渡发生(见分别于2008年10月1日、2008年5月2日及2007年8月21日所申请的美国专利申请第12/243,880号、第12/114,741号(代理卷号IDR1574、IDR1102和IDR0982)，这些申请的相关部分都通过引用被合并于此)。这允许了传统光刻限定的过程所无法轻易实现的装置可靠性。
例如，如果(例如通过印刷电子油墨)在传统的、光刻图案化的结构上沉积电路元件诸如栅极或金属互连结构，则由于漏电流所造成的电荷损失可能会发生于传统形成的结构的其中交叠的电路元件遇到锐利边缘或角落的位置处。该漏电流可以通过形成如本发明所公开的具有平滑和/或圆顶形状的几何形状的结构而避免。本发明的实施方式包括栅极电极和其它图案化的特征部，而这些特征部没有跨接在锐利的过渡区域或台阶部上，或跨接在沟道(晶体管的情况下)或其它结构上。一般来说，本发明所公开的半导体、介电质及导体结构的轮廓允许不会遭遇到锐利台阶部的平滑变化，因此避免了在印刷过程中在这样结构上印刷的油墨的不连续性，因而实现了之后所印刷的结构的完整的台阶部覆盖。
本发明的印刷方法包括印刷包含一种或多种以预定图案(例如包含一种或多种印刷兼容形状，例如直线、正方形、矩形、圆形或椭圆形的图案)的电子前体的电子油墨组成物，以在一层电路中形成对应数量的特征部(见2008年5月2日所申请的美国专利申请第12/114,741号(代理卷号IDR1102)。本发明的结构也可以按照预定、印刷兼容形状来沉积或印刷包含一种或多种掺质(例如N型和/或P型掺质)和/或一种或多种介电质或半导体前体的油墨组成物来形成。本发明的电子油墨组成物可以利用本领域技术人员所熟知的任何适合的沉积技术沉积于基板上。例如，该油墨通过文中所述的涂布或印刷方式进行沉积。文中所公开的印刷电子油墨组成物的方法优选地包含以喷墨印刷、凹版印刷、网印、平版印刷、软版印刷、注射分配、打点法、模板印刷、铸印、泵分配、激光转印、局部激光CVD和/或沾笔涂布等方法将包含电子材料前体的油墨组成物形成于基板上，其中只有该基板的预定部分(通常是对应印刷兼容形状)由该组成物所覆盖(见分别于2007年8月3日、2008年5月2日、2008年10月1日及2009年7月24日所申请的美国专利申请第11/888,949号、第12/114,741号、第12/243,880号及第12/509,351号(代理卷号IDR0742、IDR1102、IDR1574及IDR0652)，这些申请的相关部分通过引用合并于此)。
该用于形成电路结构的油墨组成物通常包含(i)一种或多种介电质、半导体或导体前体和(ii)溶剂，其中可溶入该一种或多种电子前体。该介电质、半导体或导体前体存在的量可能介于该电子油墨组成物的重量的1到99％(例如1到40％、5到25％或其中的任何其它数值范围)。该电子油墨组成物可以进一步包含一种或多种掺质源，通常(但不限定于)基本上由一种或多种传统的半导体掺杂原子(例如B、P、As或Sb)所构成。所述一种或多种掺质源可以是该组成物的重量的0.00001到大约30％(或其中的任何其它数值范围，例如0.001到大约10％)。该介电质、半导体或导体前体存在的量通常可提供大约2到100,000cP(例如大约2到大约100cP、大约4到大约50cP、大约4到大约25cP，或其中的任何其它数值范围)的粘度。该组成物可以进一步包含一种或多种传统添加物(例如0.01到10wt％的微量，或其中的任何其它数值范围)，例如表面张力消除剂、润湿剂、表面活性剂、粘合剂、增稠剂、光启始剂等。这些添加物可以帮助调整油墨的粘度、表面张力、湿度和/或其它特性以促使油墨被固定或“拴在”基板上(见2008年5月2日所提交的美国专利申请第12/114,741号(代理卷号IDR1102)，该申请的相关部分通过引用合并于此)。在该电子油墨内的前体及其它选择性的组成物的量可以经过调整以与所选的沉积方法(例如喷墨印刷、网印等)兼容。
该电子油墨可以是半导体油墨组成物，包含一种或多种半导体前体。在一个实施方式中，所述一种或多种半导体前体包括IVA族元素的前体(优选地为Si和/或Ge)，例如直链、分支、交联、环状或多环状的(聚)硅烷、(聚)锗烷、(聚)锗硅烷或(聚)硅锗烷(这里将统称为(聚)硅烷类)和/或硅和/或锗纳米粒子(见于2003年7月8日所申请的美国专利申请第10/616,147号(代理卷号KOV-004)、2004年2月27日所申请的美国专利申请第10/789,317号(代理卷号IDR0020)、2004年9月24日所申请的美国专利申请第10/949,013号(代理卷号IDR0302)、2006年10月5日所申请的美国专利申请第11/543,414号(代理卷号KOV-026)、2007年10月4日所申请的美国专利申请第11/867,587号(代理卷号IDR0884)以及2008年5月2日所申请的美国专利申请第12/114,741号(代理卷号IDR1102)，这些申请的相关部分通过引用合并于此)。这样的前体对于制造非晶性氢化、微结晶性和/或多晶体半导体膜是很有用的。
或者，本发明的油墨组成物可以是导电性的油墨，包含一种或多种金属前体，例如(有机)金属化合物、合成物和/或簇合物、一种或多种金属纳米粒子及其组合等。例如，(有机)金属化合物、合成物、簇合物及纳米粒子包括公知的化合物、合成物、簇合物和/或金属的纳米粒子，金属例如为铝、钛、锆、铪、钒、铌、钽、铬、钼、钨、镁、铼、铁、钌、锇、钴、铑、铱、镍、钯、铂、铜、银、金、锌、镉、镓、铟、铊、锡、铅及铋，优选地为铝、钛、铪、钽、钼、钨、钴、镍、钯、铂、铜、银及金(见美国专利7,294,449及2008年5月2日所申请的美国专利申请第12/114,741号(代理卷号IDR1102)及2009年7月24日所申请的美国专利申请第12/509,351号(代理卷号IDR0652)，这些申请的相关部分通过引用合并于此)。
本发明的油墨组成物可以包含一种或多种介电质前体和/或掺质(例如包含一种或多种n型或p型掺质)，所述掺质可能对于半导体结构(例如硅线或岛状部等)的掺杂模式是有用的。所述介电质和/或掺质油墨组成物可以包含一种或多种介电质前体，例如分子、有机金属、多分子和/或二氧化硅、氮化硅、氮氧化硅、铝酸盐、钛酸盐、钛硅酸盐、氧化锆、氧化铪、氧化铈等纳米粒子源，其能够形成(掺杂的)介电质膜(见于2008年5月2日所申请的美国专利申请第12/114,741号(代理卷号IDR1102)，该申请的相关部分通过引用合并于此)。例如，该介电质前体可以包含硅酸盐化合物，该硅酸盐化合物包含硅及氧、以及视需要包含一种或多种掺杂原子源，例如含有B、P、As和/或Sb的化合物。可选地或者另外地，该介电质前体可以包含化合物，该化合物在发生聚合或沉淀时会形成硅酸盐介电材料，例如半硅氧烷、硅氧烷、硅氮烷、氧化的硅烷例如环状的-(O-SiH2)5等。或者，该介电质前体可以包含其它有效的介电材料源，例如氧化后的锗烷、铝酸盐源(例如Al2O3的源，如三甲氧基铝或三乙氧基铝)、钛酸盐源(例如TiO2的源，如四甲氧基钛或四乙氧基钛等)、铝硅酸盐源、钛硅酸盐源、锗酸盐源(例如GeO2的源，如四甲氧锗或四乙氧锗等)、氧化铪、氧化锆、氧化铈等。这样的前体可以包含有机取代基，例如烷基、烷氧基、烷胺基、芳基和/或芳氧基等。介电质前体进一步包括可氧化的前体，例如硅烷、锗烷、锗硅烷或硅、锗、金属等纳米粒子，金属例如为铝、铈、钛、铪、锆等，和/或如此元素和/或金属的氧化物、氮化物和/或氮氧化物。适合的硅烷、锗烷及锗硅烷(以及其制备方法)描述于2003年7月8日所申请的美国专利申请第10/616,147号(代理卷号KOV-004)、2004年2月27日所申请的美国专利申请第10/789,317号(代理卷号IDR0020)、2004年9月24日所申请的美国专利申请第10/949,013号(代理卷号IDR0302)以及2007年10月4日所申请的美国专利申请第11/867,587号(代理卷号IDR0884)，这些申请的相关部分通过引用合并于此。
在本发明的油墨组成物中的溶剂可以为对该油墨组成物提供相对高度的稳定性的一种溶剂，以提供有利的粘度及挥发度(例如足够避免印刷器喷嘴在喷墨印刷情形中阻塞，允许该印刷或涂布的油墨在相对低温及相对短的时间下干燥和/或通常可容易和/或完全地从该组成物中移除；参见2008年5月2日所申请的美国专利申请第12/114,741号(代理卷号IDR1102)及2009年7月24日所申请的美国专利申请第12/509,351号(代理卷号IDR0652)，这些申请的相关部分通过引用合并于此)。例如，在该油墨以30-90℃的温度印刷到平台上，以及紧接在30到200℃(优选地在等于或高于平台的温度值)的温度下加热5到90分钟后(可选地，在真空状态下)，该溶剂优选地能基本上完全被移除。该溶剂在该油墨组成物中可以维持重量百分比0到99％(例如10到95％、50到90％或其中的任何其它数值范围)的比例。或者，该溶剂可以体积或体积比加入，该体积或体积比足够配制适用于网印的油墨或糊状物(例如具有范围约10,000cP到100,000cP的粘度值的糊状物)，或配制适用于凹版印刷的油墨(例如具有范围约20cP到200cP的粘度值的油墨)。
一般来说，电性功能层或绝缘层可以通过在基板或具有预定印刷兼容形状、预先存在的电路结构的图案上印上一层电子油墨组成物(例如包含一种或多种掺杂或未掺杂的半导体、导体或介电质前体，以及溶剂或溶剂混合物，并且优选地，上述的一种或多种其它添加物)而形成，并且在印刷该电子油墨于该(执行的)结构上后，可以进行处理该印刷的电子油墨(例如辐射、加热、固化和/或退火等)，以形成大致与布图中的图案相符的印刷结构。在不同的实施方式中，该油墨组成物同时和/或顺序地经过辐射(例如以可见光、紫光外、红外光和/或光化辐射)，并可选地在印刷期间和/或之后进行加热，因而以干燥、寡聚合(oligomerizing)、聚合和/或固定或“拴住”的方式将所沉积的油墨组成物形成于该基板上。该方法可以进一步包含加热和/或固化该经过印刷、辐射的油墨以进一步聚合该前体和/或形成图案化的、具电性功能的层。因此，该具有印刷兼容形状的电路结构可以通过沉积(例如印刷或涂布)电子油墨组成物、辐射和/或加热该油墨、以及固化该油墨以在该基板上(其本身包含具有印刷兼容形状的结构)形成与该布图中的特征部对应的结构的方式来制造。
这里所描述的电路可以形成于任何适当的基板上。该基板一般来说包含机械支撑结构，该机械支撑结构在电学上可能是迟钝或活泼的，且可能包括一个或多个预定的物理、电学和/或光学性质。适当的电学迟钝或不活泼的基板可以包含玻璃或其它陶瓷板、碟、片(例如包含显示类型的玻璃、石英、非晶质二氧化硅等)，介电质和/或塑料片或碟(例如透明塑料，如聚碳酸酯片、聚酰亚胺或聚乙烯片等)，及其层叠的变型等。可选地，适当的导电基板可以包含半导体晶圆或碟(例如硅晶圆)、金属碟、膜、片、厚片或箔片等。前述的任一种基板在其上可能包括一个或多个缓冲器、保护层、平坦层、机械支撑层和/或绝缘层等。例如，缓冲层、平坦层和/或绝缘层可以包含聚酰亚胺或其它聚合物层或片、二氧化硅和/或氧化铝等。适合的基板详细描述于2007年8月3日所申请的待审美国专利申请第11/888,949号(代理卷号IDR0742)、2008年5月2日所申请的美国专利申请第12/114,741号(代理卷号IDR1102)、2008年10月1日所申请的美国专利申请第12/243,880号(代理卷号IDR1574)以及2009年7月24日所申请的美国专利申请第12/509,351号(代理卷号IDR0652)，这些申请的相关部分通过引用合并于此。在其它实施方式中，该基板可以利用其它化合物进行处理，以调整及改善该基板表面上的油墨组成物的表现。由印刷于基板上的油墨所形成的电路特征部的轮廓及尺寸可以通过调整基板的表面能量来控制与改善，以优化基板与印刷油墨之间的接触角(例如从0°到15°)。这样的接触角可以用来微调该特征部或线宽度，(参见2008年5月2日所申请的美国专利申请第12/114,741号(代理卷号IDR1102)，该申请的相关部分通过引用合并于此)。
图3B的布图示出第二层，该第二层包含第一组特征部220、222、224及226以及第二组特征部230、232及234。该第一组特征部的单独特征部220、222、224及226每一个以与该第一层的特征部210正交或平行的方向来形成。同样地，该第二组特征部的单独特征部230、232及234每一个以与该第一层的特征部215正交或平行的方向来形成。该特征部具有与该电子油墨印刷技术兼容的形状和尺寸。在该第二层中的特征部的长度与宽度可以是1到10,000μm(优选地5到5000μm、10到2500μm或其中的任何其它数值范围)。在一个示例中，特征部220、222、224及226可以对应于栅极电极结构，并且具有的宽度(如图3B中所示的水平尺寸)介于约0.01到500μm之间(例如1到200μm、10到100μm或其中的任何其它数值范围)，并且长度(如图3B中所示垂直尺寸)介于约1到5000μm之间(例如10到2500μm、50到1000μm或其中的任何其它数值范围)。此外，该特征部230、232及234可以对应提供绝缘功能的结构，其中特征部230、232及234具有的宽度和/或长度足以使得下面的半导体结构的一部分(例如对应矩形210及215的部分)维持在大致上未经掺杂的状态，因而使与在该特征部230、232及234的一侧上的矩形210或215对应的结构区域和与在该特征部230、232及234的相反侧上的矩形210或215对应的结构区域绝缘。在这样的实施方式中，与该特征部230、232及234对应的结构不与任何其它导电结构电连接，或者它们电连接到可永久截止任何可能形成在下层结构(例如对应该矩形210或215)中的晶体管的电位。
在第二层中的一组特征部内的特征部之间的间隔以及在该第一组特征部中的结构和在该第二组特征部中的结构之间的间隔必须是与印刷兼容的，也就是其必须足以避免印刷结构在通过印刷电性油墨形成电路的过程中发生交叠或短路的情况。在相邻的第一层特征部(例如矩形210和215)上方的相邻的第二层特征部(例如特征部220和230)之间的最小间隔可以是约0.1到100μm(例如1到80μm、2到50μm或至少大约0.1μm的其它数值)。在通过使用喷墨印刷器来印刷电子油墨所形成的结构的实施方式中，最小的特征部间间隔至少为一个或两个最小尺寸单位(例如点或像素，每一个都具有从20到100μm的直径，并且在一个示例中，该直径约为30μm)。
图3B中所示的布图包括第一层和第二层的特征部，该布图容纳要形成在该电路的第一和第二层上方的另外的印刷层。参考图3C，该布图可以在第一及第二层上方包括一个或多个另外的层，这些另外的层由这里所述的电子油墨印刷技术形成。例如，图3C示出包括第一特征部240及与其平行的第二特征部245的第三布图的实施方式。优选地，该第一特征部240完全地交叠于该第一布图的特征部210及该第二布图的特征部220、222和230，并且该第二特征部245完全交叠于该第一布图的第二特征部215及该第二布图的特征部224、226、232和234。在本实施方式中，第三布图的特征部240与245分别对应该第一与第二掺杂的介电质。该第一与第二掺杂的介电质可以包含相同的掺质或具有相同或不同类型和/或导电性的不同掺质。或者，该第三层可以包含中间介电层或其它电路层(例如用于形成金属硅化物栅极的金属层)形成于该图3B的第一与第二层上方。
参考图4，在掺质从经掺杂的介电质240/245扩散进入与图3A至图3B所示特征部210和215对应的下方结构之后，掺质被活化(例如通过激光辐射或热能)以形成各种MOS晶体管。例如，当经掺杂的介电质240具有第一类型的掺质(例如N型)时并且经掺杂的介电质245具有第二、互补类型的掺质(例如P型)时，形成具有第一导电类型的源极/漏极端子350S、350D、352S和352D以及具有与源极/漏极端子350S、350D、352S和352D不同的第二导电类型的源极/漏极端子354S、354D、356S与356D。如图4所示，形成了四个薄膜CMOS晶体管。
示例性印刷电路
上述的印刷电路包括第一层电路结构，该第一层电路结构形成在基板上，并且可以通过以预定图案在基板上印刷电子油墨、或通过传统沉积、光刻、以及各向同性/各向异性蚀刻技术而形成。如上所述，该第一层电路结构可以具有预定图案的多个印刷兼容形状，其间具有预定的间隔。该第一层电路结构可以包含半导体、导体、和/或介电质材料。在各种实施方式，第一层电路结构包含在文中所述的基板上或上方的半导体层(例如硅、锗、砷化镓(GaAs)、硫化锌(ZnS)、硒化镉(CdSe)、碳化硅(SiC)、金属氧化物等)或导电层(例如金属层)。
第一层中的结构具有一个或多个印刷兼容形状，且各印刷兼容形状可以相同或不同。第一电路层的结构可以包含直线或矩形的半导体材料，例如经掺杂或未掺杂的非晶硅(其可以是经氢化的)、微晶硅、多晶硅、锗、砷化镓、其它化合物半导体(例如InP、ZnS、CdSe等)、金属硫属化物半导体(例如CdTe、CdSeTe、ZnSe、ZnS等)、或其组合。或者，第一电路层可包含直线或矩形的导电性材料，所述导电性材料可以包含铝、钛、锆、铪、钒、铌、钽、铬、钼、钨、锰、铼、铁、钌、锇、钴、铑、铱、镍、钯、铂、铜、银、金、锌、镉、镓、铟、铊、锡、铅、铋、或其合金或组合。在示例性实施方式中，该导电性材料可以包含铝、钛、铪、钽、钼、钨、钴、镍、钯、铂、铜、银、金、或其合金或组合。第一电路层还可以包含呈矩形、正方形、椭圆形或圆形的经掺杂或未掺杂的介电质材料(见本文中其它部分所述的介电质材料示例)。
在示例性实施方式中，通过在基板上印刷电子油墨而形成电路。形成电路结构的该方法产生一种具有比由传统技术所形成的结构更大尺寸的结构(例如，介于1至10,000μm的范围、10至5000μm的范围、或其中的任何其它数值范围)，且该结构具有圆顶形的横截面轮廓(参见如美国专利申请第12/114,741号(2008年5月2日申请，代理卷号为IDR1102)、美国专利申请第12/243,880号(2008年10月1日申请，代理卷号IDR1574)、和美国专利申请第12/509,351号(2009年7月24日申请，代理卷号IDR0652)，申请的相关部分通过引用合并于此)。当印刷结构具有圆顶形的横截面轮廓时，其还可以具有弄圆的端部(因此实质上为椭圆形)，即使其对应的布图特征部可以具有矩形的形状。
本发明的电路并不限于2或3层，并且可包括多达10、12或更多层，如同一般的集成电路。为了说明简易清晰，本文所提供的示例限于小数量的层。例如，特定的集成电路(Integrated Circuit，IC)可以包括另外的层，例如：与上述半导体岛状部层类似、且适合作为电路元件(例如电容器、二极管、晶体管等)中的结构的平行半导体直线/矩形层；中间绝缘层(例如包含旋涂介电质、印刷介电质、CVD沉积的介电质等)；和/或一个或多个交替的平行导体直线/矩形层和中间绝缘层(其中通常具有多个接触孔，该接触孔暴露部分的下方(半)导体结构)，类似于上述的(一个或多个)导体层和(一个或多个)介电层，并且适合作为薄膜电路中的互连结构和/或接触结构。这些另外的层可通过印刷(如这里所述)或通过覆盖沉积、光刻及蚀刻等方式形成。图3A至图3C中所示的形成于电路层上的结构一般经由中间绝缘层中的导电性接触通孔而连接至图3A至图3C中的任何(半)导体层。
图5示出了用于只读存储器电路(例如ROM)的电路设计400，其包含了(光)刻所限定的结构与印刷结构。此实施方式包括光刻所限定的结构410a-c、415a-c、412a-c和417a-c，其代表传统地形成的焊盘结构，且具有印刷兼容的形状(例如正方形)。结构410a-c和415a-c、以及结构412a-c和417a-c排列为相邻的对(例如410a和415a)。在替代的实施方式中，结构410a-c、415a-c、412a-c和417a-c可以为印刷结构，该印刷结构具有不同的印刷兼容形状(例如矩形或圆形)。成对的相邻结构(例如结构410a与415a)可以彼此分隔一定距离，该距离使相邻的结构电性隔离(例如从0.01至100μm、0.1至50μm、1至20μm、或其中的任何其它数值范围)。在图5的实施方式中，电路400设计为使得电子油墨可印刷在指定的成对的相邻结构(例如结构410a和415a、或结构432b和437b)上，以形成覆盖并因此与相邻结构的两个部分都电接触的结构420、422。
在给定印刷的对准与分辨率限制的情况下，存储器阵列布图的节距与大小一般受限于需大到足以容许电子油墨印刷技术的分辨率和对准限制的结构。因此，相邻的结构410a-c、415a-c、412a-c和417a-c必须够大以容纳形成于其上且与相邻的结构电连接的印刷结构的整个区域。因此，结构410a-c、415a-c、412a-c和417a-c具有的宽度与长度的范围介于约0.1至500μm(例如1至250μm、15至150μm、或其中的任何其它数值范围)、或介于此范围的直径(当结构410a-c、415a-c、412a-c和417a-c为圆形时)。
图5的电路设计/布图与存储器电路兼容，其中印刷的电子油墨用以编程存储器电路。例如，图5代表预编程的存储器阵列，其中编程通过选择性地将电子油墨印刷在相邻的结构对上方而完成。例如，选择性地在位置420与422处印刷银油墨，以使图5中的结构410a-415a和412b-417b所限定的断路短接。电子结构420与相邻结构410a和415a电连接，相邻结构410a和415a与晶体管430a(可以通过光刻与蚀刻形成)、字线442和位线452(两者可以通过[i]光刻与蚀刻或[ii]印刷形成)一起代表要编程的位(例如编程为二进制的“0”状态)，而留下未编程的位(例如相邻的结构410b与415b)，通过上方不具有印刷结构而未改变(例如处于二进制的“1”状态)。
存储器阵列400中的结构大小可以在实施方式中产生明显的可用空间，包括在可编程结构410a-c、415a-c、412a-c和417a-c下面、分辨率相对较高的电路结构与单元(例如晶体管430a-c和432a-c)。通过利用较高分辨率电路之间的空间来容纳其它电路(例如列驱动器电路块440、位线感测电路块450、以及列与行解码器)，可以节省空间并继续使用低分辨率印刷来编程存储器。因此，在一些实施方式中，电路设计可以包括具有印刷兼容形状的多个层、以及一个或多个传统层(例如具有由光刻和/或计算机辅助设计软件所限定的形状)。同样地，本发明方法可以包含印刷具有印刷兼容形状的多个层、以及通过传统处理(例如光刻图案化、显影与蚀刻)来形成一个或多个另外的层。
示例性软件、计算机可读介质与电子呈现方式
本发明也包括算法、计算机程序和/或软件，所述算法、计算机程序和/或软件可实施和/或执行于配备有传统数字信号处理器的通用计算机或工作站中，配置为设计电路中的一个或多个结构层。因此，本发明的进一步方面涉及用于在电路布图中设置结构的方法与软件。例如，本发明可以进一步涉及计算机程序或含有一组指令的计算机可读介质，其在由适当处理装置(例如信号处理装置，诸如微控制器、微处理器或DSP装置)执行时，配置为生成前述的布图。
例如，这些指令可以包括一个或多个指令，以将与第一组结构对应的第一多个特征部设置在第一电路层中，所述第一多个特征部的每一个特征部实质上独立由第一印刷兼容形状所组成，所述第一印刷兼容形状的方向与所述第一多个特征部中的每一个其它特征部的方向正交或平行，根据一组设计规则(例如包括关于最小宽度、最小和/或最大长度、最小特征部间间隔、厚度、横截面曲率或接触角、印刷器的最小网格尺寸等规则)而定。在一些实施方式中，第一层由与印刷结构对应的特征部所组成。这些指令可以进一步包括一个或多个指令以将与一组印刷结构对应的第二多个特征部设置在印刷电路的第二层中，所述第二多个特征部的每一个特征部实质上独立由第二印刷兼容形状所组成，所述第二印刷兼容形状的方向与该第二多个特征部中的每一个其它特征部的方向正交或平行、以及与所述第一多个特征部中的每一个特征部的方向正交或平行。所述第二多个特征部一般根据一组设计规则而设置，所述一组设计规则一般描述了相同的参数(关于结构的最小和/或最大尺寸、最小特征部间间隔等)，但可以具有与关于所述第一多个特征部的设计规则不同的值。如本发明所述，印刷兼容形状可以选自由矩形、正方形、直线、圆形与椭圆形所组成的组。
计算机程序可以位于任何种类的可读介质上，且计算机可读介质可以包含任何的实体介质，该实体介质能够由配置为读取该介质并且执行存储在其上或其中的编码的处理装置所读取，例如软盘、CD-ROM、磁带或硬盘驱动。该编码可以包含对象码、源码和/或二进制码。
电路布图的程序或电子呈现方式也可以配置为通过适当的介质传输，所述介质例如为铜线、传统双铰线、传统网络线、传统光学数据传输线、或甚至是用于无线信号传输的空气或真空(例如太空)。实施本发明的电路布图的程序或电子呈现方式的编码可为数字的，并且一般由传统数字数据处理器(例如微处理器、微控制器、或诸如可编程门阵列、可编程逻辑电路/装置、或专用(集成)电路等的逻辑电路)配置用于处理。
结论/概要
本发明的实施方式涉及电路布图，所述电路布图与通过印刷电子油墨的电路形成方法及通过印刷而形成的电路元件兼容。本发明的其它实施方式涉及电子电路，所述电子电路包括利用这些布图所形成的电路元件(并且通过印刷电子油墨而形成)。根据本发明，各种半导体、导体、介电质与掺质(电子)油墨都可以印刷在各种基板上。利用传统布图来印刷这些电子油墨的技术可能是困难的，因为这些特征部一般无法以光刻所能实现的最小尺寸来印刷，且以不规则几何和/或布图所印刷的油墨会因液相的物理现象(例如，因散布、沿着下方表面形貌的毛细作用、因表面张力效应而起珠等而偏移理想/目标图案)而受到不良影响。利用印刷兼容电路布图与电子油墨(而非相对较浪费、昂贵和/或耗时的传统(光)刻蚀技术)的电子制造的发展可以使得电子装置的制造更有效率和/或便宜。
本发明的具体实施方式的前面描述为了示例与说明的目的而提出。它们不是排它性，也不是用来将本发明限制于所公开的具体形式，并且显然，鉴于前述教导可进行许多的修改与变化。所选择与说明的实施方式为更进一步解释本发明的原理及其实施应用，以使该领域技术人员可利用本发明与各种具体实施方式和各种修改以适于特定用途。应该理解，本发明的范围由所附权利要求和其等效物所限定。

Claims (26)

1.一种用于印刷电路的布图，所述布图包括：
用于所述印刷电路的第一层的第一布图，所述第一布图实质上由与所述印刷电路中的一组第结构对应的第一多个特征部组成，所述第一多个特征部中的每一个特征部实质上独立地由第一印刷兼容形状组成，所述第一印刷兼容形状具有与所述第一多个特征部中的每一个其它特征部的方向正交或平行的方向；和
用于所述印刷电路的第二印刷层的第二布图，所述第二布图实质上由分别与所述印刷电路中的一组印刷结构对应的第二多个特征部组成，所述第二多个特征部中的每一个特征部实质上独立地由第二印刷兼容形状组成，所述第二印刷兼容形状具有与所述第二多个特征部中的每一个其它特征部的方向正交或平行且与所述第一多个特征部中的每一个特征部的方向正交或平行的方向；
其中，所述第二多个特征部的第一子集和第二子集分别与所述第一多个特征部的第一子集和第二子集交叠。
2.根据权利要求1所述的布图，其中，所述第一印刷兼容形状和第二印刷兼容形状中的每一个独立地选自由矩形、正方形、直线、圆形和椭圆形组成的组。
3.根据权利要求2所述的布图，其中，所述第一多个特征部中的每一个特征部实质上由矩形、正方形或者具有长度和宽度的直线组成，其中所述第一多个特征部中的每一个特征部的长度和宽度与所述第一多个特征部中的每一个其它特征部的长度和宽度正交或平行。
4.根据权利要求3所述的布图，其中，所述第二多个特征部中的每一个特征部实质上由矩形或者具有长度和宽度的直线组成，其中所述第二多个特征部中的每一个特征部的长度和宽度与所述第一多个特征部和所述第二多个特征部中的每一个其它特征部的长度和宽度正交或平行。
5.根据权利要求3所述的布图，其中，所述第一多个特征部中的每一个特征部实质上由矩形或正方形组成，并且所述第二多个特征部中的每一个特征部实质上由具有直径的圆形或具有最大长度和最大宽度的椭圆形组成。
6.根据权利要求5所述的布图，其中，所述第一多个特征部的所述第一子集中的每一个特征部的长度或宽度大于所述第二多个特征部的所述第一子集中的每一个特征部的直径和/或最大宽度，并且所述第一多个特征部的所述第二子集中的每一个特征部的长度或宽度大于所述第二多个特征部的所述第二子集中的每一个特征部的直径和/或最大宽度。
7.根据权利要求1所述的布图，其中，所述第二多个特征部中的每一个特征部具有比所述第一多个特征部中的每一个特征部的宽度大的长度或宽度。
8.根据权利要求7所述的布图，其中，所述第一多个特征部中的每一个特征部具有第一最小长度和第一最小宽度，并且所述第二多个特征部中的每一个特征部具有分别等于或大于所述第一最小长度和所述第一最小宽度的第二最小长度和第二最小宽度。
9.根据权利要求8所述的布图，其中，所述第一多个特征部具有第一最小特征部间间隔，并且所述第二多个特征部具有等于或大于所述第一特征部间间隔的第二特征部间间隔。
10.根据权利要求9所述的布图，其中，所述第一最小长度、所述第一最小宽度、所述第一特征部间间隔、所述第二最小长度、所述第二最小宽度和所述第二特征部间间隔中的每一个与印刷器网格相关。
11.一种印刷电路，所述印刷电路包括：
第一层，所述第一层实质上由第一多个结构组成，所述第一多个结构中的每一个结构具有实质上由第一印刷兼容形状组成的在布图视图中的形状，所述第一多个结构中的每一个结构具有与所述第一多个结构中的每一个其它结构的方向正交或平行的方向；和
第二印刷层，所述第二印刷层实质上由第二多个结构组成，所述第二多个结构中的每一个结构具有实质上由第二印刷兼容形状组成的在布图视图中的形状，所述第二多个结构中的每一个结构具有与所述第二多个结构中的每一个其它结构的方向正交或平行且与所述第一多个结构中的每一个结构的方向正交或平行的方向；
其中，所述第二多个结构的第一子集和第二子集分别与所述第一多个结构的第一子集和第二子集交叠。
12.根据权利要求11所述的印刷电路，其中，所述第一印刷兼容形状和所述第二印刷兼容形状中的每一个独立地选自由矩形、正方形、直线、圆形和椭圆形组成的组。
13.根据权利要求12所述的印刷电路，其中，所述第一多个结构中的每一个结构实质上由矩形、正方形或者具有长度和宽度的直线组成，其中所述第一多个结构中的每一个结构的长度和宽度与所述第一多个结构中的每一个其它结构的长度和宽度正交或平行。
14.根据权利要求13所述的印刷电路，其中，所述第一多个结构中的每一个结构实质上由矩形或正方形组成，并且所述第二多个结构中的每一个结构实质上由具有直径的圆形或具有最大长度和最大宽度的椭圆形组成。
15.根据权利要求11所述的印刷电路，其中，所述第一多个结构的所述第一子集中的每一个结构的长度或宽度大于所述第二多个结构的所述第一子集中的每一个结构的直径和/或最大宽度，并且所述第一多个结构的所述第二子集中的每一个结构的长度或宽度大于所述第二多个结构的所述第二子集中的每一个结构的直径和/或最大宽度。
16.根据权利要求15所述的印刷电路，其中，所述第一多个结构中的每一个结构具有第一最小长度和第一最小宽度；所述第一多个结构具有第一最小结构间间隔；所述第二多个结构中的每一个结构具有分别等于或大于所述第一最小长度和所述第一最小宽度的第二最小长度和第二最小宽度；并且所述第二多个结构具有等于或大于所述第一结构间间隔的第二结构间间隔。
17.根据权利要求16所述的印刷电路，其中，所述第一最小长度、所述第一最小宽度、所述第一特征部间间隔、所述第二最小长度、所述第二最小宽度和所述第二特征部间间隔中的每一个与印刷器网格相关。
18.根据权利要求11所述的印刷电路，其中，第一组结构包含元素硅和/或锗，并且第二组结构包含IVA族元素和/或金属。
19.一种用于在集成电路中印刷一个或多个层的方法，所述方法包括：
形成第一层，所述第一层实质上由第一多个结构组成，所述第一多个结构中的每一个结构具有实质上由第一印刷兼容形状组成的在布图视图中的形状，所述第一多个结构中的每一个结构具有与所述第一多个结构中的每一个其它结构的方向正交或平行的方向；以及
印刷第二层，所述第二层实质上由第二多个结构组成，所述第二多个结构中的每一个结构具有实质上由第二印刷兼容形状组成的在布图视图中的形状，所述第二多个结构具有与所述第二多个结构中的每一个其它结构的方向正交或平行且与所述第一多个结构中的每一个结构的方向正交或平行的方向；
其中，所述第二多个结构的第一子集和第二子集分别与所述第一多个结构的第一子集和第二子集交叠。
20.根据权利要求19所述的方法，其中，所述第一印刷兼容形状和所述第二印刷兼容形状中的每一个独立地选自由矩形、正方形、直线、圆形和椭圆形组成的组。
21.根据权利要求20所述的方法，其中，所述第一多个结构中的每一个结构实质上由矩形、正方形或者具有长度和宽度的直线组成，并且所述第二多个结构中的每一个结构实质上由矩形或具有长度和宽度的直线组成，其中所述第一多个结构中的每一个结构的长度与宽度与所述第一多个结构中的每一个其它结构的长度和宽度正交或平行，并且所述第二多个结构中的每一个结构的长度和宽度与所述第一多个结构和所述第二多个结构中的每一个其它结构的方向正交或平行。
22.根据权利要求20所述的方法，其中，所述第一多个结构中的每一个结构实质上由矩形或正方形组成，并且所述第二多个结构中的每一个结构实质上由具有直径的圆形或具有最大长度和最大宽度的椭圆形组成，其中所述第一多个结构的所述第一子集中的每一个结构的长度或宽度大于所述第二多个结构的所述第一子集中的每一个结构的直径和/或最大宽度，并且所述第一多个结构的所述第二子集中的每一个结构的长度或宽度大于所述第二多个结构的所述第二子集中的每一个结构的直径和/或最大宽度。
23.根据权利要求19所述的方法，其中，所述第一多个结构中的每一个结构具有第一最小长度和第一最小宽度；所述第一多个结构具有第一最小结构间间隔；所述第二多个结构中的每一个结构具有第二最小长度和第二最小宽度；所述第二多个结构具有第二结构间间隔；所述第二最小长度和所述第二最小宽度分别大于或等于所述第一最小长度和所述第一最小宽度；并且所述第二结构间间隔等于或大于所述第一结构间间隔。
24.根据权利要求23所述的方法，其中，所述第一最小长度、所述第一最小宽度、所述第一结构间间隔、所述第二最小长度、所述第二最小宽度和所述第二结构间间隔中的每一个与印刷器网格相关。
25.根据权利要求19所述的方法，其中，印刷所述第二层的步骤包括在所述第一层上或上方印刷包含一种或多种半导体和/或金属前体的油墨组成物。
26.根据权利要求25所述的方法，其中，形成所述第一层的步骤包括将电子油墨组成物印刷到基板上。
CN2010800345952A 2009-08-05 2010-08-05 用于印刷电子器件的印刷兼容设计及布图方案 Pending CN102474254A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US23164309P 2009-08-05 2009-08-05
US61/231,643 2009-08-05
US25580409P 2009-10-28 2009-10-28
US61/255,804 2009-10-28
PCT/US2010/044598 WO2011017552A1 (en) 2009-08-05 2010-08-05 Print compatible designs and layout schemes for printed electronics

Publications (1)

Publication Number Publication Date
CN102474254A true CN102474254A (zh) 2012-05-23

Family

ID=43544671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800345952A Pending CN102474254A (zh) 2009-08-05 2010-08-05 用于印刷电子器件的印刷兼容设计及布图方案

Country Status (6)

Country Link
US (2) US8383952B2 (zh)
JP (1) JP2013501383A (zh)
KR (1) KR101710862B1 (zh)
CN (1) CN102474254A (zh)
TW (1) TWI573496B (zh)
WO (1) WO2011017552A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT12741U1 (de) * 2011-03-10 2012-10-15 Forster Verkehrs Und Werbetechnik Gmbh Anordnung mit elektrischen/elektronischen bauteilen
WO2015075310A1 (en) * 2013-11-19 2015-05-28 Teknologian Tutkimuskeskus Vtt Oy A method for the fabrication and use of electronic circuits and an electronics circuit structure
GB2543528B (en) 2015-10-20 2020-01-15 Advanced Risc Mach Ltd Memory circuit
WO2019036304A1 (en) * 2017-08-18 2019-02-21 Thin Film Electronics Asa SPRAY-COATED DETECTION LINES, SAFETY AND / OR IDENTIFICATION LABELS AND DEVICES COMPRISING THE SAME, AND METHODS OF MAKING
WO2019078861A1 (en) * 2017-10-19 2019-04-25 Hewlett-Packard Development Company, L.P. PRINTABLE AMMONIUM CHALCOGENOMETALLATE FLUIDS
US10306749B1 (en) * 2018-02-19 2019-05-28 Dell Products L.P. System and method of utilizing serpentine regions
CN113486621B (zh) * 2021-06-28 2024-03-01 深圳市华星光电半导体显示技术有限公司 像素电路的设计方法、装置、控制器及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1478301A (zh) * 2000-11-30 2004-02-25 �����ɷ� 具有半导电层的基板、电子组件、电子电路、可印刷组合物,以及制造半导体基板的方法
US20050022149A1 (en) * 2003-07-25 2005-01-27 Mentor Graphics Corporation Generating a split power plane of a multi-layer printed circuit board
US20080197348A1 (en) * 2007-02-21 2008-08-21 Toppan Printing Co., Ltd. Thin Film Transistor Array, Method for Manufacturing the Same, and Active Matrix Type Display Using the Same

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811750B2 (ja) * 1979-06-04 1983-03-04 株式会社日立製作所 高耐圧抵抗素子
JPS607147A (ja) * 1983-06-24 1985-01-14 Mitsubishi Electric Corp 半導体装置
US4685203A (en) * 1983-09-13 1987-08-11 Mitsubishi Denki Kabushiki Kaisha Hybrid integrated circuit substrate and method of manufacturing the same
JPH02163960A (ja) * 1988-12-16 1990-06-25 Toshiba Corp 半導体装置
JPH0750710B2 (ja) * 1990-06-06 1995-05-31 富士ゼロックス株式会社 多層配線構造
US5723908A (en) * 1993-03-11 1998-03-03 Kabushiki Kaisha Toshiba Multilayer wiring structure
US5764488A (en) * 1996-06-11 1998-06-09 Ast Research, Inc. Printed circuit board having a dual pattern footprint for receiving one of two component packages
US5805428A (en) * 1996-12-20 1998-09-08 Compaq Computer Corporation Transistor/resistor printed circuit board layout
EP0909117B1 (en) * 1997-10-08 2006-01-04 Delphi Technologies, Inc. Method of making thick film circuits
JP3070678B2 (ja) * 1998-03-24 2000-07-31 日本電気株式会社 図形レイアウト変更システム及び図形レイアウト変更方法
JP4228418B2 (ja) * 1998-07-30 2009-02-25 沖電気工業株式会社 半導体装置
US6691297B1 (en) * 1999-03-04 2004-02-10 Matsushita Electric Industrial Co., Ltd. Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI
US6238824B1 (en) * 1999-08-31 2001-05-29 Micron Technology, Inc. Method for designing and making photolithographic reticle, reticle, and photolithographic process
TW438198U (en) * 1999-10-14 2001-05-28 Via Tech Inc Wiring structure of a printed circuit board
EP1113368A3 (en) * 1999-12-27 2001-09-26 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit with cache
US6792590B1 (en) * 2000-09-29 2004-09-14 Numerical Technologies, Inc. Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US6858928B1 (en) * 2000-12-07 2005-02-22 Cadence Design Systems, Inc. Multi-directional wiring on a single metal layer
US6664639B2 (en) * 2000-12-22 2003-12-16 Matrix Semiconductor, Inc. Contact and via structure and method of fabrication
US6492736B1 (en) * 2001-03-14 2002-12-10 Lsi Logic Corporation Power mesh bridge
JP2002312414A (ja) * 2001-04-13 2002-10-25 Toshiba Corp 半導体集積回路装置のレイアウト設計システム、配線設計方法、配線設計プログラム及び半導体集積回路装置の製造方法
TW522764B (en) * 2001-08-28 2003-03-01 Via Tech Inc Power layout structure on host bridge chip substrate and motherboard
US6825509B1 (en) * 2001-11-26 2004-11-30 Corrent Corporation Power distribution system, method, and layout for an electronic device
US7739624B2 (en) * 2002-07-29 2010-06-15 Synopsys, Inc. Methods and apparatuses to generate a shielding mesh for integrated circuit devices
GB0225202D0 (en) * 2002-10-30 2002-12-11 Hewlett Packard Co Electronic components
US6874133B2 (en) * 2002-12-04 2005-03-29 Cadence Design Systems, Inc. Integrated circuit design layout compaction method
JP2004335887A (ja) * 2003-05-09 2004-11-25 Canon Inc プリント配線基板及び該基板を用いた装置
TW591985B (en) * 2003-10-15 2004-06-11 Benq Corp PCB having a circuit layout for preventing the PCB from bending when heated
EP1747520B1 (en) * 2004-05-07 2018-10-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
US7161823B2 (en) * 2004-06-03 2007-01-09 Samsung Electronics Co., Ltd. Semiconductor memory device and method of arranging signal and power lines thereof
TWI259043B (en) * 2004-11-19 2006-07-21 Realtek Semiconductor Corp Structure of circuit layout and method thereof
US8334464B2 (en) * 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
JP2006253498A (ja) * 2005-03-11 2006-09-21 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US7446352B2 (en) * 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
JP5050413B2 (ja) * 2006-06-09 2012-10-17 富士通株式会社 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置
US7624500B2 (en) * 2006-08-16 2009-12-01 Lexmark International, Inc. Printing of multi-layer circuits
US7615706B2 (en) * 2006-08-21 2009-11-10 Tpo Displays Corp. Layout of a printed circuit board
US20080072204A1 (en) * 2006-09-19 2008-03-20 Inventec Corporation Layout design of multilayer printed circuit board
US7493436B2 (en) * 2006-10-26 2009-02-17 International Business Machines Corporation Interrupt handling using simultaneous multi-threading
JP5710879B2 (ja) * 2007-01-03 2015-04-30 ナノグラム・コーポレイションＮａｎｏＧｒａｍ Ｃｏｒｐｏｒａｔｉｏｎ シリコン／ゲルマニウムによるナノ粒子インク、ドーピングされた粒子、印刷法、及び半導体用途のためのプロセス
TWI363210B (en) * 2007-04-04 2012-05-01 Au Optronics Corp Layout structure for chip coupling
US7979983B2 (en) * 2007-04-04 2011-07-19 Cisco Technology, Inc. Connection an integrated circuit on a surface layer of a printed circuit board
TWI370464B (en) * 2007-04-19 2012-08-11 Ind Tech Res Inst Resistance layout structure and manufacture method thereof
US8453094B2 (en) * 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1478301A (zh) * 2000-11-30 2004-02-25 �����ɷ� 具有半导电层的基板、电子组件、电子电路、可印刷组合物,以及制造半导体基板的方法
US20050022149A1 (en) * 2003-07-25 2005-01-27 Mentor Graphics Corporation Generating a split power plane of a multi-layer printed circuit board
US20080197348A1 (en) * 2007-02-21 2008-08-21 Toppan Printing Co., Ltd. Thin Film Transistor Array, Method for Manufacturing the Same, and Active Matrix Type Display Using the Same

Also Published As

Publication number Publication date
US20110186333A1 (en) 2011-08-04
TWI573496B (zh) 2017-03-01
WO2011017552A1 (en) 2011-02-10
US9155202B2 (en) 2015-10-06
KR101710862B1 (ko) 2017-02-28
JP2013501383A (ja) 2013-01-10
US20130146334A1 (en) 2013-06-13
US8383952B2 (en) 2013-02-26
KR20120052273A (ko) 2012-05-23
TW201125445A (en) 2011-07-16

Similar Documents

Publication Publication Date Title
CN102474254A (zh) 用于印刷电子器件的印刷兼容设计及布图方案
CN101681800B (zh) 图案化的导体、半导体和电介质材料的印刷方法
KR101634482B1 (ko) 박막 트랜지스터의 제조 방법
KR101697412B1 (ko) 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
EP2293334B1 (en) Display apparatus and manufacturing method thereof
EP1892753A2 (en) Printed non-volatile memory and manufacturing method thereof
US20160351813A1 (en) Manufacturing method of thin film transistor and thin film transistor , array substrate
US10347660B2 (en) Array substrate and manufacturing method thereof
KR20110041965A (ko) 그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자
CN103314444A (zh) 薄膜半导体器件以及薄膜半导体器件的制造方法
CN105206677B (zh) 氧化物半导体薄膜晶体管及其制作方法
CN100470764C (zh) 平面显示器的半导体结构及其制造方法
CN101504934A (zh) 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法
WO2013119682A1 (en) Double self-aligned metal oxide tft
CN1868073B (zh) 电致发光显示面板
CN101874295A (zh) 柔性半导体装置的制造方法及用于它的叠层膜
CN107768447A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
TW200911050A (en) Flexible electronic substrate structures and fabrication methods for flexible electronic devices
KR20140030196A (ko) 패턴 구조체의 제조방법
JP2006196851A (ja) 薄膜トランジスタ及びその製造方法
CN104380474B (zh) 半导体装置及其制造方法
CN102931137B (zh) Ltps-tft阵列基板及其制造方法、显示装置
US7264989B2 (en) Organic thin-film transistor and method for manufacturing the same
TW201413970A (zh) 薄膜電晶體及其製造方法
US20070272928A1 (en) Thin film transistor, array substrate having the thin film transistor and method of manufacturing the array substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120523