JP5050413B2 - 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置 - Google Patents
設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置 Download PDFInfo
- Publication number
- JP5050413B2 JP5050413B2 JP2006160411A JP2006160411A JP5050413B2 JP 5050413 B2 JP5050413 B2 JP 5050413B2 JP 2006160411 A JP2006160411 A JP 2006160411A JP 2006160411 A JP2006160411 A JP 2006160411A JP 5050413 B2 JP5050413 B2 JP 5050413B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- design
- design support
- design rule
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
まず、この発明の各実施の形態にかかる設計支援装置のハードウェア構成について説明する。図1は、この発明の各実施の形態にかかる設計支援装置のハードウェア構成を示すブロック図である。
−RW)、MO、DVD(Digital Versatile Disk)、メモリーカードなどであってもよい。ディスプレイ108は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ108は、たとえば、CRT、TFT液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
まず、この発明の実施の形態1にかかる設計支援装置について説明する。図2は、ダミービアを示す側断面図である。図2において、上層配線201と下層配線202とがビア203により接続されている。また、上層配線201と下層配線204とがビア205により接続されている。
つぎに、この発明の実施の形態1にかかる設計支援装置の設計支援処理手順について説明する。図3は、この発明の実施の形態1にかかる設計支援装置の設計支援処理手順を示すフローチャートである。図3のフローチャートにおいて、まず、ビアが検出されたか否かを判断する(ステップS301)。具体的には、たとえば、レイアウト情報によって表現された設計対象回路内に配置されたビアを検出する。
つぎに、この発明の実施の形態1にかかる設計支援装置の機能的構成について説明する。図7は、この発明の実施の形態1にかかる設計支援装置の機能的構成を示すブロック図である。図7において、設計支援装置700は、検出部701と、決定部702と、判断部703と、挿入部704と、により構成されている。
つぎに、この発明の実施の形態2にかかる設計支援装置について説明する。実施の形態1では、ダミービアを生成することにより、ストレスマイグレーションを緩和する例を説明したが、実施の形態2では、配線の構造を変更することによりストレスマイグレーションを緩和する例について説明する。
つぎに、この発明の実施の形態2にかかる設計支援装置の設計支援処理手順について説明する。図9は、この発明の実施の形態2にかかる設計支援装置の設計支援処理手順を示すフローチャートである。図9のフローチャートにおいて、まず、回路情報が入力されたか否かを判断する(ステップS901)。ここで、回路情報とは、具体的には、たとえば、レイアウト情報である。
つぎに、この発明の実施の形態2にかかる設計支援装置の機能的構成について説明する。図12は、この発明の実施の形態2にかかる設計支援装置の機能的構成について示すブロック図である。図12において、設計支援装置1200は、検出部1201と、検索部1202と、置換部1203と、により構成されている。
つぎに、この発明の実施の形態3にかかる設計支援装置について説明する。実施の形態1または2では、すでに設計が終了したレイアウトに対してビア、あるいはバッファ構造を挿入する例について説明したが、実施の形態3では、レイアウトを作成する際にダミービア、あるいはバッファ構造を挿入する例について説明する。
つぎに、実施の形態4にかかる設計支援装置について説明する。実施の形態1〜3では、ダミービアを配置したり、配線パターンを変更する例について説明したが、実施の形態4では、2以上のビアを一定距離離れた位置に配置する例について説明する。まず、冗長ビアについて説明する。図15−1は、冗長ビアについて示す側断面図である。
前記配線間を接続しないダミービアの接続位置を、前記検出工程によって検出されたビアに接続された配線のうち、少なくとも一つの配線上の位置に決定させる決定工程と、
前記決定工程によって決定された接続位置に前記ダミービアを挿入させる挿入工程と、
をコンピュータに実行させることを特徴とする設計支援プログラム。
前記挿入工程は、前記判断工程によって設計ルールに違反していないと判断された場合に、前記ダミービアを挿入させることを特徴とする付記1に記載の設計支援プログラム。
ストレスマイグレーションを緩和させるように形状を変形させた配線パターン(以下、「形状変形配線パターン」)の集合の中から、前記検出工程によって検出された交換対象配線パターンよりも前記ストレスマイグレーションを緩和させる形状変形配線パターンを検索させる配線パターン検索工程と、
前記交換対象配線パターンを、前記検索工程によって検索された形状変形配線パターンに置換させる置換工程と、
をコンピュータに実行させることを特徴とする設計支援プログラム。
前記設計対象回路の中から、配線間を接続するビアと前記配線間を接続しないダミービアと、の組み合わせパターンの指定を受け付けさせる指定工程と、
前記検索工程によって検索された挿入位置に、前記指定工程によって指定された組み合わせパターンを挿入させる挿入工程と、
をコンピュータに実行させることを特徴とする設計支援プログラム。
前記配線間を接続しないダミービアの接続位置を、前記検出工程によって検出されたビアに接続された配線のうち、少なくとも一つの配線上の位置に決定する決定工程と、
前記決定工程によって決定された接続位置に前記ダミービアを挿入する挿入工程と、
を含むことを特徴とする設計支援方法。
ストレスマイグレーションを緩和させるように形状を変形させた配線パターン(以下、「形状変形配線パターン」)の集合の中から、前記検出工程によって検出された交換対象配線パターンよりも前記ストレスマイグレーションを緩和させる形状変形配線パターンを検索する配線パターン検索工程と、
前記交換対象配線パターンを、前記検索工程によって検索された形状変形配線パターンに置換する置換工程と、
含むことを特徴とする設計支援方法。
前記設計対象回路の中から、配線間を接続するビアと前記配線間を接続しないダミービアと、の組み合わせパターンの指定を受け付ける指定工程と、
前記検索工程によって検索された挿入位置に、前記指定工程によって指定された組み合わせパターンを挿入する挿入工程と、
を含むことを特徴とする設計支援方法。
前記配線間を接続しないダミービアの接続位置を、前記検出手段によって検出されたビアに接続された配線のうち、少なくとも一つの配線上の位置に決定する決定手段と、
前記決定手段によって決定された接続位置に前記ダミービアを挿入する挿入手段と、
を備えたことを特徴とする設計支援装置。
ストレスマイグレーションを緩和させるように形状を変形させた配線パターン(以下、「形状変形配線パターン」)の集合の中から、前記検出手段によって検出された交換対象配線パターンよりも前記ストレスマイグレーションを緩和させる形状変形配線パターンを検索する配線パターン検索手段と、
前記交換対象配線パターンを、前記検索手段によって検索された形状変形配線パターンに置換する置換手段と、
を備えたことを特徴とする設計支援装置。
前記設計対象回路の中から、配線間を接続するビアと前記配線間を接続しないダミービアと、の組み合わせパターンの指定を受け付ける指定手段と、
前記検索手段によって検索された挿入位置に、前記指定手段によって指定された組み合わせパターンを挿入させる挿入手段と、
を備えたことを特徴とする設計支援装置。
202 下層配線
203、205 ビア
204 下層配線
206、207 ダミービア
701 検出部
702 決定部
703 判断部
704 挿入部
Claims (4)
- レイアウト情報によって表現された設計対象回路から配線間を接続するビアを検出させる検出工程と、
前記配線間を接続しないダミービアの接続位置を、前記検出工程によって検出されたビアに接続された配線のうち、少なくとも一つの配線上の位置に決定させる決定工程と、
前記決定工程によって接続位置に決定された前記位置が設計ルールに違反するか否かを判断させる工程と、
前記位置が設計ルールに違反しない場合には、前記位置に前記ダミービアを挿入させ、かつ、前記ダミービアが前記設計ルールの対象外であることを示す識別情報を付与させる挿入工程と、をコンピュータに実行させ、
前記決定工程は、
前記位置が設計ルールに違反する場合には、前記ダミービアの接続位置を、前記検出されたビアに接続された配線のうち、前記位置以外の他の位置に決定させることを特徴とする設計支援プログラム。 - 請求項1記載の設計支援プログラムを記録したコンピュータに読み取り可能な記録媒体。
- レイアウト情報によって表現された設計対象回路から配線間を接続するビアを検出する検出工程と、
前記配線間を接続しないダミービアの接続位置を、前記検出工程によって検出されたビアに接続された配線のうち、少なくとも一つの配線上の位置に決定する決定工程と、
前記決定工程によって接続位置に決定された前記位置が設計ルールに違反するか否かを判断する工程と、
前記位置が設計ルールに違反しない場合には、前記位置に前記ダミービアを挿入し、かつ、前記ダミービアが前記設計ルールの対象外であることを示す識別情報を付与する挿入工程と、を含み、
前記決定工程は、
前記位置が設計ルールに違反する場合には、前記ダミービアの接続位置を、前記検出されたビアに接続された配線のうち、前記位置以外の他の位置に決定することを特徴とする設計支援方法。 - レイアウト情報によって表現された設計対象回路から配線間を接続するビアを検出する検出手段と、
前記配線間を接続しないダミービアの接続位置を、前記検出手段によって検出されたビアに接続された配線のうち、少なくとも一つの配線上の位置に決定する決定手段と、
前記決定手段によって接続位置に決定された前記位置が設計ルールに違反するか否かを判断する手段と、
前記位置が設計ルールに違反しない場合には、前記位置に前記ダミービアを挿入し、かつ、前記ダミービアが前記設計ルールの対象外であることを示す識別情報を付与する挿入手段と、を含み、
前記決定手段は、
前記位置が設計ルールに違反する場合には、前記ダミービアの接続位置を、前記検出されたビアに接続された配線のうち、前記位置以外の他の位置に決定することを特徴とする設計支援装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006160411A JP5050413B2 (ja) | 2006-06-09 | 2006-06-09 | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置 |
US11/706,211 US7765507B2 (en) | 2006-06-09 | 2007-02-15 | Design support method, design support apparatus, computer product |
US12/817,619 US8732643B2 (en) | 2006-06-09 | 2010-06-17 | Support method, design support apparatus, computer product using combination pattern is prepared in advance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006160411A JP5050413B2 (ja) | 2006-06-09 | 2006-06-09 | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012127594A Division JP2012209564A (ja) | 2012-06-04 | 2012-06-04 | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007329361A JP2007329361A (ja) | 2007-12-20 |
JP5050413B2 true JP5050413B2 (ja) | 2012-10-17 |
Family
ID=38823391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006160411A Expired - Fee Related JP5050413B2 (ja) | 2006-06-09 | 2006-06-09 | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7765507B2 (ja) |
JP (1) | JP5050413B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4901302B2 (ja) * | 2006-05-26 | 2012-03-21 | 株式会社東芝 | 半導体集積回路 |
US7958467B2 (en) * | 2006-06-20 | 2011-06-07 | Adtran, Inc. | Deterministic system and method for generating wiring layouts for integrated circuits |
IT1392913B1 (it) * | 2008-12-30 | 2012-04-02 | St Microelectronics Srl | Metodo per implementare variazioni di funzionalita' di un layout di progetto di un dispositivo integrato, in particolare un sistema su singolo chip o system-on-chip mediante celle di riempimento programmabili tramite maschera |
JP5251639B2 (ja) | 2009-03-16 | 2013-07-31 | 富士通セミコンダクター株式会社 | 半導体装置の設計検証装置 |
US8307321B2 (en) * | 2009-03-20 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for dummy metal and dummy via insertion |
JP2010238146A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 半導体基板配線設計支援装置及びその制御方法 |
TWI573496B (zh) | 2009-08-05 | 2017-03-01 | 薄膜電子Asa公司 | 印刷電子之印刷相容設計及佈局方式 |
JP5434355B2 (ja) | 2009-08-11 | 2014-03-05 | 富士通セミコンダクター株式会社 | 設計支援プログラム、設計支援装置、および設計支援方法 |
CN102375899A (zh) * | 2010-08-16 | 2012-03-14 | 鸿富锦精密工业(深圳)有限公司 | 图形宽度检测系统及图形宽度检测方法 |
US8847393B2 (en) | 2011-02-28 | 2014-09-30 | Freescale Semiconductor, Inc. | Vias between conductive layers to improve reliability |
US8736071B2 (en) | 2011-10-31 | 2014-05-27 | Freescale Semiconductor, Inc. | Semiconductor device with vias on a bridge connecting two buses |
US8941242B2 (en) * | 2011-12-07 | 2015-01-27 | Freescale Semiconductor, Inc. | Method of protecting against via failure and structure therefor |
CN109920787B (zh) | 2017-12-12 | 2021-05-25 | 中芯国际集成电路制造(北京)有限公司 | 互连结构的设计方法、装置及制造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3158457B2 (ja) * | 1991-01-30 | 2001-04-23 | ソニー株式会社 | アルミニウム系材料配線形成方法 |
JPH06349947A (ja) | 1993-06-14 | 1994-12-22 | Fujitsu Ltd | 半導体集積回路装置のマスクパターン設計方法および設計装置 |
JPH06195420A (ja) * | 1992-12-25 | 1994-07-15 | Toshiba Corp | 電子部品のレイアウト設計支援装置 |
JPH0744602A (ja) | 1993-08-02 | 1995-02-14 | Hitachi Ltd | 半導体集積回路装置の設計方法 |
JPH10163330A (ja) * | 1996-12-03 | 1998-06-19 | Nec Corp | レイアウト考慮遅延最適化装置および方法 |
JP3621570B2 (ja) * | 1997-12-02 | 2005-02-16 | 松下電器産業株式会社 | 半導体装置の配線方法 |
JP3461443B2 (ja) * | 1998-04-07 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 |
JP2000012688A (ja) * | 1998-06-24 | 2000-01-14 | Sharp Corp | 半導体装置及びその製造方法 |
JP3790469B2 (ja) * | 2001-12-21 | 2006-06-28 | 富士通株式会社 | 半導体装置 |
US6737351B2 (en) * | 2001-12-28 | 2004-05-18 | Texas Instruments Incorporated | Versatile system for diffusion limiting void formation |
JP2004296644A (ja) * | 2003-03-26 | 2004-10-21 | Toshiba Corp | 半導体装置 |
US6831365B1 (en) * | 2003-05-30 | 2004-12-14 | Taiwan Semiconductor Manufacturing, Co. | Method and pattern for reducing interconnect failures |
JP4174412B2 (ja) | 2003-11-07 | 2008-10-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4481731B2 (ja) | 2004-06-07 | 2010-06-16 | 株式会社東芝 | 自動設計方法及び半導体集積回路 |
US7308669B2 (en) * | 2005-05-18 | 2007-12-11 | International Business Machines Corporation | Use of redundant routes to increase the yield and reliability of a VLSI layout |
US7698676B1 (en) * | 2005-11-10 | 2010-04-13 | Qi-De Qian | Method and system for improving manufacturability of integrated devices |
-
2006
- 2006-06-09 JP JP2006160411A patent/JP5050413B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-15 US US11/706,211 patent/US7765507B2/en not_active Expired - Fee Related
-
2010
- 2010-06-17 US US12/817,619 patent/US8732643B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007329361A (ja) | 2007-12-20 |
US7765507B2 (en) | 2010-07-27 |
US20070288877A1 (en) | 2007-12-13 |
US8732643B2 (en) | 2014-05-20 |
US20100257502A1 (en) | 2010-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5050413B2 (ja) | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置 | |
JP4303280B2 (ja) | 半導体集積回路のレイアウト方法、レイアウトプログラム | |
JP5136393B2 (ja) | 設計支援方法および設計支援装置 | |
JP5731837B2 (ja) | 設計支援装置およびその情報処理方法 | |
US7367005B2 (en) | Method and apparatus for designing a layout, and computer product | |
JP5589783B2 (ja) | 設計プログラム、設計装置及び設計方法 | |
JP2012209564A (ja) | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置 | |
JP5251639B2 (ja) | 半導体装置の設計検証装置 | |
JP5167740B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP5136371B2 (ja) | 設計支援方法 | |
JP5239766B2 (ja) | レイアウト設計方法 | |
JP5299198B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP5434355B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP2009026045A (ja) | 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法 | |
US20080209368A1 (en) | Layout design method, layout design apparatus, and computer product | |
JP4388847B2 (ja) | レイアウト設計装置、レイアウト設計プログラム、および記録媒体 | |
JP7306134B2 (ja) | 回路設計方法、プログラム、及び情報処理装置 | |
JP4759419B2 (ja) | 遅延解析プログラム、記録媒体、遅延解析方法、および遅延解析装置 | |
US20100318949A1 (en) | Computer product, design support apparatus, and design support method | |
JP4825905B2 (ja) | レイアウト設計装置、レイアウト設計プログラム、および記録媒体 | |
JP4391300B2 (ja) | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 | |
US7302665B2 (en) | Method and apparatus for designing a layout, and computer product | |
JP2006244313A (ja) | 設計ルール検証プログラム、該プログラムを記録した記録媒体、設計ルール検証方法、および設計ルール検証装置 | |
JP2009276928A (ja) | 図形処理装置、方法およびプログラム | |
JP2006309391A (ja) | 自動配線方法、自動配線装置及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120709 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |