CN102446938A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102446938A
CN102446938A CN 201110305422 CN201110305422A CN102446938A CN 102446938 A CN102446938 A CN 102446938A CN 201110305422 CN201110305422 CN 201110305422 CN 201110305422 A CN201110305422 A CN 201110305422A CN 102446938 A CN102446938 A CN 102446938A
Authority
CN
China
Prior art keywords
electric conductor
layer
semiconductor
type
semiconductor regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201110305422
Other languages
English (en)
Inventor
葛西大树
新井康夫
初井宇记
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Independent Administrative Institution Physical Chemistry Institute
Lapis Semiconductor Co Ltd
RIKEN Institute of Physical and Chemical Research
Original Assignee
Independent Administrative Institution Physical Chemistry Institute
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Independent Administrative Institution Physical Chemistry Institute, Oki Semiconductor Co Ltd filed Critical Independent Administrative Institution Physical Chemistry Institute
Publication of CN102446938A publication Critical patent/CN102446938A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14659—Direct radiation imagers structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种能够使反向耐压升高的半导体装置。包括：一导电型的半导体层(100)；绝缘体层(130)；设置在绝缘体层中的半导体层(210)；设置于半导体层(210)的有源元件(20)；设置于半导体层(100)的一主面(201)的另一导电型半导体区域(112)；另一导电型半导体区域(114)，设置在半导体区域(112)内，杂质浓度比半导体区域(112)高；导电体(154)，设置于在绝缘体层(130)中设置的通孔(144)内，与半导体区域(144)连接；导电体(214)，设置在绝缘体层(130)上或其中，且是设置在导电体(154)周围，外侧端部位于半导体区域(114)外侧；导电体(192)，设置成连接导电体(154)和导电体(214)；和导电体(152、120)，设置成与半导体层(100)连接。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别涉及在同一绝缘体上硅(Silicon OnInsulator，SOI)基板上混合存在二极管和晶体管的X射线传感器。
背景技术
作为SOI构造的传感器，提出了一种CMOS图像传感器(参照专利文献1)，该CMOS图像传感器在SOI(Silicon On Insulator)基板上形成有光电二极管和放大用晶体管，该放大用晶体管用于对光电二极管中用硅基板进行光电转换而蓄积的信号电荷进行放大。
专利文献1：日本特开2002-124657号公报
在X射线传感器中，为了提高X射线入射时的检测灵敏度，通过作为基板而使用低浓度高电阻基板，或者向基板背面施加数百V的偏压等方法，将基板整体耗尽(depletion)化。图17是用于说明现有的X射线传感器9的概要纵剖面图。通常，在现有的装置中，将N型基板100耗尽化时，将形成在低浓度N型基板100内的二极管的正电极即高浓度P型扩散层114与接地180连接，将作为二极管的负电极的高浓度N型扩散层102和N型基板100的背面的电极120连接到电源170的阳极172，从而向二极管施加反向电压。这时，为了缓解向作为正电极的高浓度P型扩散层114侧扩散的耗尽层内的电场的集中，以覆盖高浓度P型扩散层114的方式形成低浓度的P型阱扩散层112，从而使二极管的反向耐压升高。
但是，由P低浓度的P型阱扩散层112带来的电场缓解效果也是有限的，当向PN结(junction)施加电压的情况下，向低浓度的P型阱扩散层112侧扩散的耗尽层到达高浓度P型扩散层114时，在高浓度P型扩散层114端电场变强，从而发生击穿。另外，还在低浓度的P型阱扩散层112内电位差变大，在耐压上存在问题。
发明内容
本发明的主要目的是提供一种能够使反向耐压升高的半导体装置。
根据本发明，提供一种半导体装置，该半导体装置包括：一导电型的第1半导体层；绝缘体层，设置在所述第1半导体层的一主面上；第2半导体层，设置在所述绝缘体层中；有源元件，设置于所述第2半导体层；第1半导体区域，设置于所述第1半导体层的所述一主面，且该第1半导体区域的导电型是与所述一导电型相反的另一导电型；第2半导体区域，设置在所述第1半导体区域内，且该第2半导体区域的导电型是所述另一导电型，该第2半导体区域的杂质浓度比所述第1半导体区域高；第1导电体，设置于在所述绝缘体层中设置的通孔内，与所述第2半导体区域连接；第2导电体，设置在所述绝缘体层上或者所述绝缘体层中，并且是设置在所述第1导电体的周围，从垂直于所述一主面的方向观察时，该第2导电体的外侧端部位于所述第2半导体区域的外侧；第3导电体，设置为将所述第1导电体和所述第2导电体连接起来；和第4导电体，设置为与所述第1半导体层电连接。
优选，从垂直于所述一主面的方向观察时，所述第2导电体的所述外侧端部位于所述第1半导体区域的外侧。
另外，优选，所述第2导电体由所述第2半导体层构成。
另外，优选，所述有源元件是绝缘栅型场效应晶体管，所述第2导电体由与绝缘栅型场效应晶体管的栅电极相同层的导电体构成。
另外，优选，所述第2导电体形成在所述绝缘体层上。
另外，优选，还包括第5导电体，该第5导电体设置在所述绝缘体层上，且与所述第1导电体连接，所述第5导电体与所述第2导电体是相同层并且连续地形成。
另外，优选，使所述第1导电体与所述第2导电体以变成同电位的方式进行连接。
另外，优选，所述第4导电体在所述第1半导体层的所述一主面以及所述一主面的相反侧的主面上与所述第1半导体层电连接。
另外，优选，所述第1半导体层与所述第1半导体区域反向连接。
另外，根据本发明，提供一种半导体装置，该半导体装置包括：一导电型的第1半导体层；绝缘体层，设置在所述第1半导体层的一主面上；第1半导体区域，设置于所述第1半导体层的所述一主面，且该第1半导体区域的导电型是与所述一导电型相反的另一导电型；第2半导体区域，设置在所述第1半导体区域内，且该第2半导体区域的导电型是所述另一导电型，该第2半导体区域的杂质浓度比所述第1半导体区域高；第1导电体，设置于在所述绝缘体层中设置的通孔内，与所述第2半导体区域连接；第2导电体，设置在所述绝缘体层上或者所述绝缘体层中，并且是设置在所述第1导电体的周围，从垂直于所述一主面的方向观察时，该第2导电体的外侧端部位于所述第2半导体区域的外侧；第3导电体，其设置为将所述第1导电体和所述第2导电体连接起来；和第4导电体，其设置为与所述第1半导体层电连接。
优选，从垂直于所述一主面的方向观察时，所述第2导电体的所述外侧端部位于所述第1半导体区域的外侧。
另外，优选，上述各半导体装置是X射线传感器。
根据本发明，提供一种能够使反向耐压升高的半导体装置。
附图说明
图1是用于说明本发明的第1实施方式的X射线传感器的概要纵剖面图。
图2是图1的俯视图。
图3是用于说明本发明的第2实施方式的X射线传感器的概要俯视图。
图4是用于说明本发明的第3实施方式的X射线传感器的概要纵剖面图。
图5是用于说明本发明的第4实施方式的X射线传感器的概要纵剖面图。
图6是用于说明本发明的第4实施方式的X射线传感器的制造方法的概要纵剖面图。
图7是用于说明本发明的第4实施方式的X射线传感器的制造方法的概要纵剖面图。
图8是用于说明本发明的第4实施方式的X射线传感器的制造方法的概要纵剖面图。
图9是用于说明本发明的第4实施方式的X射线传感器的制造方法的概要纵剖面图。
图10是用于说明本发明的第4实施方式的X射线传感器的制造方法的概要纵剖面图。
图11是用于说明本发明的第4实施方式的X射线传感器的制造方法的概要纵剖面图。
图12是用于说明本发明的第5实施方式的X射线传感器的概要纵剖面图。
图13是用于说明本发明的第6实施方式的X射线传感器的概要纵剖面图。
图14是表示本发明的第4、第5、第6实施方式以及现有的X射线传感器的二极管部的施加反向电压时的耐压的图。
图15是表示现有的X射线传感器的二极管部的电位分布的图。
图16是表示本发明的第1实施方式的X射线传感器的二极管部的电位分布的图。
图17是用于说明现有的X射线传感器的概要纵剖面图。
附图标记的说明
1、2、9：X射线传感器，    10：二极管，
20：MOS晶体管，           100：N型基板，
101：主面，           102：高浓度N型扩散层，
102b：内侧端部，      103：背面，
112：P型阱扩散层，    112a：端部，
113：PN结，           114：高浓度P型扩散层，
114a：端部，          120：电极，
130：绝缘体层，       132：埋入氧化膜，
133：场氧化膜，       135：绝缘膜，
142、144、145、146、147、149：通孔，
152、154、155、156、157、159：埋入导电体，
162、164、165、166、167、168、169：导电体，
165a、166a、168a：外侧端部，
166b：内侧端部，      170：电源，
172：阳极，           174：阴极，
180：接地，           192、194：导电体，
210：半导体层，       212、214：半导体区域，
222：源极，           224：漏极，
230：栅绝缘膜，       240：栅电极，
242：导电体。
具体实施方式
以下，一边参照附图一边对本发明的优选实施方式进行说明。
(第1实施方式)
图1是用于说明本发明的第1实施方式的X射线传感器的概要纵剖面图。图2是图1的俯视图，为了便于理解，省略了导电体162、164、绝缘体层130。另外，图1是沿着图2的X1-X1线的概要纵剖面图。
参照图1、图2，本发明的第1实施方式的X射线传感器1包括：N型基板100；P型阱扩散层112，其设置在N型基板100的一主面101；高浓度P型扩散层114，其设置在P型阱扩散层112内；高浓度N型扩散层102，其设置在N型基板100的一主面101；电极120，其设置在背面103，该背面103是N型基板100的一主面101的相反侧的主面；绝缘体层130，其设置在N型基板100的一主面101上；通孔142、144，其设置于绝缘体层130；埋入导电体152，其设置成埋入到通孔142中，与高浓度N型扩散层102连接；埋入导电体154，其设置成埋入到通孔144中，与高浓度P型扩散层114连接；导电体162，其与埋入导电体152连接并设置在绝缘体层130上；导电体164，其与埋入导电体154连接并设置在绝缘体层130上；导电体166，其设置在绝缘体层130上，且是设置在埋入导电体154的周围；以及导电体192，设置为将导电体164与导电体166进行连接。
参照图2，对从垂直于N型基板100的一主面101的方向观察时的各构成部分的配置进行说明。埋入导电体154为正方形，设置在高浓度P型扩散层114的内侧。高浓度P型扩散层114为正方形，设置在P型阱扩散层112的内侧。P型阱扩散层112为正方形。导电体166设置在导电体154的周围，导电体166为正方形，其外侧端部166a位于高浓度P型扩散层114的一主面101中的端部114a的外侧，还位于P型阱扩散层112的一主面101中的端部112a的外侧。此外，导电体166的内侧端部166b也位于P型阱扩散层112的一主面101中的端部112a的外侧。高浓度N型扩散层102为正方形，设置在P型阱扩散层112的外侧的周围，使得与P型阱扩散层112隔开并包围P型阱扩散层112。埋入导电体152为正方形，位于高浓度N型扩散层102内。
若将更加具体的构造作为一个例子来进行说明如下：高浓度P型扩散层114是一边为10μm的正方形，P型阱扩散层112是一边为20μm的正方形，高浓度P型扩散层114的一主面101中的端部114a与P型阱扩散层112的一主面101中的端部112a的距离是5μm。P型阱扩散层112的一主面101中的端部112a与高浓度N型扩散层102的一主面101中的内侧端部102b的距离为50μm。导电体166的内侧端部166b与P型阱扩散层112的一主面101中的端部112a的距离为1μm，导电体166的外侧端部166a与内侧端部166b的距离为3μm。
绝缘体层130例如由四乙基原硅酸盐(TEOS)膜构成，其厚度例如为
Figure BSA00000589008200071
N型基板100的杂质浓度为1.0×1013cm-3左右，高浓度N型扩散层102的杂质浓度为1.0×1021cm-3左右，P型阱扩散层112的杂质浓度为1.0×1017cm-3左右，高浓度P型扩散层114的杂质浓度为1.0×1021cm-3左右。
埋入导电体152、154、导电体162、164、166由W构成，电极120由Al构成。
高浓度P型扩散层114经由导电体144、164、192、193连接到电源170的阴极174以及接地180。导电体166经由导电体192、193连接到电源170的阴极174以及接地180。高浓度P型扩散层114和导电体166成同电位。高浓度N型扩散层102经由埋入导电体152、导电体162、194连接到电源170的阳极172。设置在N型基板1的背面103的电极120经由导电体194连接到电源170的阳极172。
在本实施方式的X射线传感器中，为了提高X射线入射时的检测灵敏度，通过使用低浓度高电阻基板作为N型基板100，对N型基板100施加数百V的偏压等方法，将N型基板100整体耗尽化。在将N型基板100耗尽化时，将形成在低浓度N型基板100内的二极管的正电极即高浓度P型扩散层114与接地180连接，并将二极管的负电极即高浓度N型扩散层102和N型基板100背面的电极120连接到电源170的阳极172，从而向二极管施加反向电压。这时，为了缓解向作为正电极的高浓度P型扩散层114侧扩散的耗尽层内的电场的集中，以覆盖高浓度P型扩散层114的方式形成低浓度的P型阱扩散层112，从而使二极管的反向耐压升高。
在本实施方式的X射线传感器中，更以包围高浓度P型扩散层114以及低浓度P型阱扩散层112的方式形成导电体166，并将导电体166与接地180连接。这时，导电体166作为场板(field plate)而工作，通过抑制P型阱扩散层112侧电位的上升来减小P型阱扩散层112内的电位差。
图16是表示本发明的第1实施方式的X射线传感器的二极管部的电位分布的图。当通过电源170向X射线传感器的二极管部加上300V的反向电压时，由P型阱扩散层112与N型基板100形成的PN结113附近的电位约为25V。相对于此，在如图17所示的虽设置了P型阱扩散层112，但未设置导电体166的X射线传感器9中，如图15所示，由P型阱扩散层112与N型基板100形成的PN结113附近的电位约为80V。
如此，通过设置导电体166，并利用导电体192将导电体166与高浓度P型扩散层114进行连接，可通过抑制P型阱扩散层112侧电位的上升而减小P型阱扩散层112内的电位差。优选，导电体166的外侧端部166a至少比高浓度P型扩散层114的端部114a靠向外侧。由此，能够缓解高浓度P型扩散层114的端部114a处的电场，能够使二极管的反向耐压升高。更优选，导电体166的外侧端部166a位于P型阱扩散层112的端部112a的外侧。由此，能够抑制由P型阱扩散层112与N型基板100形成的PN结113附近的电位的上升，能够减小P型阱扩散层112内的电位差，能够使二极管的反向耐压升高。
接下来，对本实施方式的X射线传感器1的制造方法进行说明。
首先，准备N型基板100，通过离子注入等在N型基板100的一主面101中形成P型阱扩散层112，然后，通过离子注入等在P型阱扩散层112内形成比P型阱扩散层112浅且杂质浓度高的高浓度P型扩散层114。接下来，通过离子注入等在N型基板100的一主面101中形成比N型基板100杂质浓度高的高浓度N型扩散层102。
接下来，通过TEOS在N型基板100的一主面101上形成绝缘体层130。然后，在绝缘体层130中形成通孔142、144。然后，分别在通孔142、144中埋入W制埋入导电体152、154。然后，在绝缘体层130上有选择地形成W制导电体162、164、166。然后，用Al在N型基板100的背面103形成电极120。
(第2实施方式)
在第1实施方式中，高浓度P型扩散层114、P型阱扩散层112、导电体166、高浓度N型扩散层102、埋入导电体152等为正方形，但由于还可以设置成顶点数为多个的多边形或如图3所示的圆形等构造，以此来进一步缓解P型阱扩散层112内的电场，因此可预期耐压升高的效果。本实施方式中，除了对于这些构成要素的平面形状，其它与第1实施方式相同。
(第3实施方式)
在第1、2实施方式中，将导电体166和连接到高浓度P型扩散层114的导电体164构成为相互分离的独立的导电体，并通过导电体192连接导电体166与导电体164，但在本实施方式中，将相同配线层的导电体166与导电体164一体化而形成为具有连续构造的导电体168，这点与第1、2实施方式不同，其它的点相同。
优选，导电体168的外侧端部168a位于P型阱扩散层112的端部112a的外侧。由此，能够抑制由P型阱扩散层112与N型基板100形成的PN结附近的电位的上升，能够减小P型阱扩散层112内的电位差，能够使二极管的反向耐压升高。
此外，即使导电体168的外侧端部168a位于P型阱扩散层112的端部112a的内侧，电场缓解的效果虽会降低，但还是可以预期耐压升高的效果。在该情况下，优选，导电体168的外侧端部168a至少比高浓度P型扩散层114的端部114a靠向外侧。由此，能够缓解高浓度P型扩散层114的端部114a处的电场，能够使二极管的反向耐压升高。
(第4实施方式)
在上述第1～第3实施方式中，使用低杂质浓度高电阻的N型基板100形成了二极管，但不适于在同一基板100内形成电路动作用MOS等。为了解决这一问题，作为第4实施方式，如图5所示，使用SOI(SiliconOn Insulator)基板，该SOI基板例如包括：下侧的厚度为700μm左右且比电阻为10kΩ·cm的低杂质浓度高电阻的N型基板100、在N型基板100的一主面101上设置的例如厚度为
Figure BSA00000589008200091
左右的埋入氧化膜132、以及在埋入氧化膜132上设置的例如厚度为左右且比电阻为10Ω·cm的P型的半导体层210。
另外，在上述第1、2实施方式中，将设置在绝缘体层130上的导电体166和连接在高浓度P型扩散层114上的导电体164用导电体192连接起来使电场缓解；但在本实施方式中，将半导体层210设置成与上述第1、2实施方式的导电体166相同的形状，并将半导体层210作为半导体区域214(例如通过N型杂质注入等将杂质浓度设定为1.0×1021cm-3)，然后，通过导电体192，将经由被埋入到设置在绝缘体层130中的通孔145中的埋入导电体155而连接到半导体区域214上的设置在绝缘体层130中的连接导电体165、和连接在高浓度P型扩散层114上的导电体164连接起来使电场缓解，其中，该导电体165设置在绝缘体层130上，该导电体164与高浓度P型扩散层114连接。
如此，在本实施方式中，关于检测X射线的二极管10，将第1、2实施方式的设置在绝缘体层130上的导电体166设置成绝缘体层130中的半导体区域214，这点与第1、2实施方式不同，其它的点是相同的。图1、图3所示的俯视图的形状也是相同的。
半导体区域214的外侧端部214a与P型阱扩散层112的端部112a、高浓度P型扩散层114的端部114a的关系，也和导电体166的外侧端部166a与P型阱扩散层112的端部112a、高浓度P型扩散层114的端部114a的关系相同。也就是说，优选，半导体区域214的外侧端部214a至少比高浓度P型扩散层114的端部114a靠向外侧。由此，能够缓解高浓度P型扩散层114的端部114a处的电场，能够使二极管的反向耐压升高。进一步优选，半导体区域214的外侧端部214a位于P型阱扩散层112的端部112a的外侧。由此，能够抑制由P型阱扩散层112与N型基板100形成的PN结113附近的电位的上升，能够减小P型阱扩散层112内的电位差，能够使二极管的反向耐压升高。
与二极管10隔开的区域的半导体层210上设置有MOS晶体管20。MOS晶体管20包括：半导体区域212，其与半导体层210的二极管10相互隔离；栅绝缘膜230，其设置在半导体区域212上；栅电极240，其设置在栅绝缘膜230上；以及源极222和漏极224，其设置于栅电极240的两侧的半导体区域212。源极222通过埋入到设置在绝缘体层130中的通孔147中的埋入导电体157，连接到设置在绝缘体层130上的导电体167上，漏极224通过埋入到设置在绝缘体层130中的通孔149中的埋入导电体159，连接到设置在绝缘体层130上的导电体169上。
如图5所示，通过将埋入氧化膜132上侧的半导体层210作为电路动作用MOS晶体管20等有源元件形成用的高浓度低电阻半导体层，并将埋入氧化膜132的下侧的N型基板作为二极管10形成用的低浓度高电阻基板，从而可以在1片晶片上构成包含外围电路的X射线传感器。
为了将N型基板100耗尽化，将形成在低浓度N型基板100内的二极管的正电极即高浓度P型扩散层114连接到接地180，将二极管的负电极即高浓度N型扩散层102和N型基板100背面的电极120连接到电源170的阳极172，从而向二极管施加反向电压。这时，为了缓解向作为正电极的高浓度P型扩散层114侧扩散的耗尽层内的电场的集中，以覆盖高浓度P型扩散层114的方式形成低浓度的P型阱扩散层112，从而使二极管的反向耐压升高。进而，以包围高浓度P型扩散层114以及低浓度的P型阱扩散层112的方式形成半导体区域214，将半导体区域214与接地180连接。这时，半导体区域214作为场板而工作，通过抑制P型阱扩散层112侧电位的上升来减小P型阱扩散层112内的电位差。
这样，根据第4实施方式，通过在1片晶片上构成包含外围电路的X射线传感器，可以实现成本的降低，芯片尺寸的缩小化。另外，通过形成半导体区域214，并将该半导体区域214设定成与作为二极管的正电极的高浓度P型扩散层114同电位，从而可以在向二极管施加了反向电压时，使半导体区域214作为场板而工作，并可通过减小P型阱扩散层112内的电位差而缓解P型阱扩散层112内的电场，提高反向耐压。
接下来，对本实施方式的X射线传感器2的制造方法进行说明。
首先，如图6所示，准备一种夹着埋入氧化膜132而层叠为半导体层210在上侧而N型基板100在下侧的SOI基板。在本实施方式中，作为一例，N型基板100的厚度为700μm左右，比电阻为10kΩ·cm，而埋入氧化膜132使用厚度为
Figure BSA00000589008200111
左右的SiO2氧化膜，而半导体层210为P型，且厚度为
Figure BSA00000589008200112
左右，比电阻为10Ω·cm。
接下来，如图7所示，在半导体层210的上表面，通过CVD等方法形成氮化膜(Si3N4)(未图示)，通过局部氧化隔离(Local Oxidizationof Silicon，LOCOS)法将氮化膜作为掩模，形成场氧化膜133，并将半导体层210分离为半导体区域212和半导体区域214。
接下来，如图8所示，将有选择地形成的抗蚀剂等(未图示)作为掩模，通过离子注入等在N型基板100的一主面101中形成P型阱扩散层112，然后，通过离子注入等，在P型阱扩散层112内形成比P型阱扩散层112浅且杂质浓度高的高浓度P型扩散层114。接下来，通过离子注入等在N型基板100的一主面101形成比N型基板100杂质浓度高的高浓度N型扩散层102。
然后，在半导体区域212上形成栅绝缘膜230，在栅绝缘膜230上形成栅电极240，并将栅电极240作为掩模，离子注入N型杂质，从而在栅电极240的两侧的半导体区域212中形成源极222以及漏极224。这时，向半导体区域214也进行离子注入N型杂质，形成1.0×1021cm-3左右的杂质浓度。
接下来，如图9所示，用TEOS在整个面上形成绝缘膜135。由埋入氧化膜132、场氧化膜133以及绝缘膜135形成绝缘体层130。
接下来，如图10所示，在绝缘体层130中形成通孔142、144、145、147、149。
接下来，如图11所示，分别在通孔142、144、145、147、149中埋入W制埋入导电体152、154、155、157、159。然后，在绝缘体层130上有选择地形成W制导电体162、164、166、167、169。然后，在N型基板100的背面103上用Al形成电极120。
(第5实施方式)
在上述第4实施方式中，将半导体层210形成为例如通过N型杂质注入等方法将杂质浓度设定为1.0×1021cm-3的半导体区域214，并通过导电体192将导电体165与导电体164连接起来使电场缓解，其中该导电体165经由被埋入到设置在绝缘体层130中的通孔145中的埋入导电体155连接到半导体区域214，并且该导电体165设置在绝缘体层130上，另，该导电体164与高浓度P型扩散层114连接；但是在本实施方式中，将与MOS晶体管20的栅电极240同层的导电体242形成为与上述第4实施方式的半导体区域214相同的形状，并通过导电体192将导电体165和导电体164连接起来使电场缓解，其中，该导电体165经由被埋入到设置在绝缘体层130中的通孔146中的埋入导电体156而连接到导电体242，并且该该导电体165设置在绝缘体层130上，另，该导电体164与高浓度P型扩散层114连接，上述点与第4实施方式不同，而其它的点相同。
(第6实施方式)
在上述第4实施方式中，将半导体层210形成为例如通过N型杂质注入等方法将杂质浓度设定为1.0×1021cm-3的半导体区域214，并通过导电体192将导电体165与导电体164连接起来使电场缓解，其中该导电体165经由被埋入到设置在绝缘体层130中的通孔145中的埋入导电体155连接到半导体区域214，并且该导电体165设置在绝缘体层130上，另，该导电体164与高浓度P型扩散层114连接；但是，在本实施方式中，在绝缘体层130上，形成与上述第4实施方式的半导体区域214相同形状的导电体167，并通过导电体192将导电体167和与高浓度P型扩散层114连接的导电体164连接起来使电场缓解，此点与第4实施方式不同，而其它的点相同。
此外，在本实施方式中，将导电体167和与高浓度P型扩散层114连接的导电体164构成为相互分离的独立的导电体，并通过导电体192将导电体167与导电体164连接起来；但是还可以与第3实施方式相同地，将相同配线层的导电体167与导电体164一体化而形成为具有连续构造的导电体。
图14是表示本发明的第4、第5、第6实施方式以及现有的X射线传感器的二极管10的施加反向电压时的耐压的图。这里，现有的X射线传感器是指二极管10为如图17所示的构造的X射线传感器。根据图14可知，本发明的第4、第5、第6实施方式与现有的X射线传感器相比，施加反向电压时的耐压升高。
此外，在上述各实施方式中，还可以采用将P型变为N型，将N型变为P型的构造。
以上，对本发明的各种典型的实施方式进行了说明，但本发明并非仅限于这些实施方式。本发明的保护范围仅被权利要求书的保护范围所限定。

Claims (12)

1.一种半导体装置，其特征在于，包括：
一导电型的第1半导体层；
绝缘体层，设置在所述第1半导体层的一主面上；
第2半导体层，设置在所述绝缘体层中；
有源元件，设置于所述第2半导体层；
第1半导体区域，设置于所述第1半导体层的所述一主面，且该第1半导体区域的导电型是与所述一导电型相反的另一导电型；
第2半导体区域，设置在所述第1半导体区域内，且该第2半导体区域的导电型是所述另一导电型，该第2半导体区域的杂质浓度比所述第1半导体区域高；
第1导电体，设置于在所述绝缘体层中设置的通孔内，与所述第2半导体区域连接；
第2导电体，设置在所述绝缘体层上或者所述绝缘体层中，并且是设置在所述第1导电体的周围，从垂直于所述一主面的方向观察时，该第2导电体的外侧端部位于所述第2半导体区域的外侧；
第3导电体，设置为将所述第1导电体和所述第2导电体连接起来；和
第4导电体，设置为与所述第1半导体层电连接。
2.根据权利要求1所述的半导体装置，其特征在于，
从垂直于所述一主面的方向观察时，所述第2导电体的所述外侧端部位于所述第1半导体区域的外侧。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第2导电体由所述第2半导体层构成。
4.根据权利要求1或2所述的半导体装置，其特征在于，
所述有源元件是绝缘栅型场效应晶体管，所述第2导电体由与绝缘栅型场效应晶体管的栅电极相同层的导电体构成。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述第2导电体形成在所述绝缘体层上。
6.根据权利要求5所述的半导体装置，其特征在于，
还包括第5导电体，该第5导电体设置在所述绝缘体层上，且与所述第1导电体连接，所述第5导电体与所述第2导电体是相同层并且连续地设置。
7.根据权利要求1～6的任意一项所述的半导体装置，其特征在于，
使所述第1导电体与所述第2导电体以成为同电位的方式进行连接。
8.根据权利要求1～7的任意一项所述的半导体装置，其特征在于，
所述第4导电体在所述第1半导体层的所述一主面以及所述一主面的相反侧的主面上与所述第1半导体层电连接。
9.根据权利要求1～8的任意一项所述的半导体装置，其特征在于，
所述第1半导体层与所述第1半导体区域反向连接。
10.一种半导体装置，其特征在于，包括：
一导电型的第1半导体层；
绝缘体层，设置在所述第1半导体层的一主面上；
第1半导体区域，设置于所述第1半导体层的所述一主面，且该第1半导体区域的导电型是与所述一导电型相反的另一导电型；
第2半导体区域，设置在所述第1半导体区域内，且该第2半导体区域的导电型是所述另一导电型，该第2半导体区域的杂质浓度比所述第1半导体区域高；
第1导电体，设置于在所述绝缘体层中设置的通孔内，与所述第2半导体区域连接；
第2导电体，设置在所述绝缘体层上或者所述绝缘体层中，并且是设置在所述第1导电体的周围，从垂直于所述一主面的方向观察时，该第2导电体的外侧端部位于所述第2半导体区域的外侧；
第3导电体，设置为将所述第1导电体和所述第2导电体连接起来；和
第4导电体，设置为与所述第1半导体层电连接。
11.根据权利要求10所述的半导体装置，其特征在于，
从垂直于所述一主面的方向观察时，所述第2导电体的所述外侧端部位于所述第1半导体区域的外侧。
12.根据权利要求1～11的任意一项所述的半导体装置，其特征在于，
所述半导体装置是X射线传感器。
CN 201110305422 2010-10-06 2011-09-30 半导体装置 Pending CN102446938A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010226717A JP5818238B2 (ja) 2010-10-06 2010-10-06 半導体装置
JP2010-226717 2010-10-06

Publications (1)

Publication Number Publication Date
CN102446938A true CN102446938A (zh) 2012-05-09

Family

ID=45924470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110305422 Pending CN102446938A (zh) 2010-10-06 2011-09-30 半导体装置

Country Status (3)

Country Link
US (1) US8928101B2 (zh)
JP (1) JP5818238B2 (zh)
CN (1) CN102446938A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985722A (zh) * 2013-02-13 2014-08-13 拉碧斯半导体株式会社 半导体装置及其制造方法、以及搭载了半导体装置的系统

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6108451B2 (ja) * 2013-04-05 2017-04-05 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
JP7180842B2 (ja) * 2018-07-18 2022-11-30 株式会社東海理化電機製作所 半導体装置
JP2020167358A (ja) 2019-03-29 2020-10-08 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び固体撮像装置の製造方法
EP4135038A4 (en) * 2020-04-10 2024-02-21 Optohub Co., Ltd SEMICONDUCTOR IMAGE SENSOR
US12015036B2 (en) * 2020-04-28 2024-06-18 Lawrence Livermore National Security, Llc High temporal resolution solid-state X-ray detection system
JP7488782B2 (ja) 2021-03-03 2024-05-22 日立Ｇｅニュークリア・エナジー株式会社 フォトダイオード
JP7487131B2 (ja) * 2021-03-18 2024-05-20 株式会社東芝 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3872827B2 (ja) * 1995-04-11 2007-01-24 株式会社東芝 高耐圧半導体素子
JPH0974187A (ja) * 1995-09-04 1997-03-18 Fuji Electric Co Ltd 高耐圧横型半導体装置
JPH1056187A (ja) * 1996-08-09 1998-02-24 Toshiba Corp 半導体装置
AU5354698A (en) * 1996-11-01 1998-05-29 Lawrence Berkeley Laboratory Low-resistivity photon-transparent window attached to photo-sensitive silicon detector
JP2000124492A (ja) * 1998-10-20 2000-04-28 Dkk Corp 半導体検出器
JP3325536B2 (ja) * 1999-03-26 2002-09-17 セイコーインスツルメンツ株式会社 半導体集積回路装置
DE19948382A1 (de) * 1999-10-07 2001-05-03 Gemetec Ges Fuer Mestechnik Un Detektor für grosse Waferflächen
JP4522531B2 (ja) * 2000-04-04 2010-08-11 浜松ホトニクス株式会社 半導体エネルギー検出素子
JP2001313412A (ja) * 2000-04-28 2001-11-09 Hamamatsu Photonics Kk 半導体エネルギー検出素子
JP2002124657A (ja) 2000-10-17 2002-04-26 Victor Co Of Japan Ltd Ｃｍｏｓイメージセンサ
JP2002217444A (ja) * 2001-01-22 2002-08-02 Canon Inc 放射線検出装置
US6541836B2 (en) * 2001-02-21 2003-04-01 Photon Imaging, Inc. Semiconductor radiation detector with internal gain
JP2002351559A (ja) * 2001-05-30 2002-12-06 Hitachi Ltd 基準電圧発生回路、該基準電圧発生回路を具備したｉｐコア
JP2003168794A (ja) * 2001-11-30 2003-06-13 Canon Inc 放射線検出素子、放射線撮像装置、放射線検出方法、及び放射線撮像方法
JP2003240861A (ja) * 2002-02-20 2003-08-27 Canon Inc 放射線検出素子、放射線撮像装置及び放射線検出方法
JP3900992B2 (ja) * 2002-04-02 2007-04-04 株式会社日立製作所 放射線検出器及び放射線検査装置
DE10260229B3 (de) * 2002-12-20 2005-08-18 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Halbleiter-Detektor mit optimiertem Strahlungseintrittsfenster
US20070072332A1 (en) * 2005-09-26 2007-03-29 Josef Kemmer Semiconductor radiation detectors and method for fabrication thereof
JP2007250862A (ja) * 2006-03-16 2007-09-27 Seiko Epson Corp 半導体装置、集積回路、及び電子機器
CN101281148B (zh) * 2007-07-27 2011-01-05 江苏天瑞仪器股份有限公司 一种高分辨率的半导体核辐射探测器
JP2009158528A (ja) * 2007-12-25 2009-07-16 Sharp Corp 半導体装置
JP5606723B2 (ja) * 2008-12-25 2014-10-15 日本電子株式会社 シリコンドリフト型ｘ線検出器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985722A (zh) * 2013-02-13 2014-08-13 拉碧斯半导体株式会社 半导体装置及其制造方法、以及搭载了半导体装置的系统
CN103985722B (zh) * 2013-02-13 2018-09-14 拉碧斯半导体株式会社 半导体装置及其制造方法、以及搭载了半导体装置的系统

Also Published As

Publication number Publication date
JP2012080045A (ja) 2012-04-19
US8928101B2 (en) 2015-01-06
JP5818238B2 (ja) 2015-11-18
US20120086079A1 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
CN102446938A (zh) 半导体装置
TWI573255B (zh) Light detection device
US9659979B2 (en) Sensors including complementary lateral bipolar junction transistors
US20160126271A1 (en) Solid-state image sensing device
KR102116147B1 (ko) 매립형 마그네틱 센서
CN102792444A (zh) 半导体装置及半导体装置的制造方法
JP6476317B2 (ja) アバランシェフォトダイオード
US9711550B2 (en) Pinned photodiode with a low dark current
CN101515593B (zh) 半导体器件及其制造方法
EP2884537B1 (en) Semiconductor device and semiconductor device manufacturing method
CN103985722B (zh) 半导体装置及其制造方法、以及搭载了半导体装置的系统
US20220336504A1 (en) Semiconductor device and method for manufacturing the same, and electronic apparatus
US20230178677A1 (en) Single-photon avalanche photodiode
CN111628034B (zh) 光电探测装置的制造方法
US20140077261A1 (en) Power semiconductor device and method of manufacturing power semiconductor device
JP2011243656A (ja) 固体撮像装置およびその製造方法
CN101640213A (zh) 图像传感器及其制造方法
CN111628033B (zh) 光电探测装置的制造方法
US6590195B2 (en) Solid-state image sensor with reduced smear and noise
CN206524309U (zh) 半导体测试结构
KR102282640B1 (ko) 매립형 마그네틱 센서를 갖는 반도체 소자의 제조방법
JP3857387B2 (ja) 半導体放射線検出装置の製造方法
JP7199013B2 (ja) 光検出器
WO2023281834A1 (ja) 受光装置およびｘ線撮像装置ならびに電子機器
CN110416302B (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120509