JP2011243656A - 固体撮像装置およびその製造方法 - Google Patents

Abstract

【課題】高速動作に有利な固体撮像装置およびその製造方法を提供する。
【解決手段】固体撮像装置は、多層配線層７３と、前記多層配線層上に設けられ、貫通トレンチを有する半導体層６４と、前記貫通トレンチ内部に埋め込まれた第１導電層６９と、前記第１導電層の周囲に形成された第１絶縁膜３２と、前記第１絶縁膜の周囲に形成された第１導電型の第１不純物拡散層３６とを備える。
【選択図】図３

Description

本発明の実施形態は、固体撮像装置およびその製造方法に関する。

シリコン（Ｓｉ）層を挟んで上下に配線層を有する装置の例として、例えば、裏面照射型の固体撮像装置がある。この固体撮像装置では、画素数の増加とハイビジョン動画への対応、高フレームレートの連写機能の実現などに伴い、データレートの高速化要求が非常に高く、上下の配線層を電気的に接続する部位には、低抵抗と低容量の両方が求められている。

また、電力供給を目的とする端子からの配線抵抗の増加は、素子に実際に掛かる電圧の降下を招き、無駄な電力消費をするだけでなく、回路の動作余裕を低くする結果となる為、低抵抗にする事が必須である。

例えば、シリコン層を挟んで上下に配線層を有する装置において、シリコン層を貫通するトレンチ構造で上下を電気的に接続する構成を有するものがある。この場合、トレンチを形成した後に、ポリシリコン等の導体をトレンチ内部に埋め込み、上下双方でそれぞれの配線層と導体との接続を形成する。このような導体埋め込み型のトレンチ構造は、側壁部に周囲のシリコン層との静電容量を持っている。

しかしながら、上下層間の接続抵抗を低減するために、トレンチの数を増やそうとすると、側壁の静電容量が増加するため、信号波形を鈍らせる結果となる。一方、トレンチの口径を大きくすると、非常に厚い膜厚の導体層の形成が必要となり、工程の負荷が増大して、生産効率が大幅に低下するという傾向がある。

このように、上記のような固体撮像装置およびその製造方法では、高速動作に対して不利であるという背景がある。

特開２００３−３１７８５号公報 特開２００７−１３０８９号公報

高速動作に有利な固体撮像装置およびその製造方法を提供する。

実施形態によれば、固体撮像装置は、多層配線層と、前記多層配線層上に設けられ、貫通トレンチを有する半導体層と、前記貫通トレンチ内部に埋め込まれた第１導電層と、前記第１導電層の周囲に形成された第１絶縁膜と、前記第１絶縁膜の周囲に形成された第１導電型の第１不純物拡散層とを備える。

実施形態によれば、固体撮像装置の製造方法は、少なくとも、基材，絶縁層，第１導電型の第１不純物拡散層，および半導体層が順次設けられる基板において、前記絶縁層をストッパ層として前記半導体層をエッチングして第１トレンチを形成する工程と、前記第１トレンチ内に沿って第１絶縁膜を形成する工程と、前記半導体層内の前記第１絶縁膜の周囲に第１導電型の第２不純物拡散層を形成する工程と、前記第１トレンチの内部に導電体を埋め込んで、第１導電層を形成する工程と、前記第１不純物拡散層が形成される前記半導体層と反対側の表面に、第１導電型の第３不純物拡散層を形成する工程と、表面側の前記半導体層上に、前記第１導電層に電気的に接続するように多層配線層を形成する工程と、前記絶縁層をストッパ層として、前記基材を除去する工程と、裏面側の前記半導体層を除去し、露出した前記導電層上に電極パッドを形成する工程とを備える。

第１の実施形態に係る固体撮像装置の全体構成例を示すブロック図。 図１中の受光領域の構成例を示す等価回路図。 図１中のＩＩＩ−ＩＩＩ線に沿った構成例を示す断面図。 第１の実施形態に係る固体撮像装置の電極パッド領域の平面形状を示す平面図。 第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。 第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。 第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。 第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。 第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。 第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。 第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。 第２の実施形態に係る固体撮像装置の電極パッド領域の平面形状を示す平面図。 変形例１に係る固体撮像装置の電極パッド領域の平面形状を示す平面図。 変形例２に係る固体撮像装置の電極パッド領域の平面形状を示す平面図。 第３の実施形態に係る固体撮像装置を示す断面図。 第３の実施形態に係る固体撮像装置の一製造工程を示す断面図。 第３の実施形態に係る固体撮像装置の一製造工程を示す断面図。

以下、実施形態について図面を参照して説明する。以下の実施形態では、受光面が、信号走査回路部が形成される半導体基板表面上と反対側の半導体基板上の裏面側に設けられる裏面照射型（ＢＳＩ：Back side illumination）の固体撮像装置を一例に挙げる。しかしながら、裏面照射型の固体撮像装置に限定されることなく、シリコン等の半導体層を挟んで上下に配線層を有する構成において、半導体層を貫通するトレンチ構造で上下の配線層を電気的に接続する構成を有する、固体撮像装置、半導体記憶装置、その他半導体装置等においても同様に適用でき、同様の作用効果を得ることが可能である。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。

［第１の実施形態］
まず、図１乃至図１１を用いて、第１の実施形態に係る固体撮像装置およびその製造方法を説明する。
＜１．構成例＞
１−１．全体構成例
まず、図１を用い、本例に係る固体撮像装置の全体構成例について説明する。図示するように、本例に係る固体撮像装置１においては、光を受光して電気信号に変換する受光領域６が設けられている。上方から見て、受光領域６の外縁の形状は矩形であり、受光領域６には、多数の単位画素（PIXEL）がマトリクス状に配列される。また、受光領域６の周囲には、受光領域６を駆動すると共に受光領域６から出力された電気信号を処理する周辺回路領域７が設けられる。周辺回路領域７の外縁の形状も矩形である。固体撮像装置１には、一又は複数の電極パッド領域８、及び、一又は複数のマーク材領域９が設けられる。電極パッド領域８については後述する。マーク材領域９の構成は、電極パッド８と同様である。

１−２．受光領域の回路構成例
次に、図２を用いて、図１中の受光領域６の回路構成例について説明する。

図示するように、受光領域６は、垂直シフトレジスタ１３からの読み出し信号線と垂直信号線ＶＳＬとの交差位置にマトリクス状に配置された複数の単位画素を備えるものである。

単位画素（PIXEL）は、フォトダイオードＰＤ、増幅トランジスタＴｂ、読み出しトランジスタＴｄ、リセットトランジスタＴｃ、アドレストランジスタＴａを備えている。

上記画素１の構成において、フォトダイオードＰＤは光電変換部を構成する。増幅トランジスタＴｂ、読み出しトランジスタＴｄ、リセットトランジスタＴｃ、およびアドレストランジスタＴａは、信号走査回路部を構成する。

フォトダイオードＰＤのカソードには、基準電位Ｖssが与えられる。
増幅トランジスタＴｂは、浮遊拡散層（フローティングディフュージョン：検出部）ＦＤからの信号を増幅して出力するように構成されている。増幅トランジスタＴｂのゲートは浮遊拡散層ＦＤに接続され、ソースは垂直信号線ＶＳＬに接続され、ドレインはアドレストランジスタＴａのソースに接続されている。垂直信号線ＶＳＬにより送信される単位画素の出力信号は、ＣＤＳ雑音除去回路２８により雑音が除去された後、出力端子２９から出力される。

読み出しトランジスタＴｄは、フォトダイオードＰＤでの信号電荷の蓄積を制御するように構成されている。読み出しトランジスタＴｄのゲートは読み出し信号線ＴＲＦに接続され、ソースはフォトダイオードＰＤのアノードに接続され、ドレインは浮遊拡散層ＦＤに接続されている。

リセットトランジスタＴｃは、増幅トランジスタＴｂのゲート電位をリセットするように構成されている。リセットトランジスタＴｃのゲートはリセット信号線ＲＳＴに接続され、ソースは浮遊拡散層ＦＤに接続され、ドレインはドレイン電源に接続される電源端子２５に接続されている。

アドレストランジスタＴａのゲートは、アドレス信号線ＡＤＲに接続されている。

負荷トランジスタＴＬのゲートは選択信号線ＳＦに接続され、ドレインは増幅トランジスタＴｂのソースに接続され、ソースは制御信号線ＤＣに接続されている。

１−３．断面構成例
次に、図３を用い、第１の実施形態に係る固体撮像装置の断面構成例について説明する。ここでは、図１中のＩＩＩ−ＩＩＩ線に沿った断面構成を一例に挙げる。

図示するように、受光領域６，周辺回路領域７，および電極パッド領域８が設けられる。

受光領域６には、複数の上記単位画素が配置される。単位画素は、光電変換部５１と信号走査回路部５２とにより構成される。

光電変換部５１は、半導体層（epi-Si）６４、各単位画素の境界部分を囲むように設けられ素子分離領域を区画するｐ型不純物層５６、裏面側の半導体層６４上に順次設けられる反射防止膜５５、色フィルタＣＦ、およびマイクロレンズＭＬを備える。

信号走査回路部５２は、表面側（信号走査回路面側）の半導体層（epi-Si）６４上に設けられるフォトダイオード（図示せず）、層間絶縁膜６０中に形成される上記増幅トランジスタ２３等および、多層配線層５０を備える。

周辺回路領域７には、本例では、Ｍ１Ｐａｄ、Ｍ３Ｐａｄ、素子分離絶縁膜ＳＴＩが配置される。その他周辺領域１４は、例えば、図２において示した上記垂直シフトレジスタ等が配置される。Ｍ１Ｐａｄ、Ｍ３Ｐａｄは、層間絶縁膜６０中に設けられる。素子分離絶縁膜ＳＴＩは、半導体層６４中に埋め込み形成され、図示せぬ構成回路と受光領域６とを区画する。

電極パッド領域８について
電極パッド領域８には、電極領域８−１に配置される複数のトレンチ配線８１、および分離領域８−２に配置され電極領域８−１の周囲を取り囲んで配置されるトレンチ分離帯８２、が設けられる。

トレンチ配線８１は、半導体層（epi-Si）６４を貫通して配置され、一端が表面側のコンタクトプラグ７２を介して配線層７３に電気的に接続され、他端が裏面側の電極パッド５７に電気的に接続される。

トレンチ配線８１は、絶縁膜３２，Ｐ＋型不純物拡散層３６，導体層（Ｎ＋層）６９，Ｐ＋型不純物拡散５３，７０を備える。
絶縁膜３２は、半導体層６４を貫通するトレンチ内の側壁に沿って設けられる。絶縁膜３２は、例えば、膜厚が数ｎｍ程度のシリコン窒化（ＳｉＮ）膜等により形成される。
Ｐ＋型不純物拡散層（第１不純物拡散層）３６は、半導体層６４内に絶縁膜３２に沿ってピラー状に設けられる。Ｐ＋型不純物拡散層３６は、Ｐ型の不純物として、例えば、ホウ素（Ｂ）の不純物濃度として１×１０^２０ｃｍ^−３程度、半導体層６４との実効的な不純物濃度として１×１０^１２ｃｍ^−３程度、導入される。

導体層（Ｎ＋層）６９は、トレンチ内部に埋め込み形成される。導体層（Ｎ＋層）６９は、Ｎ型の不純物として、例えば、リン（Ｐ）等が導入されたリンドープドポリシリコン（P-doped Poly）等により形成される。
Ｐ＋型不純物拡散（第２不純物拡散層）５３は、半導体層６４の裏面側に、Ｐ＋型不純物拡散層３６と接続して設けられる。Ｐ＋型不純物拡散層５３は、Ｐ型の不純物として、例えば、ホウ素（Ｂ）等を、上記拡散層３６と同程度導入されて形成される。このＰ＋型不純物拡散５３により、隣接するトレンチ配線８１間およびトレンチ分離帯８２間の裏面側のＰ＋型不純物拡散層３６が相互に電気的に接続される。ここで、半導体層６４の裏面側とは電極パッド５７が形成される側のことを指し、半導体層６４の表面側とは裏面側と反対の多層配線層７３が形成される側を指す。

Ｐ＋型不純物拡散層（第３不純物拡散層）７０は、表面側の半導体層６４の表面領域にＰ＋型不純物拡散層３６と接続して設けられる。Ｐ＋型不純物拡散層７０は、Ｐ型の不純物として、例えば、ホウ素（Ｂ）等を、上記拡散層３６，５３と同程度導入されて形成される。このＰ＋型不純物拡散層７０により、隣接するトレンチ配線８１間の表面側のＰ＋型不純物拡散層３６が電気的に接続され、コンタクトプラグ７２、多層配線層７３を介してＰ＋型不純物拡散層３６と導電層６９とが電気的に接続される。
上記のように、Ｐ＋型不純物拡散５３により、隣接するトレンチ配線８１間の裏面側のＰ＋型不純物拡散層３６が相互に電気的に接続され、電極パッド５７を介してＰ＋型不純物拡散層３６と導電層（Ｎ＋）６９とが電気的に接続される。Ｐ＋型不純物拡散層７０により、隣接するトレンチ配線８１間の表面側のＰ＋型不純物拡散層３６が電気的に接続され、コンタクトプラグ７２、配線層７３を介してＰ＋型不純物拡散層３６と導電層（Ｎ＋）６９とが電気的に接続される。このように、トレンチ側壁に沿って形成されたＰ＋型不純物拡散層３６とトレンチ内部の導体層６９とが電気的に接続される結果、トレンチ側壁は絶縁膜３２により絶縁であるが、その内外が電気的に接続され同電位となるため、トレンチ側壁の静電容量を実効的にゼロとすることができる。また、Ｐ＋型不純物拡散５３を形成することによる電極パッド５７との接触面積、Ｐ＋型不純物拡散層７０を形成することによるコンタクトプラグ７２、配線層７３との接触面積が増加しトレンチ配線８１の抵抗値を低くすることが出来る。Ｐ＋不純物拡散層３６と導電層６９との抵抗値の差分は本例のような、例えば１ＧＨｚ以下程度の駆動周波数では問題とはならない。

トレンチ分離帯８２は、上記電極パッド領域８−１の周囲を取り囲んで配置され、Ｐ＋型不純物拡散層７０、電極パッド５７、配線層７３を除き、トレンチマーク４４が設けられる他は、トレンチ配線８１と同様の内部に導体層６９が埋め込まれ、導体層６９の周囲に絶縁膜３２、絶縁膜の周囲にＰ＋型不純物拡散層３６が形成されている構造となる。

ここで、トレンチマーク４４とは、トレンチ分離帯８２の裏面側に絶縁膜３２が形成されている領域のことを指す。半導体層６４の裏面側には、例えば、シリコン酸化膜からなる絶縁層６２が形成されており、トレンチマーク４４が形成されている領域の絶縁層６２の膜厚は他の領域よりも薄くなっている。そのため、裏面側から絶縁層６２を通して絶縁膜３２の位置を確認することができる。このトレンチマーク４４は、固体撮像装置の製造プロセスにおけるリソグラフィ工程および検査工程等の位置合わせに使用するアライメントマークとして機能させることができる。

１−４．電極パッド領域の平面構成例
次に、図４を用い、第１の実施形態に係る電極パッド領域８の平面構成例について説明する。

図示するように、電極領域８−１には、円状の平面形状を有する複数のトレンチ配線８１がマトリックス状に配置される。トレンチ配線８１の直径Ｒは、本例の場合、例えば、１．０μｍ程度が望ましい。この複数のトレンチ配線８１上に裏面側では電極パッド５７が配置されるが、ここではその図示を省略している。

このように、多数の円状のトレンチ配線８１を束ねることにより電極領域８−１を形成することにより、上下に接続する配線層７３，電極パッド５７を含めたトレンチ構造８１の全体の電気的な抵抗値を十分低い値にすることができる。その結果、高速化に対して有利であり、例えば、超高速なデジタルインターフェース等を有する装置全般の適用に対してメリットがある。さらに、複数のトレンチ配線８１が円状の平面形状を有することにより、後述する製造工程において、導電層（Ｎ＋）６９をトレンチ内に埋め込む際の埋め込み不良を低減できる点で有利である。

分離領域８−２には、トレンチ配線８１の周囲を囲むように、上記トレンチ配線８１と同様の断面構成を有するトレンチ分離帯８２が配置される。このため、電極領域８−１とその周囲に形成される周辺領域７等に配置される素子との電気的分離を確実にすることができる点で有利である。

さらに、後述する図１３に示すように、上記トレンチ分離帯８２の外側に、トレンチ配線８１の周囲を囲むように同様のトレンチ分離帯を、更に複数配置することも可能である。このように、トレンチ分離帯を２重以上にすることで、トレンチ分離帯の静電容量が複数、直列に接続された状態となり、トレンチ分離帯の側壁の合成静電容量を更に低減することができる。

＜２．製造方法＞
次に、図５乃至図１１を用い、第１の実施形態に係る固体撮像装置の製造方法について説明する。ここでは、図３に示した断面構成を例に挙げる。

まず、図５に示すように、本例では、少なくとも順次、シリコン基材６１，ＢＯＸ酸化膜６２，Ｐ＋型不純物拡散層５３，および半導体層６４が設けられるＳＯＩ（silicon on insulator）基板６０を用いる。しかしながら、これに限られず、半導体層６４中のＢＯＸ酸化膜６２上に、例えば、イオン導入法により、ボロン（Ｂ）等のＰ型の不純物を導入し、Ｐ＋不純物拡散層６３を形成しても良い。

基材６１は、単結晶のシリコンからなり、導電型がＰ型である。ＢＯＸ酸化膜６２は、シリコン酸化物からなり、膜厚は例えば１４０ｎｍ程度である。半導体層６４は、単結晶のシリコンからなり、膜厚は例えば３．７μｍ程度である。半導体層６４は、完成後の固体撮像装置１において、フォトダイオードやトレンチ配線８１等が形成される部分である。

尚、以後の製造工程の説明では、基材６１側をハンドリング面とし、半導体層６４側を処理面とするため、基材６１側（裏面側）を下方とし、半導体層６４側を上方（表面側）として説明する。

続いて、ＳＯＩ基板６０に対して熱酸化処理を施し、半導体層６４上に厚さが例えば５ｎｍ程度のシリコン酸化膜６５を形成する。続いて、シリコン酸化膜６５上に、例えば、ＣＶＤ（chemical vapor deposition：化学気相成長）法により、厚さが例えば１００ｎｍ程度のシリコン窒化膜６６を形成する。

続いて、シリコン窒化膜６６上に、フォトレジスト６７を塗布し、露光及び現像することにより、電極領域８−１および分離領域８−２に、開口部３０−１，３０−２をそれぞれ形成する。この際、開口部３０−１においては直径が例えば０．８μｍ程度の円状の平面形状，開口部３０−２においては電極領域８−１を取り囲むような平面形状となるように、上記フォトレジスト６７に露光および現像を行う。

続いて、図６に示すように、フォトレジスト６７をマスクとし、ＢＯＸ酸化膜６２をストッパとしてドライエッチングを行い、シリコン窒化膜６６、シリコン酸化膜６５、半導体層６４、およびＰ＋型不純物拡散層６３を選択的に除去する。これにより、半導体層６４を貫通する貫通トレンチ３１−１、３１−２（以下、総称して「貫通トレンチ３１等」ともいう）を形成する。貫通トレンチ３１等は半導体層６４を貫通し、ＢＯＸ酸化膜６２に到達しているが、ＢＯＸ酸化膜６２は貫通していない形状となる。この形状により、貫通トレンチ３１が形成された領域のＢＯＸ酸化膜６２の膜厚は他の領域よりも薄くなり、トレンチマーク４４となる形状を形成する。その後、酸素プラズマによるドライ処理及び硫酸化水溶液によるウェット処理を行い、フォトレジスト６７を除去する。

次に、図７に示すように、上記形成した構成に対して、ＣＤＥ（Chemical Dry Etching）を行う。これにより、貫通トレンチ３１等の側面が片側例えば１０ｎｍ程度エッチバックされる。この際、シリコン窒化膜６６はエッチングされず、シリコン酸化膜６５もシリコン窒化膜６６によって保護されているためエッチングされず、貫通トレンチ３１等の側面に露出している半導体層６４だけが後退する。この結果、貫通トレンチ３１等の上端部において、シリコン酸化膜６５及びシリコン窒化膜６６が相対的に貫通トレンチ３１等の中央部に向けて張り出し、庇（ひさし）のような形状４５を形成する。

次に、図８に示すように、貫通トレンチ３１等の側壁上に沿って、例えば、ＣＶＤ法等を用いて、厚さが例えば５ｎｍ程度のシリコン窒化（ＳｉＮ）膜３２を形成する。
続いて、半導体層６４中においてシリコン窒化膜３２に沿って、例えば、イオン注入法により、ホウ素（Ｂ）等のＰ型の不純物を導入し、Ｐ＋型不純物拡散層３６を形成する。この際、ＳＯＩ基板を回転させながら、不純物を注入する。不純物の注入方向は下方に対して例えば、５度程度傾斜した方向とする。すなわち、チルト角を５度とする。また、加速電圧は例えば１５ｋｅＶ程度とし、注入量は例えば５×１０^１５ｃｍ^−２程度とする。これにより、貫通トレンチ３１の内壁に沿った半導体層６４中に、ピラー状のＰ＋型不純物拡散層３６を形成する。この際、半導体層６４の上層部分はシリコン窒化膜６６によって保護されているため、貫通トレンチ３１等の肩口に高濃度のホウ素がイオン注入されることはない。その理由は、シリコン窒化膜６６の膜厚は１００ｎｍ程度であるのに対して、ホウ素を１５ｋｅＶの加速電圧で注入したときのシリコン窒化膜中の飛程距離のピークは３８．２ｎｍであり、１７．７ｎｍの拡がり幅（ΔＲｐ）の２倍の拡がりを考慮しても、最大飛程距離は７３．６ｎｍであり、シリコン窒化膜６６を貫通しないからである。このため、ホウ素が貫通トレンチ３１等の肩口に集中的に注入されることがなく、従って、ホウ素がその後の酸化処理において放出されることがなく、酸化炉を汚染することがない点で有利である。続いて、シリコン窒化膜６６およびシリコン酸化膜６５を除去する。

続いて、図９に示すように、例えば、ＬＰ−ＣＶＤ（low pressure chemical vapor deposition：低圧化学気相成長）法等により、上記形成した構成上にリンドープドポリシリコン（P-doped Poly）層６９を堆積させる。この際、リンドープドポリシリコン層６９の堆積量は、貫通トレンチ３１−１，３１−２の内部を確実に埋め込めるような量とする。例えば、貫通トレンチ３１−１，３１−２の開口幅を１．０μｍ程度とした場合、リンドープドポリシリコン層６９の堆積量は０．４μｍ程度であることが望ましい。

続いて、図１０に示すように、ＣＭＰ（chemical mechanical polishing：化学的機械研磨）を行い、貫通トレンチ３１等の外部のリンドープドポリシリコン層６９を除去する。これにより、貫通トレンチ３１−１，３１−２の内部にリンドープドシリコンを埋設し、導電層（Ｎ＋）６９を形成する。尚、この際、シリコン窒化膜６６をストッパ層として用い、その後、熱燐酸処理を施し、シリコン窒化膜６６を除去しても良い。

続いて、図１１に示すように、電極領域８−１における半導体層６４の表面領域に、例えば、イオン注入法により、ホウ素（Ｂ）等のＰ型の不純物を選択的に導入し、Ｐ＋型不純物拡散層７０を形成する。

続いて、図示は省略するが、半導体層６４上にシリコン窒化膜７１、コンタクトプラグ７２、多層配線層７３、層間絶縁膜７５等を形成する。その後、ＢＯＸ絶縁膜６２をストッパ層として、シリコン基材６１を薄膜化して除去する。

続いて、表面側に支持基板を接着し、形成した上記構成全体を反転させて、受光領域６および周辺領域７に、光電変換部や信号走査駆動回路部および必要な周辺回路などを形成する。

続いて、電極領域８−２のみにおいて、ＢＯＸ絶縁膜６２を除去して、露出させた導電層６９上に配線としての電極パッド５７を形成し、複数の電極トレンチを形成する。この際、貫通トレンチ３１−１，３２−２のトレンチマーク４４を、リソグラフィ工程等の位置合わせに使用することができる。また、トレンチマーク４４は光電変換部５１に形成されるフォトダイオード上の色フィルタＣＦ、およびマイクロレンズＭＬのアライメントに用いることもできる。

以上のような製造方法により、図３に示した固体撮像装置を製造することができる。

＜３．作用効果＞
上記のように、第１の実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも下記（１）乃至（３）の効果が得られる。

（１）高速動作に対して有利である。
上記のように、第１の実施形態に係る固体撮像装置は、半導体層（epi-Si）６４を貫通して配置され、一端が表面側のコンタクトプラグ７２を介して配線層７３に電気的に接続され、他端が裏面側の電極パッド５７に電気的に接続される複数のトレンチ配線８１を具備する。

トレンチ配線８１は、半導体層６４を貫通するトレンチの側壁に沿って設けられる絶縁膜３２，半導体層６４内に絶縁膜３２に沿ってピラー状に設けられるＰ＋型不純物拡散層３６，貫通トレンチ内部に埋め込み形成される導体層（Ｎ＋層）６９，裏面側の半導体層６４の表面領域にＰ＋型不純物拡散層３６と接続して設けられ隣接するトレンチ配線８１間およびトレンチ分離帯８２間の裏面側のＰ＋型不純物拡散層３６を相互に電気的に接続するＰ＋型不純物拡散５３，および表面側の半導体層６４の表面領域にＰ＋型不純物拡散層３６と接続して設けられ隣接するトレンチ配線８１間の表面側のＰ＋型不純物拡散層３６が電気的に接続され、コンタクトプラグ７２、配線層７３を介してＰ＋型不純物拡散層３６と導電層６９とを電気的に接続させるＰ＋型不純物拡散層７０を備える。
上記構成によれば、Ｐ＋型不純物拡散５３により、隣接するトレンチ配線８１間の裏面側のＰ＋型不純物拡散層３６が相互に電気的に接続され、電極パッド５７を介してＰ＋型不純物拡散層３６と導電層（Ｎ＋）６９とが電気的に接続される。Ｐ＋型不純物拡散層７０により、隣接するトレンチ配線８１間の表面側のＰ＋型不純物拡散層３６が電気的に接続され、コンタクトプラグ７２、配線層７３を介してＰ＋型不純物拡散層３６と導電層（Ｎ＋）６９とが電気的に接続される。

このように、トレンチ側壁に沿って形成されたＰ＋型不純物拡散層３６とトレンチ内部の導体層６９とが電気的に接続される結果、トレンチ側壁は絶縁膜３２により絶縁であるが、その内外が電気的に接続され同電位となるため、トレンチ側壁の静電容量を実効的にゼロとすることができ、静電容量を低減することができる。また、多数のトレンチ配線８１を束ねることにより電極配線を構成することによって、上下を電気的に接続する構造全体の電気的な抵抗値を十分低い値にすることができる。このように、本例に係る構成によれば、高速動作に対して有利である。例えば、１ＧＨｚ程度の駆動周波数の超高速なデジタルインターフェース等を有する裏面照射型の固体撮像装置，半導体記憶装置，半導体装置等の適用に対して有効である。

ここで、貫通トレンチ側壁のピラー状のＰ＋不純物拡散層３６を、本例のようにイオン注入法などで形成する際には、拡散層３６の厚さが薄くなりコンタクトの形成が容易ではない。しかしながら、本例では、上記のように、半導体層６４の表面側および裏面側のそれぞれに、Ｐ＋型不純物拡散５３，７０を備える。このように、表面側および裏面側のそれぞれの表面部に十分な濃度のＰ＋型不純物拡散５３，７０があれば、Ｐ＋不純物拡散層３６とのコンタクトが確実かつ容易である。また、製造工程を増大させることなく、隣接するトレンチ配線８１およびトレンチ分離帯８２のＰ＋不純物拡散層３６を電気的に接続することができ、電気的な抵抗値が低下することができる。

（２）電気的分離を確実にすることができる。
本例に係る固体撮像装置は、分離領域８−２に、トレンチ配線８１の周囲を囲むように、上記トレンチ配線８１と同様の断面構成を有するトレンチ分離帯８２を更に具備する。このため、電極領域８−１とその周囲に形成される周辺領域７等に配置される素子との電気的分離を確実にすることができる点で有利である。

後述する変形例１に示すように、トレンチ配線８１の周囲を囲むように同様のトレンチ分離帯を、更に複数配置することも可能である。このように、トレンチ分離帯を２重以上にすることで、トレンチ分離帯の静電容量が複数、直列に接続された状態となり、トレンチ分離帯の側壁の合成静電容量を低減することができる点で、更に有利である。

（３）貫通トレンチ３１−１，３１−２の形状を安定でき、面内のバラツキを低減することができる。
貫通トレンチ３１−１，３１−２の内壁に沿って設けられる絶縁層３２は、本例では、シリコン窒化（ＳｉＮ）膜により形成される。シリコン窒化（ＳｉＮ）膜は、例えば、シリコン酸化（ＳｉＯ_２）膜等の絶縁膜に比べ強度が高い。そのため、強度を向上させ、例えば、ＢＯＸ絶縁膜６２薄膜除去後であっても、貫通トレンチ（ＤＴ）３１−１，３１−２の形状を安定でき、面内のバラツキを低減することができる。

［第２の実施形態（トレンチ電極の平面形状が長方形型の一例）］
次に、図１２を用い、第２の実施形態に係る固体撮像装置およびその製造方法について説明する。この実施形態は、トレンチ電極８１の平面形状が長方形型の一例に関する。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。

＜構成例＞
図１２に示すように、第２の実施形態に係る固体撮像装置は、トレンチ電極８１の平面形状が長方形型である点で、上記第１の実施形態と相違する。

本例に係るトレンチ電極８１の長さＬは例えば５．０μｍ〜６．０μｍ程度、幅Ｒは例えば１．０μｍ程度、隣接する間隔ＮＲは例えば１．５μｍ程度、であることが望ましい。

本例に係る固体撮像装置の製造方法に関しては、図５に示したフォトレジスト６７に露光及び現像する際に、電極領域８−１に形成する開口部（３０−１）を長方形型に形成すれば良い。この際、開口部（３０−１）においては幅が例えば０．８μｍ程度のとなるように、上記フォトレジスト６７に露光および現像を行うことが望ましい。なお、後述する変形例２のように、本実施形態の固体撮像装置は、図１４に示すように、長方形のトレンチ電極８１をマトリックス状に複数配置しても構わない。

その他の構成および製造方法に関しては、上記第１の実施形態と実質的に同様であるため、その他の詳細な説明については省略する。

＜作用効果＞
上記のように、この実施形態に係る固体撮像装置によれば、少なくとも上記（１）乃至（３）と同様の効果が得られる。さらに、本例によれば、（４）の効果が得られる。

（４）単位断面積当りの導電層６９の断面積割合を増加させ、抵抗値を低減できる。
上記のように、本例に係る固体撮像装置は、平面形状が長方形型であるトレンチ電極８１を備える。

上記構成のように、トレンチ電極８１の平面構造を長方形型とするで、例えば、円形や正方形型でトレンチ構造を並べた場合よりも、単位断面積当りの導電層（Ｎ＋）６９の断面積割合を増加でき、抵抗値を低減することができる点で、さらに有利である。

［変形例１（トレンチ分離帯が複数配置される一例）］
次に、図１３を用い、変形例１に係る固体撮像装置およびその製造方法について説明する。この変形例１は、トレンチ分離帯が複数配置される一例に関する。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
図示するように、本例では、お堀のようにトレンチ配線８１の電極領域８−１の周囲を囲むように同様のトレンチ分離帯８２−１，８２−２が２層配置される。
このように、トレンチ分離帯を２重以上にすることで、トレンチ分離帯８２−１，８２−２の静電容量が複数、直列に接続された状態となり、トレンチ分離帯の側壁の合成静電容量を低減することができる点で、更に有利である。

本例に係る固体撮像装置の製造方法に関しては、図５に示したフォトレジスト６７に露光及び現像する際に、分離領域８−２に形成する同様の開口部（３０−２）を、更に外側にも形成し、２重にすれば良い。その他の構成および製造方法に関しては、上記第１の実施形態と実質的に同様であるため、その他の詳細な説明については省略する。

［変形例２（長方形型のトレンチ配線がマトリクス状に配置される一例）］
次に、図１４を用い、変形例２に係る固体撮像装置およびその製造方法について説明する。この変形例２は、長方形型のトレンチ配線がマトリクス状に配置される一例に関する。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
図示するように、本例では、電極領域８−１に、第２の実施形態よりも小さい長方形型のトレンチ配線８１がマトリク状に配置される。
このように、第２の実施形態よりも小さい長方形型のトレンチ配線８１をマトリク状に配置することで、電極領域８−１の電気抵抗をより低減できる点で、更に有利である。

本例に係る固体撮像装置の製造方法に関しては、図５に示したフォトレジスト６７に露光及び現像する際に、電極領域８−１に形成する開口部（３０−１）が、長方形であってマトリクス状に配置されるようにすれば良い。その他の構成および製造方法に関しては、上記第１の実施形態と実質的に同様であるため、その他の詳細な説明については省略する。

［第３の実施形態（電極領域の第１拡散層がウェル状に形成される一例）］
次に、図１５乃至図１７を用い、第３の実施形態に係る固体撮像装置およびその製造方法について説明する。この実施形態は、電極領域８−１の第１拡散層３６が、ピラー状でなく、ウェル状に形成される一例に関する。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。

＜構成例＞
図１５に示すように、本例に係る固体撮像装置は、分離領域８−２に設けられる拡散層３６−１はピラー状に形成されるのに対し、電極領域８−１であって隣接するトレンチ電極８１と共有する部分の拡散層３６−２は、隣接するものと接続されてウェル状形成される点で、上記第１の実施形態と相違する。

拡散層３６−２は、例えば、ボロン（Ｂ）等のＰ型の不純物が、１×１０^１６ｃｍ^−３程度〜１×１０^１７ｃｍ^−３程度の濃度により、ウェル状に拡散されることにより形成される。このように、本例に係る拡散層３６−１、３６−２の不純物濃度は、上記ピラー状の拡散層３６の不純物濃度よりも低く形成することができる。

＜製造方法＞
次に、図１６乃至図１７を用い、第３の実施形態に係る固体撮像装置の製造方法について説明する。ここで、上記第１の実施形態と重複する部分の説明を省略する。

図１６に示すように、上記第１の実施形態と同様の製造方法を用い、シリコン層６４内に形成したトレンチ内沿って、ＳｉＮ層３２を形成する。

続いて、上記と同様の製造工程を用い、貫通トレンチの内部にリンドープドポリシリコン（P-doped Poly）層等を埋め込み形成し、導電層（Ｎ＋）６９を形成する。

続いて、形成した構成上にフォトレジスト９０を塗布し、このフォトレジストに露光および現像を行い、図示するような開口９０−１，９０−２を形成する。開口９０−１は、電極領域８−１に設けられ、貫通トレンチの共有部分の全体が露出するように形成される。開口９０−２は、分離領域８−２に設けられ、貫通トレンチの周辺部分のみが露出するように形成される。

続いて、図１７に示すように、上記フォトレジスト９０をマスクとして、例えば、イオン導入法により、ボロン（Ｂ）等のＰ型の不純物の導入および熱拡散を複数回行い、Ｐ不純物拡散層３６−１，３６−２を形成する。このイオン導入工程の際において、加速電圧や反応条件を複数回にわたって選択し、所望の深さおよび濃度（例えば、ボロン（Ｂ）等のＰ型の不純物が、１×１０^１６ｃｍ^−３程度〜１×１０^１７ｃｍ^−３程度の濃度）にＰ不純物拡散層３６−１，３６−２を形成する。

上記のように、本例では、貫通トレンチ内に導電層（Ｎ＋）６９が埋め込まれた状態で、フォトレジスト９０を塗布するため、フォトレジスト９０が貫通トレンチ内に入り込んでしまうことを防止できる。

以後、上記第１の実施形態と実質的に同様の製造方法により、図１５に示す固体撮像装置を製造することができる。

以上、第１乃至第３の実施形態および変形例を用いて本発明の説明を行ったが、この発明は上記各実施形態および各変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態および各変形例には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態および各変形例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

１…固体撮像装置、６…受光領域、７…周辺回路領域、８…電極パッド領域、８１…トレンチ配線、８２…トレンチ分離帯、３１…貫通トレンチ、６４…半導体層、３２…絶縁膜、６９…導電層（Ｎ＋層）、３６…Ｐ＋型不純物拡散層（装置において第１不純物拡散層）、５３…Ｐ＋型不純物拡散層（装置において第２不純物拡散層）、７０…Ｐ＋型不純物拡散層（装置において第３不純物拡散層）。

Claims (12)

1. 多層配線層と、
   前記多層配線層上に設けられ、貫通トレンチを有する半導体層と、
   前記貫通トレンチ内部に埋め込まれた第１導電層と、
   前記第１導電層の周囲に形成された第１絶縁膜と、
   前記第１絶縁膜の周囲に形成された第１導電型の第１不純物拡散層とを備えることを特徴とする固体撮像装置。
2. 前記貫通トレンチは前記半導体層にマトリックス状に複数配置され、隣り合った前記貫通トレンチの前記第１不純物拡散層を接続するように前記半導体層の裏面側に設けられる第１導電型の第２不純物拡散層を更に備えること
   を特徴とする請求項１に記載の固体撮像装置。
3. 前記貫通トレンチは前記半導体層にマトリックス状に複数配置され、隣り合った前記貫通トレンチの前記第１不純物拡散層を接続するように前記半導体層の表面側に設けられる第１導電型の第３不純物拡散層を更に備えること
   を特徴とする請求項２に記載の固体撮像装置。
4. 前記貫通トレンチの周囲を囲むように配置されたトレンチ分離帯を更に備え、
   前記トレンチ分離帯は内部に埋め込まれ、前記第１導電層と同じ材料を含む第２導電層と、
   前記第２導電層の周囲に形成され、前記第１絶縁膜と同じ材料を含む第２絶縁膜と、
   前記第２絶縁膜の周囲にピラー状に形成された第１導電型の第４不純物拡散層とを有すること
   を特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
5. 前記トレンチ分離帯を取り囲むように別のトレンチ分離帯が更に形成されていること
   を特徴とする請求項４に記載の固体撮像装置。
6. 前記半導体層の裏面側に形成される第３絶縁膜を更に備え、
   前記トレンチ分離帯が形成される領域の前記第３絶縁膜の膜厚は、他の領域の前記第３絶縁膜厚よりも薄いこと
   を特徴とする請求項４に記載の固体撮像装置。
7. 前記第１絶縁膜は、ＳｉＮ膜を含んで形成され、
   前記第１導電層は、リンドープドポリシリコン層を含んで形成され、
   前記トレンチ分離帯は、裏面側にアライメントマークを有すること
   を特徴とする請求項４に記載の固体撮像装置。
8. 前記貫通トレンチの平面形状は、円または長方形であること
   を特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
9. 前記第１不純物拡散層は、前記第１絶縁膜上に沿ってピラー状に形成されること
   を特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
10. 前記第１不純物拡散層は、前記貫通トレンチが形成される電極領域であって隣接する前記貫通トレンチと共有する部分が隣接するものと接続されてウェル状に形成されること
    を特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
11. 少なくとも、基材，絶縁層，第１導電型の第１不純物拡散層，および半導体層が順次設けられる基板において、前記絶縁層をストッパ層として前記半導体層をエッチングして第１トレンチを形成する工程と、
    前記第１トレンチ内に沿って第１絶縁膜を形成する工程と、
    前記半導体層内の前記第１絶縁膜の周囲に第１導電型の第２不純物拡散層を形成する工程と、
    前記第１トレンチの内部に導電体を埋め込んで、第１導電層を形成する工程と、
    前記第１不純物拡散層が形成される前記半導体層と反対側の表面に、第１導電型の第３不純物拡散層を形成する工程と、
    表面側の前記半導体層上に、前記第１導電層に電気的に接続するように多層配線層を形成する工程と、
    前記絶縁層をストッパ層として、前記基材を除去する工程と、
    裏面側の前記半導体層を除去し、露出した前記導電層上に電極パッドを形成する工程と
    を備えることを特徴とする固体撮像装置の製造方法。
12. 前記第１トレンチを形成すると同時に前記第１トレンチを取り囲むように第２トレンチを形成し、
    前記第１絶縁膜を形成すると同時に前記第２トレンチ内に沿って第２絶縁膜を形成する工程と、
    前記第２不純物拡散層を形成する工程と同時に前記第２絶縁膜の周囲に第１導電型の第４不純物拡散層を形成する工程と、
    前記第１トレンチの内部に導電体を埋め込むと同時に前記第２トレンチの内部に導電体を埋め込んで、第２導電層を形成する工程とを更に備えること
    を特徴とする請求項１１に記載の固体撮像装置の製造方法。

Images