CN102422359A - 通过动态随机存储器体现静态随机存储器输出特性的装置及方法 - Google Patents

通过动态随机存储器体现静态随机存储器输出特性的装置及方法 Download PDF

Info

Publication number
CN102422359A
CN102422359A CN2010800208194A CN201080020819A CN102422359A CN 102422359 A CN102422359 A CN 102422359A CN 2010800208194 A CN2010800208194 A CN 2010800208194A CN 201080020819 A CN201080020819 A CN 201080020819A CN 102422359 A CN102422359 A CN 102422359A
Authority
CN
China
Prior art keywords
dynamic ram
data
dynamic
control signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800208194A
Other languages
English (en)
Other versions
CN102422359B (zh
Inventor
李晟载
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN102422359A publication Critical patent/CN102422359A/zh
Application granted granted Critical
Publication of CN102422359B publication Critical patent/CN102422359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明为了利用动态随机存储器获取静态随机存储器的输出特性，提供一种通过动态随机存储器体现静态随机存储器输出特性的方法，其可包括如下步骤：将多个动态随机存储器并排连接于控制器上；由外部装置输入对数据读取的控制信号后，控制器向一个动态随机存储器传送数据输出状态的控制信号，而向其他剩余动态随机存储器传送更新待机状态的控制信号；由输出状态的动态随机存储器读取数据，并传送至外部装置；向上述输出状态的动态随机存储器传送更新待机状态的控制信号，并向另一个动态随机存储器传送输出状态的控制信号；按序重复由上述输出状态的动态随机存储器读取数据的步骤和传送可将输出状态变更为更新待机状态的控制信号的步骤，并向外部装置输出数据。

Description

通过动态随机存储器体现静态随机存储器输出特性的装置及方法
技术领域
本发明涉及一种通过动态随机存储器体现静态随机存储器输出特性的装置及方法，具体涉及一种并列排列多个动态随机存储器(DRAM)，并通过在控制器(controller)上按序交替反复控制更新和数据输出，可以获得静态随机存储器(SRAM)的输出特性的通过动态随机存储器体现静态随机存储器输出特性的装置及方法。
背景技术
通常动态随机存储器(DRAM; Dynamic Random Access Memory)的处理速度低于静态随机存储器(SRAM; Static Random Access Memory)，相反地，其较易实现大容量化，电路简单，价格低廉，因此主要用作电脑的主存储器，而静态随机存储器与动态随机存储器相比较，其处理速度相当快，但其集成度低，不易实现大容量化，电路又复杂，造价高，因此主要用作微处理器的高速缓冲存储器（缓冲存储器）。
动态随机存储器的特点在于，其各存储单元由单一晶体管及电容器构成，因此可构成简单的电路，并可通过较低廉的费用实现大容量化，相反，由于各存储单元通过用预定的电压对各电容器充电来存储数据，因此有着需要随着时间的流逝周期性地对电容器外泄的电荷进行再充电或更新的特性。
静态随机存储器的特点在于，其各存储单元由一对交叉耦合的晶体管构成，各单元通过一对存取晶体管进行存取，所以各存储单元至少包括四个晶体管，因此电路复杂，造价也远高于动态随机存储器。但是静态随机存储器无需周期性地更新存储单元，因此随时通过CPU或其他装置维持可存取状态。
即，动态随机存储器与静态随机存储器相比较，虽然在集成度、价格、耗电等方面具有优势，但为了维持数据，需要周期性地进行更新，因此在存取时会发生预想不到的时间延迟。由于这些理由，在存取过程中，需要利用无时间延迟的静态随机存储器时，就无法使用动态随机存储器。因此，在这种情况下，就只能使用在集成度、价格、耗电方面具有的缺陷的静态随机存储器。
曾有人试图利用上述动态随机存储器的优势来克服静态随机存储器的缺陷，其中，有人认为可通过使用多个动态随机存储器，在运行一个动态随机存储器的时间内，对其他动态随机存储器进行更新，这样交替进行可克服因更新出现的时间延迟，由此可以通过动态随机存储器体现静态随机存储器特性，并试图实现。
韩国注册专利公告第10-0796179号公开了在动态随机存储器中隐藏更新操作的方法及有关系统的技术。该注册专利，为了克服在写入(write)及读取(read)时因动态随机存储器更新出现的延迟，使用了两个动态随机存储器陈列，并利用各种方法在原有的动态随机存储器控制及数据路径等方面增加或变更复杂的电路，将其体现在半导体晶片(wafer)上，作为半导体部件元件，代替原有的静态随机存储器。但是这种技术的局限性在于，因其复杂性，只能在半导体晶片上体现。
另外，日本公开专利2003-297082和日本公开专利 2008-257742的技术是一种利用两个动态随机存储器代替静态随机存储器元件的技术。该技术可使用芯片形态或DIE形态的一般常用动态随机存储器，但要求必须独立控制两个动态随机存储器，因此，其结构复杂，数据处理也需要额外的延迟。不仅如此，由于其独立运行两个动态随机存储器，因此分别需要单独的控制器和数据、地址总线，其还可能会导致两个动态随机存储器之间的数据不一致的情况，所以如何克服这个问题成为了一项需要解决的课题。尤其，随着数据量的增加，其复杂性显著增加，甚至有时还需要制作并使用专用控制芯片(Controller Chip)。所以在为少量产品的生产所应用时，很难适用该技术。
上述使用两个动态随机存储器的传统技术，在其运用过程中分别需要具备动态随机存储器相关的独立数据、地址总线，因此其电路构成复杂，还会导致两个动态随机存储器之间数据不一致的情况，为了克服这些问题运用了很多的附加电路。
发明内容
本发明着眼于解决上述问题，其目的在于，提供一种通过动态随机存储器体现静态随机存储器输出特性的装置及方法，该装置及方法的特征在于，为了利用动态随机存储器获得静态随机存储器的输出特性，通过并列排列多个动态随机存储器，在控制器上按序交替反复控制更新和数据输出，而多个动态随机存储器共享数据总线和地址总线，其多个动态随机存储器的数据始终保持一致。
根据本发明的通过动态随机存储器体现静态随机存储器输出特性的装置，包括：
并列排列的多个动态随机存储器；
控制器，其与上述多个动态随机存储器并列连接，当向一个动态随机存储器传送输出状态的控制信号时，向其余动态随机存储器传送更新待机状态的控制信号，而输出状态的控制信号按序传送至并列连接的动态随机存储器上，并从输出状态的动态随机存储器上进行数据读取后，传送至外部装置。
根据本发明的通过动态随机存储器体现静态随机存储器输出特性的方法，可包括如下步骤：
将多个动态随机存储器并排连接于控制器上；
多个动态随机存储器共享数据总线和地址总线；
由外部装置输入对数据读取的控制信号后，上述控制器向一个动态随机存储器传送数据输出状态的控制信号，而向其余动态随机存储器传送更新待机状态的控制信号；
由输出状态的动态随机存储器读取数据，并传送至外部装置；
向上述输出状态的动态随机存储器传送更新待机状态的控制信号，并向另一个动态随机存储器传送输出状态的控制信号；
按序重复由上述输出状态的动态随机存储器读取数据的步骤和传送可将输出状态变更为更新待机状态的控制信号的步骤，并向外部装置输出数据。
如上所述，由外部装置输入写入数据的控制信号后，上述控制器将直接向并列的动态随机存储器写入数据，或间接利用缓冲存储器实现数据的写入。
在上述更新待机状态下，对相应动态随机存储器实行更新后，维持待机状态。
本发明的技术效果在于：
根据本发明的通过动态随机存储器体现静态随机存储器输出特性的装置及方法，其效果在于，可通过控制器按序控制并列排列的动态随机存储器，体现出静态随机存储器中无时间延迟的输出特性，因此在需要快速存取的情况下，与静态随机存储器构成相比具有相同的输出特性的同时，在集成度、价格、耗电方面，比静态随机存储器更具优势。
另外，在使用现有静态随机存储器的机器上，通过适用本发明，利用动态随机存储器替代静态随机存储器，就能实现使装置小型化、节约成本、开发周期的缩短等效果。
另外，根据本发明的通过动态随机存储器体现静态随机存储器输出特性的装置及方法，可在印刷电路板或与此类似的基板上，通过使用常用动态随机存储器（元件、组件、DIE），体现静态随机存储器的数据输出特性。
附图说明
图1是示出根据本发明的通过动态随机存储器体现静态随机存储器输出特性的装置的一实施例的概略性结构图。
图2说明了根据本发明的通过动态随机存储器体现静态随机存储器输出特性的方法的一实施例中交替执行更新和数据输出的状态。
图3说明了根据本发明的通过动态随机存储器体现静态随机存储器输出特性的方法的另一实施例中交替执行更新和数据输出的状态。
具体实施方式
下面参考附图，详细说明根据本发明的通过动态随机存储器体现静态随机存储器输出特性的装置及方法的优选实施例。
首先，根据本发明的通过动态随机存储器体现静态随机存储器输出特性的装置的一实施例，如图1所示，可包括并列排列的多个动态随机存储器20,22和控制器10。
上述多个动态随机存储器20,22与控制器10并列连接。
上述控制器10与外部装置30连接。
上述控制器10在向一个动态随机存储器20传送数据输出状态的控制信号时，向其余动态随机存储器22传送更新待机状态的控制信号。
上述输出状态的控制信号按序传送至并列连接的动态随机存储器20,22上。而并列连接的动态随机存储器20,22共享数据总线和地址总线。
上述控制器10从输出状态的动态随机存储器20中读取数据，并传送至外部装置30。
在上述实施例中，说明了两个动态随机存储器20,22的构成与控制器10并列连接的情况，但也可以由三个或三个以上的动态随机存储器并排构成。
上述动态随机存储器20,22可在同步动态随机存储器(SDRAM; Synchronous DRAM)、高频动态随机存储器(RDRAM; Rambus DRAM)、同步链接动态随机存储器(RLDRAM; Reduce latency  DRAM)、低延迟动态随机存储器(SDRAM; Synchronous DRAM)等中进行选用。
下面说明利用由上述构成的装置形成的根据本发明的通过动态随机存储器体现静态随机存储器输出特性的方法的一实施例。
首先，将多个动态随机存储器20,22并排连接于控制器10上。而多个动态随机存储器20,22共享数据总线和地址总线。
上述控制器10，接收由外部装置30输入的有关读取数据的控制信号后，向一个动态随机存储器20传送数据输出状态的控制信号，向其余动态随机存储器22传送更新待机状态的控制信号。
另外，上述控制器10从输出状态的动态随机存储器(20)中读取数据，并传送至外部装置30。
过了一定间隔（周期）后，上述控制器10向上述输出状态的动态随机存储器20传送更新待机状态的控制信号，向另一个动态随机存储器22传送输出状态的控制信号。
在上述控制器10中，按序重复由上述输出状态的动态随机存储器20读取数据的步骤和传送将输出状态变更为更新待机状态的控制信号的步骤，并完成向外部装置30输出数据的过程。
上述输出状态，是指正在进行数据输出或可立即响应输出要求的状态。
在上述更新待机状态中，对相应的动态随机存储器20,22实行更新后，维持待机状态。
图2及图3示出了经过上述过程完成与静态随机存储器的输出特性相同的数据输出的状态。
例如，反复执行以下步骤：
在区间0(t=0)中，由一个动态随机存储器20读取数据后进行输出；
在区间1(t=1)中，由另一个动态随机存储器22读取数据后进行输出；
在区间2(t=2)中，再次由一个动态随机存储器20读取数据后进行输出；
在区间3（t=3）中，再次由另一个动态随机存储器22读取数据后进行输出。
另外，一个动态随机存储器20反复执行在区间0（t=0）中读取数据并进行输出、在区间1（t=1）中完成更新后进行待机、在区间2（t=2）中再次读取数据并进行输出、在区间3（t=3）中再次完成更新后进行待机的正常的动态随机存储器的工作。
同样，另一个动态随机存储器22也会反复执行在区间0（t=0）中完成更新后进行待机、在区间1（t=1）中读取数据并进行输出、在区间2（t=2）中再次完成更新后进行待机、在区间3（t=3）中再次读取数据并进行输出的正常的动态随机存储器的工作。
如上所述，并列连接的各动态随机存储器20,22体现出，虽然进行正常的动态随机存储器的工作，但是通过控制器10向外部装置30输出的状态不会发生时间延迟，多个动态随机存储器的数据也会始终保持一致的连续、高速的静态随机存储器的数据输出特性。在本发明中多个动态随机存储器不会独立进行写入/读取工作。另外，在本发明中，多个动态随机存储器与一个控制器并列连接，所以多个动态随机存储器的数据始终保持一致，因此不需要用于修补数据的其他存储场所等复杂装置或数据流控制。不仅如此，本发明另外的优势在于，其可如实反映出随着动态随机存储器技术的进步其速度的提高。
另外，由上述外部装置30输入用于数据写入的控制信号（写入数据的控制信号）后，上述控制器10直接向并列连接的动态随机存储器20,22或间接利用缓冲存储器（未图示），传送写入数据的控制信号。
上述内容中，说明了根据本发明的通过动态随机存储器体现静态随机存储器输出特性的装置及方法的优选实施例，但本发明并不局限于此，其可在权利要求范围和发明的详细说明及附图范围内实施诸多变型并实施，而这些应均属本发明的范围内。
产业上的可应用性
本发明的装置可应用于需要具备半导体存储装置的存储组件的各种领域。

Claims (8)

1.一种通过动态随机存储器体现静态随机存储器输出特性的装置，其特征在于，该装置包括：
多个动态随机存储器，其并列排列并共享数据总线和地址总线；
控制器，其与所述多个动态随机存储器并列连接，当向一个动态随机存储器传送输出状态的控制信号时，向其余动态随机存储器传送更新待机状态的控制信号，而输出状态的控制信号按序传送至并列连接的动态随机存储器上，并从输出状态的动态随机存储器上进行数据读取后，传送至外部装置，
所述控制器，接收由外部装置传送的数据写入的控制信号后，可对所述并列连接的多个动态随机存储器同时写入数据，而所述多个动态随机存储器不会独立进行写入或读取工作，所述多个动态随机存储器的数据始终保持一致。
2.根据权利要求1所述的通过动态随机存储器体现静态随机存储器输出特性的装置，所述动态随机存储器可在同步动态随机存储器、高频动态随机存储器、同步链接动态随机存储器、低延迟动态随机存储器中选用一种。
3.一种通过动态随机存储器体现静态随机存储器输出特性的方法，其可包括以下步骤：
将多个动态随机存储器并列连接于控制器上，并共享数据总线和地址总线；
在所述控制器中，由外部装置传送对数据写入的控制信号后，可对所述并列连接的多个动态随机存储器同时写入数据，而所述多个动态随机存储器不会独立进行写入或读取工作，所述多个动态随机存储器的数据始终保持一致；
由外部装置输入对数据读取的控制信号后，在所述控制器中，向一个动态随机存储器传送数据输出状态的控制信号，而向其余动态随机存储器传送更新待机状态的控制信号；
由输出状态的动态随机存储器读取数据，并传送至外部装置；
向所述输出状态的动态随机存储器传送更新待机状态的控制信号，并向另一个动态随机存储器传送输出状态的控制信号；
按序重复由所述输出状态的动态随机存储器读取数据的步骤和传送将输出状态变更为更新待机状态的控制信号的步骤，并向外部装置输出数据。
4.根据权利要求3所述的通过动态随机存储器体现静态随机存储器输出特性的方法，
由外部装置向所述控制器输入对数据写入的控制信号后，所述控制器将直接向并列的动态随机存储器写入数据，或间接利用缓冲存储器实现数据的写入。
5.根据权利要求3所述的通过动态随机存储器体现静态随机存储器输出特性的方法，
在所述更新待机状态中，对相应的动态随机存储器实行更新后，维持待机状态。
6.根据权利要求3所述的通过动态随机存储器体现静态随机存储器输出特性的方法，
在所述输出状态中，维持正在进行数据输出或可立即响应输出要求的状态。
7.根据权利要求3所述的通过动态随机存储器体现静态随机存储器输出特性的方法，
所述动态随机存储器可在同步动态随机存储器、高频动态随机存储器、同步链接动态随机存储器、低延迟动态随机存储器中选用一种。
8.根据权利要求3所述的通过动态随机存储器体现静态随机存储器输出特性的方法，
在所述控制器交替输出状态和更新待机状态时，正在进行输出要求，就在完成输出要求后进行交替。
CN201080020819.4A 2009-05-25 2010-05-19 通过动态随机存储器体现静态随机存储器输出特性的装置及方法 Active CN102422359B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2009-0045298 2009-05-25
KR1020090045298A KR100940868B1 (ko) 2009-05-25 2009-05-25 디램으로 에스램 출력특성을 구현하는 장치 및 방법
PCT/KR2010/003151 WO2010137819A2 (ko) 2009-05-25 2010-05-19 디램으로 에스램 출력특성을 구현하는 장치 및 방법

Publications (2)

Publication Number Publication Date
CN102422359A true CN102422359A (zh) 2012-04-18
CN102422359B CN102422359B (zh) 2014-12-24

Family

ID=42083105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080020819.4A Active CN102422359B (zh) 2009-05-25 2010-05-19 通过动态随机存储器体现静态随机存储器输出特性的装置及方法

Country Status (6)

Country Link
US (1) US8422314B2 (zh)
EP (1) EP2437267A4 (zh)
JP (1) JP5943250B2 (zh)
KR (1) KR100940868B1 (zh)
CN (1) CN102422359B (zh)
WO (1) WO2010137819A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5727948B2 (ja) * 2012-01-16 2015-06-03 株式会社東芝 半導体記憶装置
WO2015116135A1 (en) 2014-01-31 2015-08-06 Hewlett-Packard Development Company, L.P. Reducing read latency of memory modules
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US11379306B1 (en) 2021-07-29 2022-07-05 Bae Systems Information And Electronic System Integration Inc. Method for radiation hardening synchronous DRAM
US12117930B2 (en) 2022-09-06 2024-10-15 Luminous Computing, Inc. Computer architecture with disaggregated memory and high-bandwidth communication interconnects
US12099724B2 (en) * 2022-09-06 2024-09-24 Luminous Computing, Inc. Computer architecture with disaggregated memory and high-bandwidth communication interconnects

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449907B (en) * 1999-09-22 2001-08-11 Fujitsu Ltd Semiconductor integrated circuit and method of controlling same
CN1855301A (zh) * 2005-04-28 2006-11-01 英飞凌科技股份公司 在随机存取存储器中实现备用模式的方法和设备
US7194568B2 (en) * 2003-03-21 2007-03-20 Cisco Technology, Inc. System and method for dynamic mirror-bank addressing
US7454555B2 (en) * 2003-06-12 2008-11-18 Rambus Inc. Apparatus and method including a memory device having multiple sets of memory banks with duplicated data emulating a fast access time, fixed latency memory device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586232B2 (ja) * 1977-09-21 1983-02-03 株式会社日立製作所 メモリ装置
JPS5715286A (en) * 1980-06-30 1982-01-26 Toshiba Corp Memory device
JPH05165731A (ja) * 1991-12-13 1993-07-02 Nec Corp 二重化記憶装置
US5926827A (en) * 1996-02-09 1999-07-20 International Business Machines Corp. High density SIMM or DIMM with RAS address re-mapping
JPH1011348A (ja) * 1996-06-24 1998-01-16 Ricoh Co Ltd Ｄｒａｍの制御装置およびそのｄｒａｍ
JPH11149416A (ja) * 1997-11-17 1999-06-02 Tamura Electric Works Ltd データ保証装置
US6046952A (en) * 1998-12-04 2000-04-04 Advanced Micro Devices, Inc. Method and apparatus for optimizing memory performance with opportunistic refreshing
KR100301054B1 (ko) * 1999-04-07 2001-10-29 윤종용 데이터 입출력 버스의 전송 데이터율을 향상시키는 반도체 메모리장치 및 이를 구비하는 메모리 모듈
JP4291476B2 (ja) * 1999-11-15 2009-07-08 Ｏｋｉセミコンダクタ株式会社 マイクロプロセッサ
US6445636B1 (en) 2000-08-17 2002-09-03 Micron Technology, Inc. Method and system for hiding refreshes in a dynamic random access memory
KR100394322B1 (ko) * 2001-05-19 2003-08-09 (주)이엠엘에스아이 리프레쉬 동작을 제어할 수 있는 디램 셀을 이용한 에스램호환 메모리 장치
JP2003006041A (ja) 2001-06-20 2003-01-10 Hitachi Ltd 半導体装置
US6938133B2 (en) * 2001-09-28 2005-08-30 Hewlett-Packard Development Company, L.P. Memory latency and bandwidth optimizations
JP4318163B2 (ja) 2002-04-01 2009-08-19 株式会社ルネサステクノロジ 半導体記憶装置及びその制御方法
US7130229B2 (en) * 2002-11-08 2006-10-31 Intel Corporation Interleaved mirrored memory systems
US20050138276A1 (en) * 2003-12-17 2005-06-23 Intel Corporation Methods and apparatus for high bandwidth random access using dynamic random access memory
US7461216B2 (en) * 2006-02-23 2008-12-02 Hewlett-Packard Development Company, L.P. Memory controller
US7694093B2 (en) * 2007-04-27 2010-04-06 Hewlett-Packard Development Company, L.P. Memory module and method for mirroring data by rank
JP2008257742A (ja) * 2008-05-29 2008-10-23 Renesas Technology Corp 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449907B (en) * 1999-09-22 2001-08-11 Fujitsu Ltd Semiconductor integrated circuit and method of controlling same
US7194568B2 (en) * 2003-03-21 2007-03-20 Cisco Technology, Inc. System and method for dynamic mirror-bank addressing
US7454555B2 (en) * 2003-06-12 2008-11-18 Rambus Inc. Apparatus and method including a memory device having multiple sets of memory banks with duplicated data emulating a fast access time, fixed latency memory device
CN1855301A (zh) * 2005-04-28 2006-11-01 英飞凌科技股份公司 在随机存取存储器中实现备用模式的方法和设备

Also Published As

Publication number Publication date
EP2437267A2 (en) 2012-04-04
US8422314B2 (en) 2013-04-16
CN102422359B (zh) 2014-12-24
WO2010137819A3 (ko) 2011-03-03
US20110228613A1 (en) 2011-09-22
WO2010137819A2 (ko) 2010-12-02
JP2012512496A (ja) 2012-05-31
KR100940868B1 (ko) 2010-02-09
JP5943250B2 (ja) 2016-07-05
EP2437267A4 (en) 2013-01-23

Similar Documents

Publication Publication Date Title
US10191842B2 (en) Apparatus with a memory controller configured to control access to randomly accessible non-volatile memory
US12067285B2 (en) Buffer circuit with data bit inversion
US7761624B2 (en) Systems and apparatus for main memory with non-volatile type memory modules, and related technologies
US8370548B2 (en) Methods of assembly of a computer system with randomly accessible non-volatile memory
US8380898B2 (en) Methods for main memory with non-volatile type memory modules
CN102422359A (zh) 通过动态随机存储器体现静态随机存储器输出特性的装置及方法
CN108511012A (zh) 能够降低功耗的存储器模块和包括其的半导体系统
CN102955754A (zh) 集成电路芯片和包括集成电路芯片的传输/接收系统
TWI465925B (zh) 不同規格記憶體插槽之電腦系統
CN104516684A (zh) 数据处理装置、微型控制器、以及半导体装置
US7299329B2 (en) Dual edge command in DRAM
US20120250445A1 (en) Semiconductor apparatus
KR20120080360A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
CN104765700A (zh) 半导体器件和包括半导体器件的半导体系统
US8520453B2 (en) Device for generating a test pattern of a memory chip and method thereof
CN111478714A (zh) 一种电子装置及其信号传输方法
CN205450912U (zh) 内存模组及应用该内存模组的电子装置
CN101640066B (zh) 内存控制器以及多内存系统
CN101349933B (zh) 不同规格内存插槽的计算机系统
US20100103749A1 (en) Semiconductor memory device
CN106557130A (zh) 内存模组及应用该内存模组的电子装置
KR20010036200A (ko) 램버스 디램 모듈의 연결모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant