TWI465925B - 不同規格記憶體插槽之電腦系統 - Google Patents

不同規格記憶體插槽之電腦系統 Download PDF

Info

Publication number
TWI465925B
TWI465925B TW097135182A TW97135182A TWI465925B TW I465925 B TWI465925 B TW I465925B TW 097135182 A TW097135182 A TW 097135182A TW 97135182 A TW97135182 A TW 97135182A TW I465925 B TWI465925 B TW I465925B
Authority
TW
Taiwan
Prior art keywords
memory
ddr3
ddr2
pins
slot
Prior art date
Application number
TW097135182A
Other languages
English (en)
Other versions
TW201011549A (en
Inventor
Chung Ta Chin
Original Assignee
Asustek Comp Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asustek Comp Inc filed Critical Asustek Comp Inc
Priority to TW097135182A priority Critical patent/TWI465925B/zh
Priority to US12/555,123 priority patent/US20100070694A1/en
Publication of TW201011549A publication Critical patent/TW201011549A/zh
Application granted granted Critical
Publication of TWI465925B publication Critical patent/TWI465925B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

不同規格記憶體插槽之電腦系統
本案係為一種支援不同規格記憶體插槽之電腦系統，尤指一種DDR2記憶體模組可使用於DDR3記憶體插槽，或DDR3記憶體模組可使用於DDR2記憶體插槽，之電腦系統。
請參照第一圖，其所繪示為一電腦系統示意圖。電腦系統10主要包含：一中央處理器(CPU)102、一北橋晶片(North Bridge)104、與一南橋晶片(South Bridge)106。北橋晶片104主要負責中央處理器102、一記憶體(RAM)108、一AGP匯流排(Advanced Graphics Port)110等高速元件的各項工作與協調；南橋晶片106主要負責一IDE(Integrated Device Electronics)裝置112與一USB(Universal Serial Bus)裝置114等系統中較慢的部分，其作用是要讓所有資料都能有效的傳遞。
記憶體108是中央處理器102直接存放資料的主要元件。在中央處理器102快速運作的過程中，需要隨時存取記憶體108作為暫時存放程式、指令、或資料的地方。為了方便使用，現今記憶體108皆已模組化(Modulize)。
請參照第二圖，其所繪示為一記憶體模組(RAM Module)示意圖。記憶體模組20主要包含：一組記憶體晶粒(DIP)202、一電路子板204、與一組引腳206，其中複數個記憶體晶粒202焊在電路子板204上。記憶體模組20的記憶體容量即是複數個記憶體晶粒202容量的總合。舉例來說，若記憶體模組20包含八顆128MB之記憶體晶粒202，則記憶體模組20的記憶體容量即為128MB×8＝1GB。
記憶體模組主要安裝在電腦系統之主機板的記憶體插槽(RAM Slot)上。通常主機板上有二到四條記憶體插槽，如果主機板上同時插上二條256MB記憶體模組，則此電腦系統即有256MB×2＝512MB的記憶體容量；如果主機板上同時插上四條256MB記憶體模組，則此電腦系統即有256MB×4＝1GB的記憶體容量。
主機板上常見的記憶體插槽規格，從早期的單資料傳輸模式(Single Data Rate，以下簡稱SDR)，演進至目前的雙資料傳輸模式(Double Data Rate，以下簡稱DDR)。SDR記憶體是指在一個記憶體時鐘週期(Clock)中，在一個方波上升沿時進行一次操作(讀或寫)，而DDR記憶體則引用了一種新的設計，其在一個記憶體時鐘週期中，在方波上升沿時進行一次操作，在方波的下降沿時也做一次操作，因此在一個時鐘週期中，DDR記憶體則可以完成SDR記憶體兩個週期才能完成的任務。
DDR規格之記憶體本身亦不斷演進，從早期的第一代DDR記憶體(以下簡稱DDR1記憶體)，到目前為主流的 第二代DDR記憶體(以下簡稱DDR2記憶體)，乃至到目前最新的第三代DDR記憶體(以下簡稱DDR3記憶體)。DDR3記憶體是DDR2記憶體的換代產品。DDR3記憶體的工作頻率較DDR2記憶體高，然而DDR3記憶體工作電壓為1.5V(伏特)，卻低於DDR2記憶體的工作電壓1.8V(伏特)。因此，DDR3記憶體具有速度更快但卻更節能的特性。
由於DDR記憶體不相容，因此，當使用者欲將記憶體由DDR2升級至DDR3，主機板及其上之記憶體插槽亦必須同歩的升級。也就是說，若主機板僅支援DDR2，主機板上僅配置有DDR2記憶體插槽，則使用者僅能使用DDR2記憶體模組，而不能將DDR3記憶體模組插入DDR2記憶體插槽內。反之，若主機板僅支援DDR3，主機板上僅配置有DDR3記憶體插槽，則使用者僅能使用DDR3記憶體模組，而不能將DDR2記憶體模組插入DDR3記憶體插槽內。
由於現今的北橋晶片內之記憶體控制器皆可同時支援DDR2和DDR3記憶體模組，讓使用者可自由選擇使用DDR2或DDR3記憶體模組，目前部分主機板廠家推出可同時支援DDR2和DDR3記憶體模組之DDR2/DDR3二合一主機板(以下簡稱DDR－Combo主機板)。請參照第三圖，其所繪示為一可支援DDR2和DDR3記憶體模組之DDR－Combo主機板示意圖。DDR－Combo主機板30主要包含：一北橋晶片302、一第一DDR2記憶體插槽304－1、 一第二DDR2記憶體插槽304－2、一第一DDR3記憶體插槽306－1、一第二DDR3記憶體插槽306－2。再者，北橋晶片302另包含一記憶體控制器308。如第三圖所示，該DDR－Combo主機板30支援二組的DDR2記憶體插槽和二組的DDR3記憶體插槽。當使用者使用DDR2記憶體模組時，可將一條或二條DDR2記憶體模組插入DDR2記憶體插槽。當使用者使用DDR3記憶體模組時，可將一條或二條DDR3記憶體模組插入DDR3記憶體插槽。
然而，主機板並不容許DDR2和DDR3記憶體模組同時使用於電腦系統同一主機板。一旦使用者選擇使用DDR2記憶體模組，而將DDR2記憶體模組插入DDR2記憶體插槽時，DDR3記憶體插槽將會閒置而造成浪費。同樣的，一旦使用者選擇使用DDR3記憶體模組，而將DDR3記憶體模組插入DDR3記憶體插槽時，亦會造成DDR2記憶體插槽閒置而造成浪費。
一種不同規格記憶體插槽之電腦系統，包含：一第一記憶體模組，屬於一第一規格；一第二記憶體模組，屬於該第一規格，該第一規格具有一第一組共用信號與一第一組專屬信號；一第一記憶體插槽，屬於該第一規格，該第一記憶體插槽具有一第一組共用接腳，一第一組專屬接腳，與一第一組空接接腳；一第二記憶體插槽，屬於一第 二規格，該第二記憶體插槽具一第二組共用接腳，一第二組專屬接腳，與一第二組空接接腳；以及一記憶體控制器，連接至該第一記憶體插槽與該第二記憶體插槽，具有一第一組共用引腳，一第一組專屬引腳，與一第二組專屬引腳；其中，當該第二記憶體模組與該第二記憶體插槽連接時，該第二記憶體模組輸出之該第一組共用信號經由該第二記憶體插槽之該第二組共用接腳，傳送至該記憶體控制器之該第一組共用引腳，該第二記憶體模組輸出之該第一組專屬信號經由該第二記憶體插槽之該第二組空接接腳，傳送至該記憶體控制器之該第一組專屬引腳。
本案提出一種不同規格記憶體插槽之電腦系統，可同時支援不同規格的記憶體模組，即第一規格記憶體模組可使用於主機板上之第二規格的記憶體插槽，再與第一規格記憶體模組插於第一規格的記憶體插槽結合，因此可大幅提高具有不同規格記憶體插槽之電腦系統的記憶體功效。
本案係為一種不同規格記憶體插槽之電腦系統，例如可同時支援DDR2與DDR3記憶體模組，而應用於具有不同規格記憶體插槽的主機板上，且DDR2記憶體模組可使用於主機板上之DDR3記憶體插槽，或DDR3記憶體模組可使用於主機板上之DDR2記憶體插槽。
雖然DDR2與DDR3屬不同之記憶體規格，然而大部 份信號安排(亦可視為記憶體模組中之引腳，或是記憶－體插槽中之接腳的安排)卻是一致的。亦即在DDR2的規格與DDR3的規格中，約90%以上的信號安排是相通的。
請參照第四圖A與第四圖B，其所繪示分別為DDR2與DDR3信號安排示意圖。如第四圖A與第四圖B所示，DDR2與DDR3規格皆有240根信號，其中包含DDR信號、接地信號、與空接信號(N/A或Dummy)，空接信號也就是DDR2與DDR3規格中所預留部份。
為方便指出DDR2與DDR3信號安排的共通與差異部份，請參照第五圖A與第五圖B，其所繪示分別為DDR2與DDR3另一信號安排示意圖。在第五圖A中，DDR2的240信號可分為：第一種DDR2自身規格之專屬信號，亦即與DDR3規格相異之信號(以下簡稱DDR2信號)，如D2_Ma_Clk#5、D2_Ma_Clk5、D2_Wea#、D2_Maa0、D2_Ma_Clk#4、D2_Ma_Clk4等信號，第二種：與DDR3具共用信號包括：具有共通性(相同)之DDR信號與接地信號，以及第三種：空接信號。在第五圖B中，DDR3的240信號可分為：第一種DDR3自身規格之專屬信號，亦即與DDR2規格相異之信號(以下簡稱DDR3信號)，如＋Vttddr、D3_Wea#、D3_Maa0、D3_Reset#等信號，第二種：與DDR2具共用信號包括：具有共通性(相同)之DDR信號與接地信號，以及第三種：空接信號。由第五圖A與第五圖B可知，在DDR2與DDR3的規格中，大部份信號是具共通性的。
再者，為方便說明本發明，可將DDR2記憶體所送出之信號分為三類：第一類為DDR2與DDR3具共通性之信號包括DDR信號以及接地信號，可定義為DDR2/DDR3共同(用)信號；第二類為DDR2所獨有之信號，可定義為DDR2專屬信號；第三類為空接信號。
根據此三類信號可繪示出北橋晶片與DDR2記憶體間信號傳遞示意圖。請參照第六圖A，其為根據DDR2記憶體之信號分類所繪之北橋晶片與DDR2記憶體間信號傳遞示意圖。此系統主要包含：一北橋晶片60，一DDR2記憶體插槽62，與一DDR2記憶體模組64。再者，北橋晶片60另包含一記憶體控制器602，且記憶體控制器602另包含：一組DDR2/DDR3共同信號引腳604、一組DDR2專屬信號引腳606、與一組DDR3專屬信號引腳608。再者，DDR2記憶體插槽62另包含：一組DDR2/DDR3共同信號接腳622、一組DDR2專屬信號接腳624、與一組空接接腳626。再者，DDR2記憶體模組64另包含：一組DDR2記憶體晶粒642、一DDR2電路子板644、一組DDR2/DDR3共同信號引腳646、一組DDR2專屬信號引腳648、與一組空接引腳650。
DDR2記憶體晶粒642所送出之DDR2/DDR3共同信號(D1)可經由DDR2電路子板644的佈線傳送至DDR2/DDR3共同信號引腳646；隨後，DDR2/DDR3共同信號(D1)再被傳送至DDR2/DDR3共同信號接腳622；隨後，DDR2/DDR3共同信號(D1)再經由主機板的佈線 傳送至記憶體控制器602的DDR2/DDR3共同信號引腳604。再者，DDR2記憶體晶粒642所送出之DDR2專屬信號(D2)可經由DDR2電路子板644的佈線傳送至DDR2專屬信號引腳648；隨後，DDR2專屬信號(D2)再被傳送至DDR2專屬信號接腳624；隨後，DDR2專屬信號(D2)再經由主機板的佈線傳送至記憶體控制器602的DDR2專屬信號引腳606。再者，空接引腳650相接於空接接腳626。
同樣的，DDR3記憶體所送出之信號亦可分為三類：第一類為DDR2與DDR3具共通性之信號包括DDR信號以及接地信號，亦即為DDR2/DDR3共同信號；第二類為DDR3所獨有之信號，可定義為DDR3專屬信號；第三類為空接信號。
同樣的，根據此三類信號可繪出北橋晶片與DDR3記憶體間信號傳遞示意圖。請參照第六圖B，其為根據DDR3記憶體之信號分類所繪之北橋晶片與DDR3記憶體間信號傳遞示意圖。此系統主要包含：北橋晶片60，一DDR3記憶體插槽66，與一DDR3記憶體模組68。再者，DDR3記憶體插槽66另包含：一組DDR2/DDR3共同信號接腳662、一組DDR3專屬信號接腳664、與一組空接接腳666。再者，DDR3記憶體模組68另包含：一組DDR3記憶體晶粒682、一DDR3電路子板684、一組DDR2/DDR3共同信號引腳686、一組DDR3專屬信號引腳688、與一組空接引腳690。
同樣的，DDR3記憶體晶粒682所送出之DDR2/DDR3共同信號(D1)可經由DDR3電路子板684的佈線傳送至 DDR2/DDR3共同信號引腳686；隨後，DDR2/DDR3共同信號(D1)再被傳送至DDR2/DDR3共同信號接腳662；隨後，DDR2/DDR3共同信號(D1)再經由主機板的佈線傳送至記憶體控制器602的DDR2/DDR3共同信號引腳604。再者，DDR3記憶體晶粒682所送出之DDR3專屬信號(D3)可經由DDR3電路子板684的佈線傳送至DDR3專屬信號引腳688；隨後，DDR3專屬信號(D3)再被傳送至DDR3專屬信號接腳664；隨後，DDR3專屬信號(D3)再經由主機板的佈線傳送至記憶體控制器602的DDR3專屬信號引腳608。再者，空接引腳690相接於空接接腳666。
請再參照第五圖A與第五圖B可知，在DDR2與DDR3的信號安排中，大部份的信號是共通性(DDR2/DDR3共同信號)，僅有少數信號是差異的(DDR2專屬信號與DDR3專屬信號)，且DDR2專屬信號與DDR3專屬信號的數量皆少於DDR2與DDR3記憶體插槽之空接接腳。因此，本發明即是透過DDR3記憶體模組上電路子板重新佈線，可將DDR3記憶體所送出之DDR3獨有之信號(DDR3專屬信號)傳送至DDR3記憶體模組之空接引腳，並再傳送至DDR2記憶體插槽之空接接腳，最終，再透過主機板的重新佈線，將DDR2記憶體插槽之空接接腳上的DDR3專屬信號傳送至記憶體控制器的DDR3專屬信號引腳，即可實現DDR3記憶體模組可使用於DDR2記憶體插槽之主機板。同理，透過DDR2記憶體模組上電路子板重新佈線，可將DDR2記憶體所送出之DDR2獨有之信號(DDR2專 屬信號)傳送至DDR2記憶體模組之空接引腳，並再傳送至DDR3記憶體插槽之空接接腳，最終，再透過主機板的重新佈線，將DDR3記憶體插槽之空接接腳上的DDR2專屬信號傳送至記憶體控制器的DDR2專屬信號引腳，即可實現DDR2記憶體模組可使用於DDR3記憶體插槽之主機板。
為方便說明本發明，以下僅以DDR3記憶體模組可使用於DDR2記憶體插槽之主機板為例作說明。請參照第七圖，其所繪示為本發明之北橋晶片、二種DDR3記憶體模組、與DDR2和DDR3記憶體插槽間之信號傳遞示意圖。此系統主要包含：一北橋晶片70，一DDR2記憶體插槽72，一DDR3記憶體插槽74，一第一DDR3記憶體模組76，與一第二DDR3記憶體模組78。再者，北橋晶片70另包含一記憶體控制器702，且記憶體控制器702另包含：一組DDR2/DDR3共同信號引腳704、一組DDR2專屬信號引腳706、與一組DDR3專屬信號引腳708。再者，DDR2記憶體插槽72另包含：一組DDR2/DDR3共同信號接腳722、一組DDR2專屬信號接腳724、與一組空接接腳726。再者，第一DDR3記憶體模組76另包含：一組DDR3記憶體晶粒762、一DDR3電路子板764、一組DDR2/DDR3共同信號引腳766、一組DDR3專屬信號引腳768、與一組空接引腳770。
由於第二DDR3記憶體模組78所送出之信號，經由DDR3記憶體插槽74，最終傳送至記憶體控制器702的過 程，與第六圖B所繪示之習用北橋晶片與DDR3記憶體間信號傳遞示意圖相同，在此不予贅述。以下僅就第一DDR3記憶體模組76所送出之信號，經由DDR2記憶體插槽72，最終傳送至記憶體控制器702的過程做說明。
首先，DDR3記憶體晶粒762所送出之DDR2/DDR3共同信號(D1)可經由DDR3電路子板764的佈線傳送至DDR2/DDR3共同信號引腳766；隨後，DDR2/DDR3共同信號(D1)再被傳送至DDR2記憶體插槽72之DDR2/DDR3共同信號接腳722；隨後，DDR2/DDR3共同信號(D1)再經由主機板的佈線傳送至記憶體控制器702的DDR2/DDR3共同信號引腳704。再者，DDR3記憶體晶粒762所送出之DDR3專屬信號(D3)可經由DDR3電路子板764的重新佈線傳送至部份的空接引腳770；隨後，DDR3專屬信號(D3)再被傳送至空接接腳726；最終，DDR3專屬信號(D3)再經由主機板的重新佈線傳送至記憶體控制器702的DDR3專屬信號引腳708。由於DDR3記憶體晶粒762所送出之全部信號，包含DDR2/DDR3共同信號(D1)與DDR3專屬信號(D3)，皆可被成功地傳送至記憶體控制器702，因此進而實現了本發明之DDR3記憶體模組76可使用於DDR2記憶體插槽72之主機板系統。
由於在DDR2與DDR3規格中，空接信號的數量大於DDR2與DDR3專屬信號的數量，因此可保證DDR3記憶體晶粒762所送出之所有DDR3專屬信號(D3)，可先後經由第一DDR3記憶體模組76之空接引腳770與DDR2 記憶體插槽72之空接接腳726，最終傳送至記憶體控制器702之DDR3專屬信號引腳708。
再者，由於DDR3記憶體模組76工作電壓為1.5V(伏特)，而DDR2記憶體插槽72工作電壓為1.8V(伏特)，為了使DDR3記憶體模組76可正常使用於DDR2記憶體插槽72，可採用一電源切換電路(第七圖未示出)。由於在未插入記憶體模組前或是所插入的記憶體模組為DDR2時，DDR2記憶體插槽72之空接接腳726不會有任何的信號輸入，因此一旦主機板經由DDR2記憶體插槽72之空接接腳726準位的變化而得知所插入的記憶體模組為DDR3，此時可藉由電源切換電路，將工作電壓由1.8V(伏特)切換至1.5V(伏特)，並提供給DDR3記憶體模組76，由於電源切換電路已為一習知技術，在此不予贅述。
再者，雖然部份晶片廠家將記憶體控制器702從北橋晶片70移至中央處理器(第七圖未示出)，然而並不改變本發明之特徵。
再者，本發明雖以DDR3記憶體模組可使用於DDR2記憶體插槽為例，DDR2記憶體模組可使用於DDR3記憶體插槽之主機板系統，亦可經由同樣概念所實現，在此不予贅述。
再者，本發明雖以記憶體模組輸出信號至記憶體控制器為例，但並不以此為限。記憶體模組亦可經由本發明之特徵接收從記憶體控制器所輸出之信號。
綜上所述，雖然本發明已以較佳實施例揭露如上，然 其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
本案圖式中所包含之各元件列示如下：
電腦系統‧‧‧10
主機板‧‧‧30
記憶體模組‧‧‧20、64、68、76、78
中央處理器‧‧‧102
北橋晶片‧‧‧60、104、302、70
南橋晶片‧‧‧106
記憶體‧‧‧108
AGP匯流排‧‧‧110
IDE裝置‧‧‧112
USB裝置‧‧‧114
記憶體晶粒‧‧‧202、642、682、762
電路子板‧‧‧204、644、684、764
引腳‧‧‧206、604、606、608、646、648、650、686、688、690、704、706、708、766、768、770
記憶體插槽‧‧‧62、66、72、74、304－1、304－2、306－1、306－2
記憶體控制器‧‧‧308、602、702
接腳‧‧‧622、624、626、662、664、666、722、724、726
本案得藉由下列圖式及詳細說明，俾得一更深入之了解：第一圖所繪示為一電腦系統示意圖。
第二圖所繪示為一記憶體模組示意圖。
第三圖所繪示為可支援DDR2和DDR3記憶體模組之DDR－Combo主機板示意圖。
第四圖A所繪示為DDR2信號安排示意圖。
第四圖B所繪示為DDR3信號安排示意圖。
第五圖A所繪示為另一DDR2信號安排示意圖。
第五圖B所繪示為另一DDR3信號安排示意圖。
第六圖A所繪示為根據DDR2記憶體之信號分類所繪之習用北橋晶片與DDR2記憶體間信號傳遞示意圖。
第六圖B所繪示為根據DDR3記憶體之信號分類所繪之習用北橋晶片與DDR3記憶體間信號傳遞示意圖。
第七圖所繪示為本發明之北橋晶片、二種DDR3記憶體模組、與DDR2和DDR3記憶體插槽間之信號傳遞示意圖。
記憶體模組‧‧‧76、78
北橋晶片‧‧‧70
記憶體晶粒‧‧‧762
電路子板‧‧‧764
引腳‧‧‧704、706、708、766、768、770
記憶體插槽‧‧‧72、74
記憶體控制器‧‧‧702
接腳‧‧‧722、724、726

Claims (10)

  1. 一種不同規格記憶體插槽之電腦系統，包含：一第一記憶體模組，屬於一第一規格；一第二記憶體模組，屬於該第一規格，該第一規格具有一第一組共用信號與一第一組專屬信號；一第一記憶體插槽，屬於該第一規格，該第一記憶體插槽具有一第一組共用接腳，一第一組專屬接腳，與一第一組空接接腳；一第二記憶體插槽，屬於一第二規格，該第二記憶體插槽具一第二組共用接腳，一第二組專屬接腳，與一第二組空接接腳；以及一記憶體控制器，連接至該第一記憶體插槽與該第二記憶體插槽，具有一第一組共用引腳，一第一組專屬引腳，與一第二組專屬引腳；其中，當該第二記憶體模組與該第二記憶體插槽連接時，該第二記憶體模組輸出之該第一組共用信號經由該第二記憶體插槽之該第二組共用接腳，傳送至該記憶體控制器之該第一組共用引腳，該第二記憶體模組輸出之該第一組專屬信號經由該第二記憶體插槽之該第二組空接接腳，傳送至該記憶體控制器之該第一組專屬引腳。
  2. 如申請專利範圍第1項所述之電腦系統，其中當該第一記憶體模組與該第一記憶體插槽連接時，該第一記憶體模組輸出該第一組共用信號經由該第一記憶體插槽的該第一 組共用接腳，傳送至該記憶體控制器之該第一組共用引腳，該第一記憶體模組輸出之該第一組專屬信號經由該第一記憶體插槽之該第一組專屬接腳，傳送至該記憶體控制器之該第一組專屬引腳。
  3. 如申請專利範圍第1項所述之電腦系統，其中該第二記憶體插槽中，該第二組空接接腳的數目大於該第二組專屬接腳的數目。
  4. 如申請專利範圍第1項所述之電腦系統，其中該第一組共用信號為該第一規格與該第二規格的多個相同信號。
  5. 如申請專利範圍第1項所述之電腦系統，其中該第一組專屬信號為與該第二規格不同的多個相異信號。
  6. 如申請專利範圍第1項所述之電腦系統，其中該記憶體控制器位於一北橋晶片內。
  7. 如申請專利範圍第1項所述之電腦系統，其中該記憶體控制器位於一中央處理器內。
  8. 如申請專利範圍第1項所述之電腦系統，更包含一電源切換電路，連接至該第二記憶體插槽，當該第二記憶體插槽之該第二組空接接腳未有該第一組專屬信號輸入時，該電源切換電路提供一第一電壓至該第二記憶體插槽；當該第二組空接接腳有該第一組專屬信號輸入時，該電源切換電路提供一第二電壓至該第二記憶體插槽。
  9. 如申請專利範圍第1項所述之電腦系統，其中該第一規格為第二代雙資料傳輸模式(DDR2)規格，該第二規格為第三代雙資料傳輸模式(DDR3)規格。
  10. 如申請專利範圍第1項所述之電腦系統，其中該第一規格為第三代雙資料傳輸模式(DDR3)規格，該第二規格為第二代雙資料傳輸模式(DDR2)規格。
TW097135182A 2008-09-12 2008-09-12 不同規格記憶體插槽之電腦系統 TWI465925B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097135182A TWI465925B (zh) 2008-09-12 2008-09-12 不同規格記憶體插槽之電腦系統
US12/555,123 US20100070694A1 (en) 2008-09-12 2009-09-08 Computer system having ram slots with different specifications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097135182A TWI465925B (zh) 2008-09-12 2008-09-12 不同規格記憶體插槽之電腦系統

Publications (2)

Publication Number Publication Date
TW201011549A TW201011549A (en) 2010-03-16
TWI465925B true TWI465925B (zh) 2014-12-21

Family

ID=42008238

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097135182A TWI465925B (zh) 2008-09-12 2008-09-12 不同規格記憶體插槽之電腦系統

Country Status (2)

Country Link
US (1) US20100070694A1 (zh)
TW (1) TWI465925B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201138571A (en) * 2010-04-28 2011-11-01 Hon Hai Prec Ind Co Ltd Computer motherboard
USD637192S1 (en) 2010-10-18 2011-05-03 Apple Inc. Electronic device
CN103456356A (zh) 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
USD709894S1 (en) 2012-09-22 2014-07-29 Apple Inc. Electronic device
TWI708150B (zh) * 2018-05-08 2020-10-21 華碩電腦股份有限公司 主機板和記憶體模組
CN114637715B (zh) * 2022-03-09 2023-10-20 长鑫存储技术有限公司 内存插槽、内存模组结构、检测方法、检测装置和主板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200820847A (en) * 2006-10-31 2008-05-01 Asustek Comp Inc Mother board

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5000000A (en) * 1988-08-31 1991-03-19 University Of Florida Ethanol production by Escherichia coli strains co-expressing Zymomonas PDC and ADH genes
US6438638B1 (en) * 2000-07-06 2002-08-20 Onspec Electronic, Inc. Flashtoaster for reading several types of flash-memory cards with or without a PC
DE102004026808B4 (de) * 2004-06-02 2007-06-06 Infineon Technologies Ag Abwärtskompatibler Speicherbaustein
US7327612B2 (en) * 2005-01-31 2008-02-05 Hewlett-Packard Development Company, L.P. Method and apparatus for providing the proper voltage to a memory
US7644216B2 (en) * 2007-04-16 2010-01-05 International Business Machines Corporation System and method for providing an adapter for re-use of legacy DIMMS in a fully buffered memory environment

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200820847A (en) * 2006-10-31 2008-05-01 Asustek Comp Inc Mother board

Also Published As

Publication number Publication date
TW201011549A (en) 2010-03-16
US20100070694A1 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
US10318195B2 (en) Memory system having a plurality of types of memory chips and a memory controller for controlling the memory chips
TWI500031B (zh) 具非揮發性類型記憶體模組的主記憶體之系統、方法及裝置，及其相關技術
US9767867B2 (en) Methods of communicating to different types of memory modules in a memory channel
US8874843B2 (en) Systems with programmable heterogeneous memory controllers for main memory
CN111183419B (zh) 可编程设备和处理系统在集成电路封装中的集成
US20080028186A1 (en) FPGA Co-Processor For Accelerated Computation
US7856546B2 (en) Configurable processor module accelerator using a programmable logic device
TWI465925B (zh) 不同規格記憶體插槽之電腦系統
US20070245061A1 (en) Multiplexing a parallel bus interface and a flash memory interface
US10599206B2 (en) Techniques to change a mode of operation for a memory device
EP2711842A2 (en) Interface between a host and a peripheral device
WO2010028381A1 (en) Input-output module, processing platform and method for extending a memory interface for input-output operations
US20110138162A1 (en) Reconfigurable load-reduced memory buffer
CN103019998A (zh) 可升级固态硬盘容量扩展装置
JP2018508871A (ja) 最小限のパッケージングの複雑性で異なる外部メモリタイプをサポートするための共通のダイ
CN107329863B (zh) 一种基于COMe的测量仪器通用硬件平台
TWI446171B (zh) 用於異質性主記憶體具有可程式化記憶體控制的系統，方法及裝置
CN101349933B (zh) 不同规格内存插槽的计算机系统
CN101324874A (zh) 具有处理器扩展装置的计算机系统
US20220304142A1 (en) Circuit board to reduce far end cross talk
US9244867B1 (en) Memory controller interface with adjustable port widths
CN112269756A (zh) 一种多处理器系统共享存储系统的装置