CN112269756A - 一种多处理器系统共享存储系统的装置 - Google Patents
一种多处理器系统共享存储系统的装置 Download PDFInfo
- Publication number
- CN112269756A CN112269756A CN202011261486.6A CN202011261486A CN112269756A CN 112269756 A CN112269756 A CN 112269756A CN 202011261486 A CN202011261486 A CN 202011261486A CN 112269756 A CN112269756 A CN 112269756A
- Authority
- CN
- China
- Prior art keywords
- control circuit
- ddr
- hard disk
- nvme
- multiprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 claims abstract description 11
- 239000002245 particle Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 5
- 230000006870 function Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000013403 standard screening design Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
Abstract
本发明公开了一种多处理器系统共享存储系统的装置，包括上电复位电路、多处理器模块、DDR共享控制电路、NVME硬盘控制电路，所述上电复位电路、与多处理器模块、DDR共享控制电路、NVME硬盘控制电路相连，多处理器模块分别与DDR共享控制电路、NVME硬盘控制电路连接，DDR共享控制电路与DDR颗粒相连，NVME硬盘控制电路与固态硬盘相连。本发明的优点和有益效果：通过复位芯片实现处理器上电扫描过程，各处理器的DDR内存和NVME接口通过协议电路，实现多处理器通过协议电路共享DDR内存和NVME硬盘的数据读写操作的功能，其具有集成度高、可用性强、高稳定性等特点。
Description
技术领域
本发明属于计算机技术领域，具体涉及一种多处理器系统共享存储系统的装置。
背景技术
DDR是本身是一种SDRAM,其特点是在时钟上升沿和下降沿都可以进行数据操作，其数据传输速度为系统时钟频率的两倍，由于速度增加，其传输性能优于传统的 SDRAM。DDR内存是一种高速并行总线，目前常用的为32位DDR和64位DDR，无论哪一种，对于并行总线来说，都要求着严格的时序要求，所以PCB走线的质量决定了设计出的内存的质量。实际设计中，大多采用T型走线和Flyby走线的方式进行处理器和多DDR内存芯片之间的数据传输。
NVMe是为PCIe制定的标准接口协议。解除了旧标准施放在SSD上的各种限制。支持所有常见的操作系统，具有良好的可拓展性、低延迟、低能耗、高性能等优点。传统的AHCI协议具有较强的兼容性，但是当与通过PCIe总线连接的SSD一起运用时，无法提供最佳的性能。而NVMe的规划充分利用了PCIe SSD的低延迟和并行性，并兼顾可处理器与平台构架，最大程度的发挥SSD的性能。
随着技术的进步，工业设计要求着更高的集成化，以最小空间体积实现所需功能是每个设计师追求的目标。而在嵌入式设计领域中，实现多处理器外围电路简单化是一个有效的方法。而DDR内存并行接口信号质量的问题无法实现多CPU串行走线的要求，而NVME固态硬盘的PCIE接口更是点对点协议标准。因此，设计出一种多处理器系统共享存储系统的设计方法是非常有意义的举措。
发明内容
本发明的目的在于克服现有技术中的缺陷，提供一种多处理器系统共享存储系统的装置。
为了实现上述目的，本发明的技术方案如下：
一种多处理器系统共享存储系统的装置，其特征在于，包括上电复位电路、多处理器模块、DDR共享控制电路、NVME硬盘控制电路，所述上电复位电路、与多处理器模块、DDR共享控制电路、NVME硬盘控制电路相连，多处理器模块分别与DDR 共享控制电路、NVME硬盘控制电路连接，DDR共享控制电路与DDR颗粒相连， NVME硬盘控制电路与固态硬盘相连。
所述上电复位电路上电后输出200ms复位信号，控制多处理器模块、DDR共享控制电路、NVME硬盘控制电路复位。
所述多处理器模块包括2个CPU芯片，各处理器引出PCIE总线、DDR总线和 Smbus总线，连接到后级电路，其中一个CPU作为主CPU，控制存储系统的切换。
所述DDR共享控制电路的A通道连接DDR存储芯片，BC通道分别连接两个CPU 芯片，各通道信号保持以一对用，主CPU通过GPIO控制DDR共享控制电路的引脚进行信道选择。
所述NVME硬盘控制电路上三个不同的PORT分别连接两个CPU芯片的PCIE 信号及NVME固态硬盘的PCIE信号，两个CPU的SMBUS总线与NVME硬盘控制电路和NVME固态硬盘以菊花链的方式串行连在一起，供两个CPU进行寄存器操作。
本发明的优点和有益效果：通过复位芯片实现处理器上电扫描过程，各处理器的DDR内存和NVME接口通过协议电路，实现多处理器通过协议电路共享DDR内存和 NVME硬盘的数据读写操作的功能，其具有集成度高、可用性强、高稳定性等特点。
附图说明
图1为本发明实施提供的一种多处理器系统共享存储系统的装置的结构框图。
具体实施方式
以下通过附图和具体实施方式对本发明作进一步的详细说明。
如图1所示，一种多处理器系统共享存储系统的装置，包括上电复位电路1、多处理器模块2、DDR共享控制电路3、NVME硬盘控制电路4，所述上电复位电路1、与多处理器模块2、DDR共享控制电路3、NVME硬盘控制电路4相连，多处理器模块2分别与DDR共享控制电路3、NVME硬盘控制电路4连接，DDR共享控制电路 3与DDR颗粒相连，NVME硬盘控制电路4与固态硬盘相连。
上电复位电路1采用美信公司的MAX708，上电后输出200ms复位信号，控制DDR共享控制电路3、NVME硬盘控制电路4复位。
多处理器模块2包括2个CPU芯片，根据应用所需，选择需要使用的处理器，各处理器引出PCIE总线、DDR总线和Smbus总线，连接到后级电路，其中一个CPU 作为主CPU，控制存储系统的切换。
DDR共享控制电路3选用Pericom公司的PI2DDR3212作为协议芯片，两个CPU 芯片的DDR信号分别连接BC通道上，A通道连接DDR存储芯片，各通道信号保持以一对用，主CPU通过GPIO控制PI2DDR3212的SEL引脚进行信道选择。
NVME硬盘控制电路4选用博通的PEX8619芯片，两个CPU芯片的PCIE信号与NVME固态硬盘的PCIE信号通过此芯片分别连在三个不同的PORT上，两个CPU 的SMBUS总线与PEX8619和NVME固态硬盘以菊花链的方式串行连在一起，供两个CPU进行寄存器操作。
上述实施例仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (5)
1.一种多处理器系统共享存储系统的装置，其特征在于，包括上电复位电路、多处理器模块、DDR共享控制电路、NVME硬盘控制电路，所述上电复位电路、与多处理器模块、DDR共享控制电路、NVME硬盘控制电路相连，多处理器模块分别与DDR共享控制电路、NVME硬盘控制电路连接，DDR共享控制电路与DDR颗粒相连，NVME硬盘控制电路与固态硬盘相连。
2.根据权利要求1所述的多处理器系统共享存储系统的装置，所述上电复位电路上电后输出200ms复位信号，控制多处理器模块、DDR共享控制电路、NVME硬盘控制电路复位。
3.根据权利要求1所述的多处理器系统共享存储系统的装置，所述多处理器模块包括2个CPU芯片，各处理器引出PCIE总线、DDR总线和Smbus总线，连接到后级电路，其中一个CPU作为主CPU，控制存储系统的切换。
4.根据权利要求3所述的多处理器系统共享存储系统的装置，所述DDR共享控制电路的A通道连接DDR存储芯片，BC通道分别连接两个CPU芯片，各通道信号保持以一对用，主CPU通过GPIO控制DDR共享控制电路的引脚进行信道选择。
5.根据权利要求1所述的多处理器系统共享存储系统的装置，所述NVME硬盘控制电路上三个不同的PORT分别连接两个CPU芯片的PCIE信号及NVME固态硬盘的PCIE信号，两个CPU的SMBUS总线与NVME硬盘控制电路和NVME固态硬盘以菊花链的方式串行连在一起，供两个CPU进行寄存器操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011261486.6A CN112269756A (zh) | 2020-11-12 | 2020-11-12 | 一种多处理器系统共享存储系统的装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011261486.6A CN112269756A (zh) | 2020-11-12 | 2020-11-12 | 一种多处理器系统共享存储系统的装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112269756A true CN112269756A (zh) | 2021-01-26 |
Family
ID=74339948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011261486.6A Pending CN112269756A (zh) | 2020-11-12 | 2020-11-12 | 一种多处理器系统共享存储系统的装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112269756A (zh) |
-
2020
- 2020-11-12 CN CN202011261486.6A patent/CN112269756A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2472409B1 (en) | Input-output module, and method for extending a memory interface for input-output operations | |
| US8782456B2 (en) | Dynamic and idle power reduction sequence using recombinant clock and power gating | |
| Jouppi et al. | CACTI-IO: CACTI with off-chip power-area-timing models | |
| KR100578112B1 (ko) | 메모리 클럭 신호를 제어하는 컴퓨터 시스템 및그 방법 | |
| TWI507979B (zh) | 用於整合以進階精簡指令集機器（ａｒｍ）為基礎的智慧產權物（ｉｐｓ）之設備和方法及運算裝置 | |
| US9524262B2 (en) | Connecting expansion slots | |
| US8339869B2 (en) | Semiconductor device and data processor | |
| CN107194257B (zh) | 一种基于国产tcm芯片的可信系统 | |
| CN210864564U (zh) | 一种6u cpci规格的高性能主控板 | |
| US20200201803A1 (en) | Information recording device, access device, and access method | |
| CN100414526C (zh) | 自动调整总线宽度的方法及装置 | |
| CN113824741A (zh) | 一种iic设备的通信方法、装置、设备、系统及介质 | |
| CN112306938A (zh) | 一种ocp卡和多主机卡的热插拔方法及装置 | |
| WO2003071405A1 (en) | Transferring data between differently clocked busses | |
| CN112269756A (zh) | 一种多处理器系统共享存储系统的装置 | |
| RU173335U1 (ru) | Процессорный модуль (МВЕ8С-РС) | |
| CN113485960B (zh) | 一种基于ft-2000-4的通用平台及计算机 | |
| CN216352292U (zh) | 服务器主板及服务器 | |
| CN115509985A (zh) | 一种处理器的i/o控制器 | |
| TW202105186A (zh) | 記憶體介面電路、記憶體儲存裝置及訊號產生方法 | |
| CN216083550U (zh) | 一种基于高性能嵌入式cpu的微机系统板 | |
| CN118363924B (zh) | 基于可配置逻辑的数据传输性能优化硬件实现及优化流程 | |
| CN217333201U (zh) | 一种6u vpx飞腾计算机主控板 | |
| US20230017161A1 (en) | Method and apparatus to perform training on a data bus between a dynamic random access memory (dram) and a data buffer on a buffered dual in-line memory module | |
| CN218729027U (zh) | 一种计算板卡及计算机设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210126 |