CN108511012A - 能够降低功耗的存储器模块和包括其的半导体系统 - Google Patents

能够降低功耗的存储器模块和包括其的半导体系统 Download PDF

Info

Publication number
CN108511012A
CN108511012A CN201810163182.2A CN201810163182A CN108511012A CN 108511012 A CN108511012 A CN 108511012A CN 201810163182 A CN201810163182 A CN 201810163182A CN 108511012 A CN108511012 A CN 108511012A
Authority
CN
China
Prior art keywords
memory
supply voltage
voltage
power supply
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810163182.2A
Other languages
English (en)
Other versions
CN108511012B (zh
Inventor
金正贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170026345A external-priority patent/KR20180099216A/ko
Priority claimed from KR1020170026358A external-priority patent/KR20180099223A/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108511012A publication Critical patent/CN108511012A/zh
Application granted granted Critical
Publication of CN108511012B publication Critical patent/CN108511012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)
  • Power Sources (AREA)

Abstract

本发明提供一种存储器模块，其可以包括存储器装置和功率控制器。存储器装置可以通过被供给第一存储器电源电压和第二存储器电源电压来操作。功率控制器可以从电源接收第一电源电压和第二电源电压，并且通过基于操作状态信息改变第一电源电压的电平和第二电源电压的电平来供给第一存储器电源电压和第二存储器电源电压。

Description

能够降低功耗的存储器模块和包括其的半导体系统
相关申请的交叉引用
本申请要求于2017年2月28日向韩国知识产权局提交的申请号为10-2017-0026345以及申请号为10-2017-0026358的韩国申请的优先权，其整体通过引用并入本文。
技术领域
各个实施例总体涉及一种半导体技术，并且更特别地，涉及一种存储器模块以及包括其的半导体系统。
背景技术
电子设备包括大量电子部件。作为电子设备的计算机系统包括由半导体配置的许多电子部件。在典型的计算机装置中，处理器和存储器被安装在包括信号传输线的主板上并且被配置为执行数据通信。在存储器中，配置为模块类型的多个存储器设备被安装到主板。计算机装置包括诸如电源管理集成电路的电源，并且存储器模块通过从电源供给多个电源电压而操作。存储器模块执行各种操作，并且存在需要全部多个电源电压的操作以及仅需要部分多个电源电压的操作。然而，由于存储器模块总是被施加来自电源的固定的电源电压，因此发生不必要的功耗。
发明内容
在实施例中，一种存储器模块可以包括：存储器装置，其被配置为通过被供给第一存储器电源电压和第二存储器电源电压来操作；以及功率控制器，其被配置为从电源接收第一电源电压和第二电源电压，并且通过基于操作状态信息改变第一电源电压的电平和第二电源电压的电平来供给第一存储器电源电压和第二存储器电源电压。
在实施例中，一种存储器模块可以包括：存储器装置，其被配置为通过被供给第一存储器电源电压和第二存储器电源电压来操作；以及功率控制器，其被配置为从电源接收第一电源电压和第二电源电压，在存储器装置的正常操作和第一待机操作中，供给具有与第一电源电压基本相同的电平的第一存储器电源电压，在第二待机操作中，阻止第一电源电压被供给作为第一存储器电源电压，在存储器装置的正常操作中，供给具有与第二电源电压基本相同的电平的第二存储器电源电压，并且在第一待机操作和第二待机操作中，供给具有低于第二电源电压的电平的第二存储器电源电压。
在实施例中，一种存储器模块可以包括：存储器装置，其被配置为通过被施加第一存储器电源电压来操作；电压选通电路，其被配置为当选通信号是启用状态时，提供从电源供给的第一电源电压作为第一存储器电源电压；以及模块控制器，其被配置为在存储器装置的待机操作中停用选通信号，并且在存储器装置的刷新操作中启用选通信号。
在实施例中，一种存储器模块可以包括：存储器装置，其被配置为通过被施加第一存储器电源电压来操作；电压选通电路，其被配置为基于选通信号提供从电源供给的第一电源电压和低电压中的一个作为第一存储器电源电压，低电压具有低于第一电源电压的电平；以及模块控制器，其被配置为基于电压标志生成选通信号，并且基于命令信号和感测第一存储器电源电压的电平的结果来生成刷新信号。
在实施例中，一种操作包括存储器装置的存储器模块的方法可以包括：在存储器装置的待机操作中，阻止第一电源电压被供给到存储器装置；在存储器装置的刷新操作中，将第一电源电压供给到存储器装置；以及当刷新操作完成时，阻止第一电源电压被供给到存储器装置。
附图说明
图1是示出表示根据实施例的半导体系统的示例性配置的示图。
图2是示出表示根据实施例的半导体系统的示例性配置的示图。
图3是示出表示图2所示的电源电压控制电路的示例性配置的示图。
图4和图5表示帮助解释根据实施例的存储器模块的操作的示例性时序图。
图6是示出表示根据实施例的半导体系统的示例性配置的示图。
图7是示出表示图6所示的电压选通电路的示例性配置的示图。
图8表示根据实施例的帮助解释存储器模块和半导体系统的操作的示例性时序图。
图9是示出表示根据实施例的半导体系统的示例性配置的示图。
图10表示帮助解释根据实施例的存储器模块和半导体系统的操作的示例性时序图。
图11是示出表示根据实施例的系统的示例性配置的示图。
图12是示出表示根据实施例的系统的示例性配置的示图。
具体实施方式
在下文中，将通过各种示例性实施例并参照附图描述能够降低功耗的存储器模块以及包括其的半导体系统。
图1是示出表示根据实施例的半导体系统1的示例性配置的示图。半导体系统1可以包括主机101和存储器模块100。主机101和存储器模块100可以执行数据通信。主机101将各种控制信号提供给存储器模块100，使得存储器模块100可以执行数据输入操作和数据输出操作。例如，主机101可以将命令信号CMD、地址信号ADD、时钟信号CLK和数据DQ提供给存储器模块100，并且从而可以控制存储器模块100执行数据存储操作和数据输出操作。数据从主机101传输到存储器模块100并且传输的数据被存储在存储器模块100中的操作可以是写入操作。存储在存储器模块100中的数据被输出并且输出的数据被传输到主机101的操作可以是读取操作。在写入操作中，主机101可以将命令信号CMD、地址信号ADD和数据DQ提供给存储器模块100。在读取操作中，主机101可以将命令信号CMD和地址信号ADD提供给存储器模块100，并且存储器模块100可以将数据DQ输出到主机101。主机101和存储器模块100可以通过多个总线来联接。多个总线可以包括用于传输命令信号CMD的命令总线、用于传输地址信号ADD的地址总线、用于传输数据DQ的数据总线以及用于传输时钟信号CLK的时钟总线。在实施例中，命令信号CMD和地址信号ADD可以被传输作为一个信号。主机101可以包括物理层作为用于传输命令信号CMD、地址信号ADD、时钟信号CLK和数据DQ的接口电路。主机101可以包括中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器(DSP)或存储器控制器。此外，主机101可以通过组合诸如应用处理器(AP)的具有各种功能的处理器芯片被实现为片上系统的形式。
在图1中，存储器模块100可以包括至少一个存储器装置110和功率控制器120。虽然在图1中仅示出一个存储器装置110，但是应当注意的是，存储器模块100可以包括多个存储器装置。并且，存储器模块100不仅可以包括相同种类的存储器装置，而且还可以包括不同种类的存储器装置。存储器装置110可以包括易失性存储器或非易失性存储器。易失性存储器可以包括SRAM(静态RAM)、DRAM(动态RAM)或SDRAM(同步DRAM)，并且非易失性存储器可以包括ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电可擦除可编程ROM)、EPROM(电可编程ROM)、闪速存储器、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)或FRAM(铁电RAM)。在写入操作中，存储器装置110可以接收从主机101传输的命令信号CMD、地址信号ADD、时钟信号CLK和数据DQ。在读取操作中，存储器装置110可以接收从主机101传输的命令信号CMD、地址信号ADD和时钟信号CLK，并且可以将数据DQ传输到主机101。
功率控制器120可以提供适合于存储器装置110操作的电源电压。功率控制器120可以接收第一电源电压VPP和第二电源电压VDD。功率控制器120可以由第一电源电压VPP生成第一存储器电源电压MVPP，并且可以由第二电源电压VDD生成第二存储器电源电压MVDD。功率控制器120可以将第一存储器电源电压MVPP和第二存储器电源电压MVDD输出或供给到存储器装置110，并且存储器装置110可以通过被供给第一存储器电源电压MVPP和第二存储器电源电压MVDD来操作。
半导体系统1可以进一步包括电源103。作为半导体系统1的部件的电源103可以是能够生成并提供各种电源电压的电源管理集成电路。电源103可以生成第一电源电压VPP和第二电源电压VDD。第二电源电压VDD可以具有低于第一电源电压VPP的电平。第一电源电压VPP可以是高电压或者泵升电压(pumping voltage)，并且可以是待被供给到存储器装置110的内部电路中的以相对较高的电压电平操作的内部电路的电压。例如，第一电源电压VPP可以被用于诸如字线驱动器的电路中。作为正常电源电压的第二电源电压VDD可以被用于除使用第一电源电压VPP的内部电路之外的其余内部电路中。虽然在图1中示出电源103被设置在存储器模块100外部，但是在实施例中，电源103可以被设置在存储器模块100内部作为存储器模块100的部件。
基于存储器装置110的操作状态信息，功率控制器120可以改变待供给到存储器装置110的电源电压的电平，或者选择性地将电源电压供给到存储器装置110。存储器装置110的操作状态信息可以包括存储器装置110的操作信息和温度信息。存储器装置110的操作信息可以包括关于存储器装置110的操作模式以及在操作模式期间执行的具体操作的信息。温度信息可以包括关于存储器装置110操作的温度的信息。功率控制器120可以从电源103接收第一电源电压VPP和第二电源电压VDD，并且根据存储器装置110的操作状态信息，可以改变第一存储器电源电压MVPP的电平和第二存储器电源电压MVDD的电平并将电平改变的第一存储器电源电压MVPP和第二存储器电源电压MVDD提供给存储器装置110，或者可以选择性地将第一存储器电源电压MVPP和第二存储器电源电压MVDD中的至少一个提供给存储器装置110。
存储器装置110可以执行各种操作。例如，存储器装置110可以基于命令信号CMD执行正常操作、待机操作和刷新操作。正常操作可以包括激活操作(active operation)、写入操作和读取操作。激活操作可以是存储器装置110被激活以执行写入操作和读取操作的操作。作为存储器装置110不执行写入操作和读取操作并且被去活(deactivate)的操作的待机操作可以是功耗被最小化的操作。例如，待机操作可以包括诸如掉电模式、深度掉电模式和睡眠模式的操作模式。存储器装置110可以通过由主机101控制而在待机操作期间周期性地执行刷新操作。待机操作可以包括第一待机操作和第二待机操作。作为低功率操作模式的第一待机操作可以是存储器装置110不执行写入操作或读取操作的操作模式。在第一待机操作期间，存储器装置110可以通过周期性地从主机101接收作为命令信号CMD的刷新命令来执行刷新操作。因此，在第一待机操作期间，用于执行存储器装置110的刷新操作的内部电路可能需要操作，并且其它内部电路可能不需要操作。第二待机操作可以是最低功率操作模式，并且存储器装置110甚至可以在第二待机操作期间不执行刷新操作。因此，存储器装置110的所有内部电路可能不需要操作。
在存储器装置110的正常操作中，功率控制器120可以将从电源103接收的第一电源电压VPP和第二电源电压VDD原样提供为第一存储器电源电压MVPP和第二存储器电源电压MVDD。在存储器装置110的第一待机操作中，功率控制器120可以供给具有与第一电源电压VPP基本相同的电平的第一存储器电源电压MVPP，并且可以供给具有低于第二电源电压VDD的电平的第二存储器电源电压MVDD。可选地，在第一待机操作中，功率控制器120可以供给具有与第二电源电压VDD基本相同的电平的第二存储器电源电压MVDD，并且可以阻止第一电源电压VPP被供给作为第一存储器电源电压MVPP。
当在第一待机操作期间执行刷新操作时，功率控制器120可以供给第一电源电压VPP作为第一存储器电源电压MVPP。在第一待机操作期间，功率控制器120可以阻止第一存储器电源电压MVPP被供给到存储器装置110，并且每当存储器装置110周期性地执行刷新操作时，功率控制器120可以将第一电源电压VPP提供给存储器装置110作为第一存储器电源电压MVPP。在存储器装置110的第二待机操作中，功率控制器120可以阻止第一电源电压VPP被供给作为第一存储器电源电压MVPP，并且可以供给具有低于第二电源电压VDD的电平的第二存储器电源电压MVDD。
根据存储器装置110的温度信息，功率控制器120可以改变待供给到存储器装置110的电源电压的电平。当存储器装置110在比诸如室温的参考温度相对更低的温度下操作时，由于劣化相对较小，因此存储器装置110可以表现出相对较高的性能。当存储器装置110在比参考温度相对更高的温度下操作时，由于劣化相对较大，因此存储器装置110可以表现出相对较低的性能。因此，当在相对较低的温度下操作时，即使使用具有相对较低电平的电源电压，存储器装置110也可以表现出正常的性能。相反地，当在相对较高的温度下操作时，只有使用具有相对较高电平的电源电压，存储器装置110才可以表现出正常性能。因此，基于存储器装置110的温度信息，功率控制器120可以改变待被供给到存储器装置110的第一存储器电源电压MVPP的电平和第二存储器电源电压MVDD的电平。存储器模块100可以进一步包括温度传感器130，并且温度传感器130可以基于存储器装置110的温度信息生成温度标志TFLAG并将温度标志TFLAG提供给功率控制器120。
图2是示出表示根据实施例的半导体系统2的示例性配置的示图。半导体系统2可以包括主机201和存储器模块200。主机201和存储器模块200可以执行数据通信。主机201将命令信号CMD、地址信号ADD、时钟信号CLK和数据DQ提供给存储器模块200，使得存储器模块200可以执行数据输入操作和数据输出操作。存储器模块200可以包括至少一个存储器装置210和功率控制器220。虽然在图2中仅示出一个存储器装置210，但是应当注意的是，存储器模块200可以包括多个存储器装置。在写入操作中，存储器装置210可以接收从主机201传输的命令信号CMD、地址信号ADD、时钟信号CLK和数据DQ。在读取操作中，存储器装置210可以接收从主机201传输的命令信号CMD、地址信号ADD和时钟信号CLK，并且可以将数据DQ传输到主机201。
功率控制器220可以提供适合于存储器装置210操作的电源电压。功率控制器220可以被用作图1所示的功率控制器120。功率控制器220可以接收第一电源电压VPP和第二电源电压VDD。功率控制器220可以由第一电源电压VPP生成第一存储器电源电压MVPP，并且可以由第二电源电压VDD生成第二存储器电源电压MVDD。功率控制器220可以将第一存储器电源电压MVPP和第二存储器电源电压MVDD输出或供给到存储器装置210，并且存储器装置210可以通过被供给第一存储器电源电压MVPP和第二存储器电源电压MVDD来操作。基于存储器装置210的操作状态信息，功率控制器220可以改变待供给到存储器装置210的电源电压的电平。半导体系统2可以进一步包括电源203。作为半导体系统2的部件的电源203可以是能够生成并提供各种电源电压的电源管理集成电路。电源203可以生成第一电源电压VPP和第二电源电压VDD。虽然在图2中示出电源203被设置在存储器模块200外部，但是在实施例中，电源203可以被设置在存储器模块200内部作为存储器模块200的部件。
功率控制器220可以根据存储器装置210的操作状态信息，通过改变第一电源电压VPP的电平和第二电源电压VDD的电平来生成第一存储器电源电压MVPP和第二存储器电源电压MVDD。在存储器装置210的正常操作中，功率控制器220可以供给具有与第一电源电压VPP基本相同的电平的第一存储器电源电压MVPP，并且可以供给具有与第二电源电压VDD基本相同的电平的第二存储器电源电压MVDD。在存储器装置210的正常操作中，功率控制器220可以输出第一电源电压VPP作为第一存储器电源电压MVPP，并且可以输出第二电源电压VDD作为第二存储器电源电压MVDD。在存储器装置210的第一待机操作中，功率控制器220可以供给具有与第一电源电压VPP基本相同的电平的第一存储器电源电压MVPP，并且可以供给具有低于第二电源电压VDD的电平的第二存储器电源电压MVDD。在存储器装置210的第一待机操作中，功率控制器220可以输出第一电源电压VPP作为第一存储器电源电压MVPP，并且可以将第二电源电压VDD降低预定量并且输出降低的第二电源电压VDD作为第二存储器电源电压MVDD。在存储器装置210的第二待机操作中，功率控制器220可以阻止第一电源电压VPP被供给作为第一存储器电源电压MVPP，并且可以供给具有低于第二电源电压VDD的电平的第二存储器电源电压MVDD。在存储器装置210的第二待机操作中，功率控制器220可以阻止第一电源电压VPP被提供作为第一存储器电源电压MVPP，并且可以将第二电源电压VDD降低预定量并且输出降低的第二电源电压VDD作为第二存储器电源电压MVDD。在存储器装置210的第二待机操作中，功率控制器220可以提供低电压作为第一存储器电源电压MVPP，而不是提供第一电源电压VPP作为第一存储器电源电压MVPP。低电压可以是被施加以防止存储器装置210的内部电路接收浮动的第一存储器电源电压MVPP的电压。例如，低电压可以是接地电压或具有低于第一电源电压VPP的电平的特定电压。低电压可以通过降低第一电源电压VPP的电平而生成。
当存储器模块200包括多个存储器装置时，功率控制器220可以接收关于多个存储器装置的各个操作状态信息。功率控制器220可以根据关于多个存储器装置的各个操作状态信息，将不同的存储器电源电压MVPP和MVDD供给到多个存储器装置。例如，当存储器模块200包括第一存储器装置和第二存储器装置时，功率控制器220可以将第三存储器电源电压和第四存储器电源电压供给到第一存储器装置，并且可以将第五存储器电源电压和第六存储器电源电压供给到第二存储器装置。第一存储器装置可以执行正常操作，并且第二存储器装置执行第一待机操作。功率控制器220可以输出第一电源电压VPP作为第三存储器电源电压，并且可以输出第二电源电压VDD作为第四存储器电源电压。并且，功率控制器220可以输出第一电源电压VPP作为第五存储器电源电压，并且可以将第二电源电压VDD降低预定电平并且输出降低的第二电源电压VDD作为第六存储器电源电压。
存储器装置210的温度信息可以是通过测量存储器装置210和/或存储器模块200的温度而获得的信息。例如，温度信息可以包括关于存储器装置210和/或存储器模块200的温度是否是第一温度、第二温度或第三温度的信息。例如，第二温度可以是低于第一温度的温度，并且第三温度可以是高于第一温度的温度。第一温度可以是室温，第二温度可以是低温，并且第三温度可以是高温。当存储器装置210在第一温度下表现出参考性能时，由于半导体装置在第二温度下的劣化相对较小，因此存储器装置210可以在第二温度下表现出高于参考性能的性能。因此，即使通过使用具有相对较低电平的电源电压，存储器装置210也可以表现出参考性能。由于在第三温度下半导体装置的劣化可能容易发生，因此存储器装置210可以在第三温度下表现出低于参考性能的性能。因此，只有通过使用具有相对较高电平的电源电压，存储器装置210才可以表现出参考性能。
当存储器装置210的温度是第一温度时，功率控制器220可以供给具有与第一电源电压VPP基本相同的电平的第一存储器电源电压MVPP。当存储器装置210的温度是第一温度时，功率控制器220可以输出第一电源电压VPP作为第一存储器电源电压MVPP。当存储器装置210的温度是第二温度时，功率控制器220可以供给具有低于第一电源电压VPP的电平的第一存储器电源电压MVPP。当存储器装置210的温度是第二温度时，功率控制器220可以将第一电源电压VPP降低预定量并且输出降低的第一电源电压VPP作为第一存储器电源电压MVPP。当存储器装置210的温度是第三温度时，功率控制器220可以供给具有高于第一电源电压VPP的电平的第一存储器电源电压MVPP。进一步地，第一电源电压VPP可以具有高于第二电源电压VDD的电平。当存储器装置210的温度是第三温度时，功率控制器220可以将第一电源电压VPP升高预定量并且输出升高的第一电源电压VPP作为第一存储器电源电压MVPP。功率控制器220可以供给具有与第二电源电压VDD基本相同的电平的第二存储器电源电压MVDD，而不管存储器装置210的温度如何。功率控制器220可以输出第二电源电压VDD作为第二存储器电源电压MVDD。在实施例中，如果存储器装置210的温度是第二温度，则功率控制器220可以供给具有低于第二电源电压VDD的电平的第二存储器电源电压MVDD，并且如果存储器装置210的温度是第三温度，则功率控制器220可以供给具有高于第二电源电压VDD的电平的第二存储器电源电压MVDD。
功率控制器220可以通过接收命令信号CMD、操作标志OFLAG和温度标志TFLAG中的至少一个来生成操作状态信息。命令信号CMD或操作标志OFLAG可以包括关于待由存储器装置210执行的操作的所有信息。在实施例中，功率控制器220可以基于命令信号CMD从主机201获得关于存储器装置210的操作模式的信息。在实施例中，功率控制器220可以基于操作标志OFLAG而不是命令信号CMD来生成操作状态信息。作为包括关于待由存储器装置210执行的操作的信息的信号的操作标志OFLAG可以是可以从主机201单独传输的信号。操作标志OFLAG可以代替命令信号CMD来提供关于存储器装置210的操作模式的信息。当使用操作标志OFLAG时，功率控制器220可能不包括用于分析命令信号CMD的命令解码器，并且因此，可以减轻设计功率控制器220的电路的负担。温度标志TFLAG可以包括关于存储器装置210和/或存储器模块200的温度的信息。存储器模块200可以进一步包括温度传感器230。温度传感器230可以测量存储器装置210和/或存储器模块200的温度，并且可以基于测量的温度生成温度标志TFLAG。
在图2中，功率控制器220可以包括电源电压控制电路221、第一电源电压生成电路222和第二电源电压生成电路223。电源电压控制电路221可以通过接收命令信号CMD、操作标志OFLAG和温度标志TFLAG中的一个来生成操作状态信息。电源电压控制电路221可以基于操作状态信息生成第一电压控制信号VC1<0:n>和第二电压控制信号VC2<0:n>。第一电压控制信号VC1<0:n>和第二电压控制信号VC2<0:n>中的每一个可以是包括多个位的代码信号，并且n可以是大于或等于1的整数。第一电源电压生成电路222可以接收第一电源电压VPP，并且可以通过基于第一电压控制信号VC1<0:n>改变第一电源电压VPP的电平来生成第一存储器电源电压MVPP。第二电源电压生成电路223可以接收第二电源电压VDD，并且可以通过基于第二电压控制信号VC2<0:n>改变第二电源电压VDD的电平来生成第二存储器电源电压MVDD。
图3是示出表示图2所示的电源电压控制电路221的示例性配置的示图。在图3中，电源电压控制电路221可以包括操作状态确定器310、第一电压控制信号生成器320和第二电压控制信号生成器330。操作状态确定器310可以基于命令信号CMD、操作标记OFLAG和温度标记TFLAG中的至少一个来生成操作状态信息OSI。例如，操作状态信息OSI可以是包括多个位的代码信号。操作状态确定器310可以通过改变多个位的逻辑值而生成操作状态信息OSI，其包括与存储器装置210的操作模式相关联的各种信息以及关于存储器装置210和/或存储器模块200的温度的信息。
第一电压控制信号生成器320可以基于操作状态信息OSI生成第一电压控制信号VC1<0:n>。第一电压控制信号生成器320可以生成具有上行代码值(up code value)、默认代码值、下行代码值(down code value)和最小代码值中的任何一个的第一电压控制信号VC1<0:n>。第二电压控制信号生成器330可以基于操作状态信息OSI生成第二电压控制信号VC2<0:n>。第二电压控制信号生成器330可以生成具有默认代码值和下行代码值中的任何一个的第二电压控制信号VC2<0:n>。在本公开的实施例中，由于功率控制器220不升高第二电源电压VDD或不阻止第二电源电压VDD被提供作为第二存储器电源电压MVDD，因此第二电压控制信号生成器330不生成具有上行代码值或最小代码值的第二电压控制信号VC2<0:n>。然而，根据应用，功率控制器220可以升高第二电源电压VDD或阻止第二电源电压VDD被提供作为第二存储器电源电压MVDD，并且第二电压控制信号生成器330可以生成具有上行代码值或最小代码值的第二电压控制信号VC2<0:n>。
第一电源电压生成电路222可以基于具有上行代码值的第一电压控制信号VC1<0:n>来升高第一电源电压VPP，并且可以输出升高的第一电源电压VPP作为第一存储器电源电压MVPP。第一电源电压生成电路222可以基于具有默认代码值的第一电压控制信号VC1<0:n>输出第一电源电压VPP作为第一存储器电源电压MVPP。第一电源电压生成电路222可以基于具有下行代码值的第一电压控制信号VC1<0:n>来降低第一电源电压VPP，并且可以输出降低的第一电源电压VPP作为第一存储器电源电压MVPP。第一电源电压生成电路222可以基于具有最小代码值的第一电压控制信号VC1<0:n>阻止第一电源电压VPP被提供作为第一存储器电源电压MVPP。第一电源电压生成电路222可以阻止第一电源电压VPP被提供作为第一存储器电源电压MVPP，并且可以提供低电压作为第一存储器电源电压MVPP。当低电压具有低于第一电源电压VPP并且高于接地电压的电平时，第一电源电压生成电路222可以降低第一电源电压VPP并且生成降低的第一电源电压VPP作为低电压。第二电源电压生成电路223可以基于具有默认代码值的第二电压控制信号VC2<0:n>输出第二电源电压VDD作为第二存储器电源电压MVDD。第二电源电压生成电路223可以基于具有下行代码值的第二电压控制信号VC2<0:n>来降低第二电源电压VDD，并且可以输出降低的第二电源电压VDD作为第二存储器电源电压MVDD。
图4和图5表示帮助解释根据实施例的半导体系统2和存储器模块200的操作的示例性时序图。下面将参照图2至图5来描述根据实施例的半导体系统2和存储器模块200的操作。首先，图4示出根据存储器装置210的各种操作的存储器模块200的操作方法。当存储器装置210执行正常操作时，功率控制器220可以供给具有与第一电源电压VPP基本相同的电平的第一存储器电源电压MVPP，并且可以供给具有与第二电源电压VDD基本相同的电平的第二存储器电源电压MVDD。操作状态确定器310可以基于命令信号CMD或操作标志OFLAG生成操作状态信息OSI，第一电压控制信号生成器320可以生成具有默认代码值的第一电压控制信号VC1<0:n>，并且第二电压控制信号生成器330可以生成具有默认代码值的第二电压控制信号VC2<0:n>。第一电源电压生成电路222可以输出第一电源电压VPP作为第一存储器电源电压MVPP，并且第二电源电压生成电路223可以输出第二电源电压VDD作为第二存储器电源电压MVDD。
当存储器装置210进入第一待机操作时，功率控制器220可以供给具有与第一电源电压VPP基本相同的电平的第一存储器电源电压MVPP，并且可以供给具有低于第二电源电压VDD的电平的第二存储器电源电压MVDD。操作状态确定器310可以基于命令信号CMD或操作标志OFLAG生成操作状态信息OSI，第一电压控制信号生成器320可以生成具有默认代码值的第一电压控制信号VC1<0:n>，并且第二电压控制信号生成器330可以生成具有下行代码值的第二电压控制信号VC2<0:n>。第一电源电压生成电路222可以输出第一电源电压VPP作为第一存储器电源电压MVPP，并且第二电源电压生成电路223可以降低第二电源电压VDD并且输出降低的第二电源电压VDD作为第二存储器电源电压MVDD。因此，在第一待机操作期间，由于存储器装置210接收具有与第一电源电压VPP基本相同的电平的第一存储器电源电压MVPP，因此存储器装置210可以稳定地执行刷新操作。因为与刷新操作不相关联的内部电路接收降低的第二电源电压VDD，因此可以降低存储器装置210中消耗的功率。
当存储器装置210进入第二待机操作时，功率控制器220不供给第一存储器电源电压MVPP，并且可以供给具有低于第二电源电压VDD的电平的第二存储器电源电压MVDD。操作状态确定器310可以基于命令信号CMD或操作标志OFLAG生成操作状态信息OSI，第一电压控制信号生成器320可以生成具有最小代码值的第一电压控制信号VC1<0:n>，并且第二电压控制信号生成器330可以生成具有下行代码值的第二电压控制信号VC2<0:n>。第一电源电压生成电路222可以阻止第一电源电压VPP被提供作为第一存储器电源电压MVPP，并且可以提供低电压VL作为第一存储器电源电压MVPP。并且，第二电源电压生成电路223可以降低第二电源电压VDD，并且可以输出降低的第二电源电压VDD作为第二存储器电源电压MVDD。因此，在第二待机操作期间，由存储器装置210消耗的功率可以被最小化。
图5是示出根据存储器装置210和/或存储器模块200的温度的存储器模块200的操作的示图。当存储器装置210和/或存储器模块200的温度是室温ROOM时，功率控制器220可以供给具有与第一电源电压VPP基本相同的电平的第一存储器电源电压MVPP，并且可以供给具有与第二电源电压VDD基本相同的电平的第二存储器电源电压MVDD。操作状态确定器310可以基于温度标志TFLAG生成操作状态信息OSI，第一电压控制信号生成器320可以生成具有默认代码值的第一电压控制信号VC1<0:n>，并且第二电压控制信号生成器330可以生成具有默认代码值的第二电压控制信号VC2<0:n>。第一电源电压生成电路222可以输出第一电源电压VPP作为第一存储器电源电压MVPP，并且第二电源电压生成电路223可以输出第二电源电压VDD作为第二存储器电源电压MVDD。
当存储器装置210和/或存储器模块200的温度是低温COLD时，功率控制器220可以供给具有低于第一电源电压VPP的电平的第一存储器电源电压MVPP，并且可以供给具有与第二电源电压VDD基本相同的电平的第二存储器电源电压MVDD。操作状态确定器310可以基于温度标志TFLAG生成操作状态信息OSI，第一电压控制信号生成器320可以生成具有下行代码值的第一电压控制信号VC1<0:n>，并且第二电压控制信号生成器330可以生成具有默认代码值的第二电压控制信号VC2<0:n>。第一电源电压生成电路222可以降低第一电源电压VPP并且输出降低的第一电源电压VPP作为第一存储器电源电压MVPP，并且第二电源电压生成电路223可以输出第二电源电压VDD作为第二存储器电源电压MVDD。因此，存储器装置210可以通过被供给具有较低电平的电源电压而在消耗较少功率的同时表现出参考性能。
当存储器装置210和/或存储器模块200的温度是高温HOT时，功率控制器220可以供给具有高于第一电源电压VPP的电平的第一存储器电源电压MVPP，并且可以供给具有与第二电源电压VDD基本相同的电平的第二存储器电源电压MVDD。操作状态确定器310可以基于温度标志TFLAG生成操作状态信息OSI，第一电压控制信号生成器320可以生成具有上行代码值的第一电压控制信号VC1<0:n>，并且第二电压控制信号生成器330可以生成具有默认代码值的第二电压控制信号VC2<0:n>。第一电源电压生成电路222可以升高第一电源电压VPP并且输出升高的第一电源电压VPP作为第一存储器电源电压MVPP，并且第二电源电压生成电路223可以输出第二电源电压VDD作为第二存储器电源电压MVDD。因此，存储器装置210可以通过被供给具有较高电平的电源电压而表现出参考性能。虽然参照图4和图5独立地描述根据存储器装置210的各种操作或温度的存储器模块200的操作，但是应当注意的是，实施例不限于此。根据存储器装置210的各种操作的存储器模块200的操作和根据存储器装置210的温度的存储器模块200的操作可以以重叠的方式被应用。考虑到存储器装置210的各种操作和温度两者，功率控制器220可以向存储器装置210提供具有最佳电平的第一存储器电源电压MVPP和第二存储器电源电压MVDD。
图6是示出表示根据实施例的半导体系统3的示例性配置的示图。半导体系统3可以包括主机601和存储器模块600。主机601和存储器模块600可以执行数据通信。主机601将各种控制信号提供给存储器模块600，使得存储器模块600可以执行数据输入操作和数据输出操作。例如，主机601可以将命令信号CMD、地址信号ADD、时钟信号CLK和数据DQ提供给存储器模块600，并且从而可以控制存储器模块600执行数据存储操作和数据输出操作。存储器模块600可以包括至少一个存储器装置610。虽然在图6中仅示出一个存储器装置610，但是应当注意的是，存储器模块600可以包括多个存储器装置。
根据存储器装置610的操作状态信息，存储器模块600可以控制是否将电源电压供给到存储器装置610。主机601可以控制存储器模块600的存储器装置610执行各种操作，并且存储器装置610可以基于命令信号CMD执行各种操作。存储器装置610可以基于命令信号CMD执行激活操作、待机操作、写入操作、读取操作和刷新操作。在待机操作期间，由于存储器装置610被去活，除用于周期性地执行刷新操作的内部电路以外的其它内部电路可能不操作。待机操作可以对应于前述第一待机操作。存储器装置610可以通过被施加第一存储器电源电压MVPP而操作。存储器模块600可以在存储器装置610的激活操作期间供给从外部供应的第一电源电压VPP作为第一存储器电源电压MVPP。存储器模块600可以在存储器装置610的待机操作中阻止第一电源电压VPP被供给作为第一存储器电源电压MVPP。存储器模块600可以在存储器装置610的刷新操作中供给第一电源电压VPP作为第一存储器电源电压MVPP。也就是说，每当存储器装置610在待机操作期间周期性地执行刷新操作时，存储器模块600可以供给第一电源电压VPP作为第一存储器电源电压MVPP。
在图6中，存储器模块600可以包括模块控制器620和电压选通电路630。模块控制器620和电压选通电路630可以被用作图1所示的功率控制器120。模块控制器620可以基于从存储器模块600外部接收的命令信号CMD来生成选通信号GC和刷新信号REF中的至少一个。根据存储器装置610基于命令信号CMD的操作，模块控制器620可以确定是否启用选通信号GC。例如，模块控制器620可以在存储器装置610的激活操作中启用选通信号GC，并且可以在存储器装置610的待机操作中停用选通信号GC。当在待机操作期间执行刷新操作时，模块控制器620可以启用选通信号GC。模块控制器620可以在刷新操作中生成刷新信号REF，并且可以通过感测第一存储器电源电压MVPP的电平来将刷新信号REF提供给存储器装置610。
电压选通电路630可以基于选通信号GC提供第一电源电压VPP作为第一存储器电源电压MVPP。例如，当选通信号GC是启用状态时，电压选通电路630可以提供第一电源电压VPP作为第一存储器电源电压MVPP，并且当选通信号GC为停用状态时，电压选通电路630可能不提供第一电源电压VPP作为第一存储器电源电压MVPP。基于选通信号GC，电压选通电路630可以提供第一电源电压VPP和低电压中的一个作为第一存储器电源电压MVPP。当选通信号GC是启用状态时，电压选通电路630可以提供第一电源电压VPP作为第一存储器电源电压MVPP，并且当选通信号GC为停用状态时，电压选通电路630可以提供低电压作为第一存储器电源电压MVPP。低电压可以具有低于第一电源电压VPP的电平。稍后将描述低电压。
在图6中，模块控制器620可以包括电压感测电路621和功率控制电路622。电压感测电路621可以接收第一存储器电源电压MVPP，感测第一存储器电源电压MVPP，并且生成感测信号VPPD。例如，当第一存储器电源电压MVPP大于或等于预定电平时，电压感测电路621可以启用感测信号VPPD。功率控制电路622可以基于命令信号CMD生成选通信号GC，并且基于命令信号CMD和感测信号VPPD生成刷新信号REF。当接收到与激活操作相关联的命令信号CMD时，功率控制电路622可以启用选通信号GC。当接收到与待机操作相关联的命令信号CMD时，功率控制电路622可以停用选通信号GC。当在待机操作期间接收到与刷新操作相关联的命令信号CMD时，功率控制电路622可以启用选通信号GC。当刷新操作已经结束时，功率控制电路622可以再次停用选通信号GC。功率控制电路622可以基于与刷新操作相关联的命令信号CMD来生成刷新信号REF。当感测信号VPPD被启用时，功率控制电路622可以将刷新信号REF提供给存储器装置610。在存储器装置610的待机操作中，第一电源电压VPP可能不被提供作为第一存储器电源电压MVPP。当执行刷新操作时，第一电源电压VPP可以被再次提供作为第一存储器电源电压MVPP。存储器装置610可以在第一存储器电源电压MVPP的电平被稳定之后执行刷新操作。为此，在第一电源电压VPP被再次提供之后，当第一存储器电源电压MVPP的电平被稳定时，电压感测电路621可以启用感测信号VPPD，并且在第一存储器电源电压MVPP的电平被稳定之后，功率控制电路622可以将刷新信号REF提供给存储器装置610。
在图6中，存储器装置610可以包括刷新电路611。刷新电路611可以执行存储器装置610的刷新操作。刷新电路611可以基于命令信号CMD和/或刷新信号REF执行刷新操作。当接收到与刷新操作相关联的命令信号CMD时，刷新电路611可以执行刷新操作。在实施例中，刷新电路611可以在接收到刷新信号REF时执行刷新操作。进一步地，在实施例中，当从主机601接收到与刷新操作相关联的命令信号CMD并且从功率控制电路622接收到刷新信号REF时，刷新电路611可以执行刷新操作。例如，在存储器装置610的激活操作期间，刷新电路611可以基于与刷新操作相关联的命令信号CMD来执行刷新操作。在存储器装置610的待机操作期间，刷新电路611可以基于刷新信号REF执行刷新操作，或者可以在接收到与刷新操作相关联的命令信号CMD和刷新信号REF时执行刷新操作。
在图6中，半导体系统3可以进一步包括电源603。电源603可以是能够供给各种电源电压的电源管理集成电路。电源603可以生成第一电源电压VPP并且将第一电源电压VPP供给到存储器模块600。电源603可以另外地生成第二电源电压VDD并且将第二电源电压VDD供给到存储器模块600。第二电源电压VDD可以被提供并且被施加到存储器装置610，作为第二存储器电源电压MVDD。第二电源电压VDD可以被连续地供给作为第二存储器电源电压MVDD，而不管存储器装置610的操作如何。存储器装置610不仅可以通过被施加第一存储器电源电压MVPP来操作而且可以通过被施加第二存储器电源电压MVDD来操作。虽然在图6中示出电源603被设置在存储器模块600外部，但是在实施例中，电源603可以被设置在存储器模块600内部作为存储器模块600的部件。
当存储器模块600包括多个存储器装置时，存储器模块600可以包括分别与多个存储器装置联接的多个电压选通电路。进一步地，模块控制器620可以分别基于与多个存储器装置相关联的命令信号CMD来生成多个刷新信号和多个选通信号。模块控制器620可以分别根据多个存储器装置的操作，生成或不生成多个刷新信号，并且可以启用或停用多个选通信号。
图7是示出表示图6所示的电压选通电路630的示例性配置的示图。在图7中，电压选通电路630可以包括反相器IV、第一通过门(pass gate)PG1和第二通过门PG2。反相器IV可以使选通信号GC反相。第一通过门PG1可以响应于选通信号GC和由反相器IV反相的选通信号而输出低电压VL作为第一存储器电源电压MVPP。第二通过门PG2可以响应于选通信号GC和由反相器IV反相的选通信号而输出第一电源电压VPP作为第一存储器电源电压MVPP。当选通信号GC被启用为高电平时，第二通过门PG2可以被导通，并且第一电源电压VPP可以被提供作为第一存储器电源电压MVPP。当选通信号GC被停用为低电平时，第一通过门PG1可以被导通，并且低电压VL可以被提供作为第一存储器电源电压MVPP。如上所述，低电压VL可以具有低于第一电源电压VPP的电平。例如，低电压VL可以具有接地电压与第一电源电压VPP之间的任何电压电平。当选通信号GC被停用时，电压选通电路630可以提供低电压VL而不是第一电源电压VPP作为第一存储器电源电压MVPP，从而可以防止第一存储器电源电压MVPP的浮动并且降低存储器装置610中消耗的功率。在实施例中，可以通过降低第一电源电压VPP在存储器模块600中生成低电压。在实施例中，低电压可以从电源603供给。
图8表示帮助解释根据实施例的存储器模块600和半导体系统3的操作的示例性时序图。下面将参照图6至图8来描述根据实施例的存储器模块600和半导体系统3的操作。电源603可以生成第一电源电压VPP和第二电源电压VDD，并且将第一电源电压VPP和第二电源电压VDD供给到存储器模块600。当从主机601接收到与待机操作相关联的命令信号CMD时，存储器装置610可以进入待机操作。模块控制器620的功率控制电路622可以基于与存储器装置610的待机操作相关联的命令信号CMD来停用选通信号GC。基于停用的选通信号GC，电压选通电路630可以提供低电压VL而不是第一电源电压VPP作为第一存储器电源电压MVPP。因此，由于存储器装置610接收低电压VL作为第一存储器电源电压MVPP，因此可以降低在存储器装置610和存储器模块600中消耗的功率。
在待机操作期间，可以周期性地执行刷新操作。当接收到与存储器装置610的刷新操作相关联的命令信号CMD时，功率控制电路622可以启用选通信号GC。进一步地，功率控制电路622可以基于与刷新操作相关联的命令信号CMD来生成刷新信号REF。电压选通电路630可以响应于启用的选通信号GC提供第一电源电压VPP作为第一存储器电源电压MVPP。当第一电源电压VPP被施加时，第一存储器电源电压MVPP的电平可以从低电压VL电平升高。当第一存储器电源电压MVPP的电平变成大于或等于预定电平时，电压感测电路621可以启用感测信号VPPD。当感测信号VPPD被启用时，功率控制电路622可以将刷新信号REF传输到存储器装置610。存储器装置610的刷新电路611可以基于刷新信号REF来执行刷新操作。换言之，当接收到与刷新操作相关联的命令信号CMD并且第一存储器电源电压MVPP的电平升高到大于或等于预定电平时，可以执行存储器装置610的刷新操作。因此，在第一存储器电源电压MVPP的电平稳定之后，存储器装置610可以执行刷新操作。在刷新操作完成时，存储器模块600可以阻止第一电源电压VPP被供给到存储器装置610，并且功率控制电路622可以再次停用选通信号GC。例如，当在接收到与刷新操作相关联的命令信号CMD之后经过与刷新周期相对应的时间时，功率控制电路622可以停用刷新信号REF和选通信号GC。存储器模块600可以通过在存储器装置610的待机操作中将低电压VL而不是第一电源电压VPP供给到存储器装置610来最小化存储器装置610中消耗的功率，并且可以通过在待机操作期间执行的刷新操作中基于命令信号CMD将第一电源电压VPP再次供给到存储器装置610来允许存储器装置610稳定地执行刷新操作。
图9是示出表示根据实施例的半导体系统4的示例性配置的示图。在图9中，半导体系统4可以包括主机901、存储器模块900和电源903。存储器模块900可以包括存储器装置910、模块控制器920和电压选通电路930。模块控制器920和电压选通电路930可以被用作图1所示的功率控制器120。模块控制器920可以包括电压感测电路921和功率控制电路922。半导体系统4包括与图6所示的半导体系统3基本相同的部件。将使用相似的附图标记来指定相同或相似的部件，并且在本文中将省略对相同部件的重复描述。模块控制器920可以从主机901接收命令信号CMD，并且可以另外地从主机901接收电压标志VPPFLAG。主机901可以在传输与刷新操作相关联的命令信号CMD之前将电压标志VPPFLAG传输到功率控制电路922。在图6中，模块控制器620在接收到与刷新操作相关联的命令信号CMD之后启用选通信号GC，并且在第一存储器电源电压MVPP电平被稳定之后将刷新信号REF传输到存储器装置610。因此，在传输与刷新操作相关联的命令信号CMD之后可能发生时间损失，并且可以缩短在预定刷新周期内执行刷新操作的时间。为了解决该问题，在图9中，主机901可以在传输与刷新操作相关联的命令信号CMD之前将电压标志VPPFLAG传输到模块控制器920。模块控制器920的功率控制电路922可以基于电压标志VPPFLAG启用并且生成选通信号GC，并且电压选通电路930也可以基于电压标志VPPFLAG供给第一电源电压VPP作为第一存储器电源电压MVPP。因此，由于在传输与刷新操作相关联的命令信号CMD之前第一存储器电源电压MVPP的电平可以被稳定，因此可以防止时间在刷新周期内损失并且确保足够的刷新操作时间。
图10表示帮助解释根据实施例的存储器模块900和半导体系统4的操作的示例性时序图。下面将参照图9和图10来描述根据实施例的存储器模块900和半导体系统4的操作。在存储器装置910的待机操作中，功率控制电路922可以基于与待机操作相关联的命令信号CMD来停用选通信号GC，并且电压选通电路930不提供第一电源电压VPP作为第一存储器电源电压MVPP。当从主机901接收到电压标志VPPFLAG时，功率控制电路922可以启用选通信号GC，并且电压选通电路930可以提供第一电源电压VPP作为第一存储器电源电压MVPP。当第一电源电压VPP被提供作为第一存储器电源电压MVPP时，第一存储器电源电压MVPP的电平升高，并且当第一存储器电源电压MVPP的电平变得大于或等于预定电平时，电压感测电路921可以启用感测信号VPPD。当从主机901接收到与刷新操作相关联的命令信号CMD时，功率控制电路922可以生成刷新信号REF并且将生成的刷新信号REF传输到存储器装置910。存储器装置910的刷新电路911可以通过接收刷新信号REF来执行刷新操作。存储器装置910可以通过使用第一存储器电源电压MVPP来执行刷新操作。如果刷新操作已经结束，则功率控制电路922可以停用选通信号GC和刷新信号REF，并且电压选通电路930不再提供第一电源电压VPP作为第一存储器电源电压MVPP。在待机操作期间，每当执行刷新操作时，可以重复地执行上述操作。
图11是示出表示根据实施例的系统5的示例性配置的示图。在图11中，系统5可以包括主板1101、处理器1110和存储器模块1120。用作用于安装配置系统5的部件的衬底的主板1101可以被称为母板。主板1101可以包括其中可以安装处理器1110的槽(未示出)和其中可以安装存储器模块1120的槽1102。主板1101可以包括用于电联接处理器1110和存储器模块1120的布线1103。处理器1110可以被安装到主板1101。处理器1110可以包括中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)或数字信号处理器(DSP)。此外，处理器1110可以通过组合诸如应用处理器(AP)的具有各种功能的处理器芯片被实现为片上系统的形式。
存储器模块1120可以通过主板1101的槽1102被安装到主板1101。存储器模块1120可以通过形成在模块衬底中的模块引脚和槽1102与主板1101的布线1103联接。存储器模块1120中的每一个可以包括例如UDIMM(无缓冲的双列直插式存储器模块)、DIMM(双列直插式存储器模块)、RDIMM(寄存式双列直插存储器模块)、LRDIMM(负载减少的双列直插式存储器模块)、SODIMM(小型双列直插式存储器模块)或NVDIMM(非易失性双列直插式存储器模块)。图1、图2、图6和图9所示的存储器模块100、200、600和900可以被应用为存储器模块1120。存储器模块1120中的每一个可以包括多个存储器装置1121。多个存储器装置1121中的每一个可以包括易失性存储器装置和非易失性存储器装置中的至少一个。易失性存储器装置可以包括SRAM、DRAM或SDRAM，并且非易失性存储器装置可以包括ROM、PROM、EEPROM、EPROM、闪速存储器、PRAM、MRAM、RRAM或FRAM。此外，存储器装置1121中的每一个可以是堆叠的存储器装置或者多个芯片堆叠而形成的多芯片封装件。
图12是示出表示根据实施例的系统6的示例性配置的示图。在图12中，系统6可以包括处理器1210、存储器控制器1220和存储器装置1230。处理器1210可以通过芯片组1240与存储器控制器1220联接，并且存储器控制器1220可以通过多个总线与存储器装置1230联接。虽然处理器1210在图12中被示出为一个，但是应当注意的是，实施例不限于此，并且多个处理器可以被物理地或逻辑地设置。芯片组1240可以提供通过其在处理器1210和存储器控制器1220之间传输信号的通信路径。处理器1210可以执行计算操作，并且可以通过芯片组1240将请求和数据传输到存储器控制器1220以输入/输出期望的数据。
存储器控制器1220可以通过多个总线传输命令信号、地址信号、时钟信号和数据。通过从存储器控制器1220接收信号，存储器装置1230可以存储数据并将存储的数据输出到存储器控制器1220。存储器装置1230可以包括至少一个存储器模块，并且可以采用图1、图2、图6和图9所示的存储器模块100、200、600和900。
在图12中，系统6可以进一步包括输入/输出总线1310，输入/输出装置1320、1330和1340，磁盘驱动器控制器1250和磁盘驱动器1260。芯片组1240可以与输入/输出总线1310联接。输入/输出总线1310可以提供用于将信号从芯片组1240传输到输入/输出装置1320、1330和1340的通信路径。输入/输出装置1320、1330和1340可以包括鼠标1320、视频显示器1330和键盘1340。输入/输出总线1310可以包括与输入/输出装置1320、1330和1340通信的任何通信协议。进一步地，输入/输出总线1310可以被集成到芯片组1240中。
磁盘驱动器控制器1250可以通过与芯片组1240联接来操作。磁盘驱动器控制器1250可以提供芯片组1240与至少一个磁盘驱动器1260之间的通信路径。磁盘驱动器1260可以通过存储命令和数据被用作外部数据存储装置。磁盘驱动器控制器1250和磁盘驱动器1260可以通过使用包括输入/输出总线1310的任何通信协议来彼此通信或与芯片组1240通信。
虽然上面已经描述各个实施例，但是本领域技术人员将理解，描述的实施例仅是示例。因此，本文所述的能够降低功耗的存储器模块和包括其的半导体系统不应当受到描述的实施例的限制。

Claims (31)

1.一种存储器模块，其包括：
存储器装置，其被配置为通过被供给第一存储器电源电压和第二存储器电源电压来操作；以及
功率控制器，其被配置为从电源接收第一电源电压和第二电源电压，并且通过基于操作状态信息改变所述第一电源电压的电平和所述第二电源电压的电平来供给所述第一存储器电源电压和所述第二存储器电源电压。
2.根据权利要求1所述的存储器模块，其中所述操作状态信息包括关于所述存储器装置的操作模式信息和温度信息。
3.根据权利要求2所述的存储器模块，其中所述存储器装置的操作模式信息包括关于正常操作、第一待机操作和第二待机操作的信息。
4.根据权利要求1所述的存储器模块，其中在所述存储器装置的正常操作模式中，所述功率控制器供给具有与所述第一电源电压基本相同的电平的第一存储器电源电压，并且供给具有与所述第二电源电压基本相同的电平的第二存储器电源电压。
5.根据权利要求1所述的存储器模块，其中在所述存储器装置的第一待机操作中，所述功率控制器供给具有与所述第一电源电压基本相同的电平的第一存储器电源电压，并且供给具有低于所述第二电源电压的电平的第二存储器电源电压。
6.根据权利要求1所述的存储器模块，其中在所述存储器装置的第二待机操作中，所述功率控制器阻止所述第一电源电压被供给作为所述第一存储器电源电压，并且供给具有低于所述第二电源电压的电平的第二存储器电源电压。
7.根据权利要求6所述的存储器模块，其中所述功率控制器在所述存储器装置的第二待机操作中供给低电压作为所述第一存储器电源电压，并且所述低电压具有低于所述第一电源电压的电平。
8.根据权利要求1所述的存储器模块，其中当所述存储器装置的温度是第一温度时，所述功率控制器供给具有与所述第一电源电压基本相同的电平的第一存储器电源电压，并且供给具有与所述第二电源电压基本相同的电平的第二存储器电源电压。
9.根据权利要求8所述的存储器模块，其中当所述存储器装置的温度是低于所述第一温度的第二温度时，所述功率控制器供给具有低于所述第一电源电压的电平的第一存储器电源电压，并且供给具有与所述第二电源电压基本相同的电平的第二存储器电源电压。
10.根据权利要求8所述的存储器模块，其中当所述存储器装置的温度是高于所述第一温度的第三温度时，所述功率控制器供给具有高于所述第一电源电压的电平的第一存储器电源电压，并且供给具有与所述第二电源电压基本相同的电平的第二存储器电源电压。
11.根据权利要求1所述的存储器模块，其中所述功率控制器包括：
电源电压控制电路，其被配置为至少部分地基于命令信号、操作标志和温度标志来生成所述操作状态信息，并且根据所述操作状态信息生成第一电压控制信号和第二电压控制信号；
第一电源电压生成电路，其被配置为通过基于所述第一电压控制信号改变所述第一电源电压的电平来生成所述第一存储器电源电压；以及
第二电源电压生成电路，其被配置为通过基于所述第二电压控制信号改变所述第二电源电压的电平来生成所述第二存储器电源电压。
12.根据权利要求11所述的存储器模块，其中所述电源电压控制电路包括：
操作状态确定器，其被配置为基于所述命令信号、所述操作标志或所述温度标志生成所述操作状态信息；
第一电压控制信号生成器，其被配置为基于所述操作状态信息生成所述第一电压控制信号；以及
第二电压控制信号生成器，其被配置为基于所述操作状态信息生成所述第二电压控制信号。
13.根据权利要求1所述的存储器模块，其中所述第一电源电压具有高于所述第二电源电压的电平。
14.一种存储器模块，其包括：
存储器装置，其被配置为通过被供给第一存储器电源电压和第二存储器电源电压来操作；以及
功率控制器，其被配置为从电源接收第一电源电压和第二电源电压，
在所述存储器装置的正常操作和第一待机操作中，供给具有与所述第一电源电压基本相同的电平的第一存储器电源电压，
在第二待机操作中，阻止所述第一电源电压被供给作为所述第一存储器电源电压，
在所述存储器装置的正常操作中，供给具有与所述第二电源电压基本相同的电平的第二存储器电源电压，并且
在所述第一待机操作和所述第二待机操作中，供给具有低于所述第二电源电压的电平的第二存储器电源电压。
15.根据权利要求14所述的存储器模块，其中所述功率控制器在所述第二待机操作中供给低电压作为所述第一存储器电源电压，并且所述低电压具有低于所述第一电源电压的电平。
16.根据权利要求14所述的存储器模块，其中当所述存储器装置的温度是第一温度时，所述功率控制器供给具有与所述第一电源电压基本相同的电平的第一存储器电源电压，当所述存储器装置的温度是低于所述第一温度的第二温度时，所述功率控制器供给具有低于所述第一电源电压的电平的第一存储器电源电压，当所述存储器装置的温度是高于所述第一温度的第三温度时，所述功率控制器供给具有高于所述第一电源电压的电平的第一存储器电源电压，并且不管所述存储器装置的温度如何，所述功率控制器供给具有与所述第二电源电压基本相同的电平的第二存储器电源电压。
17.根据权利要求14所述的存储器模块，其中所述第一电源电压具有高于所述第二电源电压的电平。
18.一种存储器模块，其包括：
存储器装置，其被配置为通过被施加第一存储器电源电压来操作；
电压选通电路，其被配置为当选通信号是启用状态时，提供从电源供给的第一电源电压作为所述第一存储器电源电压；以及
模块控制器，其被配置为在所述存储器装置的待机操作中停用所述选通信号，并且在所述存储器装置的刷新操作中启用所述选通信号。
19.根据权利要求18所述的存储器模块，其中所述电压选通电路基于所述选通信号供给所述第一电源电压和低电压中的一个作为所述第一存储器电源电压，并且所述低电压具有低于所述第一电源电压的电平。
20.根据权利要求18所述的存储器模块，其中所述模块控制器基于从所述存储器模块的外部接收的命令信号生成所述选通信号。
21.根据权利要求20所述的存储器模块，其中所述模块控制器包括：
电压感测电路，其被配置为当所述第一存储器电源电压的电平大于或等于预定电平时，生成感测信号；以及
功率控制电路，其被配置为基于所述命令信号生成所述选通信号，并且基于所述命令信号和所述感测信号生成刷新信号。
22.根据权利要求18所述的存储器模块，其中所述存储器装置通过被附加地施加第二存储器电源电压来操作，所述电源提供第二电源电压作为所述第二存储器电源电压，并且所述第二电源电压具有低于所述第一电源电压的电平。
23.一种存储器模块，其包括：
存储器装置，其被配置为通过被施加第一存储器电源电压来操作；
电压选通电路，其被配置为基于选通信号提供从电源供给的第一电源电压和低电压中的一个作为所述第一存储器电源电压，所述低电压具有低于所述第一电源电压的电平；以及
模块控制器，其被配置为基于电压标志生成所述选通信号，并且基于命令信号和感测所述第一存储器电源电压的电平的结果来生成刷新信号。
24.根据权利要求23所述的存储器模块，其中所述模块控制器包括：
电压感测电路，其被配置为当所述第一存储器电源电压的电平大于或等于预定电平时，生成感测信号；以及
功率控制电路，其被配置为基于所述电压标志生成所述选通信号，并且基于所述命令信号和所述感测信号生成所述刷新信号。
25.根据权利要求24所述的存储器模块，其中所述功率控制电路基于与待机操作相关联的所述命令信号停用所述选通信号。
26.根据权利要求23所述的存储器模块，其中所述存储器装置通过被附加地施加第二存储器电源电压来操作，所述电源提供第二电源电压作为所述第二存储器电源电压，并且所述第二电源电压具有低于所述第一电源电压的电平。
27.一种操作包括存储器装置的存储器模块的方法，其包括：
在所述存储器装置的待机操作中，阻止第一电源电压被供给到所述存储器装置；
在所述存储器装置的刷新操作中，将所述第一电源电压供给到所述存储器装置；以及
当所述刷新操作完成时，阻止所述第一电源电压被供给到所述存储器装置。
28.根据权利要求27所述的方法，其中所述第一电源电压的供给包括：
基于与所述刷新操作相关联的命令信号，提供所述第一电源电压作为存储器电源电压；以及
当所述存储器电源电压的电平升高到大于或等于预定电平时，执行所述存储器装置的刷新操作。
29.根据权利要求27所述的方法，其中所述第一电源电压的供给包括：
基于电压标志，提供所述第一电源电压作为存储器电源电压；以及
当接收到与所述刷新操作相关联的所述命令信号并且所述存储器电源电压的电平升高到大于或等于预定电平时，执行所述存储器装置的刷新操作。
30.根据权利要求27所述的方法，其进一步包括：
在所述存储器装置的待机操作中，在阻止所述第一电源电压被供给到所述存储器装置之后，将低电压供给到所述存储器装置，所述低电压具有低于所述第一电源电压的电平。
31.根据权利要求27所述的方法，其中所述存储器装置在所述待机操作期间被连续地供给第二电源电压，并且所述第二电源电压具有低于所述第一电源电压的电平。
CN201810163182.2A 2017-02-28 2018-02-26 能够降低功耗的存储器模块和包括其的半导体系统 Active CN108511012B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0026345 2017-02-28
KR1020170026345A KR20180099216A (ko) 2017-02-28 2017-02-28 전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템
KR10-2017-0026358 2017-02-28
KR1020170026358A KR20180099223A (ko) 2017-02-28 2017-02-28 전력 소모를 감소시킬 수 메모리 모듈, 이의 동작 방법 및 이를 포함하는 반도체 시스템

Publications (2)

Publication Number Publication Date
CN108511012A true CN108511012A (zh) 2018-09-07
CN108511012B CN108511012B (zh) 2023-03-10

Family

ID=63246253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810163182.2A Active CN108511012B (zh) 2017-02-28 2018-02-26 能够降低功耗的存储器模块和包括其的半导体系统

Country Status (2)

Country Link
US (5) US10990301B2 (zh)
CN (1) CN108511012B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10877669B1 (en) * 2011-06-30 2020-12-29 Amazon Technologies, Inc. System and method for providing a committed throughput level in a data store
US10990301B2 (en) * 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same
CN117373496A (zh) * 2018-02-26 2024-01-09 美光科技公司 经配置以提供外部经调节电压的存储器装置
US10969994B2 (en) * 2018-08-08 2021-04-06 Micron Technology, Inc. Throttle response signals from a memory system
US11074007B2 (en) 2018-08-08 2021-07-27 Micron Technology, Inc. Optimize information requests to a memory system
US20200381995A1 (en) * 2019-05-27 2020-12-03 Nanya Technology Corporation Voltage supply device and operation method thereof
US11087833B2 (en) * 2019-10-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Power management circuit in memory device
KR20210055376A (ko) * 2019-11-07 2021-05-17 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US12197264B2 (en) * 2020-11-10 2025-01-14 Micron Technology, Inc. Power management for a memory device
CN114400999A (zh) * 2020-12-21 2022-04-26 台湾积体电路制造股份有限公司 电路及其操作方法
US20240036596A1 (en) * 2022-07-27 2024-02-01 Micron Technology, Inc. Voltage regulation system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201673A1 (en) * 2002-04-25 2003-10-30 Jae-Yoon Sim Memory device having dual power ports and memory system including the same
KR20060071473A (ko) * 2004-12-22 2006-06-27 주식회사 하이닉스반도체 저전력 소모를 갖는 반도체메모리소자
CN1811986A (zh) * 2005-01-13 2006-08-02 三星电子株式会社 半导体存储元件的电源开关电路及其电源电压施加方法
US20080137444A1 (en) * 2006-12-12 2008-06-12 Texas Instruments, Inc. Systems and methods for managing power
US20100103760A1 (en) * 2008-02-05 2010-04-29 Mair Hugh T Memory Power Management Systems and Methods
US20130232365A1 (en) * 2012-03-01 2013-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130311801A1 (en) * 2012-05-15 2013-11-21 Samsung Electronics Co., Ltd. Method and apparatus for controlling power consumption

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961167A (en) * 1988-08-26 1990-10-02 Mitsubishi Denki Kabushiki Kaisha Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein
KR100605076B1 (ko) 1999-05-14 2006-07-26 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치
KR20010004581A (ko) 1999-06-29 2001-01-15 김영환 온도감지기를 가진 셀프 리프레시 전류 감소 회로
US6434076B1 (en) * 2001-01-22 2002-08-13 International Business Machines Corporation Refresh control circuit for low-power SRAM applications
JP2002313080A (ja) * 2001-04-13 2002-10-25 Mitsubishi Electric Corp 半導体記憶装置
JP5041631B2 (ja) * 2001-06-15 2012-10-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7143298B2 (en) * 2002-04-18 2006-11-28 Ge Fanuc Automation North America, Inc. Methods and apparatus for backing up a memory device
KR100502659B1 (ko) * 2002-10-31 2005-07-22 주식회사 하이닉스반도체 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
US6903994B1 (en) * 2003-11-14 2005-06-07 Micron Technology, Inc. Device, system and method for reducing power in a memory device during standby modes
KR100577560B1 (ko) * 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
US7031219B2 (en) * 2004-06-04 2006-04-18 Etron Technology, Inc. Internal power management scheme for a memory chip in deep power down mode
US7360104B2 (en) 2005-01-31 2008-04-15 Hewlett-Packard Development Company, L.P. Redundant voltage distribution system and method for a memory module having multiple external voltages
US9384818B2 (en) * 2005-04-21 2016-07-05 Violin Memory Memory power management
US20070006000A1 (en) * 2005-06-30 2007-01-04 Sandeep Jain Using fine-grained power management of physical system memory to improve system sleep
US7166900B1 (en) * 2005-08-17 2007-01-23 Infineon Technologies Ag Semiconductor memory device
KR20070033669A (ko) 2005-09-22 2007-03-27 주식회사 하이닉스반도체 전류 소모 감소를 위한 반도체 메모리 장치
US7330388B1 (en) * 2005-09-23 2008-02-12 Cypress Semiconductor Corporation Sense amplifier circuit and method of operation
KR101224919B1 (ko) * 2006-02-07 2013-01-22 삼성전자주식회사 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치
KR100744131B1 (ko) * 2006-02-21 2007-08-01 삼성전자주식회사 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치
US7783905B2 (en) * 2006-06-13 2010-08-24 Via Technologies Inc. Method for reducing power consumption of a computer system in the working state
US7436724B2 (en) * 2006-08-04 2008-10-14 Sandisk Corporation Method and system for independent control of voltage and its temperature co-efficient in non-volatile memory devices
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100854463B1 (ko) * 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
JP2010108411A (ja) * 2008-10-31 2010-05-13 Toshiba Corp ディスクアレイコントロール装置および情報処理装置
US20100138684A1 (en) * 2008-12-02 2010-06-03 International Business Machines Corporation Memory system with dynamic supply voltage scaling
KR101596222B1 (ko) * 2009-08-25 2016-02-23 삼성전자주식회사 영상 재생 장치의 부팅을 제어하는 방법 및 그 장치
KR20110093086A (ko) 2010-02-11 2011-08-18 삼성전자주식회사 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법
US8278977B2 (en) * 2010-06-25 2012-10-02 Freescale Semiconductor, Inc. Refresh operation during low power mode configuration
US8566620B2 (en) * 2010-07-29 2013-10-22 Freescale Semiconductor, Inc. Data processing having multiple low power modes and method therefor
US9830954B2 (en) * 2011-03-23 2017-11-28 Intel Corporation Method and system for dynamic power management of memories
KR20130042373A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 반도체 메모리의 전압 조절 장치
KR20150104297A (ko) * 2014-03-05 2015-09-15 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
KR20170023813A (ko) * 2014-06-20 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20160343416A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Method of Dynamic Random Access Memory Resource Control
KR101698741B1 (ko) * 2016-02-03 2017-01-23 주식회사 티에스피글로벌 메모리칩, 메모리 장치 및 이 장치를 구비하는 메모리 시스템
US10242719B2 (en) * 2016-04-08 2019-03-26 Samsung Electronics Co., Ltd. Power management of a memory device by dynamically changing supply voltage
KR20170124017A (ko) * 2016-04-29 2017-11-09 삼성전자주식회사 동작 전압을 조절하는 메모리 장치, 메모리 장치를 제어하는 어플리케이션 프로세서 및 메모리 장치의 동작방법
KR20180044582A (ko) * 2016-10-24 2018-05-03 에스케이하이닉스 주식회사 전자 장치
US10990301B2 (en) * 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201673A1 (en) * 2002-04-25 2003-10-30 Jae-Yoon Sim Memory device having dual power ports and memory system including the same
KR20060071473A (ko) * 2004-12-22 2006-06-27 주식회사 하이닉스반도체 저전력 소모를 갖는 반도체메모리소자
CN1811986A (zh) * 2005-01-13 2006-08-02 三星电子株式会社 半导体存储元件的电源开关电路及其电源电压施加方法
US20080137444A1 (en) * 2006-12-12 2008-06-12 Texas Instruments, Inc. Systems and methods for managing power
US20100103760A1 (en) * 2008-02-05 2010-04-29 Mair Hugh T Memory Power Management Systems and Methods
US20130232365A1 (en) * 2012-03-01 2013-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130311801A1 (en) * 2012-05-15 2013-11-21 Samsung Electronics Co., Ltd. Method and apparatus for controlling power consumption

Also Published As

Publication number Publication date
US20240402920A1 (en) 2024-12-05
US10990301B2 (en) 2021-04-27
US20220391108A1 (en) 2022-12-08
US20180246662A1 (en) 2018-08-30
US20210216224A1 (en) 2021-07-15
US11449246B2 (en) 2022-09-20
US20200110549A1 (en) 2020-04-09
CN108511012B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
CN108511012B (zh) 能够降低功耗的存储器模块和包括其的半导体系统
US11226766B2 (en) Buffer circuit with data bit inversion
US20150187423A1 (en) Input buffer for semiconductor memory device and flash memory device including the same
US8782452B2 (en) Method and system for power-efficient and non-signal-degrading voltage regulation in memory subsystems
CN112241241A (zh) 根据带宽需求适应用于存储器件的电压调节器的dc偏置的技术
US9082506B2 (en) Synchronous semiconductor memory device having delay locked loop circuit and method of controlling the delay locked loop circuit
US9395779B2 (en) System including memory controller for managing power of memory
TW202131139A (zh) 包括記憶元件之電子元件以及訓練方法
US20170147230A1 (en) Memory device and memory system having heterogeneous memories
US20150213845A1 (en) System using minimum operation power and power supply voltage setting method of memory device
CN108376555B (zh) 存储器设备及其测试方法以及存储器模块及使用其的系统
US11675532B2 (en) Memory command that specifies one of multiple possible write data values where the write data is not transported over a memory data bus
KR100958805B1 (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
US20190073020A1 (en) Dynamic memory offlining and voltage scaling
KR20180099223A (ko) 전력 소모를 감소시킬 수 메모리 모듈, 이의 동작 방법 및 이를 포함하는 반도체 시스템
KR20180099216A (ko) 전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템
US20240028531A1 (en) Dynamic switch for memory devices
CN114596892A (zh) 用于响应于内部电力使用而提供电力的设备及方法
US6141285A (en) Power down scheme for regulated sense amplifier power in dram
CN114665861A (zh) 包括功率门控电路的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant