CN117373496A - 经配置以提供外部经调节电压的存储器装置 - Google Patents

经配置以提供外部经调节电压的存储器装置 Download PDF

Info

Publication number
CN117373496A
CN117373496A CN202311353213.8A CN202311353213A CN117373496A CN 117373496 A CN117373496 A CN 117373496A CN 202311353213 A CN202311353213 A CN 202311353213A CN 117373496 A CN117373496 A CN 117373496A
Authority
CN
China
Prior art keywords
voltage
output voltage
memory device
output
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311353213.8A
Other languages
English (en)
Inventor
M·A·布莱瑟
T·H·金斯利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117373496A publication Critical patent/CN117373496A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本申请实施例涉及经配置以提供外部经调节电压的存储器装置。存储器装置可包含电压调节器，其用于将供应电压调整为输出电压且将所述输出电压提供到所述存储器装置外部的其它装置(例如，在同一存储器系统中的其它存储器装置、处理器、图形芯片组、其它逻辑电路、扩展卡等)。一种存储器装置可包括：一或多个外部输入，其经配置以接收具有第一电压电平的供应电压；电压调节器，其经配置以从所述一或多个外部输入接收所述供应电压且输出具有不同于所述第一电压电平的第二电压电平的输出电压；一或多个存储器，其经配置以从所述电压调节器接收所述输出电压；及一或多个外部输出，其经配置以将所述输出电压供应到一或多个经连接装置。

Description

经配置以提供外部经调节电压的存储器装置
分案申请的相关信息
本申请是申请日为2018年8月22日，申请号为“201880085701.6”，发明名称为“经配置以提供外部经调节电压的存储器装置”。
相关申请案的交叉参考
本申请案主张于2018年2月26日提出申请的美国临时申请案第62/635,429号的权益，所述美国临时申请案的全文以引用方式并入本文中。
技术领域
本发明一般来说涉及存储器装置，且更特定来说涉及经配置以提供外部经调节电压的存储器装置。
背景技术
存储器装置广泛用于存储与各种电子装置(例如计算机、无线通信装置、相机、数字显示器等等)相关的信息。通过对存储器单元的不同状态进行编程来存储信息。存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)及其它存储器。存储器装置可为易失性或非易失性的。改进存储器装置一般来说可包含增加存储器单元密度、增加读取/写入速度或以其它方式减少操作延时、增加可靠性、增加数据保留、减少电力消耗或减少制造成本及其它度量。
附图说明
图1是根据本发明技术的实施例的示意性地图解说明存储器装置的简化框图。
图2到9是根据本发明技术的各种实施例的示意性地图解说明存储器装置的简化框图。
图10到12是根据本发明的各种实施例的示意性地图解说明存储器系统的简化框图。
图13及14是根据本发明技术的各种实施例的图解说明用于操作存储器系统的方法的流程图。
具体实施方式
存储器装置可利用具有窄电压公差的电力供应电势(例如，在(例如)1.1V等等的低电压下)。在存储器模块内部而不是在主机装置外部产生用于存储器的经严密控制的电力供应电势可降低主机装置(例如，母板)制造商的成本。由于存储器模块可能并非仅是连接到母板以利用这些及类似经严密控制的电势的装置，因此本发明技术的数个实施例针对存储器装置、包含存储器装置的系统以及操作存储器装置及系统的方法，其中存储器装置可包含电压调节器(例如，电力管理集成电路)，其用于将供应电压调整为输出电压且将所述输出电压提供到所述存储器装置外部的其它装置(例如，同一存储器系统中的其它存储器装置、非存储器装置(例如处理器)、图形芯片组、其它逻辑电路、扩展卡等)。
图1是根据本发明技术的实施例的示意性地图解说明存储器装置100的框图。存储器装置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150可包含多个库(例如，图1的实例中的库0到15)，且每一库可包含多个字线(WL)、多个位线(BL)及布置于字线与位线的交叉点处的多个存储器单元。对字线WL的选择可由行解码器140执行，且对位线BL的选择可由列解码器145执行。可为对应位线BL提供感测放大器(SAMP)且可将其连接到至少一个相应本地I/O线对(LIOT/B)，所述本地I/O线对(LIOT/B)继而可经由可用作开关的传送门(TG)耦合到至少一个相应主I/O线对(MIOT/B)。
存储器装置100可采用包含命令及地址端子的多个外部端子，其耦合到命令总线及地址总线以分别接收命令信号CMD及地址信号ADDR。存储器装置可进一步包含：芯片选择端子，其用以接收芯片选择信号CS；时钟端子，其用以接收时钟信号CK及CKF；数据时钟端子，其用以接收数据时钟信号WCK及WCKF；数据端子DQ、RDQS及DMI；电力供应端子VDD、VSS、VDDQ及VSSQ；以及裸片上终端端子ODT。
命令端子及地址端子可从外部供以地址信号及库地址信号。可经由命令/地址输入电路105将供应到地址端子的地址信号及库地址信号转移到地址解码器110。地址解码器110可接收地址信号，且将经解码行地址信号(XADD)供应到行解码器140，且将经解码列地址信号(YADD)供应到列解码器145。地址解码器110也可接收库地址信号(BADD)且将库地址信号供应到行解码器140及列解码器145两者。
命令及地址端子可从存储器控制器供以命令信号CMD、地址信号ADDR及芯片选择信号CS。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含存取命令，其可包含读取命令及写入命令)。选择信号CS可用于选择存储器装置100以响应于提供到命令及地址端子的命令及地址。当将有效CS信号提供到存储器装置100时，可解码命令及地址且可执行存储器操作。命令信号CMD可经由命令/地址输入电路105提供为到命令解码器115的内部命令信号ICMD。命令解码器115可包含用以解码内部命令信号ICMD的电路以产生用于执行存储器操作的各种内部信号及命令，举例来说，用以选择字线的行命令信号及用以选择位线的列命令信号。内部命令信号亦可包含输出及输入激活命令，例如计时命令CMDCK。
当发出读取命令且行地址及列地址实时供以读取命令时，从存储器阵列150中由这些行地址及列地址指定的存储器单元对读取数据进行读取。可由命令解码器115接收读取命令，所述命令解码器可将内部命令提供到输入/输出电路160，使得可根据RDQS时钟信号经由读取/写入放大器155及输入/输出电路160从数据端子DQ、RDQS及DMI输出读取数据。可在由可在存储器装置100中(举例来说，在模式寄存器(图1中未展示)中)编程的读取延时信息RL定义的时间处提供读取数据。可依据CK时钟信号的时钟循环定义读取延时信息RL。举例来说，当提供相关联读取数据时，在由存储器装置100接收读取命令之后，读取延时信息RL可为CK信号的若干个时钟循环。
当发出写入命令且行地址及列地址实时供以命令时，可根据WCK及WCKF时钟信号将写入数据供应到数据端子DQ及DMI。可由命令解码器115接收写入命令，所述命令解码器可将内部命令提供到输入/输出电路160，使得写入数据可由输入/输出电路160中的数据接收器接收，且经由输入/输出电路160及读取/写入放大器155供应到存储器阵列150。可在由行地址及列地址制定的存储器单元中写入写入数据。可在由写入延时WL信息定义的时间处将写入数据提供到数据端子。可在存储器装置100(举例来说，在模式寄存器(图1中未展示)中)中编程写入延时WL信息。可依据CK时钟信号之时钟循环定义写入延时WL信息。举例来说，当接收相关联写入数据时，在由存储器装置100接收写入命令之后，写入延时信息WL可为CK信号的若干个时钟循环。
裸片上终端端子可供以裸片上终端信号ODT。可将裸片上终端信号ODT供应到输入/输出电路160以指示存储器装置100进入裸片上终端模式(例如，以在存储器装置100的其它端子中的一或多者处提供预定数目的阻抗电平)。
时钟端子及数据时钟端子可供以外部时钟信号及互补外部时钟信号。可将外部时钟信号CK、CKF、WCK、WCKF供应到时钟输入电路120。CK及CKF信号可为互补的，且WCK及WCKF信号也可为互补的。互补时钟信号可具有相对时钟电平且同时在相对时钟电平之间转换。举例来说，当时钟信号处于低时钟电平时互补时钟信号处于高电平，且当时钟信号处于高时钟电平时互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转换为高时钟电平时，互补时钟信号从高时钟电平转换为低时钟电平，且当时钟信号从高时钟电平转换为低时钟电平时，互补时钟信号从低时钟电平转换为高时钟电平。
包含于时钟输入电路120中的输入缓冲器可接收外部时钟信号。举例来说，输入缓冲器可接收CK及CKF信号以及WCK及WCKF信号，且时钟输入电路120可接收外部时钟信号以产生内部时钟信号ICLK。可将内部时钟信号ICLK供应到内部时钟电路130。内部时钟电路130可基于所接收内部时钟信号ICLK而提供各种相位及频率控制的内部时钟信号。举例来说，内部时钟电路130可包含时钟路径(图1中未展示)，其接收内部时钟信号ICLK且将各种时钟信号提供到命令解码器115。内部时钟电路130可进一步提供输入/输出(IO)时钟信号。IO时钟信号可被供应到输入/输出电路160且可用作用于确定读取数据的输出时序及写入数据的输入时序的时序信号。可在多个时钟频率处提供IO时钟信号，使得可以不同数据速率从存储器装置100输出数据或将数据输入到存储器装置100。当期望较高存储器速度时，可期望较高时钟频率。当期望较低电力消耗时，可期望较低时钟频率。亦可将内部时钟信号ICLK供应到时序产生器135且因此可产生各种内部时钟信号。
电力供应端子可供以电力供应电势VDD及VSS。可将这些电力供应电势VDD及VSS供应到内部电压产生器电路170。内部电压产生器电路170可基于电力供应电势VDD及VSS而产生各种内部电势VPP、VOD、VARY、VPERI等等。内部电势VPP可用于行解码器140中，内部电势VOD及VARY可用于包含于存储器阵列150中的感测放大器中，且内部电势VPERI可用于许多其它电路块中。
电力供应端子也可供以电力供应电势VDDQ。可将电力供应电势VDDQ与电力供应电势VSS一起供应到输入/输出电路160。电力供应电势VDDQ在本发明技术的实施例中可为与电力供应电势VDD相同的电势。电力供应电势VDDQ在本发明技术的其它实施例中可为与电力供应电势VDD不同的电势。然而，专用电力供应电势VDDQ可用于输入/输出电路160，使得由输入/输出电路160产生的电力供应噪声不传播到其它电路块。
一种将各种电力供应电势提供到对应端子的方法可包含在模块(例如，双列直插式存储器模块(DIMM)等等)上提供存储器装置100，由主机装置(例如，由连接到同一母板的电力供应单元(PSU)等等)将各种电力供应电势提供到该模块。鉴于对于较高性能(例如，较快、较低电力等)的存储器装置，电力供应电势可需要符合的窄公差(例如，小于5％、小于3％、甚至更窄等)，主机装置配备有将这些经严密控制的电力供应电势提供到存储器模块的能力可能是一项代价高昂的挑战。
因此，另一种方法涉及在存储器模块上提供一或多个电压调节器及/或电力管理集成电路(PMIC)，以从不需要保持到如此严密的公差的供应电压(例如，12V、5V、3.3V等等的系统电压)为其上的存储器装置产生经严密控制的电力供应电势(例如，在(例如)1.1V等等的低电压下)。为模块上的存储器装置的VDD、VDDQ、VSS、VPP及其它电力供应端子产生经严密控制的电力供应电势可减少与将这些电势提供到经连接存储器模块相关联的主机装置(例如，母板)制造商的成本。
由于存储器模块可能并非连接到母板以使用这些及类似地经严密控制的电势的唯一装置，因此本发明技术的实施例提供一种用于包含一或多个电压调节器及/或PMIC以从存储器模块输出经严密控制的电势以供连接到同一母板的其它装置(例如，CPU、GPU、扩展卡、其它芯片组等)使用的存储器模块的方法。此方法可使母板(例如，或连接到其的电力供应器)完全摆脱为存储器装置及其它较低电压(例如，<5V、<3.3V等)装置提供严密电压调节及/或操作电压的需要，而是依赖于对由存储器模块执行的电压进行转换及调节以为其所需的任何经连接装置提供经严密控制的电势。
就此来说，图2图解说明根据本发明技术的一个实施例的存储器装置200。存储器装置200可为具有衬底(例如，印刷电路板(PCB)等等)201及在其上设置若干个触点的边缘连接器202的存储器模块，例如双列直插式存储器模块(DIMM)等等。虽然边缘连接器202上的触点中的许多者经配置以携载数据、命令、地址、时钟、启用信号等等，但其它者可经配置以将电势供应到存储器装置200，例如连接器203。如参考图2所看到，连接器203从外部装置(例如，由边缘连接器202将存储器装置200连接到其的主机装置)接收供应电压204且将供应电压204提供到电压调节器，例如PMIC 205。PMIC 205可将供应电压204转换成一或多个输出电压(例如，VDD、VDDQ、VPP、VSS、VSSQ等)(例如输出电压206)以供一或多个经连接存储器(例如DRAM存储器207)(例如，其可对应于图1中所图解说明且上文更详细描述的存储器装置100)使用。就此来说，输出电压206可具有与供应电压204的电压电平(例如，12V、5V、3.3V等)不同的电压电平(例如，1.1V、1.3V、1.5V等)，及/或可具有与供应电压204的公差(例如，±5％、±10％等)不同的公差(例如，±1％、±3％、±5％等)。PMIC 205可进一步将输出电压208供应到边缘连接器202上的输出触点209，以使得存储器装置200能够将经转换及/或经调节输出电压208提供到存储器装置200外部的一或多个装置(例如，不具有PMIC的另一存储器装置、处理器、芯片组、另一逻辑电路、扩展卡等)。
在一些实施例中，可藉由边缘连接器上的多个迹线及/或触点来更容易地携载(例如，以经减少电阻加热损耗)由存储器装置及连接到其的任何外部装置汲取的电流。此实施例展示于图3中，其图解说明根据本发明技术的一个实施例的存储器装置300。存储器装置300可为具有衬底(例如，印刷电路板(PCB)等等)301及在其上设置若干个触点的边缘连接器302的存储器模块，例如DIMM等。虽然边缘连接器302上的触点中的许多者经配置以携载数据、命令、地址、启用信号等等，但其它者可经配置以将电势供应到存储器装置300，例如连接器303a及303b。如参考图3可看到，连接器303a及303b从外部装置(例如，由边缘连接器302将存储器装置300连接到其的主机装置)接收供应电压304且将供应电压304提供到电压调节器，例如PMIC 305。PMIC 305可将供应电压304转换成一或多个输出电压(例如，VDD、VDDQ、VPP、VSS、VSSQ等)(例如输出电压306)以供一或多个经连接存储器(例如DRAM存储器307)(例如，其可对应于图1中所图解说明及上文详细描述的存储器装置100)使用。就此来说，输出电压306可具有与供应电压304的电压电平(例如，12V、5V、3.3V等)不同的电压电平(例如，1.1V、1.3V、1.5V等)，及/或可具有与供应电压304的公差(例如，±5％、±10％等)不同的公差(例如，±1％、±3％、±5％等)。PMIC 305可进一步将输出电压308供应到边缘连接器302上的输出触点309，以使得存储器装置300能够将经转换及/或经调节输出电压308提供到存储器装置300外部的一或多个装置(例如，不具有PMIC的另一存储器装置、处理器、芯片组、另一逻辑电路、扩展卡等)。
以类似方式，图4图解说明根据本发明技术的一个实施例的存储器装置400，其中藉由边缘连接器上的多个迹线及/或触点可更容易地携载(例如，以经减少阻抗加热损耗)由存储器装置供应到连接到其的一或多个外部装置的输出电流。存储器装置400可为具有衬底(例如，印刷电路板(PCB)等等)401及在其上设置若干个触点的边缘连接器402的存储器模块，例如DIMM等等。虽然边缘连接器402上的触点中的许多者经配置以携载数据、命令、地址、启用信号等等，但其它者可经配置以将电势供应到存储器装置400，例如连接器403。如参考图4可看到，连接器403从外部装置(例如，藉由边缘连接器402将存储器装置400连接到其的主机装置)接收供应电压404且将供应电压404提供到电压调节器，例如PMIC 405。PMIC 405可将供应电压404转换成一或多个输出电压(例如，VDD、VDDQ、VPP、VSS、VSSQ等)(例如输出电压406)以供一或多个经连接存储器(例如DRAM存储器407)(例如，其可对应于图1中所图解说明及上文更详细描述的存储器装置100)使用。就此来说，输出电压406可具有与供应电压404的电压电平(例如，12V、5V、3.3V等)不同的电压电平(例如，1.1V、1.3V、1.5V等)，及/或可具有与供应电压404的公差(例如，±5％、±10％等)不同的公差(例如，±1％、±3％、±5％等)。PMIC 405可进一步将输出电压408供应到边缘连接器402上的多个输出触点，例如输出触点409a及409b，以使得存储器装置400能够将经转换及/或经调节输出电压408提供到存储器装置400外部的一或多个装置(例如，不具有PMIC的另一存储器装置、处理器、芯片组、另一逻辑电路、扩展卡等)。
在仍其它存储器装置中，如图5中所图解说明，根据本发明技术的另一方面，可跨越多个连接器将供应电压及输出电压分组以增加其电力携载能力。如参考图5可看到，此存储器装置500可为具有衬底(例如，印刷电路板(PCB)等等)501及在其上设置若干个触点的边缘连接器502的存储器模块，例如DIMM等等。虽然边缘连接器502上的触点中的许多者经配置以携载数据、命令、地址、启用信号等等，但其它者可经配置以将电势供应到存储器装置500，例如连接器503a及503b。如参考图5可看到，连接器503a及503b从外部装置(例如，藉由边缘连接器502将存储器装置500连接到其的主机装置)接收供应电压504且将供应电压504提供到电压调节器，例如PMIC 505。PMIC 505可将供应电压504转换成一或多个输出电压(例如，VDD、VDDQ、VPP、VSS、VSSQ等)(例如输出电压506)以供一或多个经连接存储器(例如DRAM存储器507)(例如，其可对应于图1中所图解说明及上文更详细描述的存储器装置100)使用。就此来说，输出电压506可具有与供应电压504的电压电平(例如，12V、5V、3.3V等)不同的电压电平(例如，1.1V、1.3V、1.5V等)，及/或可具有与供应电压504的公差(例如，±5％、±10％等)不同的公差(例如，±1％、±3％、±5％等)。PMIC 505可进一步将输出电压508供应到边缘连接器502上的多个输出触点，例如输出触点509a及509b，以使得存储器装置500能够将经转换及/或经调节输出电压508提供到存储器装置500外部的一或多个装置(例如，不具有PMIC的另一存储器装置、处理器、芯片组、另一逻辑电路、扩展卡等)。
尽管在前述实例实施例中，已图解说明存储器装置，其中将单个供应电压提供到边缘连接器的一个或多个触点，但在其它实施例中，存储器装置可经配置以接收待调节及/或待转换的多个不同供应电压以供存储器装置及连接到其的外部装置使用。图6图解说明根据本发明技术的实施例的一个此存储器装置。如参考图6可看到，存储器装置600可为具有衬底(例如，印刷电路板(PCB)等等)601及在其上设置若干个触点的边缘连接器602的存储器模块，例如DIMM等等。虽然边缘连接器602上的触点中的许多者经配置以携载数据、命令、地址、启用信号等等，但其它者可经配置以将电势供应到存储器装置600，例如连接器603a及603b。如参考图6可看到，连接器603a及603b从一或多个外部装置(例如，藉由边缘连接器602将存储器装置600连接到其的主机装置)接收对应供应电压604a及604b且将供应电压604a及604b提供到一或多个电压调节器，例如PMIC 605。PMIC 605可将供应电压604a及604b转换成一或多个输出电压(例如，VDD、VDDQ、VPP、VSS、VSSQ等)(例如第一输出电压606)以供一或多个经连接存储器(例如DRAM存储器607)(例如，其可对应于图1中所图解说明及上文更详细描述的存储器装置100)使用。就此来说，输出电压606可具有与供应电压604的电压电平(例如，12V、5V、3.3V等)不同的电压电平(例如，1.1V、1.3V、1.5V等)，及/或可具有与供应电压604的公差(例如，±5％、±10％等)不同的公差(例如，±1％、±6％、±5％等)。PMIC 605可进一步将一或多个输出电压中的一者(例如第二输出电压608)供应到边缘连接器602上的输出触点609，以使得存储器装置600能够将经转换及/或经调节第二输出电压608提供到存储器装置600外部的一或多个装置(例如，不具有PMIC的另一存储器装置、处理器、芯片组、另一逻辑电路、扩展卡等)。
尽管在前述实例实施例中，已将存储器装置图解说明为将单个输出电压提供到连接到存储器装置的边缘连接器的一或多个触点的外部装置，但在其它实施例中，存储器装置可经由不同连接器将多个不同输出电压提供到一或多个外部装置。图7图解说明根据本发明技术的实施例的一个此存储器装置700。如参考图7可看到，存储器装置700可为具有衬底(例如，印刷电路板(PCB)等等)701及在其上设置若干个触点的边缘连接器702的存储器模块，例如DIMM等等。虽然边缘连接器702上的触点中的许多者经配置以携载数据、命令、地址、启用信号等等，但其它者可经配置以将电势供应到存储器装置700，例如连接器703a及703b。如参考图7可看到，连接器703a及703b从外部装置(例如，藉由边缘连接器702将存储器装置700连接到其的主机装置)接收对应供应电压704a及704b且将供应电压704a及704b提供到电压调节器，例如PMIC 705。PMIC 705可将供应电压704a及704b转换成一或多个输出电压(例如，VDD、VDDQ、VPP、VSS、VSSQ等)(例如输出电压706)以供一或多个经连接存储器(例如DRAM存储器707)(例如，其可对应于图1中所图解说明及上文更详细描述的存储器装置100)使用。就此来说，输出电压706可具有与供应电压704的电压电平(例如，12V、5V、3.3V等)不同的电压电平(例如，1.1V、1.3V、1.5V等)，及/或可具有与供应电压704的公差(例如，±5％、±10％等)不同的公差(例如，±1％、±3％、±5％等)。PMIC 705可进一步将多个不同输出电压708a及708b供应到边缘连接器702上的多个输出触点，例如输出触点709a及709b，以使得存储器装置700能够将经转换及/或经调节输出电压708a及708b提供到存储器装置700外部的一或多个装置(例如，不具有PMIC的另一存储器装置、处理器、芯片组、另一逻辑电路、扩展卡等)。
尽管在前述实例实施例中，存储器装置已图解说明且描述为从多个所接收供应电压产生多个输出电压，但在其它实施例中，存储器装置可将多个不同输出电压从单个输入电压提供到外部装置。图8图解说明根据本发明技术的实施例的一个此存储器装置800。如参考图8可看到，存储器装置800可为具有衬底(例如，印刷电路板(PCB)等等)801及在其上设置若干个触点的边缘连接器802的存储器模块，例如DIMM等等。虽然边缘连接器802上的触点中的许多者经配置以携载数据、命令、地址、启用信号等等，但其它者可经配置以将电势供应到存储器装置800，例如连接器803。如参考图8可看到，连接器803从外部装置(例如，藉由边缘连接器802将存储器装置800连接到的主机装置)接收对应供应电压804且将供应电压804提供到电压调节器，例如PMIC 805。PMIC 805可将供应电压804转换成一或多个输出电压(例如，VDD、VDDQ、VPP、VSS、VSSQ等)(例如输出电压806)以供一或多个经连接存储器(例如DRAM存储器807)(例如，其可对应于图1中所图解说明及上文更详细描述的存储器装置100)使用。就此来说，输出电压806可具有与供应电压804的电压电平(例如，12V、5V、3.3V等)不同的电压电平(例如，1.1V、1.3V、1.5V等)，及/或可具有与供应电压804的公差(例如，±5％、±10％等)不同的公差(例如，±1％、±3％、±5％等)。PMIC 805可进一步将多个不同输出电压808a及808b供应到边缘连接器802上的多个输出触点，例如输出触点809a及809b，以使得存储器装置800将经转换及/或经调节输出电压808a及808b提供到存储器装置800外部的一或多个装置(例如，不具有PMIC的另一存储器装置、处理器、芯片组、另一逻辑电路、扩展卡等)。
尽管在前述实例实施例中，存储器装置已图解说明且描述为将多个输出电压提供到其边缘连接器的多个触点，但在其它实施例中，存储器装置也可将多个不同输出电压提供到其内部的不同装置。.图9图解说明根据本发明技术的实施例的一个此存储器装置900。如参考图9可看到，存储器装置900可为具有衬底(例如，印刷电路板(PCB)等等)901及在其上设置若干个触点的边缘连接器902的存储器模块，例如非易失性DIMM(NVDIMM)等等。虽然边缘连接器902上的触点中的许多者经配置以携载数据、命令、地址、启用信号等等，但其它者可经配置以将电势供应到存储器装置900，例如连接器903。如参考图9可看到，连接器903从外部装置(例如，藉由边缘连接器902将存储器装置900连接到其的主机装置)接收对应供应电压904且将所述供应电压提供到电压调节器，例如PMIC 905。PMIC 905可将供应电压904转换为一或多个输出电压(例如，VDD、VDDQ、VPP、VSS、VSSQ等)(例如第一输出电压906)以供一或多个经连接存储器(例如DRAM存储器907)(例如，其可对应于图1中所图解说明及上文更详细描述的存储器装置100)使用。就此来说，第一输出电压906可具有与供应电压904的电压电平(例如，12V、5V、3.3V等)不同的电压电平(例如，1.1V、1.3V、1.5V等)，及/或可具有与供应电压904的公差(例如，±5％、±10％等)不同的公差(例如，±1％、±3％、±5％等)。PMIC 905可进一步将第二输出电压910供应到其它内部装置，例如非易失性NAND存储器911。所述第二输出电压可具有与第一输出电压906的电压电平不同的电压电平，及/或可具有与第二输出电压910的公差不同的公差。PMIC 905可进一步将另一第三输出电压908(例如，其可为与第一及第二输出电压906及910不同的电压电平及/或公差，或可对应于其一者)供应到边缘连接器902上的输出触点，例如输出触点909，以使得存储器装置900能够将经转换及/或经调节第三输出电压908提供到存储器装置900外部的一或多个装置(例如，不具有PMIC的另一存储器装置、处理器、芯片组、另一逻辑电路、扩展卡等)。
尽管在前述实例实施例中，存储器装置图解说明且描述为包含单个电压调节器/PMIC，但所属领域的技术人员将易于了解，其功能可由多个电压调节器及/或PMIC提供。举例来说，存储器装置可：(i)接收提供到多个PMIC以产生一或多个输出电压的单个供应电压，(ii)接收提供到对应PMIC以产生对应不同输出电压的多个供应电压，(iii)接收提供到多个PMIC以在多个位置中产生相同输出电压的单个供应电压，(iv)一些其组合，(v)等等。
根据本发明技术的一个方面，PMIC可包含或可操作地连接到包含一或多个寄存器的存储器，以用于存储关于PMIC的输出电压的信息。举例来说，寄存器可包含对应于以下各项的信息：输出电压的电压电平、输出电压的公差、其中将输出电压加电及/或掉电的次序、对输出电压进行加电/掉电之间的延迟等。在一些实施例中，PMIC可经配置以响应于(例如，由存储器装置从经连接主机装置接收的)命令而输出信息或其一部分，以便提供关于对PMIC进行操作的信息。此外，在一些实施例中，PMIC可经配置以响应于(例如，由存储器装置从经连接主机装置接收的)命令而修改寄存器中的信息。举例来说，主机装置可将命令发出到存储器装置以致使PMIC改变寄存器中关于输出电压的电压电平的信息。作为响应，PMIC可根据寄存器中的经修改信息而修改电压电平。以这种方式，PMIC可响应于可改变以下各项的命令而提供动态配置性：输出电压的电压电平、输出电压的公差、其中将输出电压加电及/或掉电的次序、对输出电压进行加电/掉电之间的延迟等。
图10是根据本发明技术的实施例的示意性地图解说明存储器系统的简化框图。存储器系统1000包含电力供应单元(PSU)1001，其经配置以将供应电压1002提供到可操作地连接到其的一或多个存储器装置，例如存储器装置1003a及1003b。存储器装置1003a及1003b可各自包含对应PMIC 1004a及1004b，其经配置以接收供应电压1002且产生一或多个输出电压(例如，VDD、VDDQ、VPP、VSS、VSSQ等)以供一或多个存储器(例如，图1中所图解说明及上文更详细描述的(例如)存储器装置100)在其中使用。存储器装置中的一者(例如存储器装置1003a)可经配置以将由对应PMIC 1004a产生的一或多个输出电压(例如输出电压1005)提供到存储器装置1003a外部的装置，例如处理器(例如，CPU)1006。
虽然存储器系统1000的存储器装置1003a及1003b均图解说明为包含PMIC，但在图10中所图解说明的实施例中，存储器装置中的仅一者将输出电压提供到其外部的装置。然而，在其它实施例中，存储器系统中的多个存储器装置可将输出电压提供到不同外部装置。根据本发明技术的实施例，在图11中示意性地图解说明一个此系统。如参考图11所看到，存储器系统1100包含PSU 1101，其经配置以将供应电压1102提供到可操作地连接到其的一或多个存储器装置，例如存储器装置1103a及1103b。存储器装置1103a及1103b可各自包含对应PMIC 1104a及1104b，其经配置以接收供应电压1102且产生一或多个输出电压(例如，VDD、VDDQ、VPP、VSS、VSSQ等)以供一或多个存储器(例如，图1中所图解说明及上文更详细描述的(例如)存储器装置100)在其中使用。存储器装置中的第一者(例如存储器装置1103a)可经配置以将由对应PMIC 1104a产生的一或多个输出电压(例如输出电压1105)提供到存储器装置1103a外部的装置，例如处理器(例如，CPU)1106；且存储器装置中的第二者(例如存储器装置1103b)可经配置以将由对应PMIC 1104b产生的一或多个输出电压(例如输出电压1108)提供到存储器装置1103b外部的装置，例如图形处理单元(GPU)1107。
尽管在图10及11的前述实例实施例中，已描述且图解说明存储器系统，其中连接到其的全部存储器装置包含PMIC，但在其它实施例中，存储器系统可包含具有PMIC的单个存储器装置，其经配置以将输出电压提供到缺乏PMIC的其它存储器装置。根据本发明技术的实施例，在图12中示意性地图解说明一个此系统。如参考图12可看到，存储器系统1200包含PSU 1201，其经配置以将供应电压1202提供到可操作地连接到其的一或多个存储器装置，例如存储器装置1203a及1203b。存储器装置中的第一者(例如存储器装置1203a)可包含对应PMIC 1204a，其经配置以接收供应电压1202且产生一或多个输出电压(例如，VDD、VDDQ、VPP、VSS、VSSQ等)以供一或多个存储器(例如，图1中所图解说明且上文更详细描述的(例如)存储器装置100)在其中使用。第一存储器装置可进一步经配置以将由对应PMIC1204a产生的一或多个输出电压(例如输出电压1205a及1205b)提供到存储器装置1203a外部的装置。举例来说，可将第一输出电压1205a提供到处理器(例如，CPU)1206，且可将第二输出电压1205b提供到缺乏对应PMIC的第二存储器装置1203b。如参考图12可看到，第二存储器装置1203b不直接耦合到PSU 1201，而是依赖于用于经调节供应电压的第一存储器装置1203a的PMIC 1204a。
尽管在前述实例实施例中，已参考DIMM及NVDIMM图解说明且描述存储器装置，但所属领域的技术人员将易于了解，本发明技术已应用于许多不同格式的存储器装置，不管是呈模块形式还是呈其它形式。举例来说，存储器装置频繁作为表面安装的芯片、球形栅格阵列(BGA)封装、可移除装置(例如，存储器卡及/或棒)等等提供于存储器系统中，所有这些均可从上文所描述的电力管理的方法获益。
图13是根据本发明技术的实施例的图解说明一种操作存储器系统的方法的流程图。所述方法包含将具有第一电势的供应电压提供到包含电压调节器的存储器装置(例如图11中所图解说明的存储器装置1103a)(方框1310)。所述方法进一步包含借助存储器装置的电压调节器(例如图11中所图解说明的PMIC 1104a)产生具有不同于第一电势的第二电势的输出电压(方框1320)。所述方法进一步包含将输出电压提供到不直接连接到供应电压的存储器系统的第二装置(例如PSU 1106)(方框1330)。
图14是根据本发明技术的实施例的图解说明一种操作存储器系统的方法的流程图。所述方法包含借助存储器装置的电压调节器(例如图11的PMIC 1104a)提供输出电压(方框1410)。所述方法进一步包含从主机装置(例如图11的CPU 1106)接收命令以修改输出电压(方框1420)。所述方法进一步包含响应于命令，借助存储器装置的电压调节器提供经修改输出电压(例如图11的输出电压1105)(方框1430)。
应注意，上文所描述的方法描述可能的实施方案，且可重新布置或以其他方式修改所述操作及步骤且其它实施方案是可能的。此外，可组合来自方法中的两者或更多者中的实施例。
可使用各种不同技术及技法中的任一者来表示本文中所描述的信息及信号。举例来说，可遍及上文说明提及的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或粒子、光场或粒子或者其任一组合表示。一些图示可将信号图解说明为单个信号；然而，所属领域的技术人员将理解，所述信号可表示信号总线，其中总线可具有各种位宽度。
本文中所论述的包含存储器装置的装置可形成于半导体衬底或裸片上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情形中，所述衬底为半导体晶片。在其它情形中，所述衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或者另一衬底上的半导体材料外延层。可通过使用各种化学物质(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区域的导电性。可在衬底的初始形成或生长期间通过离子植入或通过任何其他掺杂手段来执行掺杂。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任一组合来实施。其它实例及实施方式是在本发明及所附权利要求书的范围内。实施功能的特征也可物理地位于各种位置处(包含分布)使得功能的各部分在不同物理位置处实施。
如本文中所使用，包含于权利要求书中，在项目列表(举例来说，以例如“……中的至少一者”或“……中的一或多者”等短语开头的项目列表)中所使用的“或”指示包含性列表，使得(举例来说)A、B或C中的至少一者的列表意指A或B或C或者AB或AC或BC或者ABC(即，A及B及C)。而且，如本文所使用，短语“基于”不应被解释为对封闭条件集的引用。举例来说，在不脱离本发明的范围的情况下，被描述为“基于条件A”的示例性步骤可基于条件A及条件B两者。换句话说，如本文所使用，短语“基于”应以与短语“至少部分地基于”相同的方式解释。
依据前述内容，应了解，本文中已出于图解说明目的描述本发明的特定实施例，但可做出各种修改而并不脱离本发明的范围。而是，在前述说明中，讨论众多具体细节以提供对本发明技术的实施例的透彻及可行说明。然而，所属领域的技术人员将认识到，可在不使用所述特定细节中的一或多者的情况下实践本发明。在其它例项中，未展示或未详细描述通常与存储器系统及装置相关联的众所周知的结构或操作，以避免使技术的其他方面难以理解。一般来说，应理解，除本文中所揭示的那些特定实施例之外，各种其它装置、系统及方法也可在本发明技术的范围内。

Claims (35)

1.一种用于操作存储器装置的方法，其包括：
将具有第一电压电平的供应电压提供到所述存储器装置；
使用所述存储器装置的电压调节器从所述供应电压产生具有高于所述第一电压电平的第二电压电平的输出电压；及
至少部分地基于产生所述输出电压而将所述输出电压提供到所述存储器装置外部的装置。
2.根据权利要求1所述的方法，其中所述存储器装置外部的所述装置是非存储器装置。
3.根据权利要求1所述的方法，其中所述存储器装置外部的所述装置是不包含一或多个电压调节器的第一存储器装置。
4.根据权利要求1所述的方法，其进一步包括将所述输出电压提供到所述存储器装置的一或多个存储器。
5.根据权利要求1所述的方法，其中所述输出电压包括第一输出电压及第二输出电压，且其中将所述输出电压提供到所述存储器装置外部的所述装置包括将所述第一输出电压及所述第二输出电压提供到所述存储器装置外部的所述装置。
6.根据权利要求1所述的方法，其中所述输出电压包括第一输出电压及第二输出电压，其中所述存储器装置外部的所述装置包括第一外部装置及第二外部装置，且其中将所述输出电压提供到所述存储器装置外部的所述装置包括将所述第一输出电压提供到所述第一外部装置且将所述第二输出电压提供到所述第二外部装置。
7.根据权利要求1所述的方法，其中所述供应电压包括第一供应电压及第二供应电压，其中所述输出电压包括第一输出电压及第二输出电压，且其中将所述输出电压提供到所述存储器装置外部的所述装置包括将所述第一输出电压及所述第二输出电压提供到所述存储器装置外部的所述装置。
8.一种用于操作存储器装置的方法，其包括：
将输出电压从所述存储器装置提供到所述存储器装置外部的装置；
在所述存储器装置处接收命令以修改所述输出电压；及
响应于所述命令，将经修改的所述输出电压从所述存储器装置提供到所述存储器装置外部的所述装置。
9.一种存储器系统，其包括：
电力供应器，其经配置以将具有第一电压电平的供应电压提供到存储器装置，所述存储器装置包括：
一或多个外部输入，其经配置以接收所述供应电压；
电压调节器，其经配置以从所述一或多个外部输入接收所述供应电压、且输出具有不同于所述第一电压电平的第二电压电平的输出电压；
一或多个存储器，其经配置以从所述电压调节器接收所述输出电压；
一或多个外部输出，其经配置以从所述电压调节器接收所述输出电压、且将所述输出电压供应到一或多个经连接装置；及
所述一或多个经连接装置。
10.根据权利要求9所述的存储器系统，其中所述供应电压包括第一供应电压及第二供应电压，其中所述一或多个外部输入是第一一或多个外部输入，所述存储器系统进一步包括第二一或多个外部输入，所述第二一或多个外部输入经配置以接收具有不同于所述第一电压电平的第三电压电平的所述第二供应电压，且其中所述电压调节器进一步经配置以从所述第二一或多个外部输入接收所述第二供应电压。
11.根据权利要求9所述的存储器系统，其中：
所述输出电压包括第一输出电压及第二输出电压，
所述一或多个存储器经配置以从所述电压调节器接收所述第二输出电压，且
所述一或多个外部输出经配置以从所述电压调节器接收所述第一输出电压、且将所述第一输出电压供应到所述一或多个经连接装置。
12.根据权利要求11所述的存储器系统，其中：
所述一或多个外部输出是第一一或多个外部输出，
所述一或多个经连接装置包括第一一或多个经连接装置及第二一或多个经连接装置，其进一步包括第二一或多个外部输出，且
所述第二一或多个外部输出经配置以从所述电压调节器接收所述第二输出电压、且将所述第二输出电压供应到所述第二一或多个经连接装置。
13.根据权利要求9所述的存储器系统，其中：
所述输出电压包括第一输出电压及第二输出电压，
所述一或多个存储器经配置以从所述电压调节器接收所述第一输出电压，且
所述一或多个外部输出经配置以从所述电压调节器接收所述第二输出电压、且将所述第二输出电压供应到所述一或多个经连接装置。
14.根据权利要求9所述的存储器系统，其中所述电压调节器包括电力管理集成电路PMIC，所述PMIC包含一或多个寄存器，所述一或多个寄存器经配置以存储对应于所述输出电压的信息。
15.根据权利要求14所述的存储器系统，其中所述信息包括所述第二电压电平、对应于所述第二电压电平的公差或其任何组合。
16.根据权利要求14所述的存储器系统，其中所述输出电压包括多个输出电压，且所述信息包括：所述多个输出电压中的每一者的对应电压电平；对应于所述多个输出电压中的每一者的公差；在其中将所述多个输出电压加电的第一次序；对应于所述第一次序的第一延迟；在其中将所述多个输出电压掉电的第二次序；对应于所述第二次序的第二延迟。
17.根据权利要求14所述的存储器系统，其中所述PMIC经配置以响应于从经连接主机装置接收命令而输出所述信息。
18.根据权利要求14所述的存储器系统，其中所述PMIC经配置以响应于从经连接主机装置接收命令而修改所述信息。
19.根据权利要求18所述的存储器系统，其中所述PMIC经配置以修改读取所述所存储信息的所述输出电压。
20.根据权利要求18所述的存储器系统，其中所述经连接主机装置是所述存储器系统的处理器。
21.根据权利要求18所述的存储器系统，其中所述一或多个经连接装置包括处理器。
22.根据权利要求9所述的存储器系统，其中：
所述存储器装置是存储器模块，且
所述一或多个外部输入及所述一或多个外部输出是由所述存储器模块的边缘连接器构成。
23.根据权利要求22所述的存储器系统，其中所述存储器模块是双列直插式存储器模块DIMM。
24.根据权利要求9所述的存储器系统，其中：
所述输出电压包括第一输出电压及第二输出电压，
所述一或多个存储器包括一或多个易失性存储器及一或多个非易失性存储器，
所述一或多个易失性存储器经配置以从所述电压调节器接收所述第一输出电压，且
所述一或多个非易失性存储器经配置以从所述电压调节器接收所述第二输出电压。
25.根据权利要求24所述的存储器系统，其中所述存储器装置是非易失性双列直插式存储器模块NVDIMM。
26.一种用于操作存储器系统的方法，其包括：
将具有第一电压电平的供应电压从电力供应器提供到存储器装置；
借助所述存储器装置的电压调节器从所述供应电压产生具有高于所述第一电压电平的第二电压电平的输出电压；
将所述输出电压提供到所述存储器装置的一或多个存储器；及
将所述输出电压提供到所述存储器装置外部的一或多个经连接装置。
27.根据权利要求26所述的方法，其中：
所述输出电压包括第一输出电压及第二输出电压，
将所述输出电压提供到所述存储器装置的所述一或多个存储器包括将所述第二输出电压提供到所述存储器装置的所述一或多个存储器，且
将所述输出电压提供到所述存储器装置外部的所述一或多个经连接装置包括将所述第一输出电压提供到所述存储器装置外部的所述一或多个经连接装置。
28.一种存储器系统，其包括：
电力供应器，其经配置以将具有第一电压电平的供应电压提供到存储器装置，所述存储器装置包含：
一或多个外部输入，其经配置以接收所述供应电压；
电压调节器，其经配置以从所述一或多个外部输入接收所述供应电压、且输出具有不同于所述第一电压电平的第二电压电平的输出电压；
一或多个存储器，其经配置以从所述电压调节器接收所述输出电压；及
一或多个外部输出，其经配置以从所述电压调节器接收所述输出电压、且将所述输出电压供应到一或多个经连接装置；及
所述一或多个经连接装置，其中所述电压调节器进一步经配置以响应于从经连接主机装置接收命令而修改所述输出电压。
29.一种方法，其包括：
从供应电压产生输出电压，所述供应电压具有第一电压电平，其中至少部分地基于存储器装置的一或多个电压调节器的配置，所述输出电压具有高于所述第一电压电平的第二电压电平，且其中与所述输出电压相关联的一或多个参数至少部分地基于包含在一或多个寄存器中的信息；且
至少部分地基于产生所述输出电压而将所述输出电压提供到所述存储器装置的一或多个存储器。
30.根据权利要求29所述的方法，其中所述一或多个寄存器包含第一寄存器，所述第一寄存器包括所述信息，所述信息对应于包含所述第二电压电平的一组电压电平，其中至少部分地基于所述信息来配置所述第二电压电平。
31.根据权利要求30所述的方法，其进一步包括：
从主机装置接收修改包含在所述第一寄存器中的所述信息的命令；且
响应于所述命令而修改包含在所述第一寄存器中的所述信息，其中所述输出电压至少部分地基于经修改的所述信息。
32.根据权利要求30所述的方法，其中所述一组电压电平与所述输出电压的公差相关联。
33.根据权利要求29所述的方法，其进一步包括：
根据所述一或多个参数对与所述一或多个电压调节器相关联的一或多个输出电压进行加电，包含在所述一或多个寄存器中的所述信息包括在其中将所述一或多个输出电压加电的次序。
34.根据权利要求29所述的方法，其进一步包括：
根据所述一或多个参数对与所述一或多个电压调节器相关联的一或多个输出电压进行掉电，包含在所述一或多个寄存器中的所述信息包括在其中将所述一或多个输出电压掉电的次序。
35.根据权利要求29所述的方法，其中所述存储器装置的所述一或多个存储器与至少一个双列直插式存储器模块DIMM相关联。
CN202311353213.8A 2018-02-26 2018-08-22 经配置以提供外部经调节电压的存储器装置 Pending CN117373496A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862635429P 2018-02-26 2018-02-26
US62/635,429 2018-02-26
PCT/US2018/047604 WO2019164547A1 (en) 2018-02-26 2018-08-22 Memory devices configured to provide external regulated voltages
CN201880085701.6A CN111566736B (zh) 2018-02-26 2018-08-22 经配置以提供外部经调节电压的存储器装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880085701.6A Division CN111566736B (zh) 2018-02-26 2018-08-22 经配置以提供外部经调节电压的存储器装置

Publications (1)

Publication Number Publication Date
CN117373496A true CN117373496A (zh) 2024-01-09

Family

ID=67684651

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880085701.6A Active CN111566736B (zh) 2018-02-26 2018-08-22 经配置以提供外部经调节电压的存储器装置
CN202311353213.8A Pending CN117373496A (zh) 2018-02-26 2018-08-22 经配置以提供外部经调节电压的存储器装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201880085701.6A Active CN111566736B (zh) 2018-02-26 2018-08-22 经配置以提供外部经调节电压的存储器装置

Country Status (5)

Country Link
US (4) US10665288B2 (zh)
EP (1) EP3759712A4 (zh)
KR (1) KR20200104421A (zh)
CN (2) CN111566736B (zh)
WO (1) WO2019164547A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270366B2 (en) 2018-02-26 2022-03-08 Oldcastle Buildingenvelope, Inc. Graphical user interface for creating building product literature
CN111566736B (zh) 2018-02-26 2023-10-31 美光科技公司 经配置以提供外部经调节电压的存储器装置
US11079784B2 (en) * 2019-04-19 2021-08-03 Samsung Electronics Co., Ltd. Power management integrated circuit (PMIC), memory module and computing system including a PMIC, and method of operating a memory system
CN110675794B (zh) * 2019-09-12 2021-07-06 Tcl华星光电技术有限公司 电源管理芯片及其驱动方法、驱动系统
US11410737B2 (en) * 2020-01-10 2022-08-09 Micron Technology, Inc. Power regulation for memory systems
US11429292B2 (en) * 2020-12-02 2022-08-30 Micron Technology, Inc. Power management for a memory device
US11816357B2 (en) 2021-08-12 2023-11-14 Micron Technology, Inc. Voltage regulation distribution for stacked memory

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7512504B2 (en) * 2002-09-19 2009-03-31 Marvell World Trade Ltd. Testing system using configurable integrated circuit
US7360104B2 (en) * 2005-01-31 2008-04-15 Hewlett-Packard Development Company, L.P. Redundant voltage distribution system and method for a memory module having multiple external voltages
US7172465B2 (en) 2005-02-22 2007-02-06 Micron Technology, Inc. Edge connector including internal layer contact, printed circuit board and electronic module incorporating same
US20060294437A1 (en) 2005-06-22 2006-12-28 Thunder Creative Technologies, Inc. Point-of-load power conditioning for memory modules
US20070210750A1 (en) * 2006-03-08 2007-09-13 Samsung Electronics Co., Ltd. Power supply device and power supplying method for power supply device
US7471538B2 (en) * 2006-03-30 2008-12-30 Micron Technology, Inc. Memory module, system and method of making same
US7629711B2 (en) 2007-03-23 2009-12-08 Freescale Semiconductor, Inc. Load independent voltage regulator
TWM352836U (en) * 2008-10-03 2009-03-11 Assist Co Ltd Power adaptor
US20100128447A1 (en) 2008-11-21 2010-05-27 Tyco Electronics Corporation Memory module having voltage regulator module
US9465771B2 (en) 2009-09-24 2016-10-11 Iii Holdings 2, Llc Server on a chip and node cards comprising one or more of same
US8930647B1 (en) * 2011-04-06 2015-01-06 P4tents1, LLC Multiple class memory systems
CN103163974A (zh) * 2011-12-09 2013-06-19 鸿富锦精密工业（深圳）有限公司 固态硬盘组合
WO2013138709A1 (en) * 2012-03-15 2013-09-19 Qualcomm Incorporated Method and apparatus for load switch controller with tracking to support ddr termination
US9396784B2 (en) 2012-03-27 2016-07-19 Intel Corporation Reduction of power consumption in memory devices during refresh modes
US9037890B2 (en) * 2012-07-26 2015-05-19 Artemis Acquisition Llc Ultra-deep power-down mode for memory devices
KR20140071639A (ko) 2012-12-04 2014-06-12 에스케이하이닉스 주식회사 동작 속도가 향상된 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US9213400B2 (en) * 2013-03-14 2015-12-15 Intel Corporation Apparatus and method to provide near zero power DEVSLP in SATA drives
US9229525B2 (en) * 2013-06-17 2016-01-05 Apple Inc. Adaptive latency tolerance for power management of memory bus interfaces
TWI506909B (zh) * 2013-11-22 2015-11-01 Accton Technology Corp 電源共享裝置及方法
US9323272B2 (en) 2014-06-30 2016-04-26 Freescale Semiconductor, Inc. Integrated circuit with internal and external voltage regulators
US9886080B2 (en) * 2014-12-30 2018-02-06 Sandisk Technologies Llc Low voltage detection and initialization for non-volatile memory systems
WO2016137503A1 (en) 2015-02-27 2016-09-01 Hewlett Packard Enterprise Development Lp Memory module voltage regulator module (vrm)
US20160350002A1 (en) 2015-05-29 2016-12-01 Intel Corporation Memory device specific self refresh entry and exit
US10372181B2 (en) * 2016-01-28 2019-08-06 Dell Products L.P. Information handling system multiple port power source management
KR101698741B1 (ko) * 2016-02-03 2017-01-23 주식회사 티에스피글로벌 메모리칩, 메모리 장치 및 이 장치를 구비하는 메모리 시스템
US10163508B2 (en) * 2016-02-26 2018-12-25 Intel Corporation Supporting multiple memory types in a memory slot
US10242719B2 (en) 2016-04-08 2019-03-26 Samsung Electronics Co., Ltd. Power management of a memory device by dynamically changing supply voltage
US10387690B2 (en) * 2016-04-21 2019-08-20 Texas Instruments Incorporated Integrated power supply scheme for powering memory card host interface
KR20170124017A (ko) * 2016-04-29 2017-11-09 삼성전자주식회사 동작 전압을 조절하는 메모리 장치, 메모리 장치를 제어하는 어플리케이션 프로세서 및 메모리 장치의 동작방법
US10140221B2 (en) * 2016-05-25 2018-11-27 Dell Products L.P. Method to handle host, device, and link's latency tolerant requirements over USB Type-C power delivery using vendor defined messaging for all alternate modes
TWI603336B (zh) * 2017-01-25 2017-10-21 新唐科技股份有限公司 電源電路及其記憶體裝置
US10990301B2 (en) * 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same
KR102388940B1 (ko) * 2017-05-22 2022-04-22 삼성전자 주식회사 전압 변환 회로, 이를 포함하는 전자 장치 및 전압 변환 방법
CN111566736B (zh) 2018-02-26 2023-10-31 美光科技公司 经配置以提供外部经调节电压的存储器装置
US11099961B2 (en) 2019-03-14 2021-08-24 Dell Products L.P. Systems and methods for prevention of data loss in a power-compromised persistent memory equipped host information handling system during a power loss event

Also Published As

Publication number Publication date
US20200234753A1 (en) 2020-07-23
CN111566736A (zh) 2020-08-21
US11922990B2 (en) 2024-03-05
US10665288B2 (en) 2020-05-26
EP3759712A1 (en) 2021-01-06
US10395721B1 (en) 2019-08-27
US11195569B2 (en) 2021-12-07
US20190267070A1 (en) 2019-08-29
KR20200104421A (ko) 2020-09-03
US20190279705A1 (en) 2019-09-12
US20190267071A1 (en) 2019-08-29
WO2019164547A8 (en) 2020-07-23
EP3759712A4 (en) 2022-03-16
CN111566736B (zh) 2023-10-31
WO2019164547A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
CN111566736B (zh) 经配置以提供外部经调节电压的存储器装置
US11775459B2 (en) Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
US11545199B2 (en) Methods for on-die memory termination and memory devices and systems employing the same
US20240111707A1 (en) Memory devices, modules and systems having memory devices with varying physical dimensions, memory formats, and operational capabilities
US11163487B2 (en) Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US11514959B2 (en) Memory device capable of adjusting clock signal based on operating speed and propagation delay of command/address signal
US20230205712A1 (en) Memory devices with multiple pseudo-channels
US11854655B2 (en) Methods for providing device status in response to read commands directed to write-only mode register bits and memory devices and systems employing the same
US20230084286A1 (en) Methods for memory power management and memory devices and systems employing the same
US20240069762A1 (en) Combined memory module logic devices for reduced cost and improved functionality

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination