CN114665861A - 包括功率门控电路的半导体装置 - Google Patents

Abstract

一种半导体装置可以包括：逻辑电路；以及功率门控电路，其包括被配置为基于半导体装置的操作模式来将第一供给电压施加到逻辑电路的门控晶体管。半导体装置可以被配置为监控逻辑电路的特性，并且基于逻辑电路的特性来调整供给门控晶体管的反向偏置电压。

Description

包括功率门控电路的半导体装置

本申请是申请日为2018年04月02日，申请号为201810283369.6，发明名称为“包括功率门控电路的半导体装置”的中国专利申请的分案申请。

相关申请的交叉引用

本申请要求2017年6月13日向韩国知识产权局提交的申请号为10-2017-0073887的韩国专利申请的优先权，其通过引用整体合并于此。

技术领域

各种实施例总体而言涉及一种半导体技术，具体地，涉及一种功率门控电路及使用其的半导体装置。

背景技术

电子设备可以包括许多电子组件。在电子设备之中，计算机系统可以包括由半导体实现的大量电子组件。构成计算机系统的半导体装置可以通过施加到其上的供给电压而工作。供给电压可以从诸如功率管理集成电路的外部电源来施加。半导体装置可以在各种操作模式下工作。一般地，半导体装置可以在激活模式和待机模式下工作。激活模式可以指半导体装置实际上执行可用功能的模式，而待机模式可以指半导体装置消耗最低功率的休眠模式。半导体装置可以使用功率门控电路以便使待机模式下的功耗最小化。功率门控电路可以将构成半导体装置的各种逻辑电路连接到施加了供给电压的端子，并且可以将供给电压施加到各种逻辑电路。在半导体装置的待机模式下，功率门控电路可以阻断供给电压与逻辑电路之间的连接，从而降低功耗。

一般地，功率门控电路可以包括晶体管。然而，晶体管可能具有取决于制造环境的工艺偏斜和/或工艺变化，并且在运行情况下具有取决于温度的变化。因此，当晶体管被统一控制时，功率门控效率可能会下降。

发明内容

在一个实施例中，可以提供一种半导体装置。半导体装置可以包括逻辑电路。半导体装置可以包括功率门控电路，该功率门控电路包括被配置为基于半导体装置的操作模式来将第一供给电压施加到逻辑电路的第一门控晶体管。半导体装置可以包括特性监控电路，该特性监控电路被配置为通过监控逻辑电路的特性来产生特性信息。半导体装置可以包括功率门控控制电路，该功率门控控制电路被配置为基于特性信息来将第一反向偏置电压供给到第一门控晶体管。

在一个实施例中，可以提供一种半导体装置。半导体装置可以包括第一逻辑电路。半导体装置可以包括第一功率门控电路，该第一功率门控电路包括被配置为基于半导体装置的操作模式来将第一供给电压施加到第一逻辑电路的第一门控晶体管。半导体装置可以包括第二逻辑电路。半导体装置可以包括第二功率门控电路，该第二功率门控电路包括被配置为基于半导体装置的操作模式来将第一供给电压施加到第二逻辑电路的第二门控晶体管。半导体装置可以包括特性监控电路，该特性监控电路被配置为通过监控第一逻辑电路的特性来产生第一特性信息以及通过监控第二逻辑电路的特性来产生第二特性信息。半导体装置可以包括功率门控控制电路，该功率门控控制电路被配置为基于第一特性信息向第一门控晶体管提供第一反向偏置电压，以及基于第二特性信息向第二门控晶体管提供第二反向偏置电压。

附图说明

图1是示出根据一个实施例的半导体装置的配置的示例代表的示意图。

图2是示出图1中所示的特性监控电路的配置的示例代表的示意图。

图3是示出图1中所示的功率门控控制电路的配置的示例代表的示意图。

图4是示出根据一个实施例的半导体装置的配置的示例代表的示意图。

图5是示出图4中所示的特性监控电路的配置的示例代表的示意图。

图6是示出图4中所示的功率门控控制电路的配置的示例代表的示意图。

图7是示出根据一个实施例的半导体系统的配置的示例代表的示意图。

具体实施方式

下面将参考附图通过实施例的示例来描述根据本公开的功率门控电路及使用其的半导体装置。

图1是示出根据一个实施例的半导体装置1的配置的示例代表的示意图。参考图1，半导体装置1可以包括逻辑电路110和功率门控电路120。逻辑电路110可以因向其提供的第一供给电压VCC1和第二供给电压VCC2而工作。第一供给电压VCC1可以包括高电压，例如从外部电源施加的外部供给电压。第二供给电压VCC2可以包括低电压，例如接地电压。然而，第一供给电压VCC1和第二供给电压VCC2的类型和电平不限于此，而是第一供给电压VCC1和第二供给电压VCC2可以根据逻辑电路的类型和功能而改变。

功率门控电路120可以将第一供给电压端子101耦接到逻辑电路110。功率门控电路120可以包括第一门控晶体管121。第一门控晶体管121可以基于门控控制信号SP将第一供给电压端子101耦接到逻辑电路110。第一门控晶体管121可以基于门控控制信号SP来将第一供给电压VCC1施加到逻辑电路110。第一供给电压端子101可以被连接到供给第一供给电压VCC1的电源线和/或电源网103上。门控控制信号SP可以根据半导体装置1的操作模式被使能或被禁止。半导体装置1可以在各种模式下工作。例如，半导体装置1可以在半导体装置1可以执行各种功能的激活操作模式下工作，或者在半导体装置1消耗最低功率的待机模式下工作。门控控制信号SP可以在半导体装置1的激活操作模式下被使能，而在半导体装置1的待机模式下被禁止。当门控控制信号SP被使能时，第一门控晶体管121可以被导通以将第一供给电压VCC1施加到逻辑电路110上。因此，逻辑电路110可以因施加到其上的第一供给电压VCC1而工作。当门控控制信号SP被禁止时，第一门控晶体管121可以被关断。这样，可以中断向逻辑电路110施加第一供给电压VCC1，从而阻断电流通路。

第一门控晶体管121可以包括P型沟道MOS晶体管。第一门控晶体管121可以具有被配置为接收门控控制信号SP的栅极、被耦接到第一供给电压端子101的源极和被耦接到逻辑电路110的漏极。第一门控晶体管121可以接收第一反向偏置电压VBBP。第一反向偏置电压VBBP可以被施加到第一门控晶体管121的主体或块体上。第一反向偏置电压VBBP可以包括被施加到第一门控晶体管121的主体上的主体偏置电压或被施加到第一门控晶体管121的块体上的块体偏置电压。第一反向偏置电压VBBP可以调节第一门控晶体管121的阈值电压。例如，第一反向偏置电压VBBP的电平越低，第一门控晶体管121的阈值电压越低。此外，第一反向偏置电压VBBP的电平越高，第一门控晶体管121的阈值电压越高。第一反向偏置电压VBBP的电平可以通过监控逻辑电路110的特性的操作来调整。

功率门控电路120还可以将第二供给电压VCC2耦接到逻辑电路110。功率门控电路120还可以包括第二门控晶体管122。第二门控晶体管122可以基于门控控制信号SN来将第二供给电压端子102耦接到逻辑电路110。门控控制信号SN可以包括例如门控控制信号SP的反相信号。第二门控晶体管122可以基于门控控制信号SN来将第二供给电压VCC2施加到逻辑电路110上。第二供给电压端子102可以被耦接到供给第二供给电压VCC2的电源线和/或电源网104上。当门控控制信号SN被使能时，第二门控晶体管122可以被导通以将第二供给电压VCC2施加到逻辑电路110上。因此，逻辑电路110可以因施加到其上的第二供给电压VCC2而工作。当门控控制信号SN被禁止时，第二门控晶体管122可以被关断。这样，可以中断向逻辑电路110施加第二供给电压VCC2，从而阻断电流通路。

第二门控晶体管122可以包括N型沟道MOS晶体管。第二门控晶体管122可以具有被配置为接收门控控制信号SN的栅极、被耦接到逻辑电路110的漏极和耦接到第二供给电压端子102的源极。第二门控晶体管122可以接收第二反向偏置电压VBBN。第二反向偏置电压VBBN可以被施加到第二门控晶体管122的主体或块体上。第二反向偏置电压VBBN可以调节第二门控晶体管122的阈值电压。例如，第二反向偏置电压VBBN的电平越高，第二门控晶体管122的阈值电压越低。此外，第二反向偏置电压VBBN的电平越低，第二门控晶体管122的阈值电压越高。第二反向偏置电压VBBN的电平可以通过监控逻辑电路110的特性的操作来调整。

参考图1，半导体装置1可以监控逻辑电路110的特性以便调整第一反向偏置电压VBBP的电平和第二反向偏置电压VBBN的电平。逻辑电路110的特性可以包括工艺变化和/或温度变化。工艺变化可以表明逻辑电路110的工艺偏斜。当逻辑电路110的工艺变化比参考变化快时，半导体装置1可以使用具有比缺省值高的电平的第一反向偏置电压VBBP和具有比缺省值低的电平的第二反向偏置电压VBBN。当工艺变化比参考变化慢时，半导体装置1可以使用具有比缺省值低的电平的第一反向偏置电压VBBP和具有比缺省值高的电平的第二反向偏置电压VBBN。温度变化可以表明逻辑电路110的当前温度。当逻辑电路110的温度比参考温度高时，半导体装置1可以使用具有比缺省值低的电平的第一反向偏置电压VBBP和具有比缺省值高的电平的第二反向偏置电压VBBN。当逻辑电路110的温度比参考温度低时，半导体装置1可以使用具有比缺省值高的电平的第一反向偏置电压VBBP和具有比缺省值低的电平的第二反向偏置电压VBBN。

半导体装置1可以包括特性监控电路130和功率门控控制电路140。特性监控电路130可以通过监控逻辑电路110的特性来产生特性信息OP<0:n>，其中n是大于或等于2的整数。特性监控电路130可以包括通过复制逻辑电路110而配置的延迟线。通过复制逻辑电路110而配置的延迟线可以包括以与构成逻辑电路110的晶体管的制造环境和/或条件基本相同的环境和/或条件来制造的晶体管。特性监控电路130可以经由通过复制逻辑电路110而配置的延迟线来监控与逻辑电路110的工艺变化和/或温度变化相关的特性，并且产生特性信息OP<0:n>。

功率门控控制电路140可以基于特性信息OP<0:n>来调整第一反向偏置电压VBBP的电平和第二反向偏置电压VBBN的电平。功率门控控制电路140可以调整第一反向偏置电压VBBP的电平和第二反向偏置电压VBBN的电平，使得逻辑电路110能够基于表示逻辑电路110的特性的特性信息OP<0:n>而在消耗最小功率的同时执行正常工作。功率门控控制电路140还可以产生使能信号EN，并可以将使能信号EN提供给特性监控电路130以便使能特性监控电路130。使能信号EN可以在半导体装置1被启动时而被使能，并且在半导体装置1被启动之后而周期性地被使能。每当使能信号EN被使能时，特性监控电路130都可以监控逻辑电路110的特性并产生特性信息OP<0:n>。功率门控控制电路140可以基于特性信息OP<0:n>来调整第一反向偏置电压VBBP的电平和第二反向偏置电压VBBN的电平。因此，每当使能信号EN被使能时，逻辑电路110的特性都可以被监控。根据监控结果，施加到第一门控晶体管121的第一反向偏置电压VBBP的电平和施加到第二门控晶体管122的第二反向偏置电压VBBN的电平可以被调整。

图2是示出图1中所示的特性监控电路130的配置的示例代表的示意图。参考图2，特性监控电路130可以包括脉冲发生器210、延迟线220和特性信息发生器230。脉冲发生器210可以接收时钟信号CLK，并且基于时钟信号CLK来产生电平信号LIN和参考信号REF。电平信号LIN可以基于时钟信号CLK来被使能为高电平，并且可以保持使能状态。参考信号REF可以包括在接收到时钟信号CLK之后的预定时间处被使能的脉冲信号。例如，参考信号REF可以在时钟信号CLK的预定时段之后被使能。半导体装置1的工作速度可以基于时钟信号CLK而改变。例如，半导体装置1可以接收具有高频率的时钟信号CLK并在第一频率下工作。此外，半导体装置1可以接收具有低频率的时钟信号CLK并在第二频率下工作。脉冲发生器210可以接收使能信号EN。当使能信号EN被使能时，脉冲发生器210可以基于时钟信号CLK来产生并输出电平信号LIN和参考信号REF。

延迟线220可以接收电平信号LIN。延迟线220可以包括多个延迟单元。多个延迟单元可以串联耦接，并顺序地将电平信号LIN延迟。延迟线220可以包括基本延迟单元221以及第一延迟单元222-1至第n延迟单元222-n。基本延迟单元221可以将电平信号LIN延迟。第一延迟单元222-1可以将基本延迟单元221的输出延迟。第二延迟单元222-2至第n延迟单元222-n中的每一个可以将前一级延迟单元的输出延迟。例如，第一延迟单元222-1至第n延迟单元222-n可以被配置为具有相同的延迟量，而基本延迟单元221可以具有与第一延迟单元222-1至第n延迟单元222-n不同的延迟量。

特性信息发生器230可以被耦接到多个延迟单元的输出端子上，并且可以基于从各个延迟单元输出的信号来产生特性信息OP<0:n>。当参考信号REF被使能时，特性信息发生器230可以接收从多个延迟单元输出的信号，并基于所接收的信号来产生特性信息OP<0:n>。特性信息发生器230可以包括多个触发器。多个触发器可以具有被分别耦接到基本延迟单元221以及第一延迟单元222-1至第n延迟单元222-n的输出端子上的输入端子，并且多个触发器可以通过输入端子接收从基本延迟单元221以及第一延迟单元222-1至第n延迟单元222-n输出的信号。多个触发器可以通过它们的时钟端子接收参考信号REF。多个触发器可以包括DQ触发器。当参考信号REF被使能时，多个触发器可以通过它们的输出端子将来自基本延迟单元221以及第一延迟单元222-1至第n延迟单元222-n的信号输出。经由多个触发器的输出端子输出的信号可以被提供为特性信息OP<0:n>。特性信息发生器230还可以包括编码器231。编码器231可以接收从多个触发器输出的信号，并通过对所接收的信号进行编码来产生特性信息OP<0:n>。编码器231可以被选择性地安装以便指定构成特性信息OP<0:n>的信号的比特位数量。

基本延迟单元221以及第一延迟单元222-1至第n延迟单元222-n可以通过复制逻辑电路110来配置。因此，延迟线220可以具有与逻辑电路110基本相同的特性。随着逻辑电路110的工艺变化变快并且超过参考变化，延迟线220的延迟量减小。另一方面，随着逻辑电路110的工艺变化变得低于参考变化，延迟线220的延迟量增大。此外，延迟线220的延迟量可以基于逻辑电路110的工作温度而改变。半导体装置1的工作速度可以根据温度而改变。半导体装置的工作温度可以与晶体管的迁移率有关。因此，当半导体装置的工作温度较低时，半导体装置可以以较高的速度来工作；而当半导体装置的工作温度较高时，半导体装置可以以较低的工作速度工作。然而，近来，半导体装置中的缩小技术已经使晶体管的阈值电压的电平得到了降低。温度可以改变晶体管的阈值电压的电平。因此，随着半导体装置的工作温度变高，半导体装置可以以更快的速度工作。此外，随着半导体装置的工作温度变低，半导体装置可以以更慢的速度工作。因此，延迟线220的延迟量可以根据逻辑电路110的工作温度而改变。当逻辑电路110基于工艺变化和/或温度变化而高速工作时，截至参考信号REF被使能，电平信号LIN可以到达第n延迟单元222-n。当参考信号REF被使能时，多个触发器的全部都可以产生具有逻辑高电平的输出信号。因此，特性信息OP<0:n>可以具有逻辑值“1,1,1，……，1,1,1,1”。另一方面，当逻辑电路110基于工艺变化和/或温度变化来低速工作时，截至参考信号REF被使能，电平信号LIN不会到达第n延迟单元222-n。当参考信号REF被使能时，一部分触发器可以产生具有逻辑低电平的输出信号，并且例如，特性信息OP<0:n>可以具有逻辑值“1,1,1，……，0,0,0,0”。此外，当逻辑电路110基于工艺变化和/或温度变化以上述两种情形的速度之间的速度工作时，特性信息OP<0:n>可以具有介于所述两个逻辑值之间的逻辑值。因此，特性监控电路130可以监控逻辑电路110的工艺变化和温度变化，并根据逻辑电路的特性而产生特性信息OP<0:n>。

图3是示出图1中所示的功率门控控制电路140的配置的示例代表的示意图。参考图3，功率门控控制电路140可以包括寄存器310、控制器320和电压发生器330。寄存器310可以储存由特性监控电路130产生的特性信息OP<0:n>。寄存器310可以包括第一储存区域311和第二储存区域312。例如，当半导体装置1在第一频率下工作时，第一储存区域311可以储存特性信息OP<0:n>。当半导体装置1在第二频率下工作时，第二储存区域312可以储存特性信息OP<0:n>。储存在第一储存区域311中的特性信息可以包括快速模式特性信息。储存在第二储存区域312中的特性信息可以包括慢速模式特性信息。每当特性监控电路130执行监控操作时，储存在第一储存区域311和第二储存区域312中的特性信息OP<0:n>可以被更新。

控制器320可以产生使能信号EN，并且基于特性信息OP<0:n>来产生电压码VC<0:m>，其中m为大于或等于1的整数。当半导体装置1被启动时，控制器320可以对使能信号EN进行使能。此外，控制器320可以对使能信号EN进行周期性地使能。控制器320可以从寄存器310接收特性信息OP<0:n>。控制器320可以基于特性信息OP<0:n>来改变电压码VC<0:m>的逻辑值。控制器320可以包括状态机321。状态机321可以包括电压码VC<0:m>的缺省值。状态机321可以基于特性信息OP<0:n>来将电压码VC<0:m>的值增大到大于缺省值的值或减小到小于缺省值的值。控制器320可以接收时钟信号CLK，并基于时钟信号CLK来确定半导体装置1的工作速度。当半导体装置1在第一频率下工作时，控制器320可以访问第一储存区域311并接收储存在第一储存区域311中的快速模式特性信息。控制器320可以基于快速模式特性信息来产生电压码VC<0:m>。当半导体装置1在第二频率下工作时，控制器320可以访问第二储存区域312并接收储存在第二储存区域312中的慢速模式特性信息。控制器320可以基于慢速模式特性信息来产生电压码VC<0:m>。

电压发生器330可以基于电压码VC<0:m>来产生第一反向偏置电压VBBP和第二反向偏置电压VBBN。电压发生器330可以产生具有根据电压码VC<0:m>的值而改变的电平的第一反向偏置电压VBBP和第二反向偏置电压VBBN。第一反向偏置电压VBBP和第二反向偏置电压VBBN可以分别被提供给构成功率门控电路120的第一门控晶体管121和第二门控晶体管122的主体或块体。

图4是示出根据一个实施例的半导体装置4的配置的示例代表的示意图。参考图4，半导体装置4可以包括第一逻辑电路410、第一功率门控电路420、第二逻辑电路430和第二功率门控电路440。第一逻辑电路410和第二逻辑电路430可以因施加于其上的第一供给电压VCC1和第二供给电压VCC2而工作。第一逻辑电路410和第二逻辑电路430可以具有不同的特性。第一功率门控电路420可以包括第一门控晶体管421，并且第一门控晶体管421可以基于门控控制信号SP将第一供给电压VCC1施加到第一逻辑电路410。第二功率门控电路440可以包括第二门控晶体管441，并且第二门控晶体管441可以基于门控控制信号SP将第一供给电压VCC1施加到第二逻辑电路430。第一门控晶体管421可以通过其主体或块体接收第一反向偏置电压VBBP1，而第二门控晶体管441可以通过其主体或块体接收第二反向偏置电压VBBP2。第一反向偏置电压VBBP1可以具有基于第一逻辑电路410的特性而改变的电平，而第二反向偏置电压VBBP2可以具有基于第二逻辑电路430的特性而改变的电平。

第一功率门控电路420还可以包括第三门控晶体管422。第三门控晶体管422可以基于门控控制信号SN将第二供给电压VCC2施加到第一逻辑电路410。门控控制信号SN可以对应于门控控制信号SP的反相信号。第三门控晶体管422可以通过其主体或块体接收第三反向偏置电压VBBN1。第三反向偏置电压VBBN1可以具有基于第一逻辑电路410的特性而改变的电平。第二功率门控电路440还可以包括第四门控晶体管442。第四门控晶体管442可以基于门控控制信号SN将第二供给电压VCC2施加到第二逻辑电路430。第四门控晶体管442可以通过其主体或块体接收第四反向偏置电压VBBN2。第四反向偏置电压VBBN2可以具有基于第二逻辑电路430的特性而改变的电平。

半导体装置4可以基于第一逻辑电路410的特性来调整第一反向偏置电压VBBP1和第三反向偏置电压VBBN1的电平，而基于第二逻辑电路430的特性来调整第二反向偏置电压VBBP2和第四反向偏置电压VBBN2的电平。半导体装置4可以包括特性监控电路450和功率门控控制电路460。特性监控电路450可以通过监控第一逻辑电路410的特性来产生第一特性信息OP1<0:n>，以及可以通过监控第二逻辑电路430的特性来产生第二特性信息OP2<0:n>。特性监控电路450可以包括通过复制第一逻辑电路410来配置的延迟线，以便监控第一逻辑电路410的特性；并且特性监控电路450可以包括通过复制第二逻辑电路430来配置的延迟线，以便监控第二逻辑电路430的特性。特性监控电路450可以从功率门控控制电路460接收使能信号EN。特性监控电路450可以在使能信号EN被使能时而被使能，并通过监控第一逻辑电路410的特性和第二逻辑电路430的特性来产生第一特性信息OP1<0:n>和第二特性信息OP2<0:n>。

功率门控控制电路460可以基于第一特性信息OP1<0:n>来产生第一反向偏置电压VBBP1和第三反向偏置电压VBBN1，其中，第一反向偏置电压VBBP1和第三反向偏置电压VBBN1被施加到与第一逻辑电路410耦接的第一功率门控电路420的第一门控晶体管421和第三门控晶体管422上。功率门控控制电路460可以基于第二特性信息OP2<0:n>来产生第二反向偏置电压VBBP2和第四反向偏置电压VBBN2，其中，第二反向偏置电压VBBP2和第四反向偏置电压VBBN2被施加到与第二逻辑电路430耦接的第二功率门控电路440的第二门控晶体管441和第四门控晶体管442上。功率门控控制电路460可以产生使能信号EN以使能特性监控电路450。半导体装置4可以包括各种逻辑电路，并且各种逻辑电路具有各自的特性。半导体装置4可以分别监控各个逻辑电路的特性，以及分别调整施加到与各个逻辑电路耦接的功率门控电路的门控晶体管的主体或块体上的反向偏置电压的电平。因此，可以得到针对每个逻辑电路优化的功率门控效率。

图5是示出图4中所示的特性监控电路450的配置的示例代表的示意图。参考图5，特性监控电路450可以包括脉冲发生器510、第一延迟线520、第一特性信息发生器530、第二延迟线540和第二特性信息发生器550。脉冲发生器510可以接收时钟信号CLK并且产生电平信号LIN和参考信号REF。当使能信号EN被使能时，脉冲发生器510可以被使能以从时钟信号CLK产生电平信号LIN和参考信号REF。

第一延迟线520可以包括多个延迟单元，并且多个延迟单元可以包括基本延迟单元521以及第一延迟单元522-1至第n延迟单元522-n。基本延迟单元521以及第一延迟单元522-1至第n延迟单元522-n可以串联耦接，并顺序地将电平信号LIN延迟。当参考信号REF被使能时，第一特性信息发生器530可以接收从基本延迟单元521以及第一延迟单元522-1至第n延迟单元522-n输出的信号，并基于所接收的信号来产生第一特性信息OP1<0:n>。由于第一延迟线520是通过复制第一逻辑电路410来配置的，因此第一特性信息OP1<0:n>可以包括通过监控第一逻辑电路410的工艺变化和/或温度变化而获得的结果。第一特性信息发生器530可以具有与图2中所示的特性信息发生器230基本相同的配置。

第二延迟线540可以包括多个延迟单元，并且多个延迟单元可以包括基本延迟单元541以及第一延迟单元542-1至第n延迟单元542-n。基本延迟单元541以及第一延迟单元542-1至第n延迟单元542-n可以串联耦接，并顺序地将电平信号LIN延迟。当参考信号REF被使能时，第二特性信息发生器550可以接收从基本延迟单元541以及第一延迟单元542-1至第n延迟单元542-n输出的信号，并基于所接收的信号来产生第二特性信息OP2<0:n>。由于第二延迟线540是通过复制第二逻辑电路430来配置的，因此第二特性信息OP2<0:n>可以包括通过监控第二逻辑电路430的工艺变化和/或温度变化而获得的结果。第二特性信息发生器550可以具有与图2中所示的特性信息发生器230基本相同的配置。

图6是示出图4中所示的功率门控控制电路460的配置的示例代表的示意图。参考图6，功率门控控制电路460可以包括寄存器610、控制器620和电压发生器630。寄存器610可以储存第一特性信息OP1<0:n>和第二特性信息OP2<0:n>。寄存器610可以包括第一储存区域611至第四储存区域614。当半导体装置4在第一频率下工作时，第一储存区域611可以储存由特性监控电路450产生的第一特性信息OP1<0:n>，而当半导体装置4在低于第一频率的第二频率下工作时，第二储存区域612可以储存由特性监控电路450产生的第一特性信息OP1<0:n>。储存在第一储存区域611中的第一特性信息OP1<0:n>可以包括第一快速模式特性信息，而储存在第二储存区域612中的第一特性信息OP1<0:n>可以包括第一慢速模式特性信息。当半导体装置4在第一频率下工作时，第三储存区域613可以储存由特性监控电路450产生的第二特性信息OP2<0:n>，而当半导体装置4在第二频率下工作时，第四储存区域614可以储存由特性监控电路450产生的第二特性信息OP2<0:n>。储存在第三储存区域613中的第二特性信息OP2<0:n>可以包括第二快速模式特性信息，而储存在第四储存区域614中的第二特性信息OP2<0:n>可以包括第二慢速模式特性信息。

控制器620可以产生使能信号EN以使能特性监控电路450。控制器620可以在半导体装置4被启动时或被启动之后对使能信号EN进行周期性地使能。控制器620可以基于储存于寄存器610中的第一特性信息OP1<0:n>来产生第一电压码VC1<0:m>，而可以基于储存于寄存器610中的第二特性信息OP2<0:n>来产生第二电压码VC2<0:m>。控制器620可以包括状态机621。状态机621可以储存第一电压码VC1<0:m>和第二电压码VC2<0:m>的缺省值。状态机621可以基于第一特性信息OP1<0:n>来将第一电压码VC1<0:m>的值增大到大于缺省值的值或减小到小于缺省值的值。状态机621可以基于第二特性信息OP2<0:n>来将第二电压码VC2<0:m>的值增大到大于缺省值的值或减小到小于缺省值的值。

控制器620可以接收时钟信号CLK，并基于时钟信号CLK来确定半导体装置4的工作速度。当半导体装置4在第一频率下工作时，控制器620可以访问第一储存区域611和第三储存区域613。控制器620可以接收储存于第一储存区域611中的第一快速模式特性信息和储存于第三储存区域613中的第二快速模式特性信息。控制器620可以基于第一快速模式特性信息来产生第一电压码VC1<0:m>，以及基于第二快速模式特性信息来产生第二电压码VC2<0:m>。当半导体装置4在第二频率下工作时，控制器620可以接收储存于第二储存区域612中的第一慢速模式特性信息和储存于第四储存区域614中的第二慢速模式特性信息。控制器620可以基于第一慢速模式特性信息来产生第一电压码VC1<0:m>，而基于第二慢速模式特性信息来产生第二电压码VC2<0:m>。

电压发生器630可以基于第一电压码VC1<0:m>来产生第一反向偏置电压VBBP1和第三反向偏置电压VBBN1，而基于第二电压码VC2<0:m>来产生第二反向偏置电压VBBP2和第四反向偏置电压VBBN2。第一反向偏置电压VBBP1和第三反向偏置电压VBBN1可以被施加至与第一逻辑电路410耦接的第一功率门控电路420的第一门控晶体管421和第三门控晶体管422的主体或块体。第二反向偏置电压VBBP2和第四反向偏置电压VBBN2可以被施加至与第二逻辑电路430耦接的第二功率门控电路440的第二门控晶体管441和第四门控晶体管442的主体或块体。

图7是示出根据一个实施例的半导体系统7的配置的示例代表的示意图。参考图7，半导体系统7可以包括外部控制器710和存储器件720。外部控制器710和存储器件720可以在其间执行数据通信。外部控制器710可以向存储器件720提供各种控制信号，使得存储器件720能够执行数据输入/输出操作。例如，外部控制器710可以向存储器件720提供命令信号CMD、地址信号ADD、时钟信号CLK和数据DQ，使得存储器件720能够储存并输出数据。从外部控制器710向存储器件720传输数据并将被传输的数据储存在存储器件720中的操作可以被称为写入操作。此外，将从存储器件720输出的数据传输至外部控制器710的操作可以被称为读取操作。在写入操作中，外部控制器710可以向存储器件720提供命令信号CMD、地址信号ADD和数据DQ。在读取操作中，外部控制器710可以向存储器件720提供命令信号CMD和地址信号ADD，并且存储器件720可以将数据DQ输出至控制器710。外部控制器710和存储器件720可以通过多个总线耦接，并且多个总线可以包括：命令总线701，经由其传递命令信号CMD；地址总线702，经由其传递地址信号ADD；时钟总线703，经由其传递时钟信号CLK；以及数据总线704，经由其传递数据。在一个实施例中，命令信号CMD和地址信号ADD可以作为一个信号传输。外部控制器710可以包括充当用于传输命令信号CMD、地址信号ADD、时钟信号CLK和数据DQ的接口电路的物理层。外部控制器710可以包括CPU(中央处理单元)、GPU(图形处理单元)、MMP(多媒体处理器)、数字信号处理器和存储器控制器。此外，具有各种功能的处理器芯片(诸如AP(应用处理器))也可以以片上系统(System On Chip，SOC)的形式被结合以及实施。

存储器件720可以包括一个或更多个存储芯片。图7示出了存储器件720包括三个存储芯片731至733，而存储芯片的数量可以不限于此。存储器件720可以包括不同种类的存储芯片以及相同种类的存储芯片。存储器件720可以包括具有多个存储芯片的存储模块或者其内具有层叠的多个存储芯片的多芯片封装体。存储器件720和外部控制器可以以诸如SOC、SIP(System In Package，系统级封装体)、POP(Package On Package，封装叠加)等多种形式来实现。存储芯片731至733可以包括易失性存储器和非易失性存储器。易失性存储器可以包括SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM)，而非易失性存储器可以包括ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电擦除可编程ROM)、EPROM(电可编程ROM)、快闪存储器、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)、FRAM(铁电式RAM)等。

外部控制器710和存储器件720可以执行训练操作。训练操作可以指示用于调整施加到与各个存储芯片731至733中设置的逻辑电路耦接的功率门控电路的门控晶体管上的反向偏置电压的电平的操作。外部控制器710可以将训练命令作为命令信号CMD传输至存储器件720。外部控制器710可以在半导体系统7被启动时或者被启动后周期性地向存储器件720传输训练命令。当存储器件720从外部控制器710接收到训练命令时，存储器件720可以监控安装在各个存储芯片731至733中的逻辑电路的特性，并将监控结果作储存为特性信息。存储芯片731至733可以包括用于执行训练操作的组件，并且存储芯片731至733具有基本相同的配置。存储芯片731可以包括特性监控电路740和功率门控控制电路750。图1所示的特性监控电路130和图4所示的特性监控电路450可以用作特性监控电路740。功率门控控制电路750可以包括模式寄存器组751、控制器752和电压发生器753。图3所示控制器320和图6所示控制器620可以被用作控制器752，并且控制器752可以包括状态机。控制器752可以基于从外部控制器710传输来的训练命令产生使能信号来使能特性监控电路740。模式寄存器组751可以执行与图3所示的寄存器310和图6所示的寄存器610相对应的功能。存储芯片731可以将特性信息储存在模式寄存器组751中。图3所示的电压发生器330和图6所示的电压发生器640可以被用作电压发生器753。可以对多个存储芯片731至733分别执行训练操作。

尽管上面描述了各种实施例，但本领域内技术人员可以理解的是所描述的实施例仅为示例。因此，不应当基于所描述的实施例来限制文中所描述的数据储存器件的操作方法。

Claims (8)

1.一种半导体装置，包括：

逻辑电路；

功率门控电路，其包括基于所述半导体装置的操作模式而将第一供给电压施加到所述逻辑电路的第一门控晶体管；以及

功率门控控制电路，其基于所述逻辑电路的工艺变化和温度变化中的至少之一而调整给所述第一门控晶体管的第一反向偏置电压的电平。

2.根据权利要求1所述的半导体装置，其中，所述第一反向偏置电压的电平被调整为使得在所述半导体装置的激活操作模式期间由所述逻辑电路消耗的功率被最小化。

3.根据权利要求1所述的半导体装置，还包括：

特性监控电路，其通过监控所述逻辑电路的特性来产生特性信息；以及

其中，所述功率门控控制电路基于所述特性信息来调整给所述第一门控晶体管的所述第一反向偏置电压的电平。

4.一种半导体装置，包括：

逻辑电路；

功率门控电路，其包括基于所述半导体装置的操作模式而将第一供给电压施加到所述逻辑电路的第一门控晶体管；以及

特性监控电路，其通过监控所述逻辑电路的工艺变化和温度变化中的至少之一来产生特性信息，所述特性信息用于调整由所述第一门控晶体管接收的第一反向偏置电压的电平。

5.根据权利要求4所述的半导体装置，还包括：

功率门控控制电路，其基于由所述特性监控电路产生的所述特性信息而将所述第一反向偏置电压供给至所述第一门控晶体管。

6.根据权利要求4所述的半导体装置，其中，所述第一反向偏置电压的电平被调整为使得在所述半导体装置的激活操作模式期间由所述逻辑电路消耗的功率被最小化。

7.一种半导体装置，包括：

第一逻辑电路；

第一功率门控电路，其包括基于所述半导体装置的操作模式而将第一供给电压施加到所述第一逻辑电路的第一门控晶体管；

第二逻辑电路；

第二功率门控电路，其包括基于所述半导体装置的操作模式而将所述第一供给电压施加到所述第二逻辑电路的第二门控晶体管；以及

功率门控控制电路，其基于所述第一逻辑电路和所述第二逻辑电路的工艺变化和温度变化中的至少之一分别调整给所述第一门控晶体管和所述第二门控晶体管的第一反向偏置电压和第二反向偏置电压的电平。

8.根据权利要求7所述的半导体装置，其中，所述第一反向偏置电压和所述第二反向偏置电压的电平被调整为使得在所述半导体装置的激活操作模式期间由所述第一逻辑电路消耗的功率和由所述第二逻辑电路消耗的功率被最小化。

Images