CN113628661A - 存储器装置的依序电压控制 - Google Patents

存储器装置的依序电压控制 Download PDF

Info

Publication number
CN113628661A
CN113628661A CN202110478617.4A CN202110478617A CN113628661A CN 113628661 A CN113628661 A CN 113628661A CN 202110478617 A CN202110478617 A CN 202110478617A CN 113628661 A CN113628661 A CN 113628661A
Authority
CN
China
Prior art keywords
voltage source
voltage
power
memory device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110478617.4A
Other languages
English (en)
Other versions
CN113628661B (zh
Inventor
南基浚
铃木尊雅
马炎涛
松原靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113628661A publication Critical patent/CN113628661A/zh
Application granted granted Critical
Publication of CN113628661B publication Critical patent/CN113628661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

本申请涉及存储器装置的依序电压控制。存储器装置可具有支持用于所述存储器装置的不同操作的不同电压电平的各种电压源。存储器装置的电压源在一些情况下可被停用，例如当所述存储器装置空闲或以低功率或断电模式操作时，以及其它情况。根据本文所公开的实例，存储器装置或存储器裸片的电压源可依序启用或依序停用。例如，电压源可以按照从具有相对较高标称电压的电压源到具有相对较低电压的电压源的顺序启用，或者按照从具有相对较低标称电压的电压源到具有相对较高电压的电压源的顺序停用。

Description

存储器装置的依序电压控制
交叉引用
本专利申请要求纳姆(Nam)等人于2020年5月8日提交的名称为“存储器装置的依序电压控制(SEQUENTIAL VOLTAGE CONTROL FOR A MEMORY DEVICE)”的第16/870,670号美国专利申请的优先权，所述申请转让给本受让人且明确地以全文引用的方式并入本文中。
技术领域
技术领域与存储器装置的依序电压控制有关。
背景技术
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。例如，二进制存储器单元可编程到两种支持状态中的一种，常常由逻辑1或逻辑0来表示。在一些实例中，单个存储器单元可支持多于两个状态，所述状态中的任一个可被存储。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失它们所存储的状态。FeRAM能够实现类似于易失性存储器的密度，但可具有非易失性特性，这是因为使用铁电电容器作为存储装置。
发明内容
描述一种方法。所述方法可包含：在存储器装置处识别所述存储器装置的断电条件；至少部分地基于识别出所述断电条件而执行断电操作。执行所述断电操作可包含停用所述存储器装置的第一电压源，所述第一电压源与第一电压相关联，并在停用所述第一电压源之后停用所述存储器装置的第二电压源，所述第二电压源与大于所述第一电压的第二电压相关联。
描述一种设备。所述设备可包含：存储器裸片，其包含多个存储器单元；用于操作所述多个存储器单元的第一电压源，所述第一电压源与第一电压相关联；用于操作所述多个存储器单元的第二电压源，所述第二电压源与大于所述第一电压的第二电压相关联。所述设备还可包含可用于以下操作的电路系统：识别所述存储器裸片的断电条件，至少部分地基于识别出所述断电条件而停用所述第一电压源，以及至少部分地基于识别出所述断电条件且相对于停用所述第一电压源具有某一延迟地停用所述第二电压源。
描述一种设备。所述设备可包含：用于存取多个存储器单元的存储器装置的第一电压源，所述第一电压源与第一电压相关联；用于存取所述多个存储器单元的所述存储器装置的第二电压源，所述第二电压源与大于所述第一电压的第二电压相关联。所述设备还可包含所述存储器装置的可用于以下操作的电路系统：接收所述存储器装置的断电条件的指示，至少部分地基于接收到所述断电条件的所述指示而产生第一定时信号，至少部分地基于所述第一定时信号而停用所述第一电压源，产生相对于所述第一定时信号具有某一延迟的第二定时信号，以及至少部分地基于所述第二定时信号而停用所述第二电压源。
附图说明
图1示出根据本文所公开的实例的支持存储器装置的依序电压控制的系统的实例。
图2示出根据本文所公开的实例的支持存储器装置的依序电压控制的存储器裸片的实例。
图3示出根据本文所公开的实例的支持存储器装置的依序电压控制的阵列核心的实例。
图4示出根据本文所公开的实例的支持存储器装置的依序电压控制的时序图的实例。
图5示出根据本文所公开的实例的支持存储器装置的依序电压控制的定时链的实例。
图6示出根据本文所公开的实例的支持存储器装置的依序电压控制的电压源布局的实例。
图7示出根据本文所公开的实例的支持存储器装置的依序电压控制的存储器装置的框图。
图8示出根据本文所公开的实例的示出支持存储器装置的依序电压控制的一或多种方法的流程图。
具体实施方式
存储器装置可包含用于执行存储器装置的操作的电压源的各种配置。在一些实例中，存储器装置或存储器装置的存储器裸片的电压源可与存储器装置或存储器裸片的电压供应引脚耦合，所述电压供应引脚可与(例如，主机装置的、外部电力供应器的)外部电源耦合。存储器装置或存储器裸片的电压源可在装置或裸片内部，并且可以提供经调节电压，所述经调节电压不同于电压供应引脚的电压(例如，比它高、比它低、是它滤波后的或以不同方式调节的)。存储器装置、存储器裸片或其组合可具有不同电压源，以支持用于不同操作的不同电压电平。
存储器装置的电压源在一些情况下可被停用，例如当存储器装置空闲或以低功率或断电模式操作时，以及其它情况。在一些停用电压源的情况下，电压源或相关电压总线或组件正常可处于相对较高的电压，但是它们的电压电平可在正常处于相对较低的电压的电压源或相关电压总线或组件之前或与其同时下拉。在一些实例中，电压总线或经耦合组件之间的相对电压的反转可能会产生不利的半导体行为、不适当的功耗、数据完整性问题或其它不利行为。
根据本文所公开的实例，存储器装置或存储器裸片的电压源可以依序启用或依序停用，例如根据相对电压电平的顺序。例如，电压源可以按照从具有相对较高标称电压的电压源到具有相对较低电压的电压源的顺序启用，或者按照从具有相对较低标称电压的电压源到具有相对较高电压的电压源的顺序停用。通过实施这样的技术，可以维持存储器装置或存储器裸片的组件之间的相对偏置(例如，某些组件维持在相对高于某些相邻组件的电压，某些组件维持在相对低于某些相邻组件的电压)，与不实施这种依序启用或停用的配置相比，这可以改进存储器装置或存储器裸片的操作。
本公开的特征首先在参考图1和2所描述的存储器系统和裸片的上下文中加以描述。本公开的特征在参考图3到6所描述的存储器装置电路系统和电压控制操作的上下文中加以描述。本公开的这些和其它特征进一步通过与参考图7和8所描述的存储器装置的依序电压控制有关的设备图和流程图加以说明并参考这些设备图和流程图加以描述。
图1示出根据本文所公开的实例的支持存储器装置的依序电压控制的系统100的实例。系统100可包含主机装置105、存储器装置110和耦合主机装置105与存储器装置110的多个信道115。系统100可包含一或多个存储器装置110，但是所述一或多个存储器装置110的各方面可以在单个存储器装置(例如，存储器装置110)的上下文中加以描述。
系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统。例如，系统100可示出计算机、笔记本电脑、平板电脑、智能电话、移动电话、可穿戴装置、因特网连接装置、车辆控制器等等的各方面。存储器装置110可以是系统中可用于存储系统100的一或多个其它组件的数据的组件。
系统100的至少部分可为主机装置105的实例。主机装置105可为处理器或使用存储器来执行过程的装置内(例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本电脑、平板电脑、智能电话、移动电话、可穿戴装置、因特网连接装置、车辆控制器或某一其它固定或便携式电子装置以及其它实例内)的其它电路的实例。在一些实例中，主机装置105可以指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。
存储器装置110可为可用于提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置成配合一或多个不同类型的主机装置起作用。主机装置105与存储器装置110之间的信令可用于支持以下各者中的一或多者：调制信号的调制方案、用于传达信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种外观尺寸、主机装置105与存储器装置110之间的时钟信令及同步、定时惯例，或其它因素。
存储器装置110可用于存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，通过外部存储器控制器120对由主机装置105提供的命令作出响应且执行所述命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。
主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130中的一或多个或例如一或多个外围组件或一或多个输入/输出控制器等其它组件。主机装置的组件可使用总线135彼此耦合。
处理器125可用于对系统100的至少部分或主机装置105的至少部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施，也可以是所述处理器的一部分。
BIOS组件130可以是包含作为固件操作的BIOS的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。
存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所需容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个栅格、一或多个存储体、一或多个拼块、一或多个区段)，其中每一存储器单元可用于存储至少一个数据位。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。
装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用于接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、所述一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。
在一些实例中，存储器装置110可从主机装置105接收数据或命令或这两者。例如，存储器装置110可接收指示存储器装置110存储用于主机装置105的数据的写入命令或指示存储器装置110将存储于存储器裸片160中的数据提供到主机装置105的读取命令。
本地存储器控制器165(例如，在存储器裸片160本地)可用于控制存储器裸片160的操作。在一些实例中，本地存储器控制器165可用于与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。由此，本地存储器控制器165可用于与装置存储器控制器155、其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。可包含于装置存储器控制器155或本地存储器控制器165或这两者中的组件的实例可包含用于接收信号(例如，从外部存储器控制器120)的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制要传输的信号的编码器，或可用于支持装置存储器控制器155或本地存储器控制器165或这两者的所描述操作的各种其它电路或控制器。
外部存储器控制器120可用于使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传达信息、数据或命令中的一或多者。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100的其它组件或主机装置105或本文中所描述的功能可由处理器125实施。例如，外部存储器控制器120可为由处理器125或系统100的其它组件或主机装置105实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，反之亦可。
主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可用于支持外部存储器控制器120和存储器装置110之间的通信。每个信道115可以是在主机装置105和存储器装置之间载送信息的传输介质的实例。每个信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输介质(例如，导体)。信号路径可以是可用于载送信号的导电路径的实例。例如，信道115可包含第一端子，所述第一端子包含在主机装置105处的一或多个引脚或衬垫和在存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，并且引脚可用于充当信道的部分。
信道115(及相关联的信号路径和端子)可专门用于传达一或多种类型的信息。例如，信道115可包含一或多个命令和地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192，或其组合。在一些实例中，信令可以使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令通过信道115传达。在SDR信令中，信号的一个调制符号(例如，信号电平)可以针对每个时钟循环寄存(例如，在时钟信号的上升或下降边沿上)。在DDR信令中，信号的两个调制符号(例如，信号电平)可以针对每个时钟循环寄存(例如，在时钟信号的上升边沿和下降边沿两者上)。
在一些实例中，时钟信号信道188可用于在主机装置105和存储器装置110之间传达一或多个时钟信号。每个时钟信号可用于在高状态和低状态之间振荡，并且可支持主机装置105和存储器装置110的动作之间的协调(例如，在时间方面)。在一些实例中，时钟信号可以是单端的。在一些实例中，时钟信号可提供用于存储器装置110的命令和寻址操作或存储器装置110的其它系统范围操作的定时参考。因此，时钟信号可以称为控制时钟信号、命令时钟信号或系统时钟信号。系统时钟信号可由系统时钟产生，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管)。
存储器装置110可包含用于执行存储器装置110的操作的电压源的各种配置。在一些实例中，(例如，装置存储器控制器155的)存储器装置110或(例如，本地存储器控制器165的)存储器装置110的存储器裸片160的电压源可与存储器装置110或存储器裸片160的电压供应引脚耦合。存储器装置110或存储器裸片160的电压供应引脚可与外部电源耦合，例如主机装置105的电力供应器或电压调节器(例如，经由主机装置105的对应电压供应引脚)，或以其它方式包含在系统100中。存储器装置110或存储器裸片160的电压源可通过经调节电压向各个组件提供电力，所述经调节电压与电压供应引脚或端子的电压不同(例如，比它高、比它低、是它滤波后的或以不同方式调节的)。存储器装置110或存储器裸片160或其组合可具有不同电压源以支持用于不同操作的不同电压电平。存储器装置110或存储器裸片160的电压源可在一些情况下停用，例如当存储器装置空闲或以低功率或断电模式操作时，以及其它情况。在一些实例中，电压源可以响应于例如断电命令或在存储器装置110处发起的断电模式的命令(例如，经由CA信道来自主机装置105、来自装置存储器控制器155)或基于存储器装置110或存储器裸片160的引脚或其它信令组件处的信号状态而停用。
根据本文所公开的实例，存储器装置110或存储器裸片160的电压源可以根据相对电压电平的顺序依序启用或依序停用。例如，电压源可以按照从具有相对较高标称电压的电压源到具有相对较低电压的电压源的顺序启用，或者按照从具有相对较低标称电压的电压源到具有相对较高电压的电压源的顺序停用。通过实施这样的技术，可以维持存储器装置110或存储器裸片160的组件之间的相对偏置(例如，某些组件维持在相对高于某些相邻组件的电压，某些组件维持在相对低于某些相邻组件的电压)，与不实施这种依序启用或停用的配置相比，这可以改进存储器装置110或存储器裸片160的操作。
图2示出根据本文所公开的实例的支持存储器装置的依序电压控制的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可以称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含各自可编程为存储不同逻辑状态(例如，编程为一组两个或更多个可能状态中的一个)的一或多个存储器单元205。例如，存储器单元205可用于每次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元)可用于每次存储超过一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1所描述的存储器阵列170。
存储器单元205可在电容器中存储表示可编程状态的状态(例如，极化状态或介电电荷)。在FeRAM架构中，存储器单元205可包含电容器240，所述电容器240包含用于存储表示可编程状态的电荷和/或极化的铁电材料。存储器单元205可包含逻辑存储组件，例如电容器240，及开关组件245。电容器240可以是铁电电容器的实例。电容器240的第一节点可与开关组件245耦合，且电容器240的第二节点可与板线220耦合。开关组件245可以是晶体管或在两个组件之间选择性地建立或取消建立电子通信的任何其它类型的开关装置的实例。
存储器裸片200可包含存取线(例如，字线210、数字线215和板线220)，这些存取线布置成某一图案，例如网格状图案。存取线可以是与存储器单元205耦合的导电线，并且可用于对存储器单元205执行存取操作。在一些实例中，字线210可以称为行线。在一些实例中，数字线215可以称为列线或位线。对存取线、行线、列线、字线、数字线、位线或板线或其类似物的提及是可互换的，不会影响理解或操作。存储器单元205可定位在字线210、数字线215和/或板线220的相交点处。
读取和写入等操作可通过激活或选择例如字线210、数字线215和/或板线220的存取线在存储器单元205上执行。通过偏置字线210、数字线215和板线220(例如，向字线210、数字线215或板线220施加电压)，单个存储器单元205可以在它们的相交点处进行存取。激活或选择字线210、数字线215或板线220可包含向相应线施加电压。
存取存储器单元205可以通过行解码器225、列解码器230和板驱动器235控制。例如，行解码器225可从本地存储器控制器265接收行地址并基于接收到的行地址激活字线210。列解码器230从本地存储器控制器265接收列地址并基于接收到的列地址激活数字线215。板驱动器235可从本地存储器控制器265接收板地址并基于接收到的板地址激活板线220。
选择或撤销选择存储器单元205可通过激活或撤销激活开关组件245而实现。电容器240可使用开关组件245与数字线215电子连通。例如，当开关组件245被撤销激活时电容器240可与数字线215隔离，且当开关组件245被激活时电容器240可与数字线215耦合。
感测组件250可确定存储在存储器单元205的电容器240上的状态(例如，极化状态或电荷)，并基于检测到的状态确定存储器单元205的逻辑状态。感测组件250可包含一或多个感测放大器，用于放大存储器单元205的信号输出。感测组件250可比较跨数字线215从存储器单元205接收到的信号与参考255(例如，参考电压)。检测到的存储器单元205的逻辑状态可以作为感测组件250的输出提供(例如，提供给输入/输出260)，并且可以向包含存储器裸片200的存储器装置110的另一组件指示检测到的逻辑状态。
本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可以是参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器225、列解码器230、板驱动器235与感测组件250中的一或多个可以与本地存储器控制器265处于相同位置或包含在本地存储器控制器265中。本地存储器控制器265可用于从一或多个不同的存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个，将命令或数据(或这两者)转译成可供存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，并基于执行所述一或多个操作而将数据从存储器裸片200传达到主机装置105。本地存储器控制器265可产生行信号和列地址信号，以激活目标字线210、目标数字线215和目标板线220。本地存储器控制器265还可产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的所施加电压或电流的幅度、形状或持续时间可以改变，并且针对在操作存储器裸片200中论述的各种操作可以是不同的。
本地存储器控制器265可用于对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等等。在一些实例中，存取操作可由本地存储器控制器265响应于各种存取命令(例如，来自主机装置105)而执行或以其它方式协调。本地存储器控制器265可用于执行此处未列出的其它存取操作或与存储器裸片200的操作相关的其它操作(与存取存储器单元205不直接相关)。
存储器裸片200(例如，本地存储器控制器265)可包含用于执行存储器裸片200的操作的电压源的各个配置。在一些实例中，存储器裸片200的电压源可与存储器裸片200的电压供应引脚耦合，所述电压供应引脚可与外部电源(例如，主机装置105的电力供应器、包含存储器裸片200的存储器装置110的电力供应器)耦合。存储器裸片200的电压源可提供不同于电压供应引脚的电压的经调节电压，并且存储器裸片200可包含不同电压源以支持用于不同操作的不同电压电平。
存储器装置的电压源在一些情况下可被停用，例如当存储器裸片200空闲或以低功率或断电模式操作时，以及其它情况。根据本文所公开的实例，存储器裸片200的电压源可以根据相对电压电平的顺序依序启用或依序停用。例如，电压源可以按照从具有相对较高标称电压的电压源到具有相对较低电压的电压源的顺序启用，或者按照从具有相对较低标称电压的电压源到具有相对较高电压的电压源的顺序停用。通过实施这样的技术，可以维持存储器裸片200的组件之间的相对偏置。例如，存储器裸片200的某些组件可维持在相对高于某些相邻组件的电压，或存储器裸片200的某些组件可维持在相对低于某些相邻组件的电压，这可支持存储器裸片200的良好操作。
图3示出根据本文所公开的实例的支持存储器装置的依序电压控制的阵列核心300的实例。阵列核心300示出包含衬底305和一组结310的简化横截面布局。在一些实例中，阵列核心300可以是(例如，本地存储器控制器265的、存储器阵列170的)存储器裸片200的组件或其某一部分。
在一些实例中，衬底305可以通过一个电压被偏置，并且可以经由结310将不同的内部电压输入到阵列核心300。例如，结310中的每一个可与相应电压电平(例如，电压V1到V5中的一个)相关联，并且可配置成与相应电压源耦合，所述相应电压源配置成在正常或通电条件下为相应结310提供经调节或标称电压电平或电压设置(例如，V1,nom到V5,nom)。经调节或标称电压电平中的每一个可与执行存储器裸片200的各种操作相关联，例如存取存储器单元205或执行各个逻辑运算，这些逻辑运算可以与存取存储器单元205(例如，存储器管理操作、错误处理操作、耗损均衡操作)相关也可以不与其相关。在一些实例中，经调节或标称电压可以提供给存储器裸片200的组件以支持诸如以下的操作：传送定时、逻辑或控制信令、激活存取线(例如，选择或偏置字线210、数字线215或板线220)、对例如放大电容器或电荷转移感测放大器的信号产生组件进行充电或升压、偏置信号产生电压调节放大器(例如，共源共栅)、在(例如，感测组件250的)感测放大器处锁存信号比较、经由输入/输出组件260锁存或传送信息，或可支持存储器单元205的读取、写入或处理信息的其它操作。
衬底305可与电压电平(例如，V6)相关联，并且可配置成与电压源耦合，所述电压源配置成在正常或通电条件下为衬底305提供经调节或标称电压电平或电压设置(例如，V6)。在一些实例中，衬底305可用作或以其它方式说明阵列核心300的半导体布置的阱，例如半导体n阱。结310中的每一个可用作或以其它方式说明结，例如半导体p+结。因此，结310中的每一个或衬底305与相应结310的组合可用作或以其它方式说明半导体二极管配置。
在正常操作条件下，衬底305可以标称或经调节电压V6,nom偏置，此电压可以是高于V1,nom到V5,nom中的每一个的共集电压(例如，VCCP)。在此类配置中，结310中的每一个可配置成阻止电流从衬底305流到相应信号路径或电压源总线。在阵列核心300的实例中，各种操作可配置成使用六个电压电平V1,nom到V6,nom中的一个，但是根据所描述的技术的阵列核心可涉及任何数量的结310，或任何数量的电压电平，应理解，本文中提供的任何其它特定数值实例只是为了清楚地说明，并不限制权利要求。
在断电操作中，与衬底305和结310耦合的电压源中的每一个可被停用，这可对应于减小施加到衬底305和相应结310的电压的电压下拉操作(例如，从电压V1,nom到V6,nom下拉)。如果与衬底305相关联的电压源停用过早(例如，在停用与结310相关联的电压源之前)，那么衬底305的电压可降到结310中的一或多个的电压以下，使得电流可以流动通过相应结310。这种情况可以称为向前偏置电流，这可与存储器裸片的不利行为相关联，例如锁存现象、不必要的功耗(例如，泄漏)、数据完整性问题或其它。因此，在说明性实例中，可为有利的是发起断电操作，使得衬底305的电压保持高于结310中的任何一或多个的电压，以及其它电压关系。
根据本文所公开的实例，(例如，与偏置阵列核心300的衬底305和结310相关联的)存储器裸片200的电压源可以根据电压源的相对电压电平顺序依序启用或依序停用。例如，电压源可以按照具有相对较低标称电压的电压源(例如，与偏置结310-a到310-e相关联的电压源)到具有相对较高电压(例如，与偏置衬底305相关联的电压源)的电压源的顺序停用。通过实施这样的技术，可以维持存储器裸片200的组件之间的相对偏置，包含将衬底305(例如，n阱)维持在相对高于结310(例如，p+结)的电压。
在一些实例中，电压源可以分组，且经分组电压源可以根据这种分组停用或启用。例如，与偏置结310-a到310-c相关联的电压源可以是第一群组315-a的部分，且与偏置结310-d和310-e相关联的电压源可以是第二群组315-b的部分。在一些实例中，电压V1到V3中的每一个可低于电压V4和V5中的每一个，使得第一群组315-a是相对较低电压群组，第二群组315-b是相对较高电压群组。在一些实例中，这种分组可对应于一组外部电力供应器电压中的哪一个向群组315中的相应电压源提供电力。例如，第一群组315-a的电压源可由具有第一供应电压的第一外部供应器供应，第二群组315-b的电压源可由具有大于第一供应电压的第二供应电压的第二外部供应器供应。与偏置衬底305相关联的电压源可以包含在另一个第三电压群组中或以其它方式称为第三电压群组，此群组与相对高于第一群组315-a和第二群组315-b中的每一个的电压相关联。为了维持电压分离，与第一群组315-a相关联的每一个电压源的停用或启用可以并行发起，与第二群组315-b相关联的每一个电压源的停用或启用可以在不同于第一群组315-a的时间并行发起，且与偏置衬底305相关联的电压源的停用或启用可以在不同于第一群组315-a和第二群组315-b的时间发起。
图4示出根据本文所公开的实例的支持存储器装置的依序电压控制的时序图400的实例。时序图示出可与存储器裸片200的六个节点(例如，电压源总线)、组件或操作(例如，各自与电压V1到V6中的相应者相关联)相关联的电压源的依序停用和启用的实例。在一个实例中，时序图400的电压可与参考图3所描述的衬底305和结310相关联。但是，所描述的技术还可应用到存储器裸片200的具有其它组件、配置和数量的电压源。
时序图400的实例示出停用和启用各自配置成提供相应的经调节或标称电压电平(例如，V1,nom到V6,nom中的一个)的六个电压源的实例。某些电压源可以分组，包含与电压V1,nom、V2,nom和V3,nom相关联的电压源分组在第一群组315-c中，且与电压V4,nom和V5,nom相关联的电压源分组在第二群组315-d中。在一些实例中，群组315中的每个电压源可与(例如，主机装置105的、存储器装置110的)公共外部电压供应器相关联。例如，第一群组315-c中的每一电压源可由具有标称电压VS1的第一外部电压供应器供电或以其它方式配置成与其耦合，且第二群组315-d中的每一电压源可由具有标称电压VS2的第二外部电压供应器供电或以其它方式配置成与其耦合。尽管群组315的标称电压电平中的每一个示出为高于相关联的供应电压，但是在各种实例中，群组315中任何数量的(一个、超过一个或所有)经调节电压电平可低于相关联的供应电压。
时序图400可开始于存储器裸片200的通电或操作状态，其中与所示电压(例如，V1到V6)相关联的每一个电压源通电(例如，达到为V1,nom到V6,nom中的一个的经调节或标称电压)。存储器裸片200可基于命令(例如，断电命令、进入断电命令、空闲命令、休眠命令、深度休眠命令、退出活动命令、退出通电命令)、引脚状态(例如，复位引脚状态)或其它指示或确定来识别断电条件，并基于所识别的条件发起断电操作，这可在t1开始。
在t1，存储器裸片200可停用第一群组315-c(例如，相对较低电压群组)中的电压源，这可与相应电压源的电压下拉相关联。因此，与第一群组315-c相关联的每一个电压(例如，电压V1、V2和V3)可降低。对应于第一群组315-c的电压可响应于电荷传递通过相应泄放或吸收电路或某一其它泄漏电荷或电流而下降，在一些实例中，所述电荷或电流可根据电压衰减的所要转换速率或时间常数(例如，与第一群组315-c相关联的信号路径或电路系统所共同的时间常数)配置。在一些实例中，t1处的操作可在识别出断电条件后立即执行，也可以延迟某一持续时间(例如，在随后同步时钟信号或其它定时信号转变后发起)。
在t2，存储器裸片200可停用第二群组315-d(例如，中间电压群组)中的电压源，这可与相应电压源的电压下拉相关联。因此，与第二群组315-d相关联的每一个电压(例如，电压V4和V5)可降低。对应于第二群组315-d的电压可响应于电荷传递通过相应泄放或吸收电路或某一其它泄漏电荷或电流而下降，所述电荷或电流可根据与第一群组315-c相同或不同的电压衰减的转换速率或时间常数(例如，与第二群组315-d相关联的信号路径或电路系统所共同的时间常数，此时间常数与第一群组315-c的时间常数可以相同也可以不同)配置。
在一些实例中，t2和t1之间的持续时间(例如，第一延迟持续时间)可配置成支持第一群组315-c的某一水平或比例的电压衰减，其中此类延迟可以通过存储器裸片200的计数器来实施。施加此类延迟可为一项用于支持第二群组315-d的电压保持高于第一群组315-c的电压的技术。另外或替代地，可在第一群组315-c上采用电压箝位以支持那些电压保持低于第二群组315-d的电压。例如，在t3，存储器裸片200可发起第一群组315-c上的箝位操作，这可包含耦合节点或组件(例如，电压源总线、泄放或吸收电路)与外部电压供应器(例如，具有电压VS1)或某一其它箝位电压源，从而将电压V1、V2和V3拉到箝位电压电平。尽管t3的操作示出为在t2的操作之后发起，但是在各种实例中，第一群组315-c的箝位可在第二群组315-d的电压源的停用之前或之后发起，也可省略。因此，根据所描述的技术的各种实例，第二群组315-d和第一群组315-c之间的相对电压关系可以通过在停用第一群组315-c之后依序停用第二群组315-d(例如，与第二群组315-d相关联的具有保持高于与第一群组315-c相关联的信号路径、节点或电压源总线的电压的电压的某些信号路径、节点或电压源总线)来维持。
在t4，存储器裸片200可停用与电压V6(例如，高电压源或电压源群组)相关联的电压源，这可与相应电压源的电压下拉相关联。因此，电压V6可降低，这可与电荷传递通过泄放或吸收电路或某一其它泄漏电荷或电流相关，所述电荷或电流可根据与第一群组315-c或第二群组315-d相同或不同的电压衰减的转换速率或时间常数来配置。
在一些实例中，t4和t2之间的持续时间(例如，第二延迟持续时间)可配置成支持第二群组315-d的某一水平或比例的电压衰减，其中此类延迟可以通过存储器裸片200的另一计数器来实施。施加此类延迟可为一项用于支持电压V6保持高于第二群组315-d的电压的技术。另外或替代地，可在第二群组315-d上采用电压箝位以支持那些电压保持低于V6。例如，在t5，存储器裸片200可发起第二群组315-d上的箝位操作，这可包含耦合节点或组件(例如，电压源总线、泄放或吸收电路)与外部电压供应器(例如，具有电压VS2)或某一其它箝位电压源，从而将电压V4和V5拉到箝位电压电平。尽管t5的操作示出为在t4的操作之后发起，但是在各种实例中，第二群组315-d的箝位可在停用与电压V6相关联的电压源之前或之后发起，也可省略。因此，根据所描述的技术的各种实例，相对电压关系可以通过在停用第二群组315-d之后依序停用与电压V6相关联的电压源来维持。
在t5的操作之后，或在t5之后的一定量的稳定时间后，与时序图400相关联的电压源可处于完全断电条件或模式。在一些实例中，与电压V6相关联的电压源或相关节点或电压源总线可处于浮动条件，其中电压V6的电平可以是不确定的。此类条件可支持相对快速地进行通电，或涉及相对较少的电荷转移。但是，在一些情况下，浮动条件或不确定的电压电平可与操作不确定性或不利行为相关联。因此，在一些实例中，在t5之后，存储器裸片200可发起对应于电压V6的箝位操作，这可包含耦合节点或组件(例如，电压源总线、泄放或吸收电路)与外部电压供应器或某一其它箝位电压源。例如，节点或电压源总线可与和电压电平VS2相关联的外部供应器(例如，可以配置成也可以不配置成向相应电压源提供电力的外部供应器)耦合。
在处于断电条件时或在相应电压源断电期间的某一中间时间，存储器裸片200可基于命令(例如，通电命令、恢复命令、退出断电命令、退出空闲命令、退出休眠命令、进入活动命令、进入通电命令)、引脚状态(例如，复位引脚状态)或其它指示或确定来识别通电条件，并基于所识别的条件发起通电操作，这可在t6开始。
在t6，存储器裸片200可启用与电压V6相关联的电压源(例如，高电压源或电压源群组)，这可与相应电压源的电压上拉相关联。因此，电压V6可上升到标称或经调节电压，这可与电荷从外部供应器传递或对对应泄放或吸收电路充电相关。在一些实例中，t6处的操作可在识别出通电条件后立即执行，也可以延迟某一持续时间(例如，在随后同步时钟信号或其它定时信号转变后发起)。
在t7，存储器裸片200可启用第二群组315-d的电压源(例如，中间电压群组)，这可与相应电压源的电压上拉相关联。因此，与第二群组315-d相关联的每一个电压(例如，电压V4和V5)可上升到它们的标称或经调节电压。在一些实例中，t6和t7之间的持续时间(例如，第三延迟持续时间)可配置成支持电压V6的某一水平或比例的电压上升，其中此类延迟可以通过存储器裸片200的另一计数器来实施。施加此类延迟可为一项支持电压V6保持高于第二群组315-d的电压的技术。因此，根据所描述的技术的各种实例，V6和第二群组315-d的电压之间的相对电压关系可以通过在启用与V6相关联的电压源之后依序启用第二群组315-d来维持。
在t8，存储器裸片200可启用第一群组315-c(例如，低电压群组)的电压源，这可与相应电压源的电压上拉相关联。因此，与第一群组315-c相关联的每一个电压(例如，电压V1、V2和V3)可上升到它们的标称或经调节电压。在一些实例中，t7和t8之间的持续时间(例如，第四延迟持续时间)可配置成支持第二群组315-d的电压的某一水平或比例的电压上升，其中此类延迟可以通过存储器裸片200的另一计数器来实施。施加此类延迟可为一项支持第二群组315-d的电压保持高于第一群组315-c的电压的技术。因此，根据所描述的技术的各种实例，第二群组315-d的电压和第一群组315-c的电压之间的相对电压关系可以通过在启用第二群组315-d之后依序启用第一群组315-c来维持。
尽管时序图400示出了其中与电压V6相关联的电压源被停用的实例，但是在一些实例中，可以在与电压V6相关联的电压源被停用之前识别通电条件。在这些情况下，存储器裸片200可中止断电操作的各方面，直接进行到其余通电操作。例如，如果在t2和t4之间发出通电命令或其它指示(例如，其中与电压V6相关联的电压源被启用)，那么存储器裸片200可直接进行t7的操作，启用第二群组315-d的电压源，然后进行t8的操作，启用第一群组315-c的电压源(例如，维持t8和t7之间的相同第四延迟持续时间)。在另一实例中，如果在t1和t2之间发出通电命令或其它指示(例如，其中与电压V6相关联的电压源和第二群组315-d被启用)，那么存储器裸片200可直接进行t8的操作，启用第一群组315-c的电压源。通过中止断电操作的各方面，相对于即使存在通电条件的中间指示也继续完成断电操作的情况，可以减小时延。
图5示出根据本文所公开的实例的支持存储器装置的依序电压控制的定时链500的实例。定时链500可以包含在存储器裸片200或包含一或多个存储器裸片200的存储器装置110中，并且可示出支持依序停用和启用三个电压源或电压源群组(例如，参考图4的时序图400描述的电压源)的组件的实例。
定时链500包含同步器510，其可配置成接收与断电或通电操作相关的信号、命令或其它指示或触发。例如，同步器510可配置成接收命令(例如，断电命令的‘启用’或‘停用’状态、断电命令或通电命令、进入断电或退出断电命令、进入通电或退出通电命令、空闲命令、休眠命令、深度休眠命令、电力命令、恢复命令)，这可包含或以其它方式基于从主机装置105(例如，通过CA信道)接收到的命令信号，也可包含或以其它方式基于由存储器装置110(例如，从装置存储器控制器155)发出的命令。另外或替代地，同步器510可配置成接收复位信号或指示(例如，电力复位指示，经由存储器裸片复位指示)，这可包含同步器510与存储器裸片200或存储器装置110的复位引脚或其它引脚耦合。
同步器510还可包含时钟信号产生组件或与其耦合，所述时钟信号产生组件可用于使操作与接收断电或通电命令或其它指示同步。在一些实例中，同步器510可接收时钟信号CLK，时钟信号CLK可以指从主机装置105(例如，同步时钟)或在存储器装置110外部的系统100的某一其它组件接收到的时钟信号，也可以是在存储器装置110或存储器裸片200处产生的时钟信号且可与主机装置105同步或异步。在一些实例中，信号CLK可以指由存储器装置110或存储器裸片200的组件(例如，与主机装置105异步的内部时钟)产生的内部时钟信号，此信号即使在不存在来自主机装置105的时钟信号的情况下(例如，当作为断电或空闲操作的部分而将来自主机装置105的时钟信号停用时)也可存在或可用。
在一些实例中，同步器510可在时钟信号CLK的转变(例如，上升边沿、下降边沿)后转变输出信号Ent-1。例如，在接收断电条件的指示(例如，断电命令、进入断电命令、空闲命令、休眠命令、复位指示或引脚状态)之后，同步器510可在CLK信号的后续上升边沿后将输出信号Ent-1从低状态转变到高状态。在一些实例中，同步器510还可包含向定时链500的其它组件提供同步时钟信号Sync-clk的时钟产生组件或其它同步组件。通过执行同步的各个方面，同步器510可避免与通电和断电条件或操作相关的不确定或亚稳定的状态，或异步逻辑和同步逻辑之间的其它方面或逻辑，包含可在断电条件期间停用外部时钟时出现的此类条件。
定时链500包含三个锁存器530，每个锁存器配置成提供用于启用或停用电压源或电压源群组的相应输出信号。锁存器530-a可输出信号DSMG1，其中转变到DSMG1的低状态可对应于发起第一组一或多个电压源的停用(例如，发起时序图400的t1的操作)，且转变到DSMG1的高状态可对应于发起第一组一或多个电压源的启用(例如，发起时序图400的t8的操作)。锁存器530-b可输出信号DSMG2，其中转变到DSMG2的低状态可对应于发起第二组一或多个电压源的停用(例如，发起时序图400的t2的操作)，且转变到DSMG2的高状态可对应于发起第二组一或多个电压源的启用(例如，发起时序图400的t7的操作)。锁存器530-c可输出信号DSMG3，其中转变到DSMG3的低状态可对应于发起第三组一或多个电压源的停用(例如，发起时序图400的t4的操作)，且转变到DSMG3的高状态可对应于发起第三组一或多个电压源的启用(例如，发起时序图400的t6的操作)。在一些实例中，锁存器530中的一或多个可配置为双稳态锁存器，例如设定/复位锁存器(例如，SR锁存器)，其可包含电路门(例如，NOR门、NAND门或其它)的各种配置或组合。
锁存器530的设定转变可以至少部分地基于条目计数器520而相对于彼此延迟，这可以指进入断电模式或条件(例如，休眠模式、空闲模式)。例如，作为发起断电、休眠或空闲操作的部分，经激活信号Ent-1可以在锁存器530-a的设定节点处接收以激活信号DSMG1。条目计数器520-a可在信号DSMG1激活后对时钟信号(例如，Sync-clk的边沿或周期)计数，并在条目计数器520-a的计数满足阈值(例如，与第一延迟持续时间相关，例如时序图400的t2和t1之间的延迟)时激活输出信号(例如，Ent-2)。经激活信号Ent-2可以在锁存器530-b的设定节点处接收以激活信号DSMG2。条目计数器520-b可在信号DSMG2激活后对时钟信号(例如，Sync-clk)计数，并在条目计数器520-b的计数满足阈值(例如，与第二延迟持续时间相关，例如时序图400的t2和t4之间的延迟)时激活输出信号(例如，Ent-3)。经激活信号Ent-3可以在锁存器530-c的设定节点处接收以激活信号DSMG3。
锁存器530的复位转变可以至少部分地基于退出计数器540而相对于彼此延迟，这可以指从断电模式或条件退出。例如，在接收到通电条件的指示(例如，通电命令、退出断电命令、恢复命令、复位指示或引脚状态，这可以是与断电条件的指示相反的指示或引脚状态)后，同步器510可在CLK信号的后续上升边沿后启用输出信号Exit-3的高状态。经激活信号Exit-3可以在锁存器530-c的复位节点处接收以撤销激活信号DSMG3(例如，在信号DSMG3先前已激活的情况下)，或维持经撤销激活信号DSMG3。此外，退出计数器540-b可在信号Exit-3激活后对时钟信号(例如，Sync-clk的边沿或周期)计数，并在退出计数器540-b的计数满足阈值(例如，与第三延迟持续时间相关，例如时序图400的t6和t7之间的延迟)时激活输出信号(例如，Exit-2)。经激活信号Exit-2可以在锁存器530-b的复位节点处接收以撤销激活信号DSMG2(例如，在信号DSMG2先前已激活的情况下)，或维持经撤销激活信号DSMG2。此外，退出计数器540-a可在信号Exit-2激活后对时钟信号(例如，Sync-clk)计数，并在退出计数器540-a的计数满足阈值(例如，与第四延迟持续时间相关，例如时序图400的t7和t6之间的延迟)时激活输出信号(例如，Exit-1)。经激活信号Exit-1可以在锁存器530-a的复位节点处接收以撤销激活信号DSMG1。
由于退出计数器540的配置，定时链500示出其中相对于通电命令或指示完成通电操作的持续时间可以是恒定(例如，独立于锁存器530的相应状态)的实例。但是，在其它定时链配置中，可以考虑锁存器530的相应状态，所述状态可支持缩短完成通电操作的持续时间(例如，直接进行到在断电操作未完成的情况下(例如当DSMG3保持停用时)停用DSMG2)。
图6示出根据本文所公开的实例的支持存储器装置的依序电压控制的电压源布局600的实例。电压源布局600示出可支持存储器装置110-a中依序启用和停用电压源620的组件和电路系统的简化实例。电压源布局600的实例示出具有两个电压源620的存储器装置110-a，但是存储器装置110-a或其组件(例如，存储器装置110-a的存储器裸片160)可根据所描述的技术而包含任何数量的电压源620。
电压源620中的每一个可包含用于向存储器装置110-a的组件提供经调节电压以支持存储器装置110-a的各种操作的各种电路系统(例如，处于经调节电压的电力供应器)。例如，电压源620可包含输出高于或低于输入电压(例如，来自外部供应器605)的电压的组件(例如，升压组件、分压器组件、电压调节组件)。电压源620可包含放大电路系统、滤波电路系统或反馈电路系统或其各种组合，以在各种负载条件下提供经调节电压电平。
在一些实例中，当启用时，电压源620中的每一个可向相应电压源总线640提供相应的经调节电压(例如，电压源620-a向电压源总线640-a提供经调节电压，电压源620-b向电压源总线640-b提供经调节电压Vb)。每个电压源总线640可与存储器装置110-a的各个组件耦合，以支持操作存储器装置110-a的不同方面。在一些实例中，第一组一或多个电压源总线640可与存储器装置110-a的半导体阱耦合(例如，n阱)，且第二组一或多个电压源总线640可与存储器装置110-a的半导体结(例如，p+结)耦合。
为了支持经调节电压，电压源620中的每一个可经由存储器装置110-a的外部电压供应节点610与外部供应器605(例如，位于存储器装置110-a外部)耦合。在一些实例中(未示出)，多个电压源620可与同一外部供应器605耦合(例如，经由同一外部电压供应节点610)，并向不同电压源总线640提供不同的经调节电压。与同一外部供应器605耦合的多个电压源620可以包含也可以不包含在同一群组315中，并且外部电压供应节点610可与一或多个群组315相关联。例如，与外部电压供应节点610-a(例如，与供应电压VS1相关联)耦合的三个电压源620可分别与电压V1、V2和V3相关联，并且与外部电压供应节点610-b(例如，与供应电压VS2相关联)耦合的三个电压源620可分别与电压V4、V5和V6相关联，如参考图3到5所描述。
电压源620中的每一个可与相应吸收组件635(例如，泄放电路)相关联，此组件可提供与存储器装置110-a的接地组件或某一其它组件的耦合，例如准许经耦合电压源总线640放电的电阻耦合。吸收组件635中的每一个可配置成在选择性启用或停用对应电压源620期间支持相应电压源总线640或经耦合组件的相应电荷或放电特征(例如，转换速率)。
电压源620中的每一个可与支持用于启用或停用相应电压源620的各种技术的相应电路系统相关联，例如在与发起电压源620-b的启用或停用的时间不同的时间发起启用或停用电压源620-a(例如，依序启用、依序停用)。在一些实例中，电压源620可与供应开关615相关联，所述供应开关可用于选择性地耦合或解耦电压源620与外部供应器605或外部电压供应节点610。相应逻辑信号(例如，Supply1、Supply2)可通过经由供应开关615关闭连接来激活以启用电压源620，并通过经由供应开关615打开连接来撤销激活以停用电压源620。在一些实例中，公共群组315的电压源620可共享公共供应开关615，也可配置成接收公共控制信号(例如，Supply1被提供给与外部电压供应节点610-a相关联的群组315的一组供应开关615中的每一个)。
另外或替代地，电压源620可与总线开关625相关联，所述总线开关可用于选择性地耦合或解耦电压源620与电压源总线640。相应逻辑信号(例如，Bus1、Bus2)可通过经由总线开关625关闭连接来激活以启用电压源620，并通过经由总线开关625打开连接来撤销激活以停用电压源620。在一些实例中，公共群组315的电压源620可配置成接收公共控制信号(例如，Bus1被提供给与外部电压供应节点610-a相关联的群组315的一组总线开关625中的每一个)。
另外或替代地，电压源620可包含以其它方式配置成执行电压下拉操作的电路系统，其中电压源620的输出的电压减小，或以其它方式配置成执行电压上拉操作的电路系统，其中电压源620的输出的电压增加。选择性启用或停用(例如，激活或撤销激活逻辑信号，例如Supply1、Supply2、Bus1或Bus2)的这些和其它实例的发起可至少部分地基于定时链，例如参考图5所描述的信号DSMG1、DSMG2或DSMG3。
在一些实例中，电压源620可与支持将电压源总线640箝位到相应箝位电压(例如，参考图4的时序图400的t3和t5的操作所描述)的箝位电路系统相关联。箝位电路系统可用于避免电压源总线640处于浮动条件，但是在一些实例中可省略。在电压源布局600的实例中，电压源620-a可包含箝位开关630-a，其配置成选择性地耦合或解耦电压源总线640-a与外部电压供应节点610-a，并且电压源620-b可包含箝位开关630-b，其配置成选择性地耦合或解耦电压源总线640-b与外部电压供应节点610-b。在各种实例中，公共群组315的电压源620可配置成接收公共控制信号(例如，Clamp1被提供给与外部电压供应节点610-a相关联的群组315的一组箝位开关630中的每一个)。尽管电压源布局600的箝位电路系统被示出为利用与用于馈送给定电压源620相同的外部电压供应节点610支持箝位，但是箝位还可以通过与不同外部电压供应节点610或存储器装置110-a的某一其它电压源或接地节点的耦合来支持。
电压源布局600的组件可以不同方式分布在存储器装置110-a的子组件当中。在一些实例中，存储器装置110-a(例如，装置存储器控制器155)可包含所示组件，使得电压源总线640中的每一个都与存储器装置110-a的所述一或多个存储器裸片160耦合(例如，在装置级电压调节架构中)。在一些实例中，存储器装置110-a的每个存储器裸片160(例如，每个本地存储器控制器165)可包含所示组件，使得存储器裸片160中的每一个都包含直接或间接地与外部供应器605耦合的外部电压供应节点610(例如，在裸片级电压调节架构中)。在一些实例中，存储器装置110-a可包含装置级和裸片级调节的组合，因此可以协调(例如，在装置存储器控制器155处)装置级和裸片级电压源620的依序启用或停用。装置级电压源620和裸片级电压源620可以不同方式配置成用于启用和停用，例如装置级电压源620与总线开关625(例如，位于存储器裸片160外部)相关联，且裸片级电压源620与供应开关615(例如，位于存储器裸片160外部、位于存储器裸片160内)相关联。
图7示出根据本文所公开的实例的支持存储器装置的依序电压控制的存储器装置705的框图700。存储器装置705可以是参考图1到6所描述的存储器装置的方面的实例。存储器装置705可包含电力管理组件710、断电发起组件715、通电发起组件720、电力条件命令接收器725、复位引脚730、电压下拉组件735、外部供应器耦合组件740、电压源总线组件745、电压源耦合组件750和箝位组件755。这些模块中的每一个可彼此直接或间接(例如，经由一或多个总线)通信。
在各种实例中，电力管理组件710可识别存储器装置705的断电条件，或识别存储器装置705的通电条件。
断电发起组件715可基于电力管理组件710识别出断电条件而执行断电操作。在一些实例中，执行断电操作可包含停用存储器装置705的第一电压源，所述第一电压源与第一电压相关联，以及在停用第一电压源之后停用存储器装置705的第二电压源，所述第二电压源与大于第一电压的第二电压相关联。
在一些实例中，断电发起组件715可产生与发起一或多个电压源的停用相关联的各种定时信号。例如，断电发起组件715可基于识别出断电条件而产生第一定时信号，其中停用第一电压源是基于第一定时信号，且断电发起组件715可产生相对于第一定时信号具有延迟的第二定时信号，其中停用第二电压源是基于第二定时信号。
通电发起组件720可基于电力管理组件710识别出通电条件而执行通电操作。在一些实例中，执行通电操作可包含启用存储器装置705的第二电压源，以及在启用第二电压源之后启用存储器装置705的第一电压源。
在一些实例中，电力条件命令接收器725可从主机装置接收进入断电命令。断电条件可包含存储器装置705的断电模式，且电力管理组件710可基于进入断电命令而识别出断电条件。在一些实例中，电力条件命令接收器725可从主机装置接收退出断电命令。通电操作可包含退出断电模式，且电力管理组件710可基于退出断电命令而识别出通电条件。
在一些实例中，断电条件包含存储器装置705的断电模式，且电力管理组件710可基于复位引脚730的激活而识别出断电条件或断电模式。在一些实例中，通电操作包含退出存储器装置705的断电模式，且电力管理组件710可基于复位引脚730的撤销激活而识别出通电条件或发起退出断电模式。
电压下拉组件735可包含或指代配置成下拉或以其它方式减少存储器装置705的一或多个电压源的输出(例如，从标称或操作电压下拉以支持存储器装置705的一或多个存取操作)的一或多个组件。在一些实例中，停用第一电压源包含电压下拉组件735发起第一电压源从第一电压进行电压下拉，且停用第二电压源包含在发起第一电压源的电压下拉之后电压下拉组件735发起第二电压源从第二电压进行电压下拉。
外部供应器耦合组件740可包含或指代配置成选择性地耦合存储器装置705的组件与存储器装置705的一或多个外部供应引脚或节点的一或多个开关组件。在一些实例中，停用第一电压源包含外部供应器耦合组件740将存储器装置705的第一外部电压供应节点与第一电压源的输入节点解耦，且停用第二电压源包含在解耦第一电压源与第一外部电压供应节点之后外部供应器耦合组件740将存储器装置705的第二外部电压供应节点与第二电压源的输入节点解耦。
电压源总线组件745可包含或指代配置成选择性地耦合存储器装置705的一或多个电压源与对应于相应电压源的各个总线或分布路径的一或多个开关组件。在一些实例中，停用第一电压源可包含电压源总线组件745将第一电压源的输出节点与第一电压源总线解耦。在一些实例中，停用第二电压源可包含在解耦第一电压源的输出节点与第一电压源总线之后电压源总线组件745将第二电压源的输出节点与第二电压源总线解耦。
电压源耦合组件750可包含或指代配置成选择性地耦合存储器装置705的一或多个电压源与存储器装置705的各个半导体阱或结的一或多个开关组件。在一些实例中，停用第一电压源可包含电压源耦合组件750将第一电压源与耦合到存储器装置705的n阱的p结解耦。在一些实例中，停用第二电压源可包含在解耦p结与第一电压源之后电压源耦合组件750将n阱与第二电压源解耦。
箝位组件755可在停用第一电压源之后耦合与第一电压源相关联的电压源总线与存储器装置705的外部电压供应节点，外部电压供应节点与小于第一电压的第三电压相关联。
图8示出根据本文所公开的实例的示出支持存储器装置的依序电压控制的一或多种方法800的流程图。方法800的操作可由存储器装置或其组件实施，如本文中所描述。例如，方法800的操作可由参考图7所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制存储器装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的各方面。
在805处，存储器装置可识别存储器装置的断电条件。805的操作可根据本文所描述的方法执行。在一些实例中，805的操作的各方面可由参考图7所描述的电力管理组件执行。
在810处，存储器装置可基于识别出断电条件而执行断电操作。断电操作可包含停用存储器装置的第一电压源，所述第一电压源与第一电压相关联，以及在停用第一电压源之后停用存储器装置的第二电压源，所述第二电压源与大于第一电压的第二电压相关联。810的操作可根据本文所描述的方法执行。在一些实例中，810的操作的各方面可由参考图7所描述的断电发起组件执行。
在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法800。所述设备可包含用于识别存储器装置的断电条件并基于识别出断电条件而执行断电操作的特征、电路系统、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)。在一些实例中，执行断电操作可包含停用存储器装置的第一电压源，所述第一电压源与第一电压相关联，以及在停用第一电压源之后停用存储器装置的第二电压源，所述第二电压源与大于第一电压的第二电压相关联。
方法800和本文中所描述的设备的一些实例可进一步包含用于识别存储器装置的通电条件并基于识别出通电条件而执行通电操作的操作、特征、电路系统、构件或指令。在一些实例中，执行通电操作可包含启用存储器装置的第二电压源，以及在启用第二电压源之后启用存储器装置的第一电压源。
方法800和本文中所描述的设备的一些实例可进一步包含用于从主机装置接收进入断电命令的操作、特征、电路系统、构件或指令，其中断电条件包含存储器装置的断电模式，且其中识别断电条件可基于进入断电命令。方法800和本文中所描述的设备的一些实例可进一步包含用于从主机装置接收退出断电命令的操作、特征、电路系统、构件或指令，其中通电操作包含退出断电模式，且其中识别通电条件可基于退出断电命令。
方法800和本文中所描述的设备的一些实例可进一步包含用于识别存储器装置的复位引脚的激活的操作、特征、电路系统、构件或指令，其中断电条件包含存储器装置的断电模式，且其中识别断电条件可基于复位引脚的激活。方法800和本文中所描述的设备的一些实例可进一步包含用于识别复位引脚的撤销激活的操作、特征、电路系统、构件或指令，其中通电操作包含退出存储器装置的断电模式，且其中识别通电条件可基于复位引脚的撤销激活。
在方法800和本文中所描述的设备的一些实例中，停用第一电压源可包含用于发起第一电压源从第一电压进行电压下拉的操作、特征、电路系统、构件或指令。在方法800和本文中所描述的设备的一些实例中，停用第二电压源可包含用于在发起第一电压源的电压下拉之后发起第二电压源从第二电压进行电压下拉的操作、特征、电路系统、构件或指令。
在方法800和本文中所描述的设备的一些实例中，停用第一电压源可包含用于解耦存储器装置的第一外部电压供应节点与第一电压源的输入节点的操作、特征、电路系统、构件或指令。在方法800和本文中所描述的设备的一些实例中，停用第二电压源可包含用于在解耦第一电压源与第一外部电压供应节点之后解耦存储器装置的第二外部电压供应节点与第二电压源的输入节点的操作、特征、电路系统、构件或指令。
在方法800和本文中所描述的设备的一些实例中，停用第一电压源可包含用于解耦第一电压源的输出节点与第一电压源总线的操作、特征、电路系统、构件或指令。在方法800和本文中所描述的设备的一些实例中，停用第二电压源可包含用于在解耦第一电压源的输出节点与第一电压源总线之后解耦第二电压源的输出节点与第二电压源总线的操作、特征、电路系统、构件或指令。
在方法800和本文中所描述的设备的一些实例中，停用第一电压源可包含用于解耦第一电压源与耦合到存储器装置的n阱的p结的操作、特征、电路系统、构件或指令。在方法800和本文中所描述的设备的一些实例中，停用第二电压源可包含用于在解耦p结与第一电压源之后解耦n阱与第二电压源的操作、特征、电路系统、构件或指令。
方法800和本文中所描述的设备的一些实例可进一步包含用于在停用第一电压源之后耦合与第一电压源相关联的电压源总线与存储器装置的外部电压供应节点的操作、特征、电路系统、构件或指令，所述外部电压供应节点与可小于第一电压的第三电压相关联。
方法800和本文中所描述的设备的一些实例可进一步包含用于基于识别出断电条件而产生第一定时信号并产生相对于第一定时信号具有延迟的第二定时信号的操作、特征、电路系统、构件或指令，其中停用第一电压源可基于第一定时信号，其中停用第二电压源可基于第二定时信号。
应注意，本文中所描述的方法是可能的实施方案，且操作和步骤可重新布置或者被修改，并且其它实施方案是可能的。此外，可组合来自两个或更多个方法的部分。
描述一种设备。所述设备可包含存储器裸片，所述存储器裸片包含：用于操作一组存储器单元的第一电压源，所述第一电压源与第一电压相关联，及用于操作一组存储器单元的第二电压源，所述第二电压源与大于第一电压的第二电压相关联。存储器裸片还可包含可用于以下操作的电路系统：识别存储器裸片的断电条件，基于识别出断电条件而停用第一电压源，以及基于识别出断电条件且相对于停用第一电压源具有某一延迟地停用第二电压源。
在所述设备的一些实例中，所述电路系统可用于识别存储器裸片的通电条件，基于识别出通电条件而启用第二电压源，以及基于识别出通电条件且相对于启用第二电压源具有某一延迟地启用第一电压源。
在所述设备的一些实例中，为了停用第一电压源，所述电路系统可用于发起第一电压源从第一电压进行电压下拉，并且为了停用第二电压源，所述电路系统可用于在发起第一电压源的电压下拉之后发起第二电压源从第二电压进行电压下拉。
在所述设备的一些实例中，为了停用第一电压源，所述电路系统可用于解耦存储器裸片的第一外部电压供应节点与第一电压源的输入节点，并且为了停用第二电压源，所述电路系统可用于在解耦第一电压源与第一外部电压供应节点之后解耦存储器裸片的第二外部电压供应节点与第二电压源的输入节点。
在所述设备的一些实例中，为了停用第一电压源，所述电路系统可用于解耦第一电压源的输出节点与第一电压源总线，并且为了停用第二电压源，所述电路系统可用于在解耦第一电压源的输出节点与第一电压源总线之后解耦第二电压源的输出节点与第二电压源总线。
所述设备的一些实例可包含与存储器裸片的n阱耦合的p结。在一些实例中，为了停用第一电压源，所述电路系统可用于解耦p结与第一电压源，并且为了停用第二电压源，所述电路系统可用于在解耦p结与第一电压源之后解耦n阱与第二电压源。
在所述设备的一些实例中，所述电路系统可用于在停用第一电压源之后耦合与第一电压源相关联的电压源总线与存储器裸片的外部电压供应节点，所述外部电压供应节点与可小于第一电压的第三电压相关联。
在所述设备的一些实例中，所述电路系统可用于从主机装置接收进入断电命令。断电条件可包含存储器装置的断电模式，并且识别断电条件或断电模式可基于接收断电命令。
在所述设备的一些实例中，所述电路系统可用于识别存储器装置的复位引脚的激活。断电条件可包含存储器装置的断电模式，并且识别存储器装置的断电条件或断电模式可基于识别复位引脚的激活。
在所述设备的一些实例中，所述电路系统可用于基于识别出断电条件而产生第一定时信号，基于第一定时信号而停用第一电压源，产生相对于第一定时信号具有延迟的第二定时信号，以及基于第二定时信号而停用第二电压源。
描述一种设备。所述设备可包含：用于存取一组存储器单元的存储器装置的第一电压源，所述第一电压源与第一电压相关联；及用于存取所述一组存储器单元的存储器装置的第二电压源，所述第二电压源与大于第一电压的第二电压相关联。所述设备可包含存储器装置中可用于进行以下操作的电路系统：基于接收到断电条件的指示而产生第一定时信号，基于第一定时信号而停用第一电压源，产生相对于第一定时信号具有延迟的第二定时信号，以及基于第二定时信号而停用第二电压源。
在所述设备的一些实例中，所述电路系统可用于接收存储器装置的通电条件的指示，基于接收到通电条件的指示而产生第三定时信号，基于第三定时信号而启用第二电压源，产生相对于第三定时信号具有第二延迟的第四定时信号，以及基于第四定时信号而启用第一电压源。
在所述设备的一些实例中，所述电路系统可用于基于接收到断电条件的指示而产生同步时钟信号，基于同步时钟信号而产生第一定时信号，以及基于同步时钟信号和第一计数器而产生相对于第一定时信号具有延迟的第二定时信号。
在所述设备的一些实例中，所述电路系统可用于接收存储器装置的通电条件的指示，基于接收到通电条件的指示和同步时钟信号而产生第三定时信号，基于第三定时信号而启用第二电压源，基于同步时钟信号和第二计数器而产生相对于第三定时信号具有第二延迟的第四定时信号，以及基于第四定时信号而启用第一电压源。
在所述设备的一些实例中，所述电路系统可用于使用第一锁存器组件锁存第一定时信号，并使用第二锁存器组件锁存第二定时信号。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件中断所连接组件之间的信号流动一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传送，在闭路关系中，信号可以通过导电路径在组件之间传送。当例如控制器的一组件将其它组件耦合在一起时，那么所述组件引发允许信号通过导电路径在所述其它组件之间流动的改变，所述导电路径先前不允许信号流动。
术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在断路，那么它们彼此隔离。例如，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文所使用的术语“层”或“层级”是指几何结构(例如，相对于衬底)的层或片。每一层或层级可具有三个尺寸(例如，高度、宽度和深度)，并且可覆盖表面的至少一部分。例如，层或层级可以是有两个尺寸大于第三个尺寸的三维结构，例如薄膜。层或层级可包含不同元件、组件和/或材料。在一些实例中，一个层或层级可以由两个或更多个子层或子层级构成。
本文中所论述的包含存储器阵列的装置可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOS)，或另一衬底上的半导体材料的外延层。可通过使用包含(但不限于)磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文所论述的开关组件或晶体管可表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如简并)半导体区。源极与漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(即，大部分载体为电子)，那么FET可被称作n型FET。如果沟道是p型(即，大部分载体为空穴)，那么FET可被称作p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“撤销激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且不比其它实例“优选”或“有利”。详细描述包含特定细节，以便提供对所描述技术的理解。然而，这些技术可在没有这些特定细节的情况下实践。在一些例子中，以框图的形式展示众所周知的结构和装置以免混淆所描述实例的概念。
在附图中，类似组件或特征可以具有相同参考标记。此外，可通过在参考标记之后跟着长划线及区分类似组件的第二标记来区分为相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，而与第二参考标记无关。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中的公开内容所描述的各种说明性块和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可以将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体来传输。其它实例及实施方案在本公开及所附权利要求书的范围内。例如，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。并且，如本文中(包含在权利要求书中)所使用，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语结尾的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。并且，如本文中所使用，短语“基于”不应被理解为提及一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本发明不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种方法，其包括：
在存储器装置处识别所述存储器装置的断电条件；
至少部分地基于识别出所述断电条件而执行断电操作，其中执行所述断电操作包括：
停用所述存储器装置的第一电压源，所述第一电压源与第一电压相关联；以及
在停用所述第一电压源之后停用所述存储器装置的第二电压源，所述第二电压源与大于所述第一电压的第二电压相关联。
2.根据权利要求1所述的方法，其进一步包括：
在所述存储器装置处识别所述存储器装置的通电条件；
至少部分地基于识别出所述通电条件而执行通电操作，其中执行所述通电操作包括：
启用所述存储器装置的所述第二电压源；以及
在启用所述第二电压源之后启用所述存储器装置的所述第一电压源。
3.根据权利要求2所述的方法，其进一步包括：
从主机装置接收进入断电命令，其中所述断电条件包括所述存储器装置的断电模式，并且其中识别所述断电条件至少部分地基于所述进入断电命令；以及
从所述主机装置接收退出断电命令，其中所述通电操作包括退出所述断电模式，并且其中识别所述通电条件至少部分地基于所述退出断电命令。
4.根据权利要求2所述的方法，其进一步包括：
识别所述存储器装置的复位引脚的激活，其中所述断电条件包括所述存储器装置的断电模式，并且其中识别所述断电条件至少部分地基于所述复位引脚的所述激活；以及
识别所述复位引脚的撤销激活，其中所述通电操作包括退出所述存储器装置的所述断电模式，并且其中识别所述通电条件至少部分地基于所述复位引脚的所述撤销激活。
5.根据权利要求1所述的方法，其中：
停用所述第一电压源包括发起所述第一电压源从所述第一电压进行电压下拉；且
停用所述第二电压源包括在发起所述第一电压源的所述电压下拉之后发起所述第二电压源从所述第二电压进行电压下拉。
6.根据权利要求1所述的方法，其中：
停用所述第一电压源包括解耦所述存储器装置的第一外部电压供应节点与所述第一电压源的输入节点；且
停用所述第二电压源包括在解耦所述第一电压源与所述第一外部电压供应节点之后解耦所述存储器装置的第二外部电压供应节点与所述第二电压源的输入节点。
7.根据权利要求1所述的方法，其中：
停用所述第一电压源包括解耦所述第一电压源的输出节点与第一电压源总线；且
停用所述第二电压源包括在解耦所述第一电压源的所述输出节点与所述第一电压源总线之后解耦所述第二电压源的输出节点与第二电压源总线。
8.根据权利要求1所述的方法，其中：
停用所述第一电压源包括解耦所述第一电压源与耦合到所述存储器装置的n阱的p结；且
停用所述第二电压源包括在解耦所述p结与所述第一电压源之后解耦所述n阱与所述第二电压源。
9.根据权利要求1所述的方法，其进一步包括：
在停用所述第一电压源之后耦合与所述第一电压源相关联的电压源总线与所述存储器装置的外部电压供应节点，所述外部电压供应节点与小于所述第一电压的第三电压相关联。
10.根据权利要求1所述的方法，其进一步包括：
至少部分地基于识别所述断电条件而产生第一定时信号，其中停用所述第一电压源至少部分地基于所述第一定时信号；以及
产生相对于所述第一定时信号具有延迟的第二定时信号，其中停用所述第二电压源至少部分地基于所述第二定时信号。
11.一种设备，其包括：
存储器裸片，其包括：
多个存储器单元；
用于操作所述多个存储器单元的第一电压源，所述第一电压源与第一电压相关联；
用于操作所述多个存储器单元的第二电压源，所述第二电压源与大于所述第一电压的第二电压相关联；以及
电路系统，其能够用于进行以下操作：
识别所述存储器裸片的断电条件；
至少部分地基于识别出所述断电条件而停用所述第一电压源；以及
至少部分地基于识别出所述断电条件且相对于停用所述第一电压源具有某一延迟地停用所述第二电压源。
12.根据权利要求11所述的设备，其中所述电路系统能够用于进行以下操作：
识别所述存储器裸片的通电条件；
至少部分地基于识别出所述通电条件而启用所述第二电压源；以及
至少部分地基于识别所述通电条件且相对于启用所述第二电压源具有某一延迟地启用所述第一电压源。
13.根据权利要求11所述的设备，其中：
为了停用所述第一电压源，所述电路系统能够用于发起所述第一电压源从所述第一电压进行电压下拉；且
为了停用所述第二电压源，所述电路系统能够用于在发起所述第一电压源的所述电压下拉之后发起所述第二电压源从所述第二电压进行电压下拉。
14.根据权利要求11所述的设备，其中：
为了停用所述第一电压源，所述电路系统能够用于解耦所述存储器裸片的第一外部电压供应节点与所述第一电压源的输入节点；且
为了停用所述第二电压源，所述电路系统能够用于在解耦所述第一电压源与所述第一外部电压供应节点之后解耦所述存储器裸片的第二外部电压供应节点与所述第二电压源的输入节点。
15.根据权利要求11所述的设备，其中：
为了停用所述第一电压源，所述电路系统能够用于解耦所述第一电压源的输出节点与第一电压源总线；且
为了停用所述第二电压源，所述电路系统能够用于在解耦所述第一电压源的所述输出节点与所述第一电压源总线之后解耦所述第二电压源的输出节点与第二电压源总线。
16.根据权利要求11所述的设备，其进一步包括：
与所述存储器裸片的n阱耦合的p结，其中：
为了停用所述第一电压源，所述电路系统能够用于解耦所述p结与所述第一电压源；且
为了停用所述第二电压源，所述电路系统能够用于在解耦所述p结与所述第一电压源之后解耦所述n阱与所述第二电压源。
17.根据权利要求11所述的设备，其中所述电路系统能够用于进行以下操作：
在停用所述第一电压源之后耦合与所述第一电压源相关联的电压源总线与所述存储器裸片的外部电压供应节点，所述外部电压供应节点与小于所述第一电压的第三电压相关联。
18.根据权利要求11所述的设备，其中所述电路系统能够用于进行以下操作：
从主机装置接收进入断电命令，其中所述断电条件包括所述存储器裸片的断电模式，并且其中识别所述断电条件至少部分地基于所述进入断电命令。
19.根据权利要求11所述的设备，其中所述电路系统能够用于进行以下操作：
识别所述存储器裸片的复位引脚的激活，其中所述断电条件包括所述存储器裸片的断电模式，并且其中识别所述断电条件至少部分地基于所述复位引脚的所述激活。
20.根据权利要求11所述的设备，其中所述电路系统能够用于进行以下操作：
至少部分地基于识别出所述断电条件而产生第一定时信号；
至少部分地基于所述第一定时信号而停用所述第一电压源；
产生相对于所述第一定时信号具有延迟的第二定时信号；以及
至少部分地基于所述第二定时信号而停用所述第二电压源。
21.一种设备，其包括：
用于存取多个存储器单元的存储器装置的第一电压源，所述第一电压源与第一电压相关联；
用于存取所述多个存储器单元的所述存储器装置的第二电压源，所述第二电压源与大于所述第一电压的第二电压相关联；以及
所述存储器装置的电路系统，其能够用于进行以下操作：
接收所述存储器装置的断电条件的指示；
至少部分地基于接收所述断电条件的所述指示而产生第一定时信号；
至少部分地基于所述第一定时信号而停用所述第一电压源；
产生相对于所述第一定时信号具有延迟的第二定时信号；以及
至少部分地基于所述第二定时信号而停用所述第二电压源。
22.根据权利要求21所述的设备，其中所述存储器装置的所述电路系统能够用于进行以下操作：
接收所述存储器装置的通电条件的指示；
至少部分地基于接收到所述通电条件的所述指示而产生第三定时信号；
至少部分地基于所述第三定时信号而启用所述第二电压源；
产生相对于所述第三定时信号具有第二延迟的第四定时信号；以及
至少部分地基于所述第四定时信号而启用所述第一电压源。
23.根据权利要求21所述的设备，其中所述存储器装置的所述电路系统能够用于进行以下操作：
至少部分地基于接收到所述断电条件的所述指示而产生同步时钟信号；
至少部分地基于所述同步时钟信号而产生所述第一定时信号；以及
至少部分地基于所述同步时钟信号和第一计数器而产生相对于所述第一定时信号具有所述延迟的所述第二定时信号。
24.根据权利要求23所述的设备，其中所述存储器装置的所述电路系统能够用于进行以下操作：
接收所述存储器装置的通电条件的指示；
至少部分地基于接收到所述通电条件的所述指示和所述同步时钟信号而产生第三定时信号；
至少部分地基于所述第三定时信号而启用所述第二电压源；
至少部分地基于所述同步时钟信号和第二计数器而产生相对于所述第三定时信号具有第二延迟的第四定时信号；以及
至少部分地基于所述第四定时信号而启用所述第一电压源。
25.根据权利要求21所述的设备，其中所述存储器装置的所述电路系统能够用于进行以下操作：
使用第一锁存器组件锁存所述第一定时信号；以及
使用第二锁存器组件锁存所述第二定时信号。
CN202110478617.4A 2020-05-08 2021-04-30 存储器装置的依序电压控制 Active CN113628661B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/870,670 2020-05-08
US16/870,670 US11257549B2 (en) 2020-05-08 2020-05-08 Sequential voltage control for a memory device

Publications (2)

Publication Number Publication Date
CN113628661A true CN113628661A (zh) 2021-11-09
CN113628661B CN113628661B (zh) 2024-06-21

Family

ID=78377934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110478617.4A Active CN113628661B (zh) 2020-05-08 2021-04-30 存储器装置的依序电压控制

Country Status (2)

Country Link
US (2) US11257549B2 (zh)
CN (1) CN113628661B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111915324A (zh) * 2019-05-09 2020-11-10 美光科技公司 基于对经编码图像的扫描来更新数据库中的制品生命周期数据

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630260A (zh) * 2012-09-06 2018-10-09 美光科技公司 用以提供针对存储器装置的电力管理的系统
US10216242B2 (en) * 2014-05-29 2019-02-26 Silicon Storage Technology, Inc. Power sequencing for embedded flash memory devices
CN109407816A (zh) * 2017-08-14 2019-03-01 美光科技公司 电子存储器设备及用于存取存储器单元的方法
US20200019312A1 (en) * 2018-07-13 2020-01-16 Micron Technology, Inc. Techniques for power management using loopback

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333650B1 (en) * 2000-12-05 2001-12-25 Juniper Networks, Inc. Voltage sequencing circuit for powering-up sensitive electrical components
US6510096B2 (en) * 2001-04-27 2003-01-21 Samsung Electronics Co., Ltd. Power down voltage control method and apparatus
JP4132795B2 (ja) * 2001-11-28 2008-08-13 富士通株式会社 半導体集積回路
US7039818B2 (en) * 2003-01-22 2006-05-02 Texas Instruments Incorporated Low leakage SRAM scheme
US20070152646A1 (en) * 2005-12-29 2007-07-05 Ajmal Godil Circuit and method for providing programmed delays for power-up sequence using a single enable pin in a voltage regulator
US7725742B2 (en) * 2006-08-15 2010-05-25 Mitac International Corp. Remote monitor module for power initialization of computer system
US8680710B2 (en) * 2010-12-17 2014-03-25 Texas Instruments Incorporated Analog power sequencer and method
JP2015215638A (ja) * 2014-05-07 2015-12-03 富士通株式会社 電源管理装置、電子装置および電源管理方法
KR102347602B1 (ko) * 2017-08-28 2022-01-05 삼성전자주식회사 반도체 장치 및 그 파워 오프 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630260A (zh) * 2012-09-06 2018-10-09 美光科技公司 用以提供针对存储器装置的电力管理的系统
US10216242B2 (en) * 2014-05-29 2019-02-26 Silicon Storage Technology, Inc. Power sequencing for embedded flash memory devices
CN109407816A (zh) * 2017-08-14 2019-03-01 美光科技公司 电子存储器设备及用于存取存储器单元的方法
US20200019312A1 (en) * 2018-07-13 2020-01-16 Micron Technology, Inc. Techniques for power management using loopback

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111915324A (zh) * 2019-05-09 2020-11-10 美光科技公司 基于对经编码图像的扫描来更新数据库中的制品生命周期数据
CN111915324B (zh) * 2019-05-09 2024-06-28 美光科技公司 基于对经编码图像的扫描来更新数据库中的产品生命周期数据

Also Published As

Publication number Publication date
US11257549B2 (en) 2022-02-22
US20210350861A1 (en) 2021-11-11
CN113628661B (zh) 2024-06-21
US20220246219A1 (en) 2022-08-04
US11798634B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
US10872666B2 (en) Source line management for memory cells with floating gates
TW202109515A (zh) 用於記憶體裝置之基於架構的電源管理
US11900980B2 (en) Techniques to mitigate asymmetric long delay stress
US11935614B2 (en) Command triggered power gating for a memory device
CN114175161A (zh) 用于存储器阵列的数字线管理
US11984187B2 (en) Dynamic allocation of a capacitive component in a memory device
CN113903377B (zh) 用于设置读取操作的参考电压的方法
CN113628661B (zh) 存储器装置的依序电压控制
US11557325B2 (en) Inductive energy harvesting and signal development for a memory device
CN111383695B (zh) 在读取电路中调谐电压
CN112687302A (zh) 电压的功率高效产生
CN115497549A (zh) 单元数据批量复位
CN114464218A (zh) 用于存储器装置的电源管理
CN114496001A (zh) 反向偏压优化
CN113345490A (zh) 仲裁感测放大器
CN113689901B (zh) 产生存储器阵列控制信号
US12033716B2 (en) Inductive energy harvesting and signal development for a memory device
US11756602B2 (en) Sensing component with a common node
US11721379B2 (en) Cell disturb on power state transition
CN115699183A (zh) 针对省电模式将电源分组
CN113571119A (zh) 识别存储器装置中的高阻抗故障

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant