CN114175161A - 用于存储器阵列的数字线管理 - Google Patents

Abstract

描述用于存储器阵列的数字线管理的方法、系统和装置。存储器阵列可包含多个存储器单元共用的板。与所述共用板相关联的每个存储器单元可与相应数字线耦合。可通过并行选择所述板和与所述板相关联的每个数字线而存取共用所述板的一或多个存储器单元。与所述板相关联的所有数字线的并行选择可通过所选数字线之间的屏蔽线支持。另外或替代地，与所述板相关联的所有数字线的选择可通过改进的感测方案和相关放大器配置来支持。

Description

用于存储器阵列的数字线管理

交叉参考

本专利申请主张2019年6月24日由郭(Guo)等人提交的标题为“用于存储器阵列的数字线管理(DIGIT LINE MANAGEMENT FOR A MEMORY ARRAY)”的第16/450,033号美国专利申请的优先权，所述专利申请让与给本受让人，且明确地以引用的方式并入本文中。

背景技术

下文大体上涉及包含至少一个存储器装置的系统，且更具体地说，涉及用于存储器阵列的数字线管理。

存储器装置广泛地用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最经常存储通常由逻辑1或逻辑0表示的两个状态中的一者。在其它装置中，可存储多于两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储的状态。为了存取信息，装置的组件可对存储器装置中的状态进行写入或编程。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在的情况下仍可维持其所存储的逻辑状态很长一段时间。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。FeRAM能够实现类似于易失性存储器的密度但可具有非易失性特性，这是因为使用了铁电电容器作为存储装置。

一般来说，改进存储器装置可包含增大存储器单元密度、增大读取/写入速度、增大可靠性、增大数据保持性、减小功耗或减小制造成本以及其它度量。

附图说明

图1说明根据本文所公开的实例的支持用于存储器阵列的数字线管理的系统的实例。

图2说明根据本文所公开的实例的支持用于存储器阵列的数字线管理的存储器裸片的实例。

图3A和3B说明根据本文所公开的实例的支持用于存储器阵列的数字线管理的滞变曲线的实例。

图4说明根据本文所公开的实例的包含支持用于存储器阵列的数字线管理的共用板的存储器阵列的实例。

图5说明根据本文所公开的实例的包含支持用于存储器阵列的数字线管理的板的存储器阵列的实例。

图6说明根据本文所公开的实例的包含支持用于存储器阵列的数字线管理的选定板的存储器阵列的实例。

图7A和7B说明根据本文所公开的实例的支持用于存储器阵列的数字线管理的实例屏蔽线。

图8说明根据本文所公开的实例的包含支持用于存储器阵列的数字线管理的选定板的存储器阵列的实例。

图9说明根据本文所公开的实例的支持用于存储器阵列的数字线管理的感测放大器的实例。

图10说明根据本文所公开的实例的操作支持用于存储器阵列的数字线管理的感测放大器的定时图的实例。

图11展示根据本公开的方面的支持用于存储器阵列的数字线管理的存储器阵列的框图。

图12和13展示说明根据本文所公开的实例的支持用于存储器阵列的数字线管理的方法或多个方法的流程图。

具体实施方式

可使用根据本公开的各方面的读取或感测操作并行检测多个存储器单元的逻辑状态。在一些存储器架构中，存储器单元(例如，铁电存储器单元)可与数字线、字线和板(例如，与板线耦合的板)耦合。在一些情况下，单个板对于多个铁电存储器单元可以是共用的(例如，由铁电存储器单元共享、与其耦合)。这与具有唯一的单独受控板的每个存储器单元相比可例如减小控制方案和相关电路系统(例如，解码器电路系统)的复杂性。

单个存储器阵列可包含一或多个分块，且每个分块可包含任何数目的板。此外，分块内的板可分组成任何数目的板群组(例如，板的单元、集合)。举例来说，分块可包含10个板群组，且每个板群组可包含32个板。本文中所使用的这些和其它数值实例纯粹为了说明上的清晰，且仅为实例；本文中的任何数值实例并不限制权利要求书的范围。在一些情况下，作为一组并行存取操作的部分(例如，对阵列内的多个存储器单元的并行读取或写入操作)，可激活(选择)每个板群组内的一个板，且可激活与其耦合的一或多个存储器单元，例如，可同时激活分块内的多个板，但每个同时激活的板可在不同的板群组内，其中针对每个板群组激活一个板。

每个板对于任何数目的存储器单元可以是共用的。因此，在其中存储器单元被布置成列和行的阵列中，共享(对应于、具有)同一板的存储器单元可包含(被布置成)任何数目的列和行。存储器单元的每个行可对应于同一字线(例如，与其耦合)，且存储器单元的每个列可对应于同一数字线(例如，与其耦合)。在一些情况下，字线可跨多个板(例如，可跨越所有板群组且因此跨越分块中的所有板)。举例来说，阵列的存储器单元可按每个行跨多个板和多个板群组的行布置，且每个此类行可对应于同一字线。在一些情况下，数字线可各自特定于一个板。举例来说，阵列的存储器单元可按各自专用于(特定于)一个板的列布置(例如，列可能不跨越板边界)。因此，对应于具有(共享)共用板的存储器单元列的数字线可被称为用于所述板的数字线(与所述板相关联、对应于所述板)。举例来说，每个板可与存储器单元的8个列且因此8个数字线相关联。

在一些存储器架构中，可能无法(至少在不具有不合需要的性能影响下)并行选择(激活、存取与其耦合的存储器单元)板的每个数字线(所有数字线)。举例来说，选择邻近数字线可能导致两个选定数字线之间的非预期交叉耦合效应(例如，电容性交叉耦合或串扰)。当发生交叉耦合时，从选定数字线的存储器单元读取或写入到所述存储器单元的数据可能受损。因此，在此类架构中，仅可并行选择与选定板相关联的数字线子集(例如，每隔一个数字线、每第四数字线或其它非邻近数字线)，其中每对选定数字线之间存在一或多个未选数字线。

在仅选择对应于板的一个数字线子集的情况下，可使用物理上较大的板以便适应与所述板相关联的较大数目的数字线，例如，使得可在不选择邻近数字线的情况下实现每板某一所要总数目的并行选定数字线(带宽)。举例来说，如果对于每选定板一字节带宽，期望并行存取每选定板8个存储器单元，以及如果仅并行选择对应于板的每第四数字线，则所述板必须对应于至少32个数字线，这可使得所述板物理上大于仅能够对应于8个选定数字线的板。选择板(例如，增大或减小板的电压)所需的电力可与板的物理大小成正比，且因此物理上较大的板(例如，对应于更多数字线的板)可导致阵列的功耗增大。

此外，当仅选择对应于板的数字线子集以及作为存取操作的部分，选定板的电压增大或减小时，对应于所述板的未选数字线可能被分流(短接、耦合)到所述板。此分流可能意图在选定板的电压改变时维持跨未选存储器单元(与未选数字线耦合的存储器单元)的恒定(例如，零)电压差。然而，当选定板的电压改变时，分流的(未选)数字线的电压可能--例如归因于板(和相关联板线)和所述数字线的电阻电容(RC)效应或其它特性——在带有一些延迟(滞后)的情况下沿循板的电压。在选定板电压增大或减小时，此滞后可导致选定板与分流数字线之间的电压差不合需要的改变(例如，增大)，至少直到数字线电压达到最终板电压为止。此外，板电压改变得越快(电压的增大或减小的速率或转换速率越大)，选定板与分流的数字线之间的电压差不合需要的改变可能越大(例如，在板电压改变时，差异可变得越大)。

因此，在一些存储器架构中，板电压发生改变的速度(速率)——即，板电压的转换速率——可被限制(控制、人工地减缓)，以便减小选定板与选定板的分流的(未选)数字线之间的电压差，且由此减小对与分流的数字线耦合的存储器单元的干扰风险。限制板电压的转换速率可能会增大共用所述板的存储器单元的存取操作所需的时间量(例如，可增大行循环时间(tRC)或与存取操作相关联的其它时间间隔)，且因此可能减慢可发生读取、写入和其它存取的总体速度。

此外，在一些存储器架构中，作为存取操作的部分，选定数字线的电压可增大或减小(双态切换)。当选择对应于板的数字线子集时，选定数字线的双态切换电压可能干扰与对应于所述板的未选数字线耦合的存储器单元(例如，归因于数字线之间的电容耦合)。因此，在一些存储器架构中，选定数字线的电压改变的速度(速率)——即，数字线电压的转换速率——可被限制(控制、人工减慢)，以便减小对与未选数字线耦合的存储器单元的干扰风险。然而，就如限制板电压的转换速率，限制数字线电压的转换速率可能会增大共用所述板的存储器单元的存取操作所需的时间量(例如，可增大行循环时间(tRC)或与存取操作相关联的其它时间间隔)，且因此可能减慢可发生读取、写入和其它存取的总体速度。

因此，允许并行(例如，同时)选择和存取邻近数字线(包含与共用板相关联的邻近数字线)的感测方案(例如，本文所描述的感测方案)可为有益的。举例来说，此类感测方案可减小功耗——例如，通过允许板仅对应于需要被选择用于存取操作的数字线的数目，且因此与其中对于选定板仅选择对应数字线的子集的一些存储器架构相比，允许减小板的物理大小。作为另一实例，与其中对于选定板仅选择对应数字线的子集的一些存储器架构相比，此类感测方案可例如通过允许板和数字线的更快(例如，未受控)转换速率而允许更快存取(例如，读取或写入)操作。所属领域的技术人员可了解这些和其它益处。

在一些实例中，共用板的数字线可由一或多个屏蔽线分隔开。屏蔽线可指可接地以便保护(例如，“屏蔽”)邻近数字线免受非预期交叉耦合效应影响的任何导电线。不同于数字线，屏蔽线可与任何存储器单元电隔离(不与任何存储器单元耦合)。另外，屏蔽线的电压可能不可选择(可控制)，例如，屏蔽线可能硬接线到接地或到虚拟接地。举例来说，如本文所描述的存储器阵列可包含十个板群组，且每个板群组可包含32个板。在一些实例中，每个板可与8个数字线相关联，且所述数字线中的至少2个数字线可通过屏蔽线彼此分隔开。如本文所使用，当屏蔽线位于数字线之间或以其它方式经配置以将数字线中的一者与数字线中的另一者电隔离时，数字线可被称为通过屏蔽线分隔开。在其它实例中，数字线的任何子集(包含所述8个数字线中的每一者)可通过屏蔽线分隔开。因为每个屏蔽线可接地，所以可并行地选择每个数字线而不会发生任何非预期交叉耦合。即，屏蔽线可允许增大或减小板的电压、并行地选择每个数字线以及对并行选择的任何一或多个存储器单元执行存取操作。并行地选择每个数字线且对存储器单元中的一或多者执行存取操作可有助于减小存储器阵列的功耗，且可改善存取与单个板相关联的存储器单元所需的时间，以及其它益处。

另外或替代地，用于感测存储器单元的感测放大器的架构可支持并行地选择共用板的数字线中的每一者。为了感测存储器单元，可选择相应数字线，且可沿着选定线传输信号。举例来说，为了感测存储在存储器单元处的逻辑状态，可选择数字线，且可沿着所述数字线传输对应于存储器单元的逻辑状态的信号且将所述信号传输到感测放大器。基于接收到的信号的值(例如，基于信号的相关电压值)，感测放大器能够确定所存储逻辑状态。

根据本公开的各方面的感测放大器可为经配置以——相比于一些感测放大器——感测数字线的电压的较小改变的高增益感测放大器，其可支持数字线上的较低电压摆幅(较低摆幅)信号的使用。通过在选定数字线上使用较低摆幅信号，可减少交叉耦合效应。此外，归因于感测放大器的结构(例如，通过使较高增益感测放大器)，可并行地准确感测与一或多个存储器单元相关联的电压值。因此，如本文中所描述的感测放大器可支持并行地选择每个数字线，且对相关联存储器单元中的一或多者执行存取操作，这可减小存储器阵列的功耗，且可改善存取与单个板相关联的存储器单元所需的时间，以及其它益处。

本公开的特征首先在存储器系统的上下文中加以描述。本公开的特征在支持根据本文所公开的实例的用于存储器阵列的数字线管理的存储器阵列、电路和定时图的上下文中加以描述。进一步通过涉及用于存储器阵列的数字线管理的设备图、系统图和流程图来说明以及参考所述设备图、系统图和流程图来描述本公开的这些和其它特征。

图1说明根据本文所公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110和将外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，一或多个存储器装置可被描述为单个存储器装置110。

系统100可包含例如计算装置、移动计算装置、无线装置或图形处理装置等电子装置的部分。系统100可以是便携式电子装置的实例。系统100可以是计算机、笔记本电脑、平板电脑、智能电话、蜂窝电话、可穿戴装置、互联网连接装置等的实例。存储器装置110可以是系统中经配置以存储用于系统100的一或多个其它组件的数据的组件。在一些实例中，系统100能够进行机器类型通信(machine-type communication，MTC)、机器对机器(machine-to-machine，M2M)通信或装置对装置(device-to-device，D2D)通信。

系统100的至少部分可以是主机装置的实例。此类主机装置可以是使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本电脑、平板电脑、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、一些其它固定或便携式电子装置等。在一些情况下，主机装置可指实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下，外部存储器控制器105可被称为主机或主机装置。

在一些情况下，存储器装置110可以是独立的装置或组件，其经配置以与系统100的其它组件进行通信，且提供系统100可能使用或引用的物理存储器地址/空间。在一些实例中，存储器装置110可为可配置的，以与至少一个或多个不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可为可操作的以支持用以调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100与存储器装置110之间的时钟信令和同步、定时惯例，和/或其它因素。

存储器装置110可经配置以存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从机型装置(例如，响应且执行系统100通过外部存储器控制器105提供的命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令，或其它命令。存储器装置110可包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或封装(也称为多芯片存储器或封装)。

系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此电子通信。

处理器120可经配置以控制系统100的至少部分。处理器120可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类情况下，处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)、通用图形处理单元(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。

BIOS组件125可以是包含操作为固件的BIOS的软件组件，所述固件可初始化且运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件(例如，外围组件130、I/O控制器135等)之间的数据流。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。

外围组件130可以是任何输入装置或输出装置，或此类装置的接口，其可集成到系统100中或与所述系统集成在一起。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡插槽，例如外围组件互连(PCI)或专用图形端口。外围组件130可以是所属领域的技术人员理解为外围装置的其它组件。

I/O控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与所述系统集成在一起的外围装置。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。

输入145可表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。这可包含用户接口，或与其它装置的接口或在其它装置之间的接口。在一些情况下，输入145可以是经由一或多个外围组件130与系统100介接的外围装置，或可由I/O控制器135管理。

输出150可表示在系统100外部的装置或信号，其被配置成从系统100或其组件中的任一者接收输出。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等。在一些情况下，输出150可以是经由一或多个外围组件130与系统100介接的外围装置，或可由I/O控制器135管理。

系统100的组件可由经设计以执行其功能的通用或专用电路系统构成。这可包含经配置以执行本文中所描述的功能的各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。举例来说，一或多个存储器阵列170可包含经配置以隔离一或多个选定存取线(例如，一或多个选定数字线)的多个屏蔽线。在一些实例中，屏蔽线可减轻(例如，防止)邻近选定存取线之间的非预期交叉耦合(例如，电容性交叉耦合或串扰)。在其它实例中，一或多个存储器阵列170可与感测放大器(例如，高增益感测放大器)耦合，所述感测放大器经配置以在放大器的线性区中操作时提供高增益感测，或以其它方式减少(例如，消除)信号饱和。举例来说，可选择与存储器阵列170的同一板相关联的每个存取线(例如，每个数字线)，且可在选择存取线的同时感测至少一个存储器单元。感测放大器(例如，高增益感测放大器)可支持存取线上低摆幅信令的使用(例如，数字线电压的相对小变化，例如取决于感测到的逻辑状态的改变)，这可减轻(例如，防止)邻近选定存取线之间的非预期交叉耦合，且这还可使存储器单元被准确地感测。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每个存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b，和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b，和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每个存储器单元经配置以存储至少一个位的数字数据。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。

存储器装置110可以是二维(2D)存储器单元阵列的实例，或可以是三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b，和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此上下或彼此紧挨着堆叠。在一些情况下，3D存储器装置中的存储器裸片160-N可被称为叠组、层级、层或裸片。3D存储器装置可包含任何数量的经堆叠存储器裸片160-N(例如，两个高、三个高、四个高、五个高、六个高、七个高、八个高)。与单个2D存储器装置相比，这可增大可定位在衬底上的存储器单元的数量，继而可降低生产成本或提高存储器阵列的性能，或这两者。在一些3D存储器装置中，不同叠组可共享至少一个共用存取线，使得一些叠组可共享字线、数字线和/或板线中的至少一者。

装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。由此，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件和软件，且可经配置以接收、传输或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、所述一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。举例来说，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储某些数据的写入命令，或指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。包含在装置存储器控制器155和/或本地存储器控制器165中的组件的实例可包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制和传输信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。

本地存储器控制器165(例如，在存储器裸片160的本地)可经配置以控制存储器裸片160的操作。另外，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收和传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155控制存储器装置110的操作，如本文所描述。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文所描述的各种功能。由此，本地存储器控制器165可经配置以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器105或处理器120通信。

外部存储器控制器105可经配置以实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的通信。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络者，使得系统100的组件可无需知晓存储器装置的操作细节。系统100的组件可向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可对系统100的组件与存储器装置110之间交换的通信进行转换或转译。在一些情况下，外部存储器控制器105可包含生成共用(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可包含生成共用(源)数据时钟信号的共用数据时钟。

在一些情况下，外部存储器控制器105或系统100的另一组件或本文中所描述的其功能可由处理器120实施。举例来说，外部存储器控制器105可以是由处理器120或系统100的另一组件实施的硬件、固件或软件，或其某一组合。虽然将外部存储器控制器105描绘为在存储器装置110外部，但在一些情况下，外部存储器控制器105或本文描述的其功能可由存储器装置110实施。举例来说，外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件，或其某一组合。在一些情况下，外部存储器控制器105可跨处理器120和存储器装置110分布，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分隔开或包含在其中)执行。

系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可实现外部存储器控制器105与存储器装置110之间的通信。每个信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。举例来说，信道115可包含第一端子，其包含在外部存储器控制器105处的一或多个引脚或焊盘以及在存储器装置110处的一或多个引脚或焊盘。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可经配置以充当信道的一部分。在一些情况下，端子的引脚或焊盘可为信道115的信号路径的部分。额外信号路径可与信道的端子耦合以在系统100的组件内路由信号。举例来说，存储器装置110可包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部的信号路径，例如在存储器裸片160内部的信号路径)。

信道115(和相关联的信号路径和端子)可专用于传送特定类型的信息。在一些情况下，信道115可以是聚合信道且因此可包含多个个别信道。举例来说，数据信道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、xl6(包含十六个信号路径)等。通过信道传送的信号可使用双数据速率(DDR)定时方案。举例来说，信号的一些符号可记录在时钟信号的上升沿上，且信号的其它符号可记录在时钟信号的下降沿上。通过信道传送的信号可使用单数据速率(SDR)信令。举例来说，对于每个时钟循环，可记录信号的一个符号。

在一些情况下，信道115可包含一或多个命令和地址(CA)信道186。CA信道186可经配置以在外部存储器控制器105与存储器装置110之间传送命令，所述命令包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含带有所要数据的地址的读取命令。在一些情况下，CA信道186可记录在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下，CA信道186可包含任何数量的信号路径以解码地址和命令数据(例如，八个或九个信号路径)。

在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可经配置以在外部存储器控制器105与存储器装置110之间传送一或多个共用时钟信号。每个时钟信号可经配置以在高状态与低状态之间振荡，且协调外部存储器控制器105与存储器装置110的动作。在一些情况下，时钟信号可以是差分输出(例如，CK_t信号和CK_c信号)，且CK信道188的信号路径可相应地进行配置。在一些情况下，时钟信号可以是单端的。CK信道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或用于存储器装置110的其它系统范围内操作的定时参考。因此，时钟信号CK可不同地被称作控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟生成，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。

在一些情况下，信道115可包含一或多个数据(DQ)信道190。数据信道190可经配置以在外部存储器控制器105与存储器装置110之间传送数据和/或控制信息。举例来说，数据信道190可传送待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。

在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。

信道115可使用各种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件的高密度内插件，或形成于有机衬底中的信道，或其某一组合。举例来说，在一些情况下，信号路径可至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。

通过信道115传送的信号可使用各种不同调制方案进行调制。在一些情况下，可使用二进制符号(或二进制级)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。二进制符号调制方案可以是其中M等于二的M进制调制方案的实例。二进制符号调制方案的每个符号可经配置以表示一个位的数字数据(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码(Manchester encoding)、具有两个符号的脉冲振幅调制(PAM)(例如，PAM2)等。

图2说明根据本文所公开的实例的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些情况下，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每个存储器单元205可为可编程的，以存储两个或更多个状态。举例来说，存储器单元205可经配置以每次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多层级存储器单元)可经配置以每次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。

存储器单元205可存储表示数字数据的状态(例如，极化状态或介电电荷)。在FeRAM架构中，存储器单元205可包含电容器，其包含铁电材料以存储表示可编程状态的电荷和/或极化。在DRAM架构中，存储器单元205可包含电容器，其包含介电材料以存储表示可编程状态的电荷。

可通过激活或选择例如字线210、数字线215和/或板线220等存取线来对存储器单元205执行例如读取和写入的操作。在一些情况下，数字线215也可称为位线。对存取线、字线、数字线、板线或其类似物的引用在不影响理解或操作的情况下可互换。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。

存储器裸片200可包含以网格状图案布置的存取线(例如，字线210、数字线215和板线220)。存储器单元205可定位在字线210、数字线215和/或板线220的相交处。通过偏置字线210、数字线215和板线220(例如，将电压施加到字线210、数字线215或板线220)，可在其相交处存取单个存储器单元205。

可通过行解码器225、列解码器230和板驱动器235来控制对存储器单元205的存取。举例来说，行解码器225可从本地存储器控制器265接收行地址且基于接收到的行地址来激活字线210。列解码器230从本地存储器控制器265接收列地址，且基于接收到的列地址激活数字线215。板驱动器235可从本地存储器控制器265接收板地址，且基于接收到的板地址激活板线220。举例来说，存储器裸片200可包含标记为WL_1到WL_M的多个字线210、标记为DL_1到DL_N的多个数字线215，以及标记为PL_1到PL_P的多个板线，其中M、N和P取决于存储器阵列的大小。因此，通过激活字线210、数字线215和板线220(例如，WL_1、DL_3和PL_1)，可在其相交处存取存储器单元205。二维或三维配置中的字线210和数字线215的相交处可被称为存储器单元205的地址。在一些情况下，字线210、数字线215和板线220的相交处可被称为存储器单元205的地址。

在一些实例中，如本文所描述，可选择板(例如，与板耦合的板线220)(例如，其电压可增大或减小)。存储器阵列的每个板可与多个数字线215相关联。在一些实例中，在选择板后，可选择(例如，同时选择)每个对应数字线，且可存取与选定数字线相关联的存储器单元205。如本文中所描述，与选定数字线耦合的一或多个屏蔽线的存在和/或一或多个感测放大器(例如，高增益感测放大器)的配置可支持与板相关联的每个数字线的并行选择(以及对一或多个相关联存储器单元的存取)。在一些实例中，屏蔽线和/或感测放大器的配置可减少选定数字线215之间的任何非预期交叉耦合，这可保持从选定存储器单元205读取或写入到其中的数据的完整性。

存储器单元205可包含逻辑存储组件，例如电容器240和开关组件245。电容器240可以是铁电电容器的实例。电容器240的第一节点可与开关组件245耦合，且电容器240的第二节点可与板线220耦合。开关组件245可以是选择性地建立或取消建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。

选择或撤销选择存储器单元205可通过激活或解除激活开关组件245来实现。电容器240可使用开关组件245与数字线215电子通信。举例来说，当解除激活开关组件245时，电容器240可与数字线215隔离，且当激活开关组件245时，电容器240可与数字线215耦合。在一些情况下，开关组件245是晶体管且其操作通过对晶体管栅极施加电压来控制，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，开关组件245可以是p型晶体管或n型晶体管。字线210可与开关组件245的栅极电子通信，且可基于施加到字线210的电压而激活/解除激活开关组件245。

字线210可以是与用于对存储器单元205执行存取操作的存储器单元205电子通信的导电线。在一些架构中，字线210可与存储器单元205的开关组件245的栅极电子通信，且可经配置以控制存储器单元的开关组件245。在一些架构中，字线210可与存储器单元205的电容器的节点电子通信，且存储器单元205可不包含开关组件。

数字线215可以是连接存储器单元205与感测组件250的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件245可经配置以将存储器单元205的电容器240与数字线215选择性地耦合和/或隔离。在一些架构中，存储器单元205可与数字线215电子通信(例如，恒定)。如本文中所描述，单个板(例如，单个板线220)可与多个数字线215耦合。在一些实例中，与同一板耦合的一或多个数字线215可通过屏蔽线分隔开。在一些实例中，屏蔽线可以是或可被称为“虚设”数字线，但不同于数字线215，屏蔽线可不与任何存储器单元205耦合且可接地。因此，可同时选择两个数字线，且屏蔽线可将两个原本邻近的数字线215分隔开，这可减少选定数字线215之间原本可能发生的任何干扰。另外或替代地，如本文中所描述，一或多个数字线215(例如，一或多个选定数字线215)可与相应感测放大器耦合(例如，如参考图8和9所描述)。在一些实例中，每个感测放大器可经配置以在存取操作期间与板的选定数字线215耦合。

板线220可以是与用于对存储器单元205执行存取操作的存储器单元205电子通信的导电线。板线220可与电容器240的节点(例如，单元底部)电子通信。板线220可经配置以与数字线215协作以在存储器单元205的存取操作期间对电容器240进行偏置。如参考图5所描述，一种存储器装置可包含分块，所述分块包含多个板。在一些实例中，分块内的板可分组成任何数目的板群组(例如，板的单元、集合)。每个板群组可包含多个板，且每个板可与存储器单元205的多个列相关联且因此与多个数字线相关联。举例来说，分块可包含十(10)个单元，且每个单元可包含三十二(32)个板。每个板可与八(8)个数字线215相关联。在一些情况下，在每个板群组内，作为存取操作(例如，读取或写入操作)的部分，可激活一个板(选择所述板，存取与其耦合的存储器单元)，例如，可并行地激活分块内的多个板，但每个并行激活的板可在不同的板群组内，其中每个板群组中激活一个板。

感测组件250可经配置以确定存储器单元205的电容器240上存储的状态(例如，极化状态或电荷)，且基于检测到的状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。由此，感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出。感测放大器可检测数字线215的电荷在读取操作期间的微小改变，且可基于检测到的电荷来产生对应于逻辑0或逻辑1的信号。在读取操作期间，存储器单元205的电容器240可将信号输出(例如，放电)到其对应的数字线215。所述信号可使数字线215的电压改变。感测组件250可经配置以将跨数字线215从存储器单元205接收的信号与参考信号255(例如，参考电压)进行比较。感测组件250可基于比较来确定存储器单元205的所存储的状态。举例来说，在二进制信令中，如果数字线215具有比参考信号255高的电压，则感测组件250可确定存储器单元205的所存储的状态为逻辑1，且如果数字线215具有比参考信号255低的电压，则感测组件250可确定存储器单元205的所存储的状态为逻辑0。感测组件250可包含各种晶体管或放大器以检测和放大信号中的差异。存储器单元205的检测到的逻辑状态可提供为感测组件250的输出(例如，提供到输入/输出260)，且可向包含存储器裸片200的存储器装置110的另一组件(例如装置存储器控制器155)指示检测到的逻辑状态(例如，直接地或使用本地存储器控制器265)。在一些情况下，感测组件250可与行解码器225、列解码器230，和/或板驱动器235电子通信。

如本文中所描述，存储器装置可包含经配置以在选择多个邻近数字线215时感测一或多个存储器单元205的一或多个感测组件。举例来说，可同时选择与板(例如，板线220)相关联的每个数字线215。每个选定数字线215可与感测组件250中包含的相应感测放大器耦合。在一些实例中，每个感测放大器可经配置以感测数字线215的电压值中的较小变化(例如，经配置以支持数字线上较低摆幅信令的使用)。在一些实例中，每个感测放大器可经配置以感测与选定数字线215相关联的一个或存储器单元205，同时减少或消除任何信号干扰(例如，串扰)。

本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器225、列解码器230和板驱动器235以及感测组件250中的一或多者可与本地存储器控制器265处于相同位置。本地存储器控制器265可经配置以从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收一或多个命令和/或数据，将命令和/或数据转译成可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且响应于执行一或多个操作而将数据从存储器裸片200传送到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器265可生成行、列和/或板线地址信号以激活目标字线210、目标数字线215和目标板线220。本地存储器控制器265还可生成且控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中论述的所施加电压或电流的振幅、形状或持续时间可被调整或变化，且对于操作存储器裸片200时论述的各种操作可不同。

在一些情况下，本地存储器控制器265可经配置以对存储器裸片200执行预充电操作。预充电操作可包括将存储器裸片200的一或多个组件和/或存取线预充电到一或多个预定电压电平。在一些情况下，存储器单元205和/或存储器裸片200的部分可在不同存取操作之间进行预充电。在一些情况下，数字线215和/或其它组件可在读取操作之前进行预充电。

在一些情况下，本地存储器控制器265可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所要逻辑状态。在一些情况下，可在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器265可标识上面将执行写入操作的目标存储器单元205。本地存储器控制器265可标识与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210、目标数字线215和/或目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215、和/或目标板线220(例如，通过将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将具体信号(例如，电压)施加到数字线215且将具体信号(例如，电压)施加到板线220，以将特定状态存储在存储器单元205的电容器240中，所述特定状态指示所要逻辑状态。在一些实例中，如本文中所描述，可在与其数字线215中的每一者已选定的板(例如，板线220)相关联的一或多个存储器单元205上发生写入操作。即，可同时选择与板(例如，板线220)相关联的每个数字线215，且可在与选定数字线相关联的一或多个存储器单元205上发生写入操作。

在一些情况下，本地存储器控制器265可经配置以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储在存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间对多个存储器单元205进行感测。本地存储器控制器265可标识上面将执行读取操作的目标存储器单元205。本地存储器控制器265可标识与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210、目标数字线215和/或目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215、和/或目标板线220(例如，通过将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号传送到感测组件250。感测组件250可放大信号。本地存储器控制器265可激发感测组件250(例如，锁存感测组件)且由此将从存储器单元205接收的信号与参考信号255进行比较。基于所述比较，感测组件250可确定存储在存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器265可将存储于存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器)。在一些实例中，如本文中所描述，在选择215对应于板(例如，板线220)的数字线中的每一者时，可在与板相关联的一或多个存储器单元205上发生读取操作。即，可同时选择与板(例如，板线220)相关联的每个数字线215，且可在与选定数字线相关联的一或多个存储器单元205上发生读取操作。

在一些存储器架构中，存取存储器单元205可能会降低或破坏存储在存储器单元205中的逻辑状态。举例来说，对铁电存储器单元执行的读取操作可破坏存储在铁电电容器中的逻辑状态。在另一实例中，在DRAM架构中执行的读取操作可使目标存储器单元的电容器部分地或完全地放电。本地存储器控制器265可执行重写操作或刷新操作以使存储器单元返回到其原始逻辑状态。本地存储器控制器265可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可视为读取操作的部分。另外，激活单个存取线(例如，字线210)可能干扰存储在与所述存取线电子通信的一些存储器单元中的状态。因此，可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。

图3A和3B说明根据本文所公开的各种实例的具有滞变曲线300-a和300-b的铁电存储器单元的非线性电学性质的实例。滞变曲线300-a和300-b分别说明实例铁电存储器单元写入和读取过程。滞变曲线300-a及300-b描绘存储于铁电电容器(例如，参考图2描述的电容器240)上的随电压差V而变的电荷Q。

铁电材料的特征在于自发电极化，即，其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTi03)、钛酸铅(PbTi03)、锆钛酸铅(PZT)和铋钽酸锶(SBT)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化在铁电材料的表面处产生净电荷且通过电容器端子吸引相反电荷。因此，电荷存储在铁电材料与电容器端子的界面处。因为电极化可在不存在外部施加电场的情况下维持相对较长时间，甚至无限期地维持，所以与例如DRAM阵列中采用的电容器相比，电荷泄漏可明显降低。这可减少执行刷新操作的需求。

可从电容器的单个端子的角度理解滞变曲线300-a和300-b。借助于实例，如果铁电材料具有负极化，则正电荷在端子处累积。同样，如果铁电材料具有正极化，则负电荷在端子处累积。另外，滞变曲线300-a和300-b中的电压表示跨电容器的电压差且是方向性的。举例来说，通过将正电压施加到相关端子(例如，单元板)且维持第二端子(例如，单元底部)处于接地(或大致为零伏特(0V))，可实现正电压。可通过使相关端子维持在接地且将正电压施加到第二端子来施加负电压，即，可施加正电压以负极化相关端子。类似地，可将两个正电压、两个负电压或正负电压的任何组合施加到适当的电容器端子，以生成滞变曲线300-a和300-b中所展示的电压差。

如滞变曲线300-a中所描绘，铁电材料可在零压差的情况下维持正极化或负极化，从而产生两个可能的带电荷状态：电荷状态305和电荷状态310。根据图3A和3B的实例，电荷状态305表示逻辑0且电荷状态310表示逻辑1。在一些实例中，可反转相应的电荷状态的逻辑值以适应用于操作存储器单元的其它方案。

通过施加电压来控制铁电材料的电极化且因此控制电容器端子上的电荷，可将逻辑0或1写入到存储器单元。举例来说，跨电容器施加净正电压315引起电荷累积，直到达到电荷状态305-a。在移除电压315后，电荷状态305-a沿循路径320，直到其在零电压下达到电荷状态305。类似地，通过施加净负电压325来写入电荷状态310，这产生电荷状态310-a。在移除负电压325之后，电荷状态310-a沿循路径330，直到它在零电压下达到电荷状态310。电荷状态305-a和310-a还可被称作剩余极化(Pr)值，即，在移除外部偏置(例如，电压)之后剩余的极化(或电荷)。矫顽电压(coercive voltage)是电荷(或极化)为零时的电压。

为了读取或感测铁电电容器的所存储的状态，可跨越电容器施加电压。作为响应，存储电荷Q改变，且改变程度取决于初始电荷状态，即，最终存储电荷(Q)取决于最初存储电荷状态305-b还是310-b。举例来说，滞变曲线300-b说明两个可能的存储电荷状态305-b和310-b。可如参考图2所论述跨电容器240施加电压335。在其它情况下，可将固定电压施加到单元板，且尽管描绘为正电压，但电压335可以是负的。响应于电压335，电荷状态305-b可遵循路径340。同样，如果最初存储电荷状态310-b，则其沿循路径345。电荷状态305-c和电荷状态310-c的最终位置取决于一或多个因素，包含具体感测方案和电路系统。

在一些情况下，最终电荷可取决于连接到存储器单元的数字线的本质电容。举例来说，如果电容器电连接到数字线且施加电压335，则数字线的电压可由于其本质电容而上升。在感测组件处测得的电压可能不等于电压335，实际上可能取决于数字线的电压。因此，最终电荷状态305-c和310-c在滞变曲线300-b上的位置可取决于数字线的电容，且可通过负载线分析进行确定，即，可相对于数字线电容限定电荷状态305-c和310-c。因此，电容器的电压，电压350或电压355可以是不同的，且可取决于电容器的初始状态。

通过将数字线电压与参考电压进行比较，可确定电容器的初始状态。数字线电压可以是电压335与跨电容器的最终电压(电压350或电压355)之间的差，即，电压335与电压350之间的差或电压335与电压355之间的差。可生成参考电压，使得其量值在两个可能的数字线电压的两个可能电压之间，以确定所存储的逻辑状态，即，数字线电压是高于还是低于参考电压。在由感测组件比较后，感测到的数字线电压可确定为比参考电压高或低，且可确定铁电存储器单元的所存储的逻辑值(即，逻辑0或1)。

在一些情况下，铁电存储器单元可在读取操作之后维持初始逻辑状态。举例来说，如果存储了电荷状态305-b，则电荷状态在读取操作期间可沿循路径340到电荷状态305-c，且在移除电压335之后，电荷状态可通过在相反的方向上沿循路径340而返回到初始电荷状态305-b。在一些情况下，铁电存储器单元可能在读取操作之后失去其初始逻辑状态。举例来说，如果存储了电荷状态310-b，则电荷状态在读取操作期间可沿循路径345到电荷状态305-c，且在移除电压335之后，电荷状态可通过沿循路径340而弛豫到初始电荷状态305-b。

滞变曲线300-b说明读取经配置以存储电荷状态305-b和电荷状态310-b的存储器单元的实例。举例来说，可经由参考图2所描述的数字线215和板线220施加作为电压差的读取电压335。滞变曲线300-b可说明其中读取电压335是负电压差Vcap(例如，其中Vbottom-Vplate为负)的读取操作。跨电容器的负读取电压可被称作“板高”读取操作，其中板线220最初为高电压，且数字线215最初处于低电压(例如，接地电压)。尽管读取电压335展示为跨铁电电容器240的负电压，但在替代操作中，读取电压可以是跨铁电电容器240的正电压，其可称为“板低”读取操作。

当(例如，通过激活如参考图2所描述的开关组件245)选择存储器单元205时，可跨铁电电容器240施加读取电压335。在将读取电压335施加到铁电电容器240后，电荷可经由数字线215和板线220流入或流出铁电电容器240，且取决于铁电电容器240处于电荷状态305-a(例如，逻辑1)还是处于电荷状态310-a(例如，逻辑0)，可产生不同的电荷状态。

图4说明根据本文所公开的实例的包含共用板且支持用于存储器阵列的数字线管理的存储器阵列400的实例。在一些实例中，存储器阵列400可以是或可表示较大存储器阵列的部分。如参考图4所展示，存储器阵列可包含板405、多个存储器单元(例如，包含存储器单元410和存储器单元410-a)、多个字线(例如，包含字线425、字线425-a，和字线425-b)、多个数字线(例如，包含数字线430、数字线430-a，和数字线430-b)，以及板线435。在一些实例中，每个存储器单元可包含晶体管或其它选择器装置(例如，存储器单元410的晶体管420)和电容器(例如，存储器单元410的电容器415)。另外或替代地，存储器阵列400可包含与板405耦合的板线435，且还可包含一或多个屏蔽线(未展示)。

如本文所描述，存储器单元可位于字线与数字线的相交处。举例来说，存储器单元410可位于字线425与数字线430的相交处。存储器单元410可包含逻辑存储组件，例如电容器415和晶体管420(例如，开关或选择组件)。电容器415可以是铁电电容器的实例。电容器415的第一节点可与晶体管420耦合，且电容器415的第二节点可与板405耦合。为了存取存储器单元410，可(例如，通过调整板405、数字线430和字线425的相应电压)选择板405、数字线430和字线425。在一些实例中，可通过经由板线435将电压施加到板405来选择板405。

在一些实例中，板405对于多个存储器单元来说是共用的。即，板405对于至少存储器单元410和存储器单元410-a来说是共用的。如参考图5所描述，板405可以是或可表示包含在单元(例如，包含多个板的板群组)中的单个板，且每个单元可包含在分块(例如，也可称为分片的分块，或包含多个板群组的其它阵列子区段)中。在一些实例中，板405可位于存储器阵列400的多个存储器单元中的每一者上方。换句话说，存储器阵列400的每个存储器单元可位于板405下方(例如，每个存储器单元共用的板405下方)。在其它实例中，板405可位于存储器阵列400的多个存储器单元中的每一者下方，且存储器阵列400的每个存储器单元可位于板405上方(例如，每个存储器单元共用的板405上方)。

为了存取存储器阵列的存储器单元，可将相应电压施加到板405、到数字线和到字线。举例来说，为了存取存储器单元410，可(经由板线435)将相应电压施加到板405、到数字线430以及到字线425。在一些实例中，将电压施加到数字线430可被称为选择数字线430。然而，可仅在还选择相应字线(例如，字线425)时存取存储器单元，这可引起电压施加到与数字线430耦合的每个存储器单元的晶体管(选择装置)的栅极。

在一些实例中，可为有利的是减轻邻近选定线之间的非预期干扰。举例来说，并行地选择数字线430和数字线430-a可在选定数字线之间造成交叉耦合风险，且因此可造成不合需要的数据损坏风险。然而，如本文所描述，一或多个屏蔽线可位于存储器阵列的数字线之间(例如，在数字线430与数字线430-a之间，以及在数字线430-a与数字线430-b之间)，使得交叉耦合效应可减轻，且可并行选择每个数字线而无不合需要的性能影响。并行选择每个数字线还可允许存储器阵列消耗更少电力(例如，通过允许板405仅对应于需要并行选择以用于一或多个存取操作的数字线的数目，且因此相比于其中对于选定板仅选择对应数字线的子集的一些存储器架构，允许板405的物理大小减小)。此外，本文中所描述的感测方案和串扰减轻技术可允许更快存取(例如，读取或写入)操作(例如，通过允许增大板和数字线电压的转换速率)。

图5说明根据本文所公开的实例的支持用于存储器阵列的数字线管理的存储器阵列500的实例。如参考图5所展示，存储器阵列可包含分块505，其可包含多个单元515(例如，单元515-a到单元515-j)。在一些实例中，每个单元515可包含可被称为板群组的多个板520。举例来说，单元515-a可包含多个板，其中有板520-a。板520中的每一者可以是如参考图4所描述的板405的一个实例。也就是说，每个板520可与包括多个行和列的多个存储器单元耦合(例如，对于多个存储器单元是共用的)，每个行与相应字线耦合且每个列与相应数字线耦合。在一些实例中，存储器阵列500可包含字线510，例如字线510-a，其可横跨多个板520和多个板群组515(例如，可与多个板群组中的多个板所关联的存储器单元耦合)。

与板520耦合的存储器单元可包括任何数目的列，且因此每个板520可与任何数目的数字线相关联。与选定板相关联的每个数字线可经配置以在存取操作期间并行地(例如，同时)选择。为了存取与特定板相关联的一组存储器单元，可通过将电压施加到与板520耦合的板线(例如，参考图4所描述的板线435)来选择所述板。板520的电压可增大(例如，可将板取为“高”)，且可并行地选择与板520相关联的数字线中的每一者。随后可选择特定字线510，且可存取选定数字线与选定字线510的相交处的存储器单元(例如，如果八(8)个数字线对应于选定板520，则可通过并行地选择与八(8)个存储器单元耦合的板520、所有八(8)个对应数字线和字线510)来并行地存取八(8)个存储器单元)。

如参考图4所描述，可为有利的是减轻因邻近数字线被选择而引起的任何干扰(例如，串扰)。因此，在一些实例中，例如参看图6所描述，可在存储器阵列中采用一或多个屏蔽线以减轻此类电干扰。在一些实例中，屏蔽线可以是或可包含接地区段(例如，金属区段)，其“屏蔽”邻近存取线(例如，邻近数字线)(例如，将邻近存取线彼此电隔离、位于邻近存取线之间、将邻近存取线分隔开)。因此，屏蔽线的存在可允许在存取操作期间同时选择与共用板(例如，板520-a)相关联的每个数字线而具有减少的串扰，从而实现在串扰和其它干扰减少的情况下并行地选择多个存储器单元。

在一些实例中，存储器阵列500还可包含多个多路复用组件(例如，多路复用组件525-a到多路复用组件525-j)，其各自与相应单元耦合(例如，分别与每个板群组耦合)且与相应组感测放大器耦合(例如，分别与一组感测放大器530-a到一组感测放大器530-j中的一者耦合)。在一些实例中，每个多路复用组件(例如，多路复用组件525-a)可经配置以将选定板520的所有数字线并行地耦合到所述相应组感测放大器(例如，一组感测放大器530-a到一组感测放大器530-j中的一者)内对应于包含选定板520的板群组515的不同感测放大器。

在一些实例中，每个多路复用组件(例如，多路复用组件525-a)可包含任何数目和布置的个别多路复用器。举例来说，多路复用组件525-a可包含多路复用器的级联网络。举例来说，仅为了清楚说明而使用实例数目，一或多个多路复用器可被配置为具有作为输入和输出的8位宽(8-wide)总线的32:1多路复用器。举例来说，多路复用组件525-a可包含彼此并联的一组四(4)个8:1多路复用器和与所述组8:1多路复用器串联的4:1多路复用器，其中每个多路复用器具有8位宽总线作为输入和输出，其中所述组8:1多路复用器经配置以将包含三十二(32)个板的单元515内的一个选定板520的所有八(8)个数字线路由(耦合)到4:1多路复用器，且其中所述4:1多路复用器经配置而以相应方式将一个选定板520的所有八(8)个数字线路由(耦合)到对应于单元515的一组感测放大器530中包含的八(8)个感测放大器。

举例来说，且仅为了清楚说明而使用实例数目，八(8)个感测放大器(例如，如包含于相应组感测放大器530中)可与每个多路复用组件525耦合。因此，可并行地选择来自每个单元515的一个板(例如，可选择板520-a到520-j中的每一者)。并行地，对于可与八(8)个数字线相关联的每个选定板520：可并行地选择八(8)个相关联数字线中的每一者，且相应多路复用组件(例如，一个多路复用组件525)可将八(8)个选定数字线中的每一者耦合到所述相应组感测放大器530内的相应感测放大器。因此，在一些实例中，当选择板520-a到板520-j中的每一者时，可并行地选择八十(80)个数字线，且可分别以1:1关系与共同地包含于十(10)个说明的多组感测放大器530中的八十(80)个感测放大器并行地耦合。

图6说明根据本文所公开的实例的包含支持用于存储器阵列的数字线管理的选定板的存储器阵列600的实例。在一些实例中，存储器阵列600可包含板605(例如，选定板)，其可为参考图5所描述的板520的实例。即，板605可以是或可表示与单个单元(例如，单个板群组)相关联的多个板中的一者。在一些实例中，所述单元可以是单个分块(例如，参考图5所描述的分块505)的多个单元中的一者。在一些实例中，板605可对应于多个数字线610(例如，数字线610-a到610-e)、多个字线(例如，字线615-a到615-d)和多个屏蔽线(例如，屏蔽线620-a到620-f)。在一些实例中，每个数字线610可与对应于所述单元的多路复用组件635耦合，且因此与对应于所述单元的一组感测放大器655内的相应感测放大器640可耦合(能够与其耦合)。多路复用组件635可以是多路复用组件525的实例，且所述组感测放大器655可以是参考图5所描述的一组感测放大器530的实例。每个相应感测放大器640可经配置以在与板605相关联的数字线被选择且与感测放大器640耦合时感测一个存储器单元。

如本文中所描述，可选择多个存储器单元共用的板(例如，板605)，且可并行地选择与所述板相关联的每个数字线。举例来说，可(例如，通过将电压施加到与板605耦合的板线(未展示))选择板605，这可引起跨板605的电压增大。在一些实例中，可选择对应于板605的每个(所有)数字线(例如，数字线610-a到610-e)。可同时(例如，并行地、同时、在同一持续时间)选择数字线中的每一者。为了存取与板605相关联的一组存储器单元，可激活字线。举例来说，第一存储器单元645(例如，第一铁电存储器单元)可位于字线615-a与数字线610-d(例如，第一数字线)的相交处，且第二存储器单元650(例如，第二铁电存储器单元)可位于字线615-a与数字线610-e(例如，第二数字线)的相交处。

因为可在存取操作期间选择与板605相关联的每个数字线，所以可通过选择字线615-a来(例如，并行地)存取第一存储器单元645(例如，除了与存储器阵列600相关联的各种其它存储器单元之外)和第二存储器单元650。因此，在一些实例中，可在选择第二数字线时对第一铁电存储器单元执行存取操作。换句话说，可在选择与第二铁电存储器单元650相关联的数字线时(例如，在激活数字线610-a时)将数据写入到第一铁电存储器单元645或从中读取数据。在一些实例中，还可在正存取第一存储器单元645和第二存储器单元650的同时存取与存储器阵列600相关联的其它存储器单元。举例来说，可在正存取第一存储器单元645和第二存储器单元650的同时存取位于相应数字线与字线615-a的相交处的存储器单元(例如，归因于板605的每个数字线被选择)。

在一些实例中，存储器阵列可包含存取操作期间未选择的一或多个板。举例来说，可选择板605，同时可不选择一或多个板(例如，与板605相同或类似的一或多个板)。在一些实例中，对应板信号线630可用于对每个未选板进行偏置。未选板可与一或多个对应数字线(例如，未选数字线)耦合(例如，分流到对应数字线)。在相同电压下对未选数字线和未选板进行偏置(例如，通过将其分流在一起)可减轻相关联存储器单元的任何非预期电干扰。

如本文中所描述，当选择邻近存取线时，可能发生非预期的电干扰(例如，交叉耦合)。然而，屏蔽线(例如，屏蔽线620-a到620-f)的存在可减轻(例如，抵消、抵抗)此类效应。举例来说，屏蔽线620-a可抵消数字线610-a与数字线610-b之间的此类效应，屏蔽线620-b可抵消数字线610-b与数字线610-c之间的此类效应，屏蔽线620-c可抵消数字线610-c与数字线610-d之间的此类效应，且屏蔽线620-e可抵消数字线610-d与数字线610-e之间的此类效应。在一些实例中，屏蔽线中的每一者可与电压接收器(voltage sink)625(例如，接地)耦合，以便将选定数字线彼此屏蔽。

因此，在存储器单元645的存取操作期间，屏蔽线620-e可防止因并行地选择数字线610-e所致的非预期数据损坏。换句话说，屏蔽线620-e的存在可允许将数据写入到存储器单元645或从中读取数据而不会干扰邻近选定数字线610-e。可并行感测第一存储器单元645和第二存储器单元650中的每一者。举例来说，屏蔽线620-e可允许第一信号被传输到第一存储器单元645或从所述第一存储器单元传输(例如，沿着数字线610-d)。当传输第一信号时，可将第二信号传输到第二存储器单元650或从所述第二存储器单元传输第二信号(例如，沿着数字线610-e)。如本文中所论述，接地屏蔽线620-e可防止从第一存储器单元645和第二存储器单元650读取或写入的数据受损。

在一些实例中，板605可与多路复用组件635耦合，所述多路复用组件与相应多个(一组)感测放大器655耦合。相应多个(一组)感测放大器655可包含多个感测放大器640，所述感测放大器因此可与多路复用组件635耦合。因此，多路复用组件635可将每个已激活数字线与相应多个(一组)感测放大器655内的相应感测放大器640耦合。因此，在一些实例中，可并行地存取分别与选定数字线(例如，数字线610-a到数字线610-e)中的每一者相关联的存储器单元。

如图6中所展示，板605可对应于任何数目的数字线。举例来说，板可对应于八(8)个数字线，且每个数字线可通过相应接地导电线(例如，通过屏蔽线)分隔开(例如，隔离)。然而，在其它实例中，板可对应于任何数目的数字线，且数字线的任何组合可通过屏蔽线彼此隔离。另外或替代地，板可对应于允许与选定数字线相关联的存储器单元各自被并行(例如，同时)感测的任何数目的多路复用组件和/或感测放大器。

图7A说明根据本文所公开的实例的支持用于存储器阵列的数字线管理的存储器阵列700-a的实例。在一些实例中，存储器阵列700-a可说明经配置以隔离可并行地选择的一或多个数字线(例如，将数字线705-a与数字线705-b隔离)的一或多个屏蔽线(例如，屏蔽线710-a、屏蔽线710-b)的位置。因此，存储器阵列700-a可包含数字线705-a、705-b和705-c，其各自与存储器单元(例如，与包含于存储器单元中的晶体管，例如包括用于存储器单元的选择装置的晶体管)耦合。举例来说，数字线705-a可与晶体管715-a(例如，晶体管715-a的源极)耦合，数字线705-b可与晶体管715-b(例如，晶体管715-b的源极)耦合，且数字线705-c可与晶体管715-c(例如，晶体管715-c的源极)耦合。在一些情况下，每个晶体管715(例如，每个晶体管的漏极)可与相应电容器(例如，电容器720-a到720-c)耦合，所述电容器可以是包含所述晶体管的存储器单元内的存储元件，例如铁电电容器。在一些实例中，每个晶体管715可包含相应沟道区(例如，沟道区725-a、725-b和725-c)。

如本文中所描述，在存取操作期间，可选择共用板的每个数字线。在图7A中展示的实例中，可在存取操作期间选择数字线705-a、705-b和705-c中的每一者。为了对与存储器阵列的选定数字线相关联的一或多个存储器单元执行存取操作，可选择对应字线。在一些实例中，字线可与每个晶体管715(例如，晶体管715-a、晶体管715-b和晶体管715-c)的栅极耦合。因此，通过选择字线(例如，通过将电压施加到特定晶体管的栅极)，可存取选定数字线与选定字线的相交处的存储器单元。在一些实例中，可在存取操作期间同时存取与共用板相关联的多个(例如，每个)存储器单元。

在一些实例中，屏蔽线可位于存储器阵列中的每个数字线之间(例如，邻近于所述数字线)。举例来说，屏蔽线710-a可位于数字线705-a与数字线705-b之间。另外或替代地，屏蔽线710-b可位于数字线705-b与数字线705-c之间。通过在板的每个数字线之间放置屏蔽线，可并行选择板的每个数字线且串扰或其它干扰减少。例如，每个屏蔽线可接地，且跨每个数字线的电压(例如，信号)可相互屏蔽。因此，可在无电干扰影响从存储器单元读取或写入到存储器单元的数据的情况下同时选择每个数字线。

在一些实例中，每个屏蔽线710可以是或可被称为导电线或金属线。如参考图6所描述，每个屏蔽线710可连接到零电压源或其它电压接收器(例如，每个线可接地)。屏蔽线710可在与数字线705相同的平面中延伸，即，每个屏蔽线可平行于每个数字线延伸，使得整个长度的每个数字线与邻近(例如，紧邻)数字线屏蔽。在其它实例中，一或多个屏蔽线710可位于邻近数字线705的一部分之间。无论如何，屏蔽线710可用于电隔离沿着共用板的任何数字线705传输的信号。

图7B说明根据本文所公开的实例的支持用于存储器阵列的数字线管理的存储器阵列700-b的实例。在一些实例中，存储器阵列700-b可说明经配置以隔离可并行地选择的一或多个数字线(例如，将数字线705-e与数字线705-f隔离)的一或多个屏蔽线(例如，屏蔽线710-c)的位置。因此，存储器阵列700-b可包含数字线705-e和705-f，所述数字线各自与存储器单元(例如，与包含于存储器单元中的晶体管，例如，包括用于存储器单元的选择装置的晶体管)耦合。举例来说，数字线705-e可与晶体管715-e(例如，晶体管715-e的源极)耦合，且数字线705-f可与晶体管715-f(例如，晶体管715-b的源极)耦合。在一些实例中，每个晶体管(例如，每个晶体管的漏极)可与相应电容器(例如，电容器720-d到720-f)耦合，所述电容器可以是包含所述晶体管的存储器单元内的存储元件，例如铁电电容器。在一些实例中，每个晶体管715可包含相应沟道区(例如，沟道区725-d、725-e和725-f)。

如本文中所描述，在存取操作期间，可选择共用板的每个数字线。在图7B中展示的实例中，可在存取操作期间选择至少数字线705-e和705-f。为了对与选定数字线相关联的一或多个存储器单元执行存取操作，可选择对应字线。在一些实例中，字线可与每个晶体管715(例如，晶体管715-d、晶体管715-e和晶体管715-f)的栅极耦合。因此，通过选择字线(例如，通过将电压施加到特定晶体管的栅极)，可存取选定数字线与选定字线的相交处的存储器单元。

在一些实例中，屏蔽线可定位在存储器阵列中的数字线的子集之间(例如，邻近于所述数字线的子集)。举例来说，屏蔽线710-c可位于数字线705-e与数字线705-f之间。按照设计选择，屏蔽线可位于共用板的一些(但非全部)数字线之间。这可允许并行地选择板的每个数字线，但可允许仅在电干扰风险减小的情况下存取特定存储器单元。举例来说，归因于屏蔽线710-c位于数字线705-e与数字线705-f之间，可存取位于数字线705-f与(例如，与晶体管的栅极耦合的)相关字线的相交处的存储器单元，且因此，在一些实例中，仅可选择其间存在至少一个屏蔽线710的数字线705(例如，可选择每隔一个数字线705)。举例来说，归因于屏蔽线710-c的存在，沿着数字线705-f传输的数据可不受跨数字线705-e的电压(例如，归因于数字线705-e被选择)影响。在一些实例中，屏蔽线710-c可接地，且跨数字线705-e和数字线705-f的电压(例如，信号)可相互屏蔽。

在一些实例中，每个屏蔽线710可以是或可被称为导电线或金属线，且可位于数字线705的任何组合之间。举例来说，存储器阵列中的任何两个数字线705可由屏蔽线710分隔开。如参考图6所描述，每个屏蔽线710可连接到零电压源或其它电压接收器(例如，每个线可接地)。屏蔽线710可在与数字线705相同的平面中延伸，即，每个屏蔽线可平行于每个数字线延伸，使得整个长度的每个数字线与邻近(例如，紧邻)数字线屏蔽。在其它实例中，一或多个屏蔽线710可位于邻近数字线705的一部分之间。无论如何，屏蔽线710可用于电隔离沿着共用板的任何数字线705传输的信号。

图8说明根据本文所公开的实例的包含支持用于存储器阵列的数字线管理的选定板的存储器阵列800的实例。在一些实例中，存储器阵列800可包含板805(例如，选定板)，其可为参考图5所描述的板520的实例。即，板805可以是或可表示与单个单元(例如，单个板群组)相关联的多个板中的一者。在一些实例中，所述单元可以是单个分块(例如，参考图5所描述的分块505)的多个单元中的一者。在一些实例中，板805可对应于多个数字线810(例如，数字线810-a到810-e)和多个字线(例如，字线815-a到815-d)。在其它实例中，存储器阵列800可包含一或多个屏蔽线(未展示)，如参考图6和7所描述。在一些实例中，每个数字线810可与对应于所述单元的多路复用组件825耦合，且因此可与对应于所述单元的一组感测放大器835内的相应感测放大器830耦合。多路复用组件825可以是多路复用组件525的实例，且所述组感测放大器835可以是参考图5所描述的一组感测放大器530的实例。每个感测放大器830可经配置以在与板805相关联的数字线被选择且与感测放大器830耦合时感测一个存储器单元。

如本文中所描述，可选择多个存储器单元共用的板(例如，板805)，且可并行地选择与所述板相关联的每个数字线。举例来说，可选择板805(例如，通过经由板线820施加电压)，这可引起跨板805的电压增大。在一些实例中，可选择对应于板805的每个(所有)数字线(例如，数字线810-a到810-e)。可同时(例如，并行地、同时、在同一持续时间)选择数字线中的每一者。为了存取与板805相关联的存储器单元(或一组存储器单元)，可激活相关字线。举例来说，第一存储器单元835(例如，第一铁电存储器单元)可位于字线815-a与数字线810-d(例如，第一数字线)的相交处，且第二存储器单元840(例如，第二铁电存储器单元)可位于字线815-a与数字线810-e(例如，第二数字线)的相交处。

因为可在存取操作期间选择与板805相关联的每个数字线，所以可通过选择字线815-a来并行存取第一存储器单元835和第二存储器单元840。因此，在一些实例中，可在选择第二数字线时对第一铁电存储器单元执行存取操作。换句话说，可在选择与第二铁电存储器单元840相关联的数字线时(例如，在激活数字线时)将数据写入到第一铁电存储器单元835或从中读取数据。在一些实例中，还可在正存取第一存储器单元835和第二存储器单元840的同时存取与存储器阵列800相关联的其它存储器单元。举例来说，可在正存取第一存储器单元835和第二存储器单元840的同时存取位于相应数字线与字线815-a的相交处的存储器单元(例如，归因于板805的每个数字线被选择)。

如本文中所描述，当选择邻近存取线时，可能存在非预期电干扰(例如，交叉耦合)的风险。然而，在一些实例中，感测放大器830中的每一者可经配置以按支持并行地选择多个邻近数字线且此类干扰风险减小的方式感测一或多个存储器单元。举例来说，各自可以是或可被称为高增益感测放大器830的感测放大器830可经配置以支持数字线810上的较低电压摆幅信号的使用，且还可经配置(例如，经由一或多个相关电容器)以避免信号饱和(例如，对于强存储器单元)。换句话说，感测放大器830可经配置以在选择邻近于存储器单元的一或多个数字线时(例如，当选择数字线810-e时)感测存储器单元(例如，第一存储器单元835)，且非预期电干扰风险降低。因此，在第一存储器单元835的存取操作期间，感测放大器830的配置(如参考图9和10所描述)可防止因并行选择多个数字线所致的任何非预期数据损坏。

在一些实例中，板805可与多路复用组件825耦合，所述多路复用组件与相应多个(一组)感测放大器835耦合。相应多个(一组)感测放大器835可包含多个感测放大器830，所述感测放大器因此可与多路复用组件825耦合。因此，多路复用组件825可将每个已激活数字线与相应多个(一组)感测放大器835内的相应感测放大器830耦合。因此，在一些实例中，可并行地存取分别与选定数字线(例如，数字线810-a到数字线810-e)中的每一者相关联的存储器单元。

如图8中所展示，板805可对应于任何数目的数字线。举例来说，板805可对应于各自经配置以被并行(例如，同时)选择的八(8)个数字线。然而，在其它实例中，板可对应于任何数目的数字线。另外或替代地，板可对应于允许与选定数字线相关联的存储器单元各自被并行(例如，同时)感测的任何数目的多路复用组件和/或感测放大器。

图9说明根据本文所公开的实例的支持用于存储器阵列的数字线管理的电路900的实例。在一些实例中，电路900可包含上文参考图4到8所描述的一或多个组件。举例来说，电路900可包含存储器单元905、信号线910和感测放大器920。感测放大器920可包含输出925(例如，输出节点925)、第一输入922(例如，第一输入节点922)和第二输入924(例如，第二输入节点)。第一输入922可耦合到开关945，且第二输入924可耦合到电压源(例如，参考电压、目标电压、数字线预充电电压)。电路900可包含第一电容器950(其可被称为线性补偿电容器，或LinCompCAP)、第二电容器965(其可被称为放大器电容器，或AMPCAP)、开关940、开关945、开关955、开关967、开关974、开关976、开关977和锁存器970。锁存器可包含开关972。在一些实例中，存储器单元905可包含晶体管(例如，开关组件)963和电容器971(例如，存储组件，其可以是铁电电容器)。存储器单元905可与数字线、字线和板线975耦合。开关940、945、955、967、972、974、976和977中的每一者可包括例如一或多个晶体管。

在一些实例中，存储器单元905可间接地与感测放大器920耦合。举例来说，存储器单元905可经由开关955与信号线910耦合(例如，选择性地耦合和解除耦合)，所述信号线继而可经由开关945与感测放大器920耦合(例如，选择性地耦合和解除耦合)。

开关945可在第一位置或第二位置中。开关945的第一位置可将电路900置于感测模式中，且开关945的第二位置可将电路900置于回写模式中。在回写模式中，开关945可将存储器单元905与锁存器970耦合。

另外，存储器单元905可与开关955耦合，所述开关可选择数字线且将选定数字线与信号线910耦合。在一个实例中，开关955可经配置以并行地选择多个数字线(未展示)，且并行地耦合多个数字线中的每一者与多个感测放大器(未展示)中的相应一者，由此并行地感测多个存储器单元，其中的一者为存储器单元905。开关955可在第一位置或第二位置中。开关955的第一位置可将存储器单元905与信号线910解除耦合，且第二位置可将存储器单元905与信号线910耦合(且因此当开关945也处于第一位置时与感测放大器920耦合)。

在一些实例中，开关940可以是双掷开关，且可基于控制信号(例如，PRECH)的施加而激活。在一些实例中，开关940可包括多个单掷开关，所述多个单掷开关可一起操作以提供本文中归于开关940的功能。当开关940处于第一位置时，开关940可将感测放大器输出925与第一输入922解除耦合且可将感测放大器输出925与第二电容器965的板耦合且与开关967耦合。当开关940处于第二位置时，开关可将感测放大器输出925与感测放大器第一输入922耦合以形成反馈回路，且可将感测放大器输出925与第二电容器965的板和开关967解除耦合。

在一些实例中，开关967可与电压源(例如，0.8V)耦合，且可经配置以基于控制信号(例如，PRECHD)而被激活。在一个实例中，开关967可经配置以基于控制信号施加于开关967(例如，基于控制信号变“高”)而将电压从电压源施加到第二电容器965(以及感测放大器输出925，取决于开关940的位置)。开关967的第一位置可将第二电容器965从电压源解除耦合，且第二位置可将第二电容器965与电压源耦合。

在一些实例中，开关972可经配置以选择性地将锁存器970与电源(例如，1.0V电源)耦合或解除耦合。在一些实例中，开关977可经配置以基于控制信号而将锁存器970与第二电源或参考电压(例如，VSS)耦合或解除耦合。当开关972和977都闭合时，可激活锁存器970，而当开关972和977中的任一者断开时，锁存器970可解除激活。激活锁存器970可在一些情况下被称作起动锁存器970，或替代地被称作起动感测放大器920。

在一些实例中，开关974可经配置以基于控制信号(例如，ISO)而选择性地将感测放大器输出925与锁存器970耦合或解除耦合。

在一些实例中，开关976可与电压源(例如，VSS，其可为负电源电压或接地参考)且与第一输入922耦合，且可经配置以基于控制信号(例如，Pre-PRECH)而激活。在一个实例中，开关976可经配置以基于控制信号被施加于开关976(例如，基于控制信号变“高”)，将电压从电压源施加到输入节点922，因此施加到第一电容器950和/或第二电容器965的端子。开关976的第一位置可将第一电容器950和第二电容器965与电压源解除耦合，且第二位置可将第一电容器950和第二电容器965与电压源耦合。

在图9的实例中，感测放大器920可以是差分放大器。在一个实例中，参考图4到10描述的感测放大器可以是差分放大器。在一些实例中，数字线可由感测放大器920预充电到可以是或以其它方式反映偏移电压的电压(例如，与感测放大器920相关联的固有或原生电压，且其可为不合需要或不可预测的电压)。举例来说，目标或所要预充电电压可以是感测放大器920的第二输入924被偏置的电压，但感测放大器920可具有一些电压的固有偏移，且因此信号线910被预充电到的第一电压可以是目标预充电电压加上/减去偏移电压。在一些实例中，目标预充电电压可为零(例如，0V)，且因此第一电压可等于感测放大器920的偏移电压(例如，0.05V)。然而，在其它实例中，目标预充电电压可以是某一其它电压(例如，1.5V)，且因此第一电压可等于目标预充电电压加上/减去可能不等于感测放大器920的偏移电压的偏移电压(例如，1.55V)。

当配置为开放回路时，感测放大器920可表现得类似于比较器。当第一输入922处的电压低于第二输入924的电压时，感测放大器920可将输出925驱动为高。在一些情况下，感测放大器920的输出可具有“数字”特性，使得电压可以是高电平或低电平，且可用于直接地介接装置的逻辑门(例如，锁存器970中包含的逻辑门)。

第二输入924上的电压可以是目标电压，其在一些情况下可大致为零。在一些实例中，第二输入节点924可被偏置到预充电电压(例如，信号线910在预充电时的目标电压)。在一些实例中，第一电压可基于感测放大器920的增益。另外，促成信号线910的预充电的感测放大器920也可以是感测存储器单元的状态的感测放大器920。

在一个实例中，存储器单元905与信号线910之间的电荷共享以及信号线910与电容器950、965之间的电荷共享可在至少部分重叠的时间段期间发生。在另一实例中，存储器单元905与信号线910之间的电荷共享可在信号线910与电容器950、965之间的电荷共享之前发生。

在一些实例中，感测放大器第一输入922可与第一电容器950(例如，LinCompCAP)耦合。感测放大器第一输入922可与第二电容器965(例如，AMPCAP)耦合。在一些实例中，第一电容器950可与控制线960(例如，ARLinC)且与第一输入922耦合。第二电容器965可与开关967和开关940耦合且与第一输入922耦合。因此，第一电容器950可与第二电容器965耦合，这两者均可与感测放大器第一输入922耦合。

在一些实例中，第一电容器950和第二电容器965可经配置以与存储器单元905共享电荷(例如，经由数字线和信号线910)。在一些实例中，存储器单元905和第一电容器950可与第二电容器965共享电荷。在一些实例中，第一电容器950和第二电容器965可在存储器单元905和第一电容器950共享电荷(或完成电荷共享)之前共享电荷(或完成电荷共享)。在一些实例中，存储器单元905的铁电特性(例如，极化特性)和/或数字线和信号线910的电阻和电容(RC阻抗)(例如，归因于存储器单元905与第二电容器965之间的物理距离)可使存储器单元905与第二电容器965之间的电荷共享相对于第一电容器950与第二电容器965之间的电荷共享慢(例如，第一电容器950可以是线性电容器，例如基于CMOS的电容器，且可相对于存储器单元905在物理上更接近第二电容器965)。因此，存储器单元905和/或数字线的特性可使第一电容器950与第二电容器965之间的电荷共享比铁电存储器单元905与第二电容器965之间的电荷共享更快速发生(且因此更早停止)。在一些情况下，第一电容器950与第二电容器965之间的电荷共享可包含电荷从第二电容器965转移到第一电容器950，且存储器单元905与第二电容器965之间的电荷共享可包含电荷从存储器单元905转移到第二电容器965。第一电容器950和/或第二电容器965可经配置(例如，设定大小)以在如本文所描述的感测操作期间(例如，在感测存储器单元905时)将感测放大器920维持在线性操作范围内。即，第一电容器950和/或第二电容器965可经配置(例如，设定大小)以将第一输入922处的电压维持在避免使感测放大器920饱和的范围内。

在一些实例中，锁存器970可取决于电路900的所要特性而变化。举例来说，锁存器970的各种实施方案可经配置以在不同电压电平下或鉴于例如组件计数或复杂性、占用面积、操作速度等各种性能权衡而操作。锁存器970可因此经配置以适应但可不显著影响关于电路900的其它方面所论述的一些功能。举例来说，锁存器970可不影响数字线和信号线910由感测放大器920预充电的功能性，且还可不影响信号线910与存储器单元905之间的电荷共享功能，或电容器(例如，第一电容器950和/或第二电容器965)与存储器单元905之间的电荷共享。此外，可使用实施类似功能性的任何适当的逻辑组合，例如但不限于触发器组件或设定的复位锁存器。在一些情况下，可在各种情形中利用锁存器970。举例来说，锁存器970可经配置以与具有相对低的电压容差的组件一起使用。

如本文中所论述，利用此类感测方案可允许并行地选择多个数字线(例如，共用同一板的每个数字线)。因此，本文中参考图9所描述的感测操作可跨共用同一板的多个数字线并行发生(例如，使用参考图5、6和8所描述的多个感测放大器)。此外，利用本文中所描述的感测放大器(例如，高增益感测放大器)，跨邻近数字线的电压可更容易地辨别，从而在存取操作期间产生更大的可靠性。

图10说明根据本文所公开的实例的支持用于存储器阵列的数字线管理的定时图1000的实例。在一些实例中，定时图1000可对应于如图9中所说明的电路900的操作。

在t₀之前，电路900可处于初始配置。开关955可经配置以将数字线与信号线910解除耦合(隔离)。在一些情况下，开关945可经配置以将第一输入节点922与信号线910耦合。在其它情况下，开关945可经配置以将第一输入节点922与信号线910解除耦合(隔离)。Pre-PRECH信号1005可为低，且因此开关976可断开或以其它方式经配置以使第一输入节点922与VSS解除耦合(隔离)。因此，LinCompCAP 950和AMPCAP 965可与电压源解除耦合(例如，与VSS解除耦合)。PRECH信号1010可为低，且因此开关940可经配置以将输出925与第一输入节点922解除耦合(隔离)且将输出925与AMPCAP 965的节点和开关967耦合。PRECHD信号1015可为低，且因此开关967可经配置以将AMPCAP 965和开关940与开关967所耦合的电压源(例如，0.8V)解除耦合(隔离)。ISO信号1020可为低，且因此开关974可经配置以使输出925与锁存器970解除耦合(隔离)。ARLinC信号1025可为高，且因此可将电压(例如，正电压)施加于LinCompCAP 950的一个节点。

在t₀，可选择板线975，且如通过图10中的PL波形所展示，可将板线975的电压增大到选定板线电压(例如，1.5V)，这可被称为VMSA电压。

在可与板线975的电压达到VMSA电压同时或之后的t₁处，可选择数字线。在一些情况下，选择数字线可包含将数字线与感测放大器920的第一输入922耦合。这可包含配置开关955以将数字线与信号线910耦合。如果信号线910尚未与第一输入节点922耦合，则选择数字线可进一步包含配置开关945以将信号线910与第一输入节点922耦合。

在一些实例中，在t₁，Pre-PRECH信号1005、PRECH信号1010和PRECHD信号1015可从各自处于低状态变换到各自处于高状态。ARLinC信号1025可保持为高，且ISO信号1020可保持为低。当Pre-PRECH信号1005为高时，开关976可被激活(例如，其可移动到第二位置)。举例来说，当开关976处于第二位置时，第一输入节点922(且因此，LinCompCAP 950的一个节点和AMPCAP 965的一个节点)可与VSS耦合，这可将第一输入节点922初始化到VSS(例如，可将第一输入节点922接地)。当与VSS耦合时，经由信号线960施加的信号(ARLinC信号1025)可允许将电荷置于LinCompCAP 950上(例如，如果VSS是接地，则可将LinCompCAP 950充电到ARLinC的高状态电压)。因此，存储在第一电容器950上且由其共享的电荷量可基于经由控制线960施加的信号的电压。

在一些实例中，Pre-PRECH信号1005可在t₁与t₂之间的仅一部分时间内保持为高(例如，Pre-PRECH信号1005可在t₂之前变“低”)。PRECH信号1010和PRECHD信号1015可在Pre-PRECH信号1005变低之后保持为高。

在一些实例中，当PRECH信号1010为高时，开关940可在第二位置中。如本文中所描述，开关940可包括双掷开关或多个单掷开关。如本文所描述，当开关940处于第二位置中时，开关940可将感测放大器920的输出925耦合到感测放大器920的第一输入922，这可使感测放大器920将数字线(且因此还有与其耦合的信号线910)预充电到第一电压或初始感测电压，所述第一电压或初始感测电压可基于(例如，等于)施加于感测放大器的第二输入924的电压加上或减去感测放大器920可能固有的任何偏移电压。在一些实例中，将开关940切换到第二位置可形成反馈回路。如本文中所论述，反馈回路可通过将感测放大器的输出925与感测放大器的第一输入922耦合来形成。图10中的DL_sel波形说明在感测放大器920具有轻微正偏移且因此DL_sel接近但并不完全达到第二输入924所偏置的0V的目标预充电电压的实例情况中的数字线电压。

在一些实例中，当PRECHD信号1015为高时，开关967可在第二位置中。当开关967处于第二位置时，AMPCAP 965可与电压源耦合(例如，与0.8V耦合)。在一些实例中，将AMPCAP965与电压源耦合可允许将电荷置于AMPCAP 965上(例如，可将AMPCAP 965充电到电压源与VSS之间的电压差(例如，在图9的实例中在VSS为接地的情况下为0.8V))。因此，存储在电容器965上且由其共享的电荷量可基于经由开关967施加的电压。

在t₂处，PRECH信号1010可从高状态变换到低状态(例如，PRECH信号1010可在t₂处变“低”)。在一些实例中，当PRECH信号1010变低(例如，恢复到低)时，开关940可切换到第一位置，且可归因于感测放大器输出925与感测放大器的第一输入922解除耦合(隔离)而停用感测放大器反馈回路。停用反馈回路可结束(停止)将数字线预充电到目标电压。

另外，当PRECH信号1010变低(例如，恢复到低)时，感测放大器920的输出925可经由开关940和开关967与电压源(例如，图9中的0.8V)耦合，因为控制信号PRECHD1015保持为高。如通过图10中在t₂处开始上升到0.8V的DIFF_OUT波形所展示，这可将输出925“设置”或初始化到电压源的电压(例如，0.8V)。当PRECH信号1010变低时，感测放大器920的输出925还可与AMPCAP 965耦合，即，AMPCAP 965可与感测放大器920的输出925和第一输入922两者耦合。

在一些实例中，PRECHD信号1015可在t₁与t₂之间的整个周期期间保持为高(例如，PRECHD信号1015可保持“高”直到t₂之后)。因此，PRECHD信号1015可在PRECH信号1010和Pre-PRECH信号1005已变低之后保持为高。在一些实例中，在各信号从高变换到低之后，对于本文中所描述的存取操作的其余部分，Pre-PRECH信号1005和PRECH信号1010可保持为低。

在一些实例中，PRECHD信号1015可在t₃之前变低。当PRECHD信号1015变低时，开关967可恢复到第一位置，且因此第二电容器965和输出925可与电压源解除耦合(例如，与0.8V解除耦合)。此时，输入节点922可为浮动的，因为感测放大器920的第一输入922可具有高(理论上无穷大)的输入阻抗，晶体管963可将数字线与存储器单元905隔离，开关976可将第一输入节点922与VSS隔离，且AMPCAP 965和LinCompCAP 950可呈现为到第一输入节点922的开路。

在可在PRECHD信号1015变低之后的t₃，可选择(激活)字线，这在字线达到晶体管963的阈值电压后可使晶体管963将数字线与存储器单元905耦合，使得存储器单元905可与数字线(例如，可为寄生性的数字线电容)、信号线910(例如，可为寄生性的信号线910电容)、LinCompCAP 950和AMPCAP 965中的一或多者共享电荷。在一些实例中，相关字线被启用可由增大的字线电压(例如，WL电压)指示，如通过图10中的WL波形所展示。

在一些实例中，AMPCAP 965与LinCompCAP 950之间的电荷共享(例如，从AMPCAP965到LinCompCAP 950的电荷转移)可在存储器单元905与AMPCAP 965之间的电荷共享(例如，从存储器单元905到AMPCAP 965的电荷转移)之前发生或完成。举例来说，存储器单元905的铁电性质、数字线的电阻和电容(RC阻抗)以及晶体管963的性质可延迟电荷在存储器单元905与AMPCAP 965之间的共享。然而，LinCompCAP950可以是线性电容器(具有线性介电体)，例如CMOS电容器，且可物理地接近AMPCAP965(例如，LinCompCAP 950和AMPCAP 965两者均可在同一感测放大器电路内)，且因此与存储器单元905与AMPCAP 965之间的电荷共享相比，LinCompCAP 950与AMPCAP 965之间的电荷共享可(以更快速率)更快地发生。

举例来说，当在t₃处选择字线时，存储器单元905可不与第一输入节点922(且因此不与LinCompCAP 950和AMPCAP 965)耦合(或完全耦合)，直到字线的电压增大到晶体管963的阈值电压，所述晶体管可具有随时间在t₃处开始减小的电阻。

在一些实例中，在t₃与t₄之间的某一时间(例如，在t₃之后不久，在与字线的电压达到晶体管963的阈值电压同时或在此之前的时间)，ARLinC信号1025可变低(例如，从高状态变换到低状态)。在一些情况下，当ARLinC信号1025从高变到低时，这可使LinCompCap 950开始与AMPCAP 965的电荷共享(例如，从中提取电荷)，出于本文所解释的原因(例如，更接近LinCompCap 950、存储器单元905的铁电性质)，所述电荷共享在t₃之后相对于存储器单元905与AMPCAP 965之间的电荷共享可快速发生。因此，存储器单元905与AMPCAP 965之间的电荷共享(例如，从存储器单元到AMPCAP 965的电荷转移)可在ARLinC信号1025变低之后且在LinCompCAP 950与AMPCAP 965之间的电荷共享完成之后继续。在一些实例中，在变换为低之后，对于本文中所描述的存取操作的其余部分，ARLinC信号1025可保持为低。在一些实例中，AMPCAP 965可在t₃之后整合(例如，存储)与存储器单元905和LinCompCAP 950共享(在其间交换)的电荷。

LinCompCAP 950和AMPCAP 965可经配置(设定大小)以在电荷在电容器950、965中的一或多者与存储器单元905之间共享时将感测放大器920维持在线性(非饱和)操作模式(区)中。举例来说，与一些实施方案相比，第一电容器950和第二电容器965中的一者或两者可较大(具有增大的电容)。

在t₃与t₄之间，当在存储器单元905与本文所描述的电路900的一或多个其它方面之间发生电荷共享时，第一输入922的电压可取决于感测操作之前由存储器单元905存储的电荷的量(即，取决于感测操作之前由存储器单元905存储的逻辑状态)而改变，且因此输出925的电压可改变。这可在图10中描绘为从感测放大器输出的两个不同的可能电压电平(例如，DIFFOUT波形可在t₃与t₄之间变换到的两个不同电压)。尽管图10说明从感测放大器920输出两个电压，但这仅出于说明性目的，且取决于用于存储器单元905的感测到的逻辑状态，输出两个电压中的仅一个电压。输出925处的较高电压电平(DIFF_OUT)可高于参考电压(VREF)且可说明存储器单元状态等同于高或一(1)逻辑状态，而输出925处的较低电压电平(DIFF_OUT)可低于参考电压(VREF)且可说明存储器单元状态等同于低或零(0)值，或反之亦然。此外，图10中的电压电平仅为代表性实例，可能未按比例绘制，且仅出于说明性目的。

如图10中所描绘，从感测放大器920输出的电压电平可在电容器950、965与存储器单元905之间的电荷共享期间均向下移位。输出的高电压电平和低电压电平可被向下拉，且可大致围绕对信号线910预充电的目标电压和偏移电压的总和居中。被下拉的两个电压电平可至少部分地基于先前已由感测放大器920预充电的存取线，且因此可固有地反映偏移电压，这可固有地补偿偏移电压(例如，消除其影响)。

在t₄处，可启用ISO信号1020(例如，ISO信号1020可变“高”)。当ISO信号1020变高时，感测放大器920可与锁存器970耦合，这可允许锁存器970存储由感测放大器920针对存储器单元905感测到的状态(例如，锁存器970可存储DIFF_OUT在t₄处是对应于上部电压还是部电压)。

在t₄之后且在t₅之前，ISO信号1020可恢复为低，这可将感测放大器920与锁存器970解除耦合。

在t₅处，开关972可将锁存器970耦合到电源(例如，1.0V)，且开关977可将锁存器970耦合到第二电源或参考电压(例如VSS，其可为负电压电源或接地)，这可被称为起动锁存器970，或替代地称为起动感测放大器920。

在一些实例中，本文中参考图10所描述的感测操作可跨共用同一板的多个数字线(例如，使用参考图5、6和8所描述的多个感测放大器)并行地发生。通过利用本文中所描述的感测放大器(例如，高增益感测放大器)，可经由邻近数字线并行地感测多个存储器单元905的状态，其中跨邻近数字线的电压的相关波动最小化(例如，利用数字线上的低摆幅信令)，从而使存取操作期间的串扰风险减小且可靠性更大。因此，可利用参考图10描述的方案并行感测与共用板相关联的多个存储器单元。

图11展示根据本文所公开的实例的支持用于存储器阵列的数字线管理的阵列管理组件1105的框图1100。阵列管理组件1105可对参考图4到10所描述的存储器阵列执行存取操作的一或多个方面。阵列管理组件1105可包含选择组件1110、感测组件1115、耦合组件1120、偏置组件1125、预充电组件1130、解除耦合组件1135、施加组件1140、存取组件1145和传输组件1150。这些模块中的每一者可直接或间接地(例如，经由一或多个总线)彼此通信。

选择组件1110可选择一组铁电存储器单元共用的板，所述组铁电存储器单元中的每一者与对应于所述板的一组数字线中的相应数字线耦合。在一些实例中，选择组件1110可基于选择所述板而选择对应于所述板的数字线。在一些实例中，选择组件1110可在选择对应于所述板的数字线的同时选择与所述组铁电存储器单元的子集耦合的字线。

在一些实例中，选择组件1110可选择与第一铁电存储器单元耦合的第一数字线和与第二铁电存储器单元耦合的第二数字线，第一铁电存储器单元和第二铁电存储器单元与板耦合，且其中第一数字线通过屏蔽线与第二数字线电隔离。在一些实例中，选择组件1110可同时选择对应于所述板的所有数字线。在一些实例中，选择组件1110可同时选择第一数字线和第二数字线，其中执行存取操作基于同时选择第一数字线和第二数字线。在一些实例中，选择组件1110可在存取操作期间选择所述组铁电存储器单元中的每一者的数字线。

基于选择字线，感测组件1115可感测子集的每个铁电存储器单元所存储的相应电荷。

耦合组件1120可将数字线耦合到感测放大器的第一输入节点。在一些实例中，耦合组件1120可将感测放大器的输出节点与参考电压耦合。在一些实例中，耦合组件1120可将电容器的第二节点与参考电压耦合。在一些实例中，耦合组件1120可基于在对相应数字线预充电之后选择字线而将铁电存储器单元与感测放大器的输入节点耦合，其中基于所述耦合，在铁电存储器单元与电容器之间传送相应电荷的一部分。

偏置组件1125可将感测放大器的第二输入节点偏置到预充电电压。

预充电组件1130可基于将感测放大器的输出节点耦合到感测放大器的第一输入节点而将数字线预充电到预充电电压。

解除耦合组件1135可将感测放大器的输出节点与感测放大器的第一输入节点解除耦合。

施加组件1140可在对相应数字线预充电时将电压施加到电容器，其中电容器耦合在感测放大器的输入节点内。在一些实例中，施加组件1140可在将铁电存储器单元耦合到感测放大器的输入节点之前将第二电压施加到第二电容器，其中第二电容器耦合在感测放大器的输入节点内，且其中基于所述耦合，在铁电存储器单元与第二电容器之间传送相应电荷的第二部分。

存取组件1145可在选择第二数字线的同时对第一铁电存储器单元执行存取操作。

传输组件1150可沿着第一数字线传输第一信号。在一些实例中，传输组件1150可沿着第二数字线传输第二信号，其中屏蔽线包含经配置以将第一信号与第二信号隔离的接地导电线。

图12展示说明根据本公开的方面的支持用于存储器阵列的数字线管理的方法或多个方法1200的流程图。方法1200的操作可由如本文中所描述的存储器阵列或其组件实施。举例来说，方法1200的操作可由参考图11所描述的阵列管理组件执行。在一些实例中，存储器控制器(例如，阵列管理组件)可执行一组指令以控制存储器阵列的功能元件执行所描述的功能。另外或替代地，存储器阵列可使用专用硬件执行所描述功能的方面。

在1205处，可选择一组铁电存储器单元共用的板。在一些实例中，所述组铁电存储器单元中的每一者可与对应于所述板的一组数字线中的相应数字线耦合。可根据本文所描述的方法来执行1205的操作。在一些实例中，1205的操作的方面可由参考图11所描述的选择组件执行。

在1210处，可基于选择所述板而选择对应于所述板的数字线。可根据本文所描述的方法来执行1210的操作。在一些实例中，1210的操作的方面可由参考图11所描述的选择组件执行。

在1215处，可在选择对应于所述板的数字线的同时选择与所述组铁电存储器单元的子集耦合的字线。可根据本文所描述的方法来执行1215的操作。在一些实例中，1215的操作的方面可由参考图11所描述的选择组件执行。

在1220处，可基于选择字线而感测子集的每个铁电存储器单元所存储的相应电荷。可根据本文所描述的方法来执行1220的操作。在一些实例中，可由参考图11所描述的感测组件执行1220的操作的方面。

在一些实例中，如本文所描述的设备可执行例如方法1200等方法或多个方法。所述设备可包含特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)以用于：选择一组铁电存储器单元共用的板，所述组铁电存储器单元中的每一者与对应于所述板的一组数字线中的相应数字线耦合；基于选择所述板而选择对应于所述板的所述数字线；在选择对应于所述板的所述数字线时选择与所述组铁电存储器单元的子集耦合的字线；以及基于选择所述字线而感测由所述子集的每个铁电存储器单元存储的相应电荷。

在本文中所描述的方法1200和设备的一些实例中，选择对应于所述板的数字线可包含用于同时选择对应于所述板的所有数字线的操作、特征、构件或指令。

在本文中所描述的方法1200和设备的一些实例中，选择对应于所述板的数字线可包含用于以下方面的操作、特征、构件或指令：将数字线耦合到感测放大器的第一输入节点；将感测放大器的第二输入节点偏置到预充电电压；以及基于将感测放大器的输出节点耦合到感测放大器的第一输入节点而将数字线预充电到预充电电压。

本文中所描述的方法1200和设备的一些实例可进一步包含用于以下方面的操作、特征、构件或指令：将感测放大器的输出节点与感测放大器的第一输入节点解除耦合；以及将感测放大器的输出节点与参考电压耦合。本文中所描述的方法1200和设备的一些实例可进一步包含用于以下方面的操作、特征、构件或指令：将电容器的第二节点与参考电压耦合。

在本文所描述的方法1200和设备的一些实例中，感测由所述子集的铁电存储器单元存储的相应电荷可包含用于以下方面的操作、特征、构件或指令：在对相应数字线预充电时将电压施加到电容器，其中所述电容器可耦合于感测放大器的输入节点内；以及基于在对相应数字线预充电之后选择字线而将所述铁电存储器单元与所述感测放大器的输入节点耦合，其中基于所述耦合，可在所述铁电存储器单元与所述电容器之间传送相应电荷的一部分。

在本文所描述的方法1200和设备的一些实例中，感测由所述子集的铁电存储器单元存储的相应电荷可进一步包含用于以下方面的操作、特征、构件或指令：在将铁电存储器单元与感测放大器的输入节点耦合之前，将第二电压施加到第二电容器，其中第二电容器可耦合于感测放大器的输入节点内，且其中基于所述耦合，可在所述铁电存储器单元与所述第二电容器之间传送相应电荷的第二部分。

图13展示说明根据本公开的方面的支持用于存储器阵列的数字线管理的方法或多个方法1300的流程图。方法1300的操作可由如本文中所描述的阵列管理组件或其组件实施。举例来说，方法1300的操作可由存储器控制器(例如，阵列管理组件)执行，如参考图11所描述。在一些实例中，存储器阵列可执行一组指令以控制存储器阵列的功能元件执行所描述的功能。另外或替代地，存储器阵列可使用专用硬件执行所描述功能的方面。

在1305处，可选择与第一铁电存储器单元耦合的第一数字线和与第二铁电存储器单元耦合的第二数字线。在一些实例中，第一铁电存储器单元和第二铁电存储器单元可与板耦合，且第一数字线可通过屏蔽线与第二数字线电隔离。可根据本文所描述的方法来执行1305的操作。在一些实例中，1305的操作的方面可由参考图11所描述的选择组件执行。

在1310处，可在选择第二数字线时对第一铁电存储器单元执行存取操作。可根据本文所描述的方法来执行1310的操作。在一些实例中，可由参考图11所描述的存取组件执行1310的操作的方面。

在一些实例中，如本文所描述的设备可执行例如方法1300等方法或多个方法。所述设备可包含特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)以用于：选择与第一铁电存储器单元耦合的第一数字线和与第二铁电存储器单元耦合的第二数字线，所述第一铁电存储器单元和所述第二铁电存储器单元与板耦合，且其中所述第一数字线与所述第二数字线通过屏蔽线隔离；以及在选择所述第二数字线时对所述第一铁电存储器单元执行存取操作。

本文所描述的方法1300和设备的一些实例可进一步包含用于以下方面的操作、特征、构件或指令：同时选择第一数字线和第二数字线，其中执行所述存取操作可基于同时选择第一数字线和第二数字线。本文中所描述的方法1300和设备的一些实例可进一步包含用于在存取操作期间选择所述组铁电存储器单元中的每一者的数字线的操作、特征、构件或指令。在本文中所描述的方法1300和设备的一些实例中，对第一铁电存储器单元执行存取操作可包含用于以下方面的操作、特征、构件或指令：沿着第一数字线传输第一信号；以及沿着第二数字线传输第二信号，其中所述屏蔽线包含经配置以将第一信号与第二信号隔离的接地导电线。

应注意，上文描述的方法描述了可能的实施方案，且操作和步骤可重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个方法的部分。

描述一种设备。所述设备可包含一组感测放大器和存储器阵列，所述存储器阵列包含各自对于相应组铁电存储器单元是共用的一组板，其中每个相应组铁电存储器单元与一组数字线中的相应数字线耦合，所述组数字线对应于所述组板中的板，且对应于所述组中的所述板的所述组数字线经配置以并行地与所述组中的相应感测放大器耦合。

所述设备的一些实例可包含所述组板可包含用于以下方面的操作、特征、构件或指令：板选择组件，其经配置以选择所述组的每个板群组内的选定板；以及一组多路复用组件，其中针对所述组的每个板群组内的选定板，所述组的每个多路复用组件可经配置以并行地将对应于选定板的所有所述组数字线与用于包含所述选定板的板群组的相应组感测放大器耦合。在一些实例中，用于所述板群组的相应组感测放大器可经配置以针对对应于所述选定板的所述组数字线中的每一者并行地感测由对应铁电存储器单元存储的相应电荷量。

在一些实例中，所述组感测放大器中的感测放大器可包含用于以下方面的操作、特征、构件或指令：差分放大器，其具有第一输入节点、第二输入节点和输出节点，其中所述差分放大器的第一输入节点可经配置以与对应于所述板的所述组数字线中的数字线选择性地耦合，所述差分放大器的输出节点可经配置以与所述差分放大器的第一输入节点选择性地耦合，且所述差分放大器可经配置以在所述差分放大器的输出节点可与第一输入节点耦合时基于所述差分放大器的第二输入节点处的电压来对所述数字线预充电。在一些实例中，所述组感测放大器中的感测放大器可包含用于以下方面的操作、特征、构件或指令：放大器；以及第一电容器和第二电容器，其均与所述放大器的输入节点耦合，其中在针对相应组的铁电存储器单元的存取操作期间，第一电容器和第二电容器均可经配置以与铁电存储器单元共享电荷。

在一些实例中，第一电容器可经配置以在所述存取操作的第一部分期间与放大器的输出节点耦合。在一些实例中，第二电容器的节点可经配置以在所述存取操作的第一部分期间被设置成第一电压，且在所述存取操作的第二部分期间被设置成第二电压。一些实例可进一步包含对应于所述板的所有所述组数字线可在所述板下方或上方。在一些实例中，所述组数字线中对应于所述板的每个相应数字线可位于一对接地导电线之间，所述接地导电线可经配置以将相应数字线与对应于所述板的所述组数字线中的每一其它数字线电隔离。

描述一种设备。所述设备可包含：第一数字线，其与第一铁电存储器单元耦合；第二数字线，其与第二铁电存储器单元耦合；板，其对于所述第一铁电存储器单元和所述第二铁电存储器单元是共用的；以及屏蔽线，其定位在所述第一数字线与所述第二数字线之间，且经配置以在与第一铁电存储器单元、第二铁电存储器单元或这两者相关联的存取操作期间将所述第一数字线与所述第二数字线电隔离。

所述设备的一些实例可包含：一组数字线，其包含第一数字线、第二数字线；一组铁电存储器单元，其包含第一铁电存储器单元和第二铁电存储器单元，其中所述组的每个铁电存储器单元可具有共用板，且其中所述组的每个数字线可与所述组的对应铁电存储器单元耦合；以及一组屏蔽线，其包含所述屏蔽线，其中所述组的每个屏蔽线可定位在所述组的对应一对数字线之间且经配置以在存取操作期间将所述对中的第一数字线与所述对中的第二数字线电隔离。

在一些实例中，所述组的每个数字线可经配置以在存取操作期间被并行选择。在一些实例中，所述组的每个数字线可经配置以在存取操作期间将数据传输到对应铁电存储器单元或从对应铁电存储器单元传输数据。在一些实例中，所述屏蔽线包含可与所述设备的每个铁电存储器单元电隔离的接地导电线。

可使用多种不同技术和技艺中的任一者来表示本文所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图可能将信号说明为单个信号；然而，所属领域的一般技术人员应了解，所述信号可表示信号总线，其中总线可具有多种位宽度。

如本文所使用，术语“虚拟接地”是指保持在大约零伏特(0V)的电压下而不直接与接地耦合的电路节点。因此，虚拟接地的电压可能会临时波动且返回到稳定状态下的大约0V。可使用如由运算放大器和电阻器组成的分压器的各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意指连接到近似0V。

术语“电子通信”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则认为组件彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是间接导电路径，其可包含例如开关、晶体管或其它组件的中间组件。在一些情况下，可例如使用开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能通过导电路径在组件之间传送，在闭路关系中，信号可通过导电路径在组件之间传送。当例如控制器等组件将其它组件耦合在一起时，所述组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。术语“隔离”是指其中信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关分隔开的所述组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现阻止信号使用先前准许信号流动的导电路径在组件之间流动的改变。

如本文中所使用，术语“短接”是指其中在组件之间通过激活相关两个组件之间的单个中间组件来建立导电路径的组件之间的关系。举例来说，短接到第二组件的第一组件可在这两个组件之间的开关闭合时与第二组件交换信号。因此，短接可以是实现电子通信的组件(或线)之间的电荷流动的动态操作。

本文所论述的包含存储器阵列的装置可形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可以是绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或在另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法来进行。

本文所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。各端可通过例如金属的导电材料连接到其它电子元件。源极和漏极可导电，且可包括经重掺杂半导体区，例如简并半导体区。源极和漏极可通过轻掺杂半导体区或沟道分隔开。如果沟道是n型(即，多数载流子是电子)，则FET可被称为n型FET。如果沟道是p型(即，多数载流子是空穴)，则FET可被称为p型FET。所述沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可使得沟道变为导电的。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“已激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。

本文中结合附图阐述的描述内容描述了实例配置，且并不表示可实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且并非“优选的”或“优于其它实例”。具体实施方式包含提供对所描述的技术的理解的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构和装置，以免混淆所描述实例的概念。

在附图中，类似的组件或特征可具有相同的参考标记。此外，可通过在参考标记之后跟着短划线和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，则描述内容适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一者。

可使用多种不同技术和技艺中的任一者来表示本文所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

结合本文中的公开内容所描述的各种说明框和模块可通过经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此类配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果在由处理器执行的软件中实施，则可将功能作为一或多个指令或代码存储在计算机可读媒体上或通过计算机可读媒体传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，归因于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一者的组合来实施。实施功能的特征也可在物理上位于各种位置处，包含经分布以使得功能的各部分在不同物理位置处实施。另外，如本文(包含权利要求书中)所使用，如在项列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开头的项列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所使用，短语“基于”不应理解为参考封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应以与短语“至少部分地基于”相同的方式理解。

提供本文中的描述以使得所属领域的技术人员能够制出或使用本公开。对本公开的各种修改对于所属领域的技术人员来说将是显而易见的，且本文所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变型。因此，本公开不限于本文中所描述的实例和设计，而应被赋予与本文公开的原理和新颖特征一致的最广范围。

Claims (25)

1.一种方法，其包括：

选择多个铁电存储器单元共用的板，所述多个铁电存储器单元中的每一者与对应于所述板的多个数字线中的相应数字线耦合；

至少部分地基于选择所述板而选择对应于所述板的所述数字线；

在选择对应于所述板的所述数字线时，选择与所述多个铁电存储器单元的子集耦合的字线；以及

至少部分地基于选择所述字线而感测由所述子集的每个铁电存储器单元存储的相应电荷。

2.根据权利要求1所述的方法，其中选择对应于所述板的所述数字线包括：

同时选择对应于所述板的所有所述数字线。

3.根据权利要求1所述的方法，其中选择对应于所述板的数字线包括：

将所述数字线耦合到感测放大器的第一输入节点；

将所述感测放大器的第二输入节点偏置到预充电电压；以及

至少部分地基于将所述感测放大器的输出节点耦合到所述感测放大器的所述第一输入节点，将所述数字线预充电到所述预充电电压。

4.根据权利要求3所述的方法，其进一步包括：

将所述感测放大器的所述输出节点与所述感测放大器的所述第一输入节点解除耦合；以及

将所述感测放大器的所述输出节点与参考电压耦合。

5.根据权利要求4所述的方法，其中所述感测放大器的所述第一输入节点与电容器的第一节点耦合，所述方法进一步包括：

将所述电容器的第二节点与所述参考电压耦合。

6.根据权利要求1所述的方法，其中感测由所述子集的铁电存储器单元存储的所述相应电荷包括：

在对所述相应数字线预充电时将电压施加到电容器，其中所述电容器耦合在感测放大器的输入节点内；以及

至少部分地基于在对所述相应数字线预充电之后选择所述字线而将所述铁电存储器单元与所述感测放大器的所述输入节点耦合，其中至少部分地基于所述耦合而在所述铁电存储器单元与所述电容器之间传送所述相应电荷的一部分。

7.根据权利要求6所述的方法，其中感测由所述子集的所述铁电存储器单元存储的所述相应电荷进一步包括：

在将所述铁电存储器单元与所述感测放大器的所述输入节点耦合之前将第二电压施加到第二电容器，其中所述第二电容器耦合在所述感测放大器的所述输入节点内，且其中至少部分地基于所述耦合而在所述铁电存储器单元与所述第二电容器之间传送所述相应电荷的第二部分。

8.一种设备，其包括：

多个感测放大器；

存储器阵列，其包括各自对于相应多个铁电存储器单元共用的多个板，其中：

每个相应多个铁电存储器单元与对应于所述多个板中的板的多个数字线中的相应数字线耦合；以及

对应于所述多个中的所述板的所述多个数字线经配置以并行地与所述多个的相应感测放大器耦合。

9.根据权利要求8所述的设备，其中所述多个板包括多个板群组，且其中所述多个感测放大器包括用于所述多个的每个板群组的相应组感测放大器，所述设备进一步包括：

板选择组件，其经配置以选择所述多个的每个板群组内的选定板；以及

多个多路复用组件，其中对于所述多个的每个板群组内的所述选定板，所述多个的每个多路复用组件经配置以将对应于所述选定板的所有所述多个数字线与包含所述选定板的所述板群组的所述相应组感测放大器并行地耦合。

10.根据权利要求9所述的设备，其中所述板群组的所述相应组感测放大器经配置以针对对应于所述选定板的所述多个数字线中的每一者并行地感测由对应铁电存储器单元存储的相应电荷量。

11.根据权利要求8所述的设备，其中所述多个感测放大器中的感测放大器包括：

差分放大器，其具有第一输入节点、第二输入节点和输出节点，其中：

所述差分放大器的所述第一输入节点经配置以与所述多个数字线中对应于所述板的数字线选择性地耦合；

所述差分放大器的所述输出节点经配置以与所述差分放大器的所述第一输入节点选择性地耦合；以及

所述差分放大器经配置以在所述差分放大器的所述输出节点与所述第一输入节点耦合时至少部分地基于所述差分放大器的所述第二输入节点处的电压来预充电所述数字线。

12.根据权利要求8所述的设备，其中所述多个感测放大器中的感测放大器包括：

放大器；以及

第一电容器和第二电容器，其均与所述放大器的输入节点耦合，其中在针对所述相应多个的铁电存储器单元的存取操作期间，所述第一电容器和所述第二电容器均经配置以与所述铁电存储器单元共享电荷。

13.根据权利要求12所述的设备，其中所述第一电容器经配置以在所述存取操作的第一部分期间与所述放大器的输出节点耦合。

14.根据权利要求13所述的设备，其中所述第二电容器的节点经配置以在所述存取操作的所述第一部分期间被设置成第一电压，且在所述存取操作的第二部分期间被设置成第二电压。

15.根据权利要求8所述的设备，其中对应于所述板的所有所述多个数字线在所述板下方或上方。

16.根据权利要求8所述的设备，其中所述多个数字线中对应于所述板的每个相应数字线位于一对接地导电线之间，所述对接地导电线经配置以将所述相应数字线与对应于所述板的所述多个数字线中的每一其它数字线电隔离。

17.一种方法，其包括：

选择与第一铁电存储器单元耦合的第一数字线和与第二铁电存储器单元耦合的第二数字线，所述第一铁电存储器单元和所述第二铁电存储器单元与板耦合，且其中所述第一数字线通过屏蔽线与所述第二数字线电隔离；以及

在选择所述第二数字线时对所述第一铁电存储器单元执行存取操作。

18.根据权利要求17所述的方法，其进一步包括：

同时选择所述第一数字线和所述第二数字线，其中执行所述存取操作至少部分地基于同时选择所述第一数字线和所述第二数字线。

19.根据权利要求17所述的方法，其中所述板与多个铁电存储器单元耦合，所述方法进一步包括：

在所述存取操作期间选择所述多个铁电存储器单元中的每一者的数字线。

20.根据权利要求17所述的方法，其中对所述第一铁电存储器单元执行所述存取操作包括：

沿着所述第一数字线传输第一信号；以及

沿着所述第二数字线传输第二信号，其中所述屏蔽线包括经配置以隔离所述第一信号与所述第二信号的接地导电线。

21.一种设备，其包括：

第一数字线，其与第一铁电存储器单元耦合；

第二数字线，其与第二铁电存储器单元耦合；

板，其对于所述第一铁电存储器单元和所述第二铁电存储器单元是共用的；以及

屏蔽线，其定位在所述第一数字线与所述第二数字线之间且经配置以在与所述第一铁电存储器单元、所述第二铁电存储器单元或这两者相关联的存取操作期间将所述第一数字线与所述第二数字线电隔离。

22.根据权利要求21所述的设备，其进一步包括：

多个数字线，其包含所述第一数字线、所述第二数字线；

多个铁电存储器单元，其包含所述第一铁电存储器单元和所述第二铁电存储器单元，其中所述多个的每个铁电存储器单元具有共用板，且其中所述多个的每个数字线与所述多个的对应铁电存储器单元耦合；以及

多个屏蔽线，其包含所述屏蔽线，其中所述多个的每个屏蔽线定位在所述多个的对应一对数字线之间且经配置以在所述存取操作期间将所述对中的第一数字线与所述对中的第二数字线电隔离。

23.根据权利要求22所述的设备，其中所述多个的每个数字线经配置以在所述存取操作期间被并行选择。

24.根据权利要求22所述的设备，其中所述多个的每个数字线经配置以在所述存取操作期间将数据传输到所述对应铁电存储器单元或从所述对应铁电存储器单元传输数据。

25.根据权利要求21所述的设备，其中所述屏蔽线包括与所述设备的每个铁电存储器单元电隔离的接地导电线。

Images