TW202109515A - 用於記憶體裝置之基於架構的電源管理 - Google Patents

用於記憶體裝置之基於架構的電源管理 Download PDF

Info

Publication number
TW202109515A
TW202109515A TW109124406A TW109124406A TW202109515A TW 202109515 A TW202109515 A TW 202109515A TW 109124406 A TW109124406 A TW 109124406A TW 109124406 A TW109124406 A TW 109124406A TW 202109515 A TW202109515 A TW 202109515A
Authority
TW
Taiwan
Prior art keywords
memory
group
memory bank
mode
command
Prior art date
Application number
TW109124406A
Other languages
English (en)
Other versions
TWI742769B (zh
Inventor
克里斯多福 文生 安東尼 羅蘭
安德里 馬丁力
拉吉安諾 米契尼
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202109515A publication Critical patent/TW202109515A/zh
Application granted granted Critical
Publication of TWI742769B publication Critical patent/TWI742769B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Power Sources (AREA)

Abstract

本發明描述用於一記憶體裝置之基於架構之電源管理之方法、系統及裝置。態樣包含以一第一模式操作一記憶體裝置內之一第一記憶體庫且以一第二模式操作該記憶體裝置內之一第二記憶體庫。該記憶體裝置可在以該第一模式操作該第一記憶體庫且以該第二模式操作該第二記憶體庫時接收該第一記憶體庫之一斷電命令，且將該第一記憶體庫從該第一模式切換至一第一低功率模式，同時使該第二記憶體庫維持在該第二模式中。與該第一模式相比，該第一低功率模式對應於該第一記憶體庫之更少功率消耗。在一些情況中，將該第一記憶體庫從該第一模式切換至該第一低功率模式包含撤銷啟動專用於該第一記憶體庫之電路。

Description

用於記憶體裝置之基於架構的電源管理
技術領域係關於用於一記憶體裝置之基於架構之電源管理。
下文大體上係關於包含至少一個記憶體裝置之一系統且更特定言之係關於用於一記憶體裝置之基於架構之電源管理。
記憶體裝置廣泛用於將資訊儲存於各種電子裝置中，諸如電腦、無線通信裝置、相機、數位顯示器及類似物。藉由程式化一記憶體裝置之不同狀態來儲存資訊。例如，二進位裝置最通常儲存兩個狀態之一者，通常由一邏輯1或一邏輯0表示。在其他裝置中，可儲存兩個以上狀態。為存取所儲存之資訊，裝置之一組件可讀取或感測記憶體裝置中之至少一個經儲存狀態。為儲存資訊，裝置之一組件可將狀態寫入或程式化在記憶體裝置中。
存在各種類型之記憶體裝置，包含磁性硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM (DRAM)、同步動態RAM (SDRAM)、鐵電RAM (FeRAM)、磁性RAM (MRAM)、電阻式RAM (RRAM)、快閃記憶體、相變記憶體(PCM)等。記憶體裝置可為揮發性或非揮發性。非揮發性記憶體(例如，FeRAM)可甚至在不存在一外部電源的情況下維持其等所儲存邏輯狀態達延長時段。揮發性記憶體裝置(例如，DRAM)可在與一外部電源斷開連接時丟失其等所儲存狀態。FeRAM可能夠達成類似於揮發性記憶體之密度，但可歸因於使用一鐵電電容器作為一儲存裝置而具有非揮發性質。
一般言之，改良記憶體裝置可包含增加記憶體胞元密度、增加讀取/寫入速度、增加可靠性、增加資料保持、減小功率消耗或改良製造程序以及其他度量。可期望用於改良一記憶體裝置處之功率消耗之解決方案。
本專利申請案主張2019年8月26日申請之Laurent等人之標題為「ARCHITECTURE-BASED POWER MANAGEMENT FOR A MEMORY DEVICE」之美國專利申請案第16/551,597號之優先權，該案被讓渡給其受讓人且其全部內容以引用的方式明確併入本文中。
一些記憶體裝置可支援一或多個低功率模式(替代地，狀態)，其中記憶體裝置可停用或改變一或多個組件(例如，其等通常可被稱為電路)之操作以減少記憶體裝置之功率消耗。例如，一記憶體裝置可支援一閒置模式以及具有低於閒置模式之功率消耗之一低功率模式，且轉變至低功率模式可包含撤銷啟動一定量之電路。在低功率模式中，記憶體裝置可無法對記憶體裝置之記憶體胞元執行存取操作(例如，讀取操作、寫入操作等)或無法直接轉變至其中可執行此等操作之一作用中模式(例如，當在低功率模式中時，記憶體裝置可必須首先轉變至閒置模式，接著轉變至作用中模式)。在一些情況中，一記憶體裝置可支援與不同降低之電流消耗位準相關聯(例如，與不同量之撤銷啟動電路相關聯)之不同低功率模式。
針對一些記憶體裝置，低功率模式可操作且因此可控制一記憶體晶粒層級，此意謂記憶體晶粒內之各子區塊(例如，庫、庫群組等)可一起進入或退出相同低功率模式。因此，此等記憶體裝置可不支援例如以一低功率模式操作記憶體晶粒之一些子區塊(例如，其中撤銷啟動子區塊之一些或全部電路)同時以閒置模式或作用中模式操作記憶體晶粒之一或多個其他子區塊以支援一或多個其他子區塊中之存取操作。類似地，作為另一實例，此等記憶體裝置可不支援以一第一低功率模式操作記憶體晶粒之一些子區塊而以一第二低功率模式操作記憶體晶粒之一或多個其他子區塊，其中第二低功率模式可具有更大功率節省(例如，較大量之撤銷啟動電路)但具有一更長喚醒時間。因此，僅在直至記憶體晶粒之下一存取操作之預期時間足夠長以適應晶粒層級喚醒時間及/或抵消與將晶粒轉變至低功率模式中及轉變出低功率模式相關聯之任何功率消耗之情況下，才可將記憶體晶粒切換至一低功率模式中。因此，一記憶體晶粒可達成少於預期之功率節省(例如，記憶體晶粒可歸因於喚醒整個裝置或晶粒所需之延時而相對不頻繁地在一低功率模式中操作)。
然而，如本文中描述，一記憶體裝置可藉由以不同功率模式操作記憶體裝置之不同部分或其中之一晶粒(例如，一單一記憶體陣列之不同部分)而達成更大功率節省(例如，更少總體或平均電流消耗)。在一些情況中，一記憶體裝置可基於記憶體之架構而以不同低功率模式操作裝置之不同部分，其中可基於記憶體裝置架構將記憶體裝置之不同部分指派至不同階層層級。例如，處於一晶粒階層層級之電路可由一記憶體晶粒內之全部記憶體子區塊(例如，庫或庫群組(其等可被稱為庫群組))共用(為其等所共有)。作為另一實例，處於一庫階層層級之電路可特定(專用)於記憶體晶粒內之一個記憶體庫，且其可獨立於記憶體晶粒內之任何其他庫(不由其等共用)。且作為另一實例，處於一群組階層層級之電路可由多個記憶體庫(其等可被稱為一庫群組)共用(例如，可由其等存取、由其等使用、與其等耦合或可與其等耦合)但不由記憶體晶粒內之全部記憶體庫共用，即，處於群組階層層級之電路可由庫群組內之全部庫共用但可獨立於記憶體晶粒內之任何其他庫(不由其等共用)。一記憶體晶粒可包含任何數目個記憶體庫及庫群組。
因此，可基於記憶體裝置之態樣中之功能相依性或共用電路將一記憶體裝置架構劃分為不同階層層級。若處於一個階層層級之實體共用某一電路或具有某一其他功能相依性，則該共用電路或功能相依性可被指派另一較高階層層級。因此，應理解，雖然本文中可依據包含一庫層級、群組層級及晶粒層級之階層層級描述一些實例，但可定義任何數目個階層層級(例如，基於某一電路或其他組件所共有之實體)，包含子庫層級、超晶粒層級或任何中間層級。亦應理解，雖然本文中可基於FeRAM或DRAM裝置及架構描述一些實例，但本文中之教示可應用於任何類型之記憶體裝置及相關架構。
處於一相同階層層級之一記憶體裝置之不同實體(例如，不同晶粒、不同庫群組、不同庫)可彼此獨立地切換至低功率模式中及切換出低功率模式。因此，處於該階層層級之一個實體可在一個低功率模式中而處於相同階層層級之另一實體在另一低功率模式或某一其他操作模式中(例如，閒置或作用中)。另外或替代地，處於一相同階層層級但在該層級之一相同階層分組內之不同實體(例如，一相同庫群組內之庫、一相同晶粒內之庫群組)可一起(共同地)切換至低功率模式中及切換出低功率模式。操作模式之此等及其他改變可例如透過特定於一階層層級及該階層層級內之一階層分組(例如，特定於一個庫、特定於一個庫群組、特定於一個晶粒)之功率模式命令而完成。如本文中描述，一或多個暫存器可用於儲存狀態資訊或支援根據此等功率模式命令操作記憶體裝置之其他資訊。
在一些情況中，若處於一較低階層層級之全部實體在一低功率模式中操作，則一記憶體裝置可使處於一較高階層層級之一些或全部電路自動斷電。例如，若已經由庫特定斷電命令將一庫群組中之全部庫切換至一低功率模式中，則記憶體裝置可自動撤銷啟動庫群組之一些或全部群組層級電路。在一些情況中，一記憶體裝置亦可支援一記憶體裝置之態樣從一個低功率模式切換至另一低功率模式，或從僅使處於一較低階層層級之實體在一低功率模式中切換至亦使至少一個較高層級實體在一低功率模式(其可被視為一較高層級低功率模式)中，而無需經過一中間(例如，閒置)狀態。
藉由如本文中描述般使一記憶體裝置之不同態樣彼此獨立地操作，可達成增強功率節省以及一般技術者可瞭解之其他益處。例如，可更經常地將記憶體裝置之不同態樣置於一低功率模式(或一更深低功率模式)中，此係因為可提供更大靈活性以可能基於記憶體裝置之不同態樣之使用型樣更頻繁地將記憶體裝置之一態樣置於最深低功率模式中。作為一個實例，與一相同應用程式相關聯(例如，由其存取)之資料可儲存於一相同庫或庫群組中，使得當應用程式處於作用中或預期在某一臨限時間量內處於作用中時，其他庫或庫群組可在一低功率模式(或較深低功率模式)中，而相關聯庫或庫群組可在一閒置模式(或較不深低功率模式)中。
首先參考圖1至圖2在一記憶體系統及記憶體晶粒之內容脈絡中描述本發明之此等及其他特徵。接著參考圖3至圖6在一例示性記憶體晶粒架構及相關狀態圖之內容脈絡中描述本發明之特徵。參考圖7至圖11，藉由與用於一記憶體裝置之基於架構之電源管理有關之一設備圖及流程圖進一步繪示且在該設備圖及該等流程圖之內容脈絡中描述本發明之此等及其他特徵。
圖1繪示根據如本文中揭示之實例之利用一或多個記憶體裝置之一系統100之一實例。系統100可包含一外部記憶體控制器105、一記憶體裝置110及耦合外部記憶體控制器105與記憶體裝置110之複數個通道115。系統100可包含一或多個記憶體裝置，但為易於描述，一或多個記憶體裝置可被描述為一單一記憶體裝置110。
系統100可包含一電子裝置之部分，諸如一運算裝置、一行動運算裝置、一無線裝置或一圖形處理裝置。系統100可為一可攜式電子裝置之一實例。系統100可為一電腦、一膝上型電腦、一平板電腦、一智慧型電話、一蜂巢式電話、一穿戴式裝置、一網際網路連接裝置或類似物之一實例。記憶體裝置110可為系統之組件，其經組態以儲存系統100之一或多個其他組件之資料。在一些實例中，系統100能夠進行機器型通信(MTC)、機器至機器(M2M)通信或裝置至裝置(D2D)通信。
系統100之至少部分可為一主機裝置之實例。此一主機裝置可為使用記憶體來執行程序之一裝置之一實例，諸如一運算裝置、一行動運算裝置、一無線裝置、一圖形處理裝置、一電腦、一膝上型電腦、一平板電腦、一智慧型電話、一蜂巢式電話、一穿戴式裝置、一網際網路連接裝置、某一其他固定或可攜式電子裝置或類似物。在一些情況中，主機裝置可係指實施外部記憶體控制器105之功能之硬體、韌體、軟體或其等之一組合。在一些情況中，外部記憶體控制器105可被稱為一主機或主機裝置。在一些實例中，系統100係一圖形卡。
在一些情況中，一記憶體裝置110可為一獨立裝置或組件，其經組態以與系統100之其他組件通信且提供實體記憶體位址/空間以潛在地由系統100使用或參考。在一些實例中，一記憶體裝置110可組態以與至少一個或複數個不同類型之系統100一起工作。系統100之組件與記憶體裝置110之間的發信可操作以支援用於調變信號之調變方案、用於傳遞信號之不同接腳設計、系統100及記憶體裝置110之相異封裝、系統100與記憶體裝置110之間的時脈發信及同步、時序慣例及/或其他因素。
記憶體裝置110可經組態以儲存系統100之組件之資料。在一些情況中，記憶體裝置110可充當系統100之一從屬型裝置(例如，透過外部記憶體控制器105回應於且執行由系統100提供之命令)。此等命令可包含用於一存取操作之一存取命令，諸如用於一寫入操作之一寫入命令、用於一讀取操作之一讀取命令、用於一再新操作之一再新命令或其他命令。記憶體裝置110可包含兩個或兩個以上記憶體晶粒160 (例如，記憶體晶片)以支援所要或指定資料儲存容量。包含兩個或兩個以上記憶體晶粒之記憶體裝置110可被稱為一多晶粒記憶體或封裝(亦被稱為多晶片記憶體或封裝)。
系統100可進一步包含一處理器120、一基本輸入/輸出系統(BIOS)組件125、一或多個周邊組件130及一輸入/輸出(I/O)控制器135。系統100之組件可使用一匯流排140彼此電子通信。
處理器120可經組態以控制系統100之至少部分。處理器120可為一通用處理器、一數位信號處理器(DSP)、一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件，或其可為此等類型之組件之一組合。在此等情況中，處理器120可為一中央處理單元(CPU)、一圖形處理單元(GPU)、一通用圖形處理單元(GPGPU)或一系統單晶片(SoC)及其他實例之一實例。
BIOS組件125可為包含作為韌體操作之一BIOS之一軟體組件，其可初始化且運行系統100之各種硬體組件。BIOS組件125亦可管理處理器120與系統100之各種組件(例如，周邊組件130、I/O組件135等)之間的資料流。BIOS組件125可包含儲存於唯讀記憶體(ROM)、快閃記憶體或任何其他非揮發性記憶體中之一程式或軟體。
(若干)周邊組件130可為可整合至系統100中或與系統100整合之任何輸入裝置或輸出裝置或此等裝置之一介面。實例可包含磁碟控制器、聲音控制器、圖形控制器、乙太網路控制器、數據機、通用串列匯流排(USB)控制器、一串列或並列埠或周邊卡槽(諸如周邊組件互連件(PCI)或專用圖形埠)。(若干)周邊組件130可為熟習此項技術者理解為周邊設備之其他組件。
I/O控制器135可管理處理器120與(若干)周邊組件130、輸入裝置145或輸出裝置150之間的資料通信。I/O控制器135可管理未整合至系統100中或未與系統100整合之周邊設備。在一些情況中，I/O控制器135可表示至外部周邊組件之一實體連接或埠。
輸入145可表示系統100外部之一裝置或信號，其將資訊、信號或資料提供至系統100或其組件。此可包含一使用者介面或與其他裝置介接或在其他裝置之間介接。在一些情況中，輸入145可為經由一或多個周邊組件130與系統100介接或可藉由I/O控制器135管理之一周邊設備。
輸出150可表示系統100外部之一裝置或信號，其經組態以從系統100或其組件之任一者接收一輸出。輸出150之實例可包含一顯示器、音訊揚聲器、一列印裝置或印刷電路板上之另一處理器等。在一些情況中，輸出150可為經由一或多個周邊組件130與系統100介接或可藉由I/O控制器135管理之一周邊設備。
記憶體裝置110可包含一裝置記憶體控制器155及一或多個記憶體晶粒160。各記憶體晶粒160可包含一本端記憶體控制器165 (例如，本端記憶體控制器165-a、本端記憶體控制器165-b及/或本端記憶體控制器165-N )及一記憶體陣列170 (例如，記憶體陣列170-a、記憶體陣列170-b及/或記憶體陣列170-N )。一記憶體陣列170可為記憶體胞元之一集合(例如，一格柵)，其中各記憶體胞元經組態以儲存數位資料之至少一個位元。參考圖2更詳細描述記憶體陣列170及/或記憶體胞元之特徵。
記憶體裝置110可為一二維(2D)記憶體胞元陣列之一實例或可為一三維(3D)記憶體胞元陣列之一實例。例如，一2D記憶體裝置可包含一單一記憶體晶粒160。一3D記憶體裝置可包含兩個或兩個以上記憶體晶粒160 (例如，記憶體晶粒160-a、記憶體晶粒160-b及/或任何數量之記憶體晶粒160-N )。在一3D記憶體裝置中，複數個記憶體晶粒160-N 可堆疊於彼此之頂部上或彼此相鄰。在一些情況中，一3D記憶體裝置中之記憶體晶粒160-N 可被稱為層疊、層級、層或晶粒。一3D記憶體裝置可包含任何數量之堆疊記憶體晶粒160-N (例如，高至兩個、高至三個、高至四個、高至五個、高至六個、高至七個、高至八個)。與一單一2D記憶體裝置相比，此可增加可定位於一基板上之記憶體胞元之數量，此繼而可減少生產成本或增加記憶體陣列之效能或兩者。在某一3D記憶體裝置中，不同層疊可共用至少一個共同存取線，使得一些層疊可共用一字線、一數位線及/或一板極線之至少一者。
裝置記憶體控制器155可包含經組態以控制記憶體裝置110之操作之電路或組件。因而，裝置記憶體控制器155可包含使記憶體裝置110能夠執行命令之硬體、韌體及軟體且可經組態以接收、傳輸或執行與記憶體裝置110相關之命令、資料或控制資訊。裝置記憶體控制器155可經組態以與外部記憶體控制器105、一或多個記憶體晶粒160或處理器120通信。在一些情況中，記憶體裝置110可從外部記憶體控制器105接收資料及/或命令。例如，記憶體裝置110可接收指示記憶體裝置110欲代表系統100之一組件(例如，處理器120)儲存特定資料之一寫入命令或指示記憶體裝置110欲將儲存於一記憶體晶粒160中之特定資料提供至系統100之一組件(例如，處理器120)之一讀取命令。在一些情況中，裝置記憶體控制器155可結合記憶體晶粒160之本端記憶體控制器165控制本文中描述之記憶體裝置110之操作。包含於裝置記憶體控制器155及/或本端記憶體控制器165中之組件之實例可包含用於解調變從外部記憶體控制器105接收之信號之接收器、用於調變且傳輸信號至外部記憶體控制器105之解碼器、邏輯、解碼器、放大器、濾波器或類似物。
本端記憶體控制器165 (例如，在一記憶體晶粒160本端)可經組態以控制記憶體晶粒160之操作。而且，本端記憶體控制器165可經組態以與裝置記憶體控制器155通信(例如，接收及傳輸資料及/或命令)。本端記憶體控制器165可支援裝置記憶體控制器155以控制如本文中描述之記憶體裝置110之操作。在一些情況中，記憶體裝置110不包含裝置記憶體控制器155，且本端記憶體控制器165或外部記憶體控制器105可執行本文中描述之各種功能。因而，本端記憶體控制器165可經組態以與裝置記憶體控制器155、與其他本端記憶體控制器165或直接與外部記憶體控制器105或處理器120通信。
外部記憶體控制器105可經組態以實現系統100之組件(例如，處理器120)與記憶體裝置110之間的資訊、資料及/或命令之通信。外部記憶體控制器105可充當系統100之組件與記憶體裝置110之間的一聯絡者，使得系統100之組件可無需知道記憶體裝置之操作之細節。系統100之組件可將外部記憶體控制器105滿足之請求(例如，讀取命令或寫入命令)呈現至外部記憶體控制器105。外部記憶體控制器105可轉換或轉譯在系統100之組件與記憶體裝置110之間交換之通信。在一些情況中，外部記憶體控制器105可包含產生一共同(源)系統時脈信號之一系統時脈。在一些情況中，外部記憶體控制器105可包含產生一共同(源)資料時脈信號之一共同資料時脈。
在一些情況中，外部記憶體控制器105或系統100之其他組件或本文中描述之其功能可藉由處理器120實施。例如，外部記憶體控制器105可為硬體、韌體或軟體或其等之藉由處理器120或系統100之其他組件實施之某一組合。雖然外部記憶體控制器105被描繪為在記憶體裝置110外部，但在一些情況中，外部記憶體控制器105或本文中描述之其功能可藉由一記憶體裝置110實施。例如，外部記憶體控制器105可為藉由裝置記憶體控制器155或一或多個本端記憶體控制器165實施之硬體、韌體或軟體或其等之某一組合。在一些情況中，外部記憶體控制器105可跨處理器120及記憶體裝置110分佈，使得外部記憶體控制器105之部分藉由處理器120實施且其他部分藉由一裝置記憶體控制器155或一本端記憶體控制器165實施。同樣地，在一些情況中，在本文中歸屬於裝置記憶體控制器155或本端記憶體控制器165之一或多個功能可在一些情況中藉由外部記憶體控制器105 (與處理器120分離或包含於處理器120中)執行。
系統100之組件可使用複數個通道115與記憶體裝置110交換資訊。在一些實例中，通道115可實現外部記憶體控制器105與記憶體裝置110之間的通信。各通道115可包含與系統100之組件相關聯之終端之間的一或多個信號路徑或傳輸媒體(例如，導體)。例如，一通道115可包含一第一終端，該第一終端包含外部記憶體控制器105處之一或多個接腳或襯墊及記憶體裝置110處之一或多個接腳或襯墊。一接腳可為系統100之一裝置之一導電輸入或輸出點之一實例，且一接腳可經組態以充當一通道之部分。在一些情況中，一終端之一接腳或襯墊可為通道115之一信號路徑之部分。額外信號路徑可與一通道之一終端耦合以在系統100之一組件內路由信號。例如，記憶體裝置110可包含將一信號從一通道115之一終端路由至記憶體裝置110之各種組件(例如，一裝置記憶體控制器155、記憶體晶粒160、本端記憶體控制器165、記憶體陣列170)之信號路徑(例如，在記憶體裝置110或其組件外部(諸如在一記憶體晶粒160外部)之信號路徑)。
通道115 (及相關聯信號路徑及終端)可專用於傳遞特定類型之資訊。在一些情況中，一通道115可為一彙總通道且因此可包含多個個別通道。例如，一資料通道190可為x4 (例如，包含四個信號路徑)、x8 (例如，包含八個信號路徑)、x16 (例如，包含十六個信號路徑)等。透過通道傳遞之信號可使用一雙倍資料速率 (DDR)時序方案。例如，一信號之一些符號可暫存在一時脈信號之一上升邊緣上且信號之其他符號可暫存在時脈信號之一下降邊緣上。透過通道傳遞之信號可使用單倍資料速率(SDR)發信。例如，可針對各時脈循環暫存信號之一個符號。
在一些情況中，通道115可包含一或多個命令及位址(CA)通道186。CA通道186可經組態以在外部記憶體控制器105與記憶體裝置110之間傳遞命令，包含與命令相關聯之控制資訊(例如，位址資訊)。例如，CA通道186可包含具有所要資料之一位址之一讀取命令。在一些情況中，CA通道186可暫存在一上升時脈信號邊緣及/或一下降時脈信號邊緣上。在一些情況中，一CA通道186可包含任何數量之信號路徑以解碼位址及命令資料(例如，八個或九個信號路徑)。
在一些情況中，通道115可包含一或多個時脈信號(CK)通道188。CK通道188可經組態以在外部記憶體控制器105與記憶體裝置110之間傳遞一或多個共同時脈信號。各時脈信號可經組態以在一高狀態與一低狀態之間振盪且協調外部記憶體控制器105及記憶體裝置110之動作。在一些情況中，時脈信號可為一差動輸出(例如，一CK_t信號及一CK_c信號)且CK通道188之信號路徑可相應地組態。在一些情況中，時脈信號可為單端。一CK通道188可包含任何數量之信號路徑。在一些情況中，時脈信號CK (例如，一CK_t信號及一CK_c信號)可為命令提供一時序參考且為記憶體裝置110提供定址操作或為記憶體裝置110提供其他全系統操作。時脈信號CK可因此不同地稱為一控制時脈信號CK、一命令時脈信號CK或一系統時脈信號CK。系統時脈信號CK可由一系統時脈產生，其可包含一或多個硬體組件(例如，振盪器、晶體、邏輯閘、電晶體或類似物)。
在一些情況中，通道115可包含一或多個資料(DQ)通道190。資料通道190可經組態以在外部記憶體控制器105與記憶體裝置110之間傳遞資料及/或控制資訊。例如，資料通道190可傳遞待寫入至記憶體裝置110之資訊(例如，雙向)或從記憶體裝置110讀取之資訊。
在一些情況中，通道115可包含可專用於其他目的之一或多個其他通道192。此等其他通道192可包含任何數量之信號路徑。
通道115可使用各種不同架構耦合外部記憶體控制器105與記憶體裝置110。各種架構之實例可包含一匯流排、一點對點連接、一交叉開關、一高密度中介層(諸如矽中介層)或形成於一有機基板中之通道或其等之某一組合。例如，在一些情況中，信號路徑可至少部分包含一高密度中介層，諸如矽中介層或玻璃中介層。
可使用各種不同調變方案調變透過通道115傳遞之信號。在一些情況中，一二進位符號(或二進位層級)調變方案可用於調變在外部記憶體控制器105與記憶體裝置110之間傳遞之信號。一二進位符號調變方案可為一M進位調變方案之一實例，其中M等於2。一二進位符號調變方案之各符號可經組態以表示數位資料之一個位元(例如，一符號可表示一邏輯1或一邏輯0)。二進位符號調變方案之實例包含(但不限於)不歸零(NRZ)、單極編碼、雙極編碼、曼徹斯特(Manchester)編碼、具有兩個符號(例如，PAM2)之脈衝振幅調變(PAM)及/或其他。
記憶體裝置110之態樣可經指派或以其他方式被視為處於不同階層層級(例如，一晶粒層級、一群組層級、一庫層級或其他)。基於一或多個命令，記憶體裝置110可將記憶體裝置110之不同態樣共同或彼此獨立地切換至一低功率模式中或切換出一低功率模式。例如，記憶體裝置110可接收一命令以將一記憶體庫切換至一低功率模式中，且記憶體裝置可撤銷啟動專用於該記憶體庫之電路。作為另一實例，記憶體裝置110可接收一命令以將一庫群組從一第一模式(例如，閒置模式)切換至一低功率模式，且記憶體裝置110可撤銷啟動專用於該庫群組(由庫群組內之全部記憶體庫共用)之群組層級電路以及專用於庫群組內之個別記憶體庫之庫層級電路。作為又另一實例，記憶體裝置110可接收一命令以將一記憶體晶粒160從一第一模式(例如，閒置模式)切換至一低功率模式，且記憶體裝置110可撤銷啟動由該記憶體晶粒內之全部記憶體庫(及因此全部庫群組)共用的晶粒層級電路以及用於各庫群組之群組層級電路及用於記憶體晶粒160內之各記憶體庫之庫層級電路。因此，關於一所指示階層層級之一所指示實體之斷電命令(其等可替代地被稱為一低功率模式之進入命令)，記憶體裝置110可撤銷啟動用於所指示實體之所指示階層層級之電路(例如，可撤銷啟動用於所指示庫群組之群組層級電路)，且亦可撤銷啟動用於所指示實體內之實體之任何較低階層層級之電路(例如，可撤銷啟動用於所指示庫群組內之庫之庫層級電路)。
類似地，關於用於一所指示階層層級之一所指示實體之一些通電命令(其等可替代地被稱為一低功率模式之退出命令)，記憶體裝置110可啟動用於所指示實體之所指示階層層級之電路(例如，可啟動用於所指示庫群組之群組層級電路)，且亦可啟動用於所指示實體內之實體之任何較低階層層級之電路(例如，可啟動用於所指示庫群組內之庫之庫層級電路)。
另外或替代地，記憶體裝置可接收關於用於一所指示階層層級之一所指示實體之一先前斷電命令之取消命令(其等可替代地被稱為移除命令)，在此情況中，記憶體裝置110可在接收先前斷電命令時將所指示實體以及所指示實體內之實體之任何較低階層層級恢復至其等各自操作模式。
在一些情況中，記憶體裝置110可追蹤較低層級實體(例如，庫或庫群組)是否在一或多個低功率模式中操作且可在一較高層級實體內之全部較低層級實體個別地在一低功率模式中操作之情況下自動撤銷啟動一較高階層層級之電路(例如，群組層級電路或晶粒層級電路)。例如，記憶體裝置110可判定一第一庫群組之全部記憶體庫皆在一低功率模式中操作，且記憶體裝置110可撤銷啟動用於第一庫群組之群組層級電路。作為另一實例，記憶體裝置110可判定一第一記憶體晶粒160之全部記憶體庫(或庫群組)皆在一低功率模式中操作，且記憶體裝置110可撤銷啟動群組層級電路(若尚未撤銷啟動)以及用於第一記憶體晶粒160之晶粒層級電路。在一些情況中，記憶體裝置110可進一步追蹤是否已藉由一自動或所命令轉變將一實體置於一低功率模式中，且回應於對一先前斷電命令之一取消命令，記憶體裝置110可僅撤除(解開、撤銷、取消)所命令轉變，即，若取消命令之範疇內之一實體由於一自動轉變而處在一低功率模式中，則記憶體裝置110可忽略關於該實體之取消命令。
圖2繪示根據如本文中揭示之實例之一記憶體晶粒200之一實例。記憶體晶粒200可為參考圖1描述之記憶體晶粒160之一實例。在一些情況中，記憶體晶粒200可被稱為一記憶體晶片、一記憶體裝置或一電子記憶體設備。記憶體晶粒200可包含可程式化以儲存不同邏輯狀態之一或多個記憶體胞元205。各記憶體胞元205可程式化以儲存兩個或兩個以上狀態。例如，記憶體胞元205可經組態以每次儲存一個資訊位元(例如，一邏輯0或一邏輯1)。在一些情況中，一單一記憶體胞元205 (例如，一多位階記憶體胞元)可經組態以每次儲存一個以上資訊位元(例如，一邏輯00、邏輯01、邏輯10或一邏輯11)。
一記憶體胞元205可儲存表示數位資料之一狀態(例如，極化狀態或介電電荷)。在FeRAM架構中，記憶體胞元205可包含一電容器，該電容器包含一鐵電材料以儲存代表可程式化狀態之一電荷及/或一極化。在DRAM架構中，記憶體胞元205可包含一電容器，該電容器包含一介電材料以儲存代表可程式化狀態之一電荷。
可藉由啟動或選擇諸如一字線210、一數位線215及/或一板極線220之存取線而對記憶體胞元205執行諸如讀取及寫入之操作。在一些情況中，數位線215亦可被稱為位元線。在不損失理解或操作的情況下，對存取線、字線、數位線、板極線或其類似物之參考可互換。啟動或選擇一字線210、一數位線215或一板極線220可包含將一電壓施加至各自線。
記憶體晶粒200可包含配置成一格柵狀圖案之存取線(例如，字線210、數位線215及板極線220)。記憶體胞元205可定位於字線210、數位線215及/或板極線220之交叉點處。藉由加偏壓於一字線210、一數位線215及一板極線220 (例如，將一電壓施加至字線210、數位線215或板極線220)，可在其等之交叉點處存取一單一記憶體胞元205。
可透過一列解碼器225、一行解碼器230及一板極驅動器235控制存取記憶體胞元205。例如，一列解碼器225可從本端記憶體控制器265接收一列位址且基於所接收之列位址啟動一字線210。一行解碼器230從本端記憶體控制器265接收一行位址且基於所接收之行位址啟動一數位線215。一板極驅動器235可從本端記憶體控制器265接收一板極位址且可基於所接收之板極位址啟動一板極線220。例如，記憶體晶粒200可包含多個字線210 (標記為WL_1至WL_M)、多個數位線215 (標記為DL_1至DL_N)及多個板極線(標記為PL_1至PL_P)，其中M、N及P取決於記憶體陣列之大小。因此，藉由啟動一字線215、一數位線215及一板極線220 (例如，WL_1、DL_3及PL_1)，可存取其等交叉點處之記憶體胞元205。一字線210與一數位線215之交叉點(在一二維或三維組態中)可被稱為一記憶體胞元205之一位址。在一些情況中，一字線215、一數位線215及一板極線220之交叉點可被稱為記憶體胞元205之一位址。
記憶體胞元205可包含一邏輯儲存組件，諸如電容器240及一切換組件245。電容器240可為一鐵電電容器之一實例。電容器240之一第一節點可與切換組件245耦合且電容器240之一第二節點可與一板極線220耦合。切換組件245可為一電晶體或選擇性地建立或撤銷建立兩個組件之間的電子通信之任何其他類型之切換裝置之一實例。
選擇或撤銷選擇記憶體胞元205可藉由啟動或撤銷啟動切換組件245而完成。電容器240可使用切換組件245與數位線215電子通信。例如，電容器240可在撤銷啟動切換組件245時與數位線215隔離，且電容器240可在啟動切換組件245時與數位線215耦合。在一些情況中，切換組件245係一電晶體且其操作藉由將一電壓施加至一電晶體閘極而加以控制，其中電晶體閘極與電晶體源極之間的電壓差大於或小於電晶體之一臨限值電壓。在一些情況中，切換組件245可為一p型電晶體或一n型電晶體。字線210可與切換組件245之閘極電子通信且可基於施加至字線210之一電壓而啟動/撤銷啟動切換組件245。
一字線210可為與一記憶體胞元205電子通信之一導電線，其用於對記憶體胞元205執行存取操作。在一些架構中，字線210可與一記憶體胞元205之一切換組件245之一閘極電子通信且可經組態以控制記憶體胞元之切換組件245。在一些架構中，字線210可與記憶體胞元205之電容器之一節點電子通信且記憶體胞元205可不包含一切換組件。
一數位線215可為連接記憶體胞元205與一感測組件250之一導電線。在一些架構中，記憶體胞元205可在一存取操作之部分期間選擇性地與數位線215耦合。例如，字線210及記憶體胞元205之切換組件245可經組態以選擇性地耦合及/或隔離記憶體胞元205之電容器240與數位線215。在一些架構中，記憶體胞元205可與數位線215電子通信(例如，恆定)。
一板極線220可為與一記憶體胞元205電子通信之一導電線，其用於對記憶體胞元205執行存取操作。板極線220可與電容器240之一節點(例如，胞元底部)電子通信。板極線220可經組態以與數位線215協作以在記憶體胞元205之存取操作期間加偏壓於電容器240。
感測組件250可經組態以判定儲存於記憶體胞元205之電容器240上之一狀態(例如，一極化狀態或一電荷)且基於所偵測狀態判定記憶體胞元205之一邏輯狀態。在一些情況中，由一記憶體胞元205儲存之電荷可極其小。因而，感測組件250可包含一或多個感測放大器以放大記憶體胞元205之信號輸出。感測放大器可在一讀取操作期間偵測一數位線215之電荷之微小改變且可基於所偵測電荷產生對應於一邏輯0或一邏輯1之信號。在一讀取操作期間，記憶體胞元205之電容器240可將一信號輸出(例如，使一電荷放電)至其對應數位線215。信號可導致數位線215之一電壓改變。感測組件250可經組態以比較跨數位線215從記憶體胞元205接收之信號與一參考信號255 (例如，一參考電壓)。感測組件250可基於比較判定記憶體胞元205之所儲存狀態。例如，在二進位發信中，若數位線215具有高於參考信號255之一電壓，則感測組件250可判定記憶體胞元205之所儲存狀態係一邏輯1，且若數位線215具有低於參考信號255之一電壓，則感測組件250可判定記憶體胞元205之所儲存狀態係一邏輯0。感測組件250可包含各種電晶體或放大器以偵測及放大信號之一差異。記憶體胞元205之所偵測邏輯狀態可被提供為感測組件250之一輸出(例如，至一輸入/輸出260)，且可(例如，直接或使用本端記憶體控制器265)向包含記憶體晶粒200之一記憶體裝置110之另一組件(諸如一裝置記憶體控制器155)指示所偵測邏輯狀態。在一些情況中，感測組件250可與列解碼器225、行解碼器235及/或板極驅動器235電子通信。
本端記憶體控制器265可透過各種組件(例如，列解碼器225、行解碼器230、板極驅動器235及感測組件250)控制記憶體胞元205之操作。本端記憶體控制器265可為參考圖1描述之本端記憶體控制器165之一實例。在一些情況中，列解碼器225、行解碼器230及板極驅動器235及感測組件250之一或多者可與本端記憶體控制器265共置。本端記憶體控制器265可經組態以：從一外部記憶體控制器105 (或參考圖1描述之一裝置記憶體控制器155)接收一或多個命令及/或資料；將命令及/或資料轉譯為可由記憶體晶粒200使用之資訊；對記憶體晶粒200執行一或多個操作；及回應於執行一或多個操作而將資料從記憶體晶粒200傳遞至外部記憶體控制器105 (或裝置記憶體控制器155)。本端記憶體控制器265可產生列、行及/或板極線位址信號以啟動目標字線210、目標數位線215及目標板極線220。本端記憶體控制器265亦可產生及控制在記憶體晶粒200之操作期間使用之各種電壓或電流。一般言之，本文中論述之一施加電壓或電流之振幅、形狀或持續時間可經調整或變化且可針對在操作記憶體晶粒200時論述之各種操作而不同。
在一些情況中，本端記憶體控制器265可經組態以對記憶體晶粒200之一或多個記憶體胞元205執行一寫入操作(例如，一程式化操作)。在一寫入操作期間，記憶體晶粒200之一記憶體胞元205可經程式化以儲存一所要邏輯狀態。在一些情況中，可在一單一寫入操作期間程式化複數個記憶體胞元205。本端記憶體控制器265可識別對其執行寫入操作之一目標記憶體胞元205。本端記憶體控制器265可識別與目標記憶體胞元205 (例如，目標記憶體胞元205之位址)電子通信之一目標字線210、一目標數位線215及/或一目標板極線220。本端記憶體控制器265可啟動目標字線210、目標數位線215及/或目標板極線220 (例如，將一電壓施加至字線210、數位線215或板極線220)以存取目標記憶體胞元205。本端記憶體控制器265可在寫入操作期間將一特定信號(例如，電壓)施加至數位線215且將一特定信號(例如，電壓)施加至板極線220以將一特定狀態儲存於記憶體胞元205之電容器240中，該特定狀態指示一所要邏輯狀態。
在一些情況中，本端記憶體控制器265可經組態以對記憶體晶粒200之一或多個記憶體胞元205執行一讀取操作(例如，一感測操作)。在一讀取操作期間，可判定儲存於記憶體晶粒200之一記憶體胞元205中之邏輯狀態。在一些情況中，可在一單一讀取操作期間感測複數個記憶體胞元205。本端記憶體控制器265可識別對其執行讀取操作之一目標記憶體胞元205。本端記憶體控制器265可識別與目標記憶體胞元205 (例如，目標記憶體胞元205之位址)電子通信之一目標字線210、一目標數位線215及/或一目標板極線220。本端記憶體控制器265可啟動目標字線210、目標數位線215及/或一目標板極線220 (例如，將一電壓施加至字線210、數位線215或板極線220)以存取目標記憶體胞元205。目標記憶體胞元205可回應於加偏壓於存取線而將一信號傳送至感測組件250。感測組件250可放大信號。本端記憶體控制器265可觸發感測組件250 (例如，鎖存感測組件)且藉此比較從記憶體胞元205接收之信號與參考信號255。基於該比較，感測組件250可判定儲存於記憶體胞元205上之一邏輯狀態。作為讀取操作之部分，本端記憶體控制器265可將儲存於記憶體胞元205上之邏輯狀態傳遞至外部記憶體控制器105 (或裝置記憶體控制器)。
在一些記憶體架構中，存取記憶體胞元205可使儲存於一記憶體胞元205中之邏輯狀態降級或損毀。例如，對一鐵電記憶體胞元執行之一讀取操作可損毀儲存於鐵電電容器中之邏輯狀態。在另一實例中，在DRAM架構中執行之一讀取操作可使目標記憶體胞元之電容器部分或完全放電。本端記憶體控制器265可執行一重寫操作或一再新操作以使記憶體胞元返回至其原始邏輯狀態。本端記憶體控制器265可在一讀取操作之後將邏輯狀態重寫至目標記憶體胞元。在一些情況中，重寫操作可被視為讀取操作之部分。另外，啟動一單一存取線(諸如一字線210)可干擾儲存於與該存取線電子通信之一些記憶體胞元中之狀態。因此，可對尚未被存取之一或多個記憶體胞元執行一重寫操作或再新操作。
可根據包含不同階層層級之一架構來組織記憶體晶粒200內之不同實體，如本文中描述(包含參考圖3)。此外，包含記憶體晶粒200之一記憶體裝置110可根據不同功率模式命令(例如，斷電命令、通電命令、取消命令)及相關功率模式資訊(例如，與操作模式或自動轉變相關之狀態資訊)操作不同實體，如本文中描述。
圖3繪示根據如本文中揭示之實例之支援用於一記憶體裝置之基於架構之電源管理之一記憶體晶粒架構300之一實例。僅展示記憶體晶粒305，但應理解，根據本文中之教示，一記憶體裝置可包含任何數目個記憶體晶粒305，其等可基於任何較高階層層級獨立或共同地操作。記憶體晶粒305可為如參考圖1及圖2描述之一記憶體晶粒160、200之一實例。
可根據包含多個階層層級之一階層架構組織記憶體晶粒305。階層層級可係基於不同組件之功能相依性及共用電路。
一第一階層層級之一實例可為一庫層級。各記憶體庫320可包含用於操作記憶體庫320 (例如，用於對記憶體庫320執行存取操作)之專用電路、與其耦合或以其他方式與其相關聯，且並非為任何兩個記憶體庫320所共有(由其等共用)之電路可被稱為庫層級電路。
一第二階層層級之一實例可為一群組層級，其可被視為高於庫層級之一階層層級。例如，某一電路可由多個記憶體庫320共用(例如，以節省記憶體晶粒305內之面積)。由兩個或兩個以上記憶體庫320共用但未由記憶體晶粒305內之全部記憶體庫320共用的電路可被稱為群組層級電路，且共用一組相同群組層級電路315之記憶體庫320可被稱為一庫群組310。一組群組層級電路315中之電路可(例如，選擇性地)與各自庫群組310內之全部記憶體庫320耦合或可耦合。例如，該組群組層級電路315-a中之電路可與記憶體庫0至3之各者耦合，或可選擇性地與記憶體庫0至3之任何一或多者耦合。群組層級電路之實例可包含電荷泵或誤差校正碼(ECC)組件。
一第三階層層級之一實例可為一晶粒層級，其可被視為高於群組層級之一階層層級。例如，可由記憶體晶粒305內之全部記憶體庫320 (及因此全部庫群組310)共用某一電路。由記憶體晶粒305內之全部記憶體庫320共用的電路可被稱為晶粒層級電路。因此，各記憶體晶粒305可包含一組晶粒層級電路307。晶粒層級電路之實例可包含熔絲陣列或命令解碼器(例如，用於使用者命令)。
可存在其他階層層級，諸如高於晶粒層級之層級(例如，用於一多晶粒裝置)、低於庫層級之層級(例如，用於一記憶體庫320之部分)或介於其間之層級，但為繪示清晰，可按照庫層級、群組層級及晶粒層級描述本文中之實例，此係因為此等可充當例示性低、中間及高階層層級。一般言之，由一第一階層層級之實體共用的任何電路可被視為高於第一階層層級之一第二階層層級。
當一記憶體庫320在閒置模式中操作時，用於記憶體庫320之專用電路可消耗一第一量之功率。例如，在閒置模式中，記憶體庫320可將記憶體庫320之某些態樣(例如，存取線驅動器、存取線解碼器、感測組件或類似物)維持在一準備(例如，預充電)狀態中，使得若隨後接收用於記憶體庫320之一啟動(ACT)命令，則此等組件準備好對記憶體庫320之記憶體胞元執行存取操作(在此情況中，記憶體裝置可將記憶體庫320切換至作用中模式中，此可對應於一第二較大量之功率消耗)。因此，當在閒置模式中操作時，用於記憶體庫320之專用庫層級電路可汲取一第一量之電流且因此消耗第一量之功率。
記憶體庫320亦可支援一或多個庫層級低功率模式，其等減少一記憶體庫320處之電流消耗。在一些情況中，一記憶體裝置(例如，一記憶體控制器，諸如一外部記憶體控制器105、裝置記憶體控制器155或本端記憶體控制器165)可獨立於其他記憶體庫320之操作模式而將一記憶體庫320切換至一或多個庫層級低功率模式中及切換出一或多個庫層級低功率模式。一庫層級低功率模式可為其中記憶體庫320之電流及因此功率消耗之量低於記憶體庫在閒置模式中時之電流及功率消耗之量之任何操作模式。將一記憶體庫320切換至一庫層級低功率模式中可包含撤銷啟動用於記憶體庫320之專用電路之一或多個組件或使該一或多個組件斷電。將一記憶體庫320從一庫層級低功率模式切換至一目標模式(例如，一閒置模式、一較不深低功率模式)中可包含啟動用於記憶體庫320之尚未啟動之一些或全部庫層級電路。
在一記憶體庫320支援多個低功率模式的情況下，庫層級低功率模式之各者可對應於一不同量之撤銷啟動電路或以其他方式對應於記憶體庫320之一不同量之電流及功率消耗。例如，將一記憶體庫320切換至一第一庫層級低功率模式中可包含撤銷啟動用於記憶體庫320之一第一量之庫層級電路，且將記憶體庫320切換至一第二庫層級低功率模式中可包含撤銷啟動用於記憶體庫320之一較大量之庫層級電路。第二庫層級低功率模式可被稱為比第一庫層級低功率模式更深之一低功率模式。一記憶體庫320可支援任何數目個庫層級低功率模式，各對應於用於記憶體庫320之逐漸增加量之撤銷啟動庫層級電路，且各對應於記憶體庫320之逐漸減少功率消耗。在一些情況中，各低功率模式亦可對應於記憶體庫320退出低功率模式且切換至一閒置模式中之逐漸增加時間量，此可被稱為一喚醒或退出時間。
在群組層級下，當一庫群組310之至少一個記憶體庫320在一閒置模式、作用中模式或其他非低功率模式中操作時，可啟動對應組群組層級電路315且因此消耗相關聯量之電流及功率以支援記憶體庫320之操作。然而，庫群組310亦可支援任何數目個群組層級低功率模式，其中將庫群組310切換至群組層級低功率模式中可包含撤銷啟動對應組群組層級電路315內之對應量(例如，一些或全部)電路。因此，在支援多個群組層級低功率模式的情況下，以類似於關於多個庫層級低功率模式描述之方式，各可對應於用於對應組群組層級電路315之逐漸增加量之撤銷啟動群組層級電路且各可對應於庫群組310之逐漸減少功率消耗。在一些情況中，將一庫群組310切換至一群組層級低功率模式中可包含在對應記憶體庫320尚未各處於庫層級低功率模式中之情況下，將庫群組310內之全部記憶體庫320切換至一庫層級低功率模式(例如，由記憶體庫320支援之最深庫層級低功率模式)中(連同撤銷啟動某一量之群組層級電路315)。在一些情況中，將一庫群組310切換出一群組層級低功率模式可包含將庫群組310內之全部記憶體庫320切換至閒置模式中(連同撤銷啟動某一量之群組層級電路315)。
在晶粒層級下，當一記憶體晶粒305之至少一個記憶體庫320 (及因此至少一個庫群組310)在一閒置模式、作用中模式或其他非低功率模式中操作時，可啟動對應組晶粒層級電路307且因此消耗相關聯量之電流及功率以支援一或多個記憶體庫320之操作。然而，類似於針對庫層級及群組層級描述，一組晶粒層級電路可支援任何數目個晶粒層級低功率模式。將記憶體晶粒305切換至晶粒層級低功率模式中可包含撤銷啟動對應組晶粒層級電路307內之對應量(例如，一些或全部)電路。因此，在支援多個晶粒層級低功率模式的情況下，以類似於關於多個庫層級低功率模式描述之方式，各可對應於用於記憶體晶粒305之逐漸增加量之撤銷啟動晶粒層級電路且各可對應於記憶體晶粒305之逐漸減少功率消耗。在一些情況中，將一記憶體晶粒305切換至一晶粒層級低功率模式中可包含在庫群組310及記憶體庫320尚未各處於此等低功率模式中之情況下，將記憶體晶粒305內之全部庫群組310切換至一群組層級低功率模式(例如，由庫群組310支援之最深群組層級低功率模式)中，且因此亦將記憶體晶粒305內之全部記憶體庫320切換至一庫層級低功率模式(例如，由記憶體庫320支援之最深庫層級低功率模式)中(連同撤銷啟動某一量之晶粒層級電路307)。在一些情況中，將一記憶體晶粒305切換出一晶粒層級低功率模式可包含將記憶體晶粒305內之全部記憶體庫320切換至閒置模式中，且啟動記憶體晶粒305內之全部組群組層級電路315(連同撤銷啟動某一量之晶粒層級電路307)。
圖4繪示根據如本文中揭示之實例之支援用於一記憶體裝置之基於架構之電源管理之一狀態圖400之一實例。狀態圖400之態樣可藉由參考圖1至圖3描述之記憶體裝置110、記憶體晶粒160、記憶體晶粒200或記憶體晶粒架構300實施。狀態圖400繪示一記憶體裝置之部分(例如，記憶體庫、庫群組、一記憶體晶粒或類似物)可如何在不同操作模式(包含一閒置模式405及一或多個低功率模式)之間切換之實例。在一些情況中，在狀態圖400中展示之操作模式之間的轉變可回應於可由記憶體裝置接收之一或多個命令而發生。
一記憶體裝置可經組態以獨立地將一給定階層層級之一實體切換至該階層層級之不同操作模式中及切換出該等不同操作模式而不必影響相同階層層級之其他實體之操作模式。例如，記憶體裝置可經組態以(i)將一記憶體庫320切換至不同操作模式中及切換出不同操作模式而不影響其他記憶體庫320之操作模式；(ii)將一庫群組310切換至不同操作模式中及切換出不同操作模式而不影響其他庫群組310之操作模式；及(iii)將一記憶體晶粒305切換至不同操作模式中及切換出不同操作模式而不影響其他記憶體晶粒305之操作模式(在一多晶粒裝置中)。
如圖4中描繪，閒置模式405可廣義地表示適用於任何數目個階層層級之一閒置模式。當一記憶體庫320處於閒置模式405中時，可啟動在一或多個庫層級低功率模式410中經受撤銷啟動之庫層級電路。當一庫群組310處於閒置模式405中時，可啟動在一或多個群組層級低功率模式415中經受撤銷啟動之群組層級電路。當一記憶體晶粒處於閒置模式405中時，可啟動在一或多個晶粒層級低功率模式420中經受撤銷啟動之晶粒層級電路。
轉變425可表示一記憶體庫320在閒置模式405與一庫層級低功率模式410之間的轉變。在一些情況中，轉變425可回應於特定於一目標記憶體庫320之斷電命令及通電命令(其等可替代地被稱為進入及退出命令)而發生。例如，一庫層級斷電命令可被指示為一EnterPowerDownYBankX命令，其中X可為目標記憶體庫320之一索引、位址或其他識別符，且其中Y可為目標庫層級低功率模式之一索引或其他識別符。因此，在僅支援一個庫層級低功率模式的情況下，Y可為不必要的。
回應於一EnterPowerDownYBankX命令，記憶體裝置可將記憶體庫320 X切換至庫層級低功率模式Y中(例如，藉由撤銷啟動一些或全部對應庫層級電路或藉由以其他方式減少記憶體庫320 X之功率消耗)而不更改任何其他記憶體庫320或任何組群組層級電路315或晶粒層級電路307之操作模式。
類似地，一庫層級通電命令可表示為一ExitPowerDownBankX命令。回應於一ExitPowerDownBankX命令，記憶體裝置可將記憶體庫320 X切換至閒置模式405中(例如，藉由啟動一些或全部對應庫層級電路或藉由以其他方式增加記憶體庫320 X之功率消耗)而不更改任何其他記憶體庫320之操作模式。
若包含記憶體庫320 X之庫群組310處於一群組層級低功率模式中，則記憶體裝置亦可回應於ExitPowerDownBankX命令而將庫群組310切換至閒置模式405中(例如，藉由啟動對應組群組層級電路315)，但記憶體裝置可不更改任何其他庫群組310之操作模式。類似地，若包含記憶體庫X之記憶體晶粒305處於一晶粒層級低功率模式中，則記憶體裝置亦可回應於ExitPowerDownBankX命令而將記憶體晶粒305切換至閒置模式405中(例如，藉由啟動對應組晶粒層級電路307)，但記憶體裝置可不更改任何其他記憶體晶粒305之操作模式。若包含記憶體庫320 X之庫群組310或記憶體晶粒305已處於閒置模式405中，則記憶體裝置可不回應於ExitPowerDownBankX命令而更改庫群組310或記憶體晶粒305之操作模式。
圖4之實例繪示兩個庫層級低功率模式410 (庫PD-1 (Y=1)及庫PD-2 (Y=2))。當在第一庫層級低功率模式410-a中操作時，一記憶體庫320可消耗比在閒置模式405中操作時更少之功率。當在第二庫層級低功率模式410-b中操作時，記憶體庫320可消耗比在第一庫層級低功率模式410-a中操作時更少之功率(例如，可撤銷啟動更多庫層級電路)。儘管在圖4中繪示兩個庫層級低功率模式，然應理解，任何數目個庫層級低功率模式係可行的。
轉變430可表示一庫群組310在閒置模式405與一群組層級低功率模式415之間的轉變。在一些情況中，轉變430可回應於特定於一目標庫群組310之斷電命令及通電命令而發生。例如，一群組層級斷電命令可表示為一EnterPowerDownYBankGroupX命令，其中X可為目標庫群組310之一索引、位址或其他識別符，且其中Y可為目標群組層級低功率模式之一索引或其他識別符。因此，在僅支援一個群組層級低功率模式的情況下，Y可為不必要的。
回應於一EnterPowerDownYBankGroupX命令，記憶體裝置可將庫群組310 X切換至群組層級低功率模式Y中(例如，藉由撤銷啟動一些或全部該組群組層級電路315或藉由以其他方式減少對應組群組層級電路315之功率消耗)而不更改任何其他庫群組310或任何晶粒層級電路307之操作模式。
若庫群組310 X內之任何記憶體庫320尚未處於一庫層級低功率模式中，則記憶體裝置可回應於EnterPowerDownYBankGroupX命令而將此記憶體庫320切換至庫層級低功率模式(例如，最深所支援庫層級低功率模式)中。因此，回應於EnterPowerDownYBankGroupX命令，庫群組310 X內之一或多個記憶體庫320可被切換出閒置模式405或一較不深庫層級低功率模式(例如，從庫PD-1至庫PD-2)。
類似地，一庫層級通電命令可表示為一ExitPowerDownBankGroupX命令。回應於一ExitPowerDownBankGroupX命令，記憶體裝置可將庫群組310 X切換至閒置模式405中(例如，藉由啟動一些或全部對應組群組層級電路315或藉由以其他方式增加對應組群組層級電路315之功率消耗)而不更改任何其他庫群組310之操作模式。記憶體裝置亦可將包含於庫群組310 X中之全部記憶體庫320切換至閒置模式405中。
若包含記憶體庫X之記憶體晶粒305處於一晶粒層級低功率模式中，則記憶體裝置亦可回應於ExitPowerDownBankX命令而將記憶體晶粒305切換至閒置模式405中(例如，藉由啟動對應組晶粒層級電路307)，但記憶體裝置可不更改任何其他記憶體晶粒305之操作模式。若包含記憶體庫320 X之記憶體晶粒305已在閒置模式405中，則記憶體裝置可不回應於ExitPowerDownBankX命令而更改記憶體晶粒305之操作模式。
圖4之實例繪示一個群組層級低功率模式415 (庫群組PD-1 (Y=1))。當在群組層級低功率模式415中操作時，一庫群組310可消耗比在閒置模式405中操作時更少之功率。儘管在圖4中繪示一個群組層級低功率模式，然應理解，任何數目個群組層級低功率模式係可行的。
轉變435可表示一記憶體晶粒305在一閒置模式405與一晶粒層級低功率模式420之間的轉變。在一些情況中，轉變435可回應於特定於一目標記憶體晶粒305之斷電命令及通電命令而發生。例如，一晶粒層級斷電命令可表示為一EnterPowerDownYDieX命令，其中X可為目標記憶體晶粒305之一索引、位址或其他識別符，且其中Y可為目標晶粒層級低功率模式之一索引或其他識別符。因此，在記憶體裝置僅包含一個記憶體晶粒305的情況下，X可為不必要的，且在僅支援一個群組層級低功率模式的情況下，Y可為不必要的。
回應於一EnterPowerDownYDieX命令，記憶體裝置可將記憶體晶粒305 X切換至晶粒層級低功率模式Y中(例如，藉由撤銷啟動一些或全部該組晶粒層級電路307或藉由以其他方式減少對應組晶粒層級電路307之功率消耗)而不更改任何其他記憶體晶粒305之操作模式。
若記憶體晶粒305 X內之任何記憶體庫320或庫群組310尚未處於與晶粒層級低功率模式Y相關聯之一庫層級或群組層級低功率模式中，則記憶體裝置可回應於EnterPowerDownYDieX命令而將此記憶體庫320或庫群組310切換至相關聯庫層級或群組層級低功率模式(例如，最深所支援庫層級或群組層級低功率模式)中。因此，可回應於EnterPowerDownYDieX命令而將記憶體晶粒305 X內之一或多個記憶體庫320或庫群組310切換出閒置模式405或一較不深庫層級或群組層級低功率模式。
類似地，一晶粒層級通電命令可表示為一ExitPowerDownDieX命令。回應於一ExitPowerDownDieX命令，記憶體裝置可將記憶體晶粒305 X切換至閒置模式405中(例如，藉由啟動一些或全部對應組晶粒層級電路307或藉由以其他方式增加對應組晶粒層級電路307之功率消耗)而不更改任何其他記憶體晶粒305之操作模式。記憶體裝置亦可將包含於記憶體晶粒305 X中之全部記憶體庫320 (及因此全部庫群組310)切換至閒置模式405中。
圖4之實例繪示兩個晶粒層級低功率模式420 (晶粒PD-1 (Y=1)及晶粒PD-2 (Y=2))。當在第一晶粒層級低功率模式420-a中操作時，一記憶體晶粒305可消耗比在閒置模式405中操作時更少之功率。當在第二晶粒層級低功率模式420-b中操作時，記憶體晶粒305可消耗比在第一晶粒層級低功率模式420-a中操作時更少之功率(例如，可撤銷啟動更多晶粒層級電路)。儘管在圖4中繪示兩個晶粒層級低功率模式，然應理解，任何數目個晶粒層級低功率模式係可行的。
因此，一般言之，使一較低階層層級之一實體斷電之一命令可不影響該較低階層層級之其他實體或較高階層層級之其他實體。且類似地，使一較低階層層級之一實體通電之一命令可不影響該較低階層層級之其他實體，但其可導致較高階層層級之實體在尚未啟動之情況下啟動(例如，置於一閒置模式405中)。
而且，一般言之，使一較高階層層級之一實體斷電之一命令可不影響該較高階層層級之其他實體，但其可導致較低階層層級之實體撤銷啟動(例如，置於一對應低功率模式中)。且使一較高階層層級之一實體通電之一命令可不影響該較高階層層級之其他實體，但其可導致較低階層層級之實體啟動(例如，置於一閒置模式405中)。
在一些情況中，記憶體裝置可支援在一階層層級之不同低功率模式之間直接切換該階層層級之一實體(例如，從一較不深低功率模式至一較深低功率模式，或反之亦然)，其中在該等模式之間直接切換意謂實體或其中之任何較低層級實體未作為轉變之部分進入至閒置模式405中。功率模式之此層級內改變可被稱為層級內斷電改變命令。
例如，記憶體裝置可回應於一庫層級內斷電改變命令440而將一記憶體庫320從第一庫層級低功率模式410-a切換至第二庫層級低功率模式410-b (或反之亦然)，其中庫層級內斷電改變命令440可包含記憶體庫320及目標庫層級低功率模式410之一指示。作為另一實例，記憶體裝置可回應於一群組層級內斷電改變命令而將一庫群組310從一第一群組層級低功率模式415切換至一第二群組層級低功率模式415 (圖4中未展示) (或反之亦然)，其中群組層級內斷電改變命令可包含庫群組310及目標群組層級低功率模式415之一指示。作為又另一實例，記憶體裝置可回應於一晶粒層級內斷電改變命令445而將一記憶體晶粒305從第一晶粒層級低功率模式420-a切換至第二晶粒層級低功率模式420-b (或反之亦然)，其中晶粒層級內斷電改變命令445可包含記憶體晶粒305及目標晶粒層級低功率模式420之一指示。
當在一階層層級之不同低功率模式之間直接切換該階層層級之一實體時，相同階層層級之其他實體以及其他階層層級之實體可不受影響且可保持在其等各自操作模式中。例如，當在不同庫層級低功率模式410之間切換一記憶體庫320時，可不對其他記憶體庫320之操作模式或庫群組310或記憶體晶粒305之操作模式產生影響。
在一些情況中，記憶體裝置亦可支援從僅使一較低階層層級之實體處於一對應低功率模式中切換至亦使至少一個較高層級實體處於一對應低功率模式中，此可被視為將記憶體裝置從一較低階層層級低功率模式切換至一較高階層層級低功率模式而無需經過一中間(例如，閒置)狀態。
轉變450可表示一記憶體裝置在較低階層層級低功率模式至較高階層層級低功率模式之間的直接轉變(例如，不作為轉變之部分進入至閒置模式405中)。一轉變450可回應於與較高階層層級相關聯之一斷電命令而發生。例如，如上文描述，回應於一EnterPowerDownYBankGroupX命令，不僅群組層級之電路(例如，對應於所指示庫群組310之該組群組層級電路315)可斷電(例如，至少部分撤銷啟動)，而且庫群組310內之記憶體庫320亦可改變操作模式(例如，切換至最深所支援庫層級功率模式)。類似地，亦如上文描述，回應於一EnterPowerDownYDieX命令，不僅晶粒層級之電路(例如，對應於所指示記憶體晶粒305之該組晶粒層級電路307)可斷電(例如，至少部分撤銷啟動)，而且記憶體晶粒305內之記憶體庫320及庫群組310亦可改變操作模式(例如，切換至最深所支援庫層級及群組層級功率模式)。
圖5繪示根據如本文中揭示之實例之支援用於一記憶體裝置之基於架構之電源管理之一狀態圖500之另一實例。狀態圖500可對應於狀態圖400，但未繪示轉變430、435、450，使得可在不損失視覺清晰度的情況下繪示其他類型之轉變。應理解，狀態圖400及500之一些或全部態樣可根據本文中之教示以任何組合進行組合。
例如，狀態圖500包含轉變550及555，其等可表示回應於取消命令(其等可替代地被稱為移除命令)之轉變。一取消命令可與記憶體裝置內之一目標實體(例如，一庫群組310)相關聯(例如，包含其之一指示)。回應於取消命令，記憶體裝置可將目標實體切換至閒置模式405中(例如，可啟動用於目標實體之電路)且可在接收目標實體之最近斷電命令時將該實體內之任何較低層級實體切換至其等各自操作模式。例如，回應於一庫群組310之一取消命令，記憶體裝置可啟動用於庫群組310之該組群組層級電路315且可在接收庫群組310之最近EnterPowerDownYBankGroupX命令時將庫群組310之各記憶體庫320恢復至其各自操作模式。因此，一較高階層層級實體之一通電命令可導致其中之各較低層級實體轉變至閒置模式405中，一較高階層層級實體之一取消命令可導致其中之各較低層級實體轉變至一各自先前操作模式(其可恰好係閒置模式405，但其亦可為一較低層級斷電模式)中。
為支援取消命令，一記憶體裝置可維持指示記憶體裝置內之不同階層層級之不同實體之各自狀態之狀態資訊(一或多個狀態變量)。記憶體裝置可將狀態資訊維持在一或多個暫存器(例如，模式暫存器、狀態暫存器或其他暫存器)中且可在接收用於不同實體之命令時更新狀態資訊。當記憶體裝置接收一目標實體之一取消命令時，記憶體裝置可諮詢狀態資訊以判定目標實體內之任何較低層級實體之各自先前操作模式。表1展示記憶體裝置內之不同階層層級之不同實體之狀態變量及因此狀態資訊之實例：
晶粒 X 模式 庫群組 X 模式 庫 X 模式 晶粒 X 狀態 變量 庫群組 X 狀態 變量 庫 X 狀態變量
閒置 閒置 閒置 00 0 00
閒置 閒置 庫PD-1 00 0 01
閒置 閒置 庫PD-2 00 0 10
閒置 庫群組PD-1 庫PD-2 00 1 -
晶粒PD-1 庫群組PD-1 庫PD-2 01 - -
晶粒PD-2 庫群組PD-1 庫PD-2 10 - -
表 1
針對各階層層級，記憶體裝置可使用一編碼方案以將狀態變量之一唯一組合指派至該階層層級之各低功率模式以及該階層層級之閒置模式。例如，在庫層級下，記憶體庫可將一第一邏輯值(00)指派至閒置模式405，將一第二邏輯值(01)指派至第一庫層級低功率模式410-a，且將一第三邏輯值(10)指派至第二庫層級低功率模式410-b。作為另一實例，針對群組層級，記憶體裝置可將一第一邏輯值(0)指派至閒置模式405且將一第二邏輯值(1)指派至群組層級低功率模式415。作為又另一實例，針對晶粒層級，記憶體裝置可將一第一邏輯值(00)指派至閒置模式405，將一第二邏輯值(01)指派至第一晶粒層級低功率模式420-a，且將一第三邏輯值(10)指派至第二晶粒層級低功率模式420-b。
在一些情況中，記憶體裝置可將一優先級指派至各階層層級。例如，記憶體可使一較高階層層級之狀態資訊優先於一較低階層層級之狀態資訊，例如一記憶體晶粒305之狀態資訊可優先於記憶體晶粒內之一庫群組310之狀態資訊，記憶體晶粒內之一庫群組310之狀態資訊繼而可優先於庫群組310內之一記憶體庫320之狀態資訊。記憶體裝置可基於記憶體裝置內之一實體之狀態資訊(狀態變量)以及包含(優先於)該實體之任何較高層級實體之狀態資訊而判定該實體之操作模式。此外，由於記憶體裝置可回應於接收與實體相關之一命令而更新(例如，覆寫)實體之狀態資訊，故記憶體裝置可根據指派至不同階層層級之狀態資訊之優先級而排定不同階層層級之命令之優先級。
表1提供一記憶體裝置可如何利用狀態資訊來管理不同階層層級之不同實體之操作模式之一闡釋性實例。表1繪示一個記憶體晶粒305、記憶體晶粒305 X內之一個庫群組310 X及庫群組310 X內之一個記憶體庫320 X之狀態資訊，但應理解，記憶體裝置可包含及維持任何數目個記憶體晶粒305、庫群組310、記憶體庫320或任何數目個階層層級之其他實體之狀態資訊。
當記憶體晶粒305 X之狀態變量係(10)時，記憶體裝置可判定記憶體晶粒305 X處於第二晶粒層級低功率模式420-b中。因此，記憶體裝置可以第二晶粒層級低功率模式420-b操作記憶體晶粒305 X且可以其等各自最深支援低功率模式操作記憶體晶粒305 X內之全部實體，而無關於其等之狀態變量(如表1中之「-」指示，其可指示「隨意」)。因此，記憶體裝置可以群組層級低功率模式415操作庫群組310 X且以第二庫低功率模式410-b操作記憶體庫320 X。
當記憶體晶粒305 X之狀態變量係(01)時，記憶體裝置可判定記憶體晶粒305 X處於第一晶粒層級低功率模式420-a中。因此，記憶體裝置可以第一晶粒層級低功率模式420-a操作記憶體晶粒305 X且可以其等各自最深支援低功率模式操作記憶體晶粒305 X內之全部實體，而無關於其等之狀態變量。因此，記憶體裝置可以群組層級低功率模式415操作庫群組310 X且以第二庫低功率模式410-b操作記憶體庫320 X。
一般言之，當一較高階層層級之一實體處於一低功率模式中時，記憶體裝置可根據由較低層級實體支援之一低功率模式操作其中之一較低階層層級之任何實體。在一些情況中(例如，為最大化功率節省)，其中之較低階層層級之實體可根據由較低層級實體支援之一最深低功率模式而操作。在其他情況中(例如，為最小化喚醒時間)，其中之較低階層層級之實體可根據由具有最快喚醒時間之較低層級實體支援之功率模式(例如，由較低層級實體支援之一最淺低功率模式)而操作。應理解，較低層級實體將基於較高層級實體經斷電而進入之低功率模式可為由較低層級實體支援之任何低功率模式且可經進一步靜態或動態地組態。
當記憶體晶粒305 X之狀態變量係(00)時，記憶體裝置可判定記憶體晶粒305 X處於閒置模式405中(例如，啟動對應組晶粒層級電路307中之全部電路)。因此，記憶體裝置可以閒置模式操作記憶體晶粒305 X且可評估記憶體晶粒305 X內之庫群組310之群組層級狀態資訊。因此，一般言之，當一較高階層層級之一實體處於閒置模式中時，該實體之狀態資訊可不影響記憶體裝置如何操作其中之較低層級實體。
當記憶體晶粒305 X之狀態變量係(00)且庫群組310 X之狀態變量係(1)時，記憶體裝置可判定記憶體晶粒305 X處於閒置模式405中且庫群組310 X處於群組層級低功率模式415中。因此，記憶體裝置可以群組層級低功率模式415操作庫群組310 X且可以其等各自最深支援低功率模式操作庫群組310 X內之全部實體，而無關於其等之狀態變量。因此，記憶體裝置可以第二庫低功率模式410-b操作記憶體庫320 X。
當記憶體晶粒305 X之狀態變量係(00)且庫群組310 X之狀態變量係(0)時，記憶體裝置可判定記憶體晶粒305 X及庫群組310 X兩者處於閒置模式405中(例如，啟動對應組晶粒層級電路307及對應組群組層級電路315中之全部電路)。因此，記憶體裝置可根據記憶體庫320 X之狀態變量而操作記憶體庫320 X，在記憶體庫320X之狀態變量係(10)之情況下處於第二庫層級低功率模式410-b中，在記憶體庫320 X之狀態變量係(01)之情況下處於第一庫層級低功率模式410-a中且在記憶體庫320 X之狀態變量係(00)之情況下處於閒置模式405中。因此，一般言之，當一較高階層層級之全部相關實體處於閒置模式中時，記憶體裝置可根據由其中之一較低層級實體之狀態資訊指示之操作模式操作該較低層級實體。
當記憶體裝置接收一斷電命令以將實體X置於操作模式Y中(例如，EnterPowerDownYDieX命令、EnterPowerDownYBankGroupX命令或EnterPowerDownYBankX命令)時，記憶體裝置可更新由實體X儲存之狀態資訊以反映與操作模式Y相關聯之(若干)狀態變量且可基於對應狀態資訊操作記憶體裝置及其中之實體。
在一些情況中，當記憶體裝置接收一實體X之一取消命令時，記憶體裝置可將實體X切換至閒置模式405中(例如，可啟動對應階層層級之實體X之電路)，可諮詢實體X內之任何較低層級實體之狀態資訊，且可根據其等各自狀態資訊操作此等較低層級實體。若記憶體裝置回應於較高層級實體之斷電命令而使較低層級狀態資訊維持不變，則此等較低層級實體之狀態資訊將在接收實體X之最近斷電命令時反映此等較低層級實體之各自操作模式。因此，藉由根據其等各自狀態資訊操作此等較低層級實體，記憶體裝置將在接收實體X之最近斷電命令時以其等各自操作模式操作此等較低層級實體。
例如，參考圖5，當接收用於庫群組310 X之一取消命令時，記憶體裝置可啟動對應組群組層級電路315且可取決於庫群組310 X內之一記憶體庫320之狀態資訊而將記憶體庫320從第二庫層級低功率模式410-b切換至閒置模式405中(如由轉變550-c展示)、切換至第一庫層級低功率模式410-a中(如由轉變550-b展示)或可將記憶體庫320維持在第二庫層級低功率模式410-b中(如由轉變550-a展示)。若庫群組310 X內之不同記憶體庫320具有不同對應狀態變量，則記憶體庫320可回應於取消命令而切換至不同庫層級操作模式中。
作為另一實例，參考圖5，當在一記憶體晶粒305 X處於第一晶粒層級低功率模式420-a或第二晶粒層級低功率模式420-b中時接收用於該記憶體晶粒305 X之一取消命令時，記憶體裝置可啟動對應組晶粒層級電路307。而且，針對對應狀態變量係(1)之記憶體晶粒305 X內之任何庫群組310，記憶體裝置可將庫群組310切換至群組層級低功率模式415中(例如，可將對應組群組層級電路315維持為撤銷啟動，可將其中之任何記憶體庫320維持在第二庫層級低功率模式410-b中)，如在轉變555-a及555-b中展示。替代地，針對對應變量係(0)之記憶體晶粒305 X內之任何庫群組310，記憶體裝置可取決於庫群組310 X內之一記憶體庫320之狀態資訊而將記憶體庫320從第二庫層級低功率模式410-b切換至閒置模式405中(如由轉變550-d及550-f展示)、切換至第一庫層級低功率模式低功率模式410-a中(如由轉變550-e及550-f展示)或可將記憶體庫320維持在第二庫層級低功率模式410-b中(如由轉變550-c及555-f展示)。
因此，回應於一取消(移除)命令，一記憶體裝置可被概念化為使裝置從一或多個較高階層層級低功率模式移除，使得記憶體裝置內之較低層級實體根據其等各自先前操作模式而操作。因此，取消(移除)命令之效應可取決於由命令標定之較高層級實體內之各較低層級實體之狀態資訊。
圖6繪示根據如本文中揭示之實例之支援用於一記憶體裝置之基於架構之電源管理之一狀態圖600之另一實例。狀態圖600之態樣可藉由參考圖1至圖5描述之記憶體裝置110、記憶體晶粒160、記憶體晶粒200、記憶體晶粒架構300、狀態圖400或狀態圖500實施。狀態圖600繪示在一較高階層層級之一實體內之至少臨限值數目個(例如，全部)較低階層實體操作(例如，已被個別地切換至)一對應低功率模式時將該較高階層實體自動切換至一低功率模式中(且因此從裝置角度而言，使裝置更深地斷電至一更深低功率模式中)之實例。
例如，一記憶體裝置可判定一庫群組310中之全部記憶體庫320在一庫層級低功率模式410中個別地操作，且記憶體裝置可自動(例如，無需接收一額外群組層級命令)將庫群組310切換至一群組層級低功率模式415 (例如，可撤銷啟動用於庫群組310之一些或全部該組群組層級電路315，可將尚未處於一最深庫層級低功率模式410中之庫群組310中之任何記憶體庫320轉變至最深庫層級低功率模式410)。
在圖6中，庫層級低功率模式410與群組層級低功率模式415之間的以&表示之轉變係自動轉變之實例。&區塊可表示經組態以在一庫群組310中之臨限值數量(例如，全部)之記憶體庫320在一庫層級低功率模式410中個別地操作時起始一自動轉變之邏輯操作及相關電路(例如，一或多個AND閘或計數器及比較器電路)。
作為另一實例，一記憶體裝置可判定一記憶體晶粒305中之全部庫群組310在一群組層級低功率模式415中個別地操作，且記憶體裝置可自動(例如，無需接收一額外晶粒層級命令)將記憶體晶粒305切換至一晶粒層級低功率模式420 (例如，可撤銷啟動用於記憶體晶粒305之一些或全部該組晶粒層級電路307，可將尚未處於一最深群組層級低功率模式415中之記憶體晶粒305中之任何庫群組310轉變至最深群組層級低功率模式415)。在圖6中，群組層級低功率模式415與晶粒層級低功率模式420之間的以&表示之轉變係此等轉變之實例。
如圖6中展示，個別記憶體庫320可回應於庫層級斷電及通電(進入/退出)命令625而在閒置模式405與一或多個所支援庫層級低功率模式410之間轉變。類似地，個別庫群組可回應於群組層級斷電及通電(進入/退出)命令630而在閒置模式405與一或多個所支援群組層級低功率模式415之間轉變，且一個別記憶體晶粒305可回應於晶粒層級斷電及通電(進入/退出)命令635而在閒置模式405與一或多個所支援晶粒層級低功率模式420之間轉變。因此，一般言之，可接收用於任何階層層級之個別實體之斷電及通電命令，此可導致該階層層級之實體以及較低或較高階層層級之相關實體在操作模式之間轉變，例如，如參考例如圖4描述。另外，自動轉變可針對一較高層級實體基於其中之全部較低層級實體處於一低功率模式中而發生。
在一些情況中，一記憶體裝置可支援較高層級低功率模式但無需支援較高層級斷電及通電命令。例如，一記憶體裝置可支援庫層級進入/退出命令625而非群組層級進入/退出命令630或晶粒層級進入/退出命令635。然而，在此一情況中，記憶體裝置可支援群組層級低功率模式415，且一庫群組可基於接收庫群組310之全部記憶體庫320之庫層級斷電(進入)命令625而切換至一群組層級低功率模式415中。類似地，然而，記憶體裝置可支援晶粒層級低功率模式420，且記憶體晶粒305可基於接收記憶體晶粒305之全部庫群組310中之全部記憶體庫320之庫層級斷電(進入)命令625而切換至一晶粒層級低功率模式420中。隨後，較高層級實體可基於接收其中之一較低層級實體之通電命令而啟動(切換至閒置模式405中)。
一些記憶體裝置可支援自動轉變(例如，如參考圖6描述)以及取消(移除)命令，如本文中描述。在此等情況中，一取消命令可不影響(例如，可不撤銷)自動發生之任何轉變。例如，若一庫群組310被切換至一群組層級低功率模式415中，則用於庫群組310之一隨後接收取消命令可不具有影響，且庫群組310可維持在群組層級低功率模式415中(庫群組310中之記憶體庫320亦可各維持在一庫層級低功率模式410中)。
在一些情況中，為支援區分經由自動轉變與所命令轉變進入之低功率模式(例如，為支援回應於取消命令而僅移除所命令轉變)，一記憶體裝置可維持額外狀態資訊(例如，額外狀態變量)以不僅儲存一實體之當前操作模式之一指示而且儲存是否經由一所命令轉變或一自動轉變進入至當前操作模式中之一指示。記憶體裝置可將狀態資訊儲存於一或多個暫存器(例如，模式暫存器、狀態暫存器)或其他儲存器中。表2可表示此狀態資訊之一實例：
晶粒 X 模式 庫群組 X 模式 庫 X 模式 晶粒 X 狀態 變量 庫群組 X 狀態 變量 庫 X 狀態變量
閒置 閒置 閒置 00 00 0
閒置 閒置 庫PD 00 00 1
閒置 庫群組PD 庫PD 00 01 -
閒置 自動庫群組PD 庫PD 00 1- 1
晶粒PD 庫群組PD 庫PD 01 01 -
晶粒PD 自動 庫群組PD 庫PD 01 1- 1
自動晶粒PD 庫群組PD 庫PD 1- 01 -
自動晶粒PD 自動 庫群組PD 庫PD 1- 1- 1
表2之實例可係針對支援一個庫層級低功率模式410、一個群組層級低功率模式415及一個晶粒層級低功率模式420之一記憶體裝置。針對各實體(例如，各記憶體庫320、庫群組310或記憶體晶粒305)，記憶體裝置可儲存指示實體之操作模式之一個操作模式變量。例如，(0)之一操作模式變量可指示實體之閒置模式405，且(1)之一操作模式變量可指示實體之低功率模式。在實體之階層層級支援一個以上低功率模式的情況下，記憶體裝置可儲存一個以上操作模式變量以指示實體之操作模式。
針對並非最低階層層級之各實體(例如，各庫群組310或記憶體晶粒305)，記憶體裝置亦可儲存一額外轉變變量以指示實體之操作模式變量(及因此操作模式)之值是否係一命令或一自動轉變之結果。例如，(0)之一轉變變量值可指示實體之操作模式係一命令之結果，且(1)之一轉變變量值可指示實體之操作模式係一自動轉變之結果。
表2可繪示一個記憶體晶粒305 X、記憶體晶粒305 X內之一個庫群組310 X及庫群組310 X內之一個記憶體庫320 X之狀態資訊可能性以及各實體之所得操作模式。在表2中，針對具有兩個狀態變量之行，最右狀態變量可為操作模式變量，且最左狀態變量可為轉變變量。
若全部對應較高層級實體處於閒置模式中，則一較低層級實體可根據其狀態變量而操作。因此，例如，當記憶體晶粒305 X及庫群組310 X之狀態變量皆為零時，記憶體庫320 X可處於由記憶體庫320 X之操作模式變量指示之操作模式中。
當一較高層級實體處於一所命令低功率模式(01)中時，可維持其中之較低層級實體之狀態變量，但其中之任何較低層級實體將處於一對應低功率模式中，而無關於較低層級實體之(若干)狀態變量。因此，例如，當庫群組310 X之狀態變量係(01)時，為了判定記憶體庫320 X之操作模式，記憶體庫320 X之狀態變量係「-」(隨意)，但其可被維持且指示(用於判定)記憶體庫320 X在庫群組310 X之一取消命令之事件中將轉變至之一操作模式。
當一較高層級實體歸因於一自動轉變而係一低功率模式時，該較高層級實體之操作模式變量可為「隨意」，且其中之任何較低層級實體之操作模式變量將依據定義與實體之一較低功率模式相關聯(例如，該實體之最深所支援低功率模式，若實體支援多個低功率模式)。因此，例如，當記憶體晶粒305 X之狀態變量係(1-)時，庫群組310 X及記憶體庫320 X之狀態變量可分別係(01)及(1)或可分別係(11)及(1)，且記憶體晶粒305 X之一取消命令將不更改記憶體晶粒305 X、庫群組310 X或記憶體庫320 X之任一者之操作模式。
圖7展示根據如本文中揭示之實例之支援用於一記憶體裝置之基於架構之電源管理之一記憶體裝置705之一方塊圖700。記憶體裝置705可為如參考圖1至圖6描述之一記憶體裝置之態樣之一實例。記憶體裝置705可包含一命令管理器710、一庫模式管理器715、一庫群組模式管理器720、一晶粒模式管理器725及一狀態資訊管理器730。此等模組之各者可彼此直接通信或(例如，經由一或多個匯流排)間接通信。
在一些實例中，庫模式管理器715可以一第一模式操作一記憶體裝置內之一第一記憶體庫且以一第二模式操作記憶體裝置內之一第二記憶體庫。在以第一模式操作一第一記憶體庫且以在第二模式操作第二記憶體庫時，命令管理器710可在記憶體裝置處接收用於第一記憶體庫之一斷電命令。基於命令管理器710接收用於第一記憶體庫之斷電命令，庫模式管理器715可將第一記憶體庫從第一模式切換至一第一低功率模式，同時將第二記憶體庫維持在第二模式中，其中與第一模式相比，第一低功率模式對應於第一記憶體庫之更少功率消耗。
在一些實例中，將第一記憶體庫從第一模式切換至第一低功率模式可包含撤銷啟動專用於第一記憶體庫之電路。
在一些實例中，在以第一低功率模式操作第一記憶體庫時，命令管理器710可在記憶體裝置處接收用於第一記憶體庫之一第二斷電命令。基於命令管理器710接收用於第一記憶體庫之第二斷電命令，庫模式管理器715可將第一記憶體庫從第一低功率模式切換至一第二低功率模式，其中與第一低功率模式相比，第二低功率模式對應於第一記憶體庫之一不同量之功率消耗。
在一些實例中，將第一記憶體庫從第一低功率模式切換至第二低功率模式可包含撤銷啟動專用於第一記憶體庫之額外電路。在一些實例中，將第一記憶體庫從第一低功率模式切換至第二低功率模式可包含啟動專用於第一記憶體庫之撤銷啟動電路之一部分。
在一些實例中，在以第一低功率模式操作第一記憶體庫時，命令管理器710可在記憶體裝置處接收用於第一記憶體庫之一通電命令。基於命令管理器710接收用於第一記憶體庫之通電命令，庫模式管理器715可將第一記憶體庫從第一低功率模式切換至一閒置模式，其中與第一低功率模式相比，閒置模式對應於第一記憶體庫之更多功率消耗。基於命令管理器710接收用於第一記憶體庫之通電命令，庫群組模式管理器720可啟動由第一記憶體庫及記憶體裝置之至少一個其他記憶體庫共用的電路。
在一些實例中，庫群組模式管理器720可以一第一模式操作一記憶體裝置內之一第一記憶體庫群組且以一第二模式操作記憶體裝置內之一第二記憶體庫群組，其中由第一群組之記憶體庫共用一第一組電路且由第二群組之記憶體庫共用一第二組電路。在以第一模式操作第一記憶體庫群組且以第二模式操作第二記憶體庫群組時，命令管理器710可在記憶體裝置處接收用於第一記憶體庫群組之一斷電命令。基於命令管理器710接收用於第一記憶體庫群組之斷電命令，庫群組模式管理器720可撤銷啟動第一組電路，而庫模式管理器715可將第二記憶體庫群組維持在第二模式中。
在一些實例中，第一記憶體庫群組之各記憶體庫支援一組一或多個低功率模式，且庫模式管理器715可基於命令管理器710接收用於第一記憶體庫群組之斷電命令而將第一群組之各記憶體庫切換至該組之一第一低功率模式中。在一些實例中，該組之各低功率模式對應於一各自功率消耗位準，且第一低功率模式對應於低於該組之各其他低功率模式之一功率消耗位準。
在一些實例中，將第一群組之各記憶體庫切換至第一低功率模式中可包含撤銷啟動用於第一群組之各記憶體庫之一各自組專用電路。
在一些實例中，命令管理器710可在撤銷啟動第一組電路之後接收用於第一群組之一第一記憶體庫之一通電命令。庫群組模式管理器720可基於命令管理器710接收用於第一記憶體庫之通電命令而啟動第一組電路。基於命令管理器710接收用於第一記憶體庫之通電命令，庫模式管理器715可將第一記憶體庫切換至一閒置模式中，同時將第一群組之一第二記憶體庫維持在第一低功率模式中。
在一些實例中，命令管理器710可在撤銷啟動第一組電路之後接收用於第一記憶體庫群組之一通電命令。庫群組模式管理器720可基於命令管理器710接收用於第一記憶體庫群組之通電命令而啟動第一組電路。基於命令管理器710接收用於第一記憶體庫群組之通電命令，庫模式管理器715可將第一群組之各記憶體庫切換至一閒置模式中。
在一些實例中，基於命令管理器710接收用於第一記憶體庫群組之通電命令，閒置模式管理器725可啟動由第一群組之記憶體庫及第二群組之記憶體庫共用的一第三組電路。
在一些實例中，命令管理器710可在撤銷啟動第一組電路之後接收用於包含第一記憶體庫群組及第二記憶體庫群組之一記憶體晶粒之一通電命令。庫群組模式管理器720可基於命令管理器710接收用於記憶體晶粒之通電命令而啟動第一組電路及第二組電路。基於命令管理器710接收用於記憶體晶粒之通電命令，閒置模式管理器725可啟動由第一群組之記憶體庫及第二群組之記憶體庫共用的一第三組電路。基於命令管理器710接收用於記憶體晶粒之通電命令，庫模式管理器715可將第一群組之各記憶體庫及第二群組之各記憶體庫切換至一閒置模式中。
在一些實例中，基於命令管理器710接收用於第一記憶體庫群組之斷電命令，狀態資訊管理器730可儲存及更新指示第一群組之各記憶體庫之一各自操作模式之狀態變量。命令管理器710可在撤銷啟動第一組電路之後接收用於第一記憶體庫群組之一取消命令，取消命令用於撤除用於第一記憶體庫群組之斷電命令。基於命令管理器710接收取消命令，庫模式管理器715可存取所儲存狀態變量，且庫模式管理器715可基於存取所儲存狀態變量而將第一群組之各記憶體庫切換至各自操作模式中。
在一些實例中，庫群組模式管理器720可基於命令管理器710接收取消命令而啟動第一組電路。在一些實例中，基於命令管理器710接收取消命令，閒置模式管理器725可啟動由第一群組之記憶體庫及第二群組之記憶體庫共用的一第三組電路。
在一些實例中，庫群組模式管理器720可以各自第一模式操作一第一記憶體庫群組且以各自第二模式操作一第二記憶體庫群組，第一記憶體庫群組及第二記憶體庫群組兩者包含於一記憶體晶粒中。在以各自第一模式操作第一記憶體庫群組且以各自第二模式操作第二記憶體庫群組時，命令管理器710可接收用於記憶體晶粒之一斷電命令。基於命令管理器710接收用於記憶體晶粒之斷電命令，庫模式管理器715可將第一群組之各記憶體庫及第二群組之各記憶體庫切換至對應於低於各自第一模式或各自第二模式之至少一者之一功率消耗位準之一低功率模式中。基於命令管理器710接收用於記憶體晶粒之斷電命令，庫群組模式管理器720可撤銷啟動由第一記憶體庫群組及第二記憶體庫群組共用的一組電路。
在一些實例中，在撤銷啟動由第一記憶體庫群組及第二記憶體庫群組共用的該組電路時，命令管理器710可接收用於第一記憶體庫群組之一通電命令。基於接收用於第一記憶體庫群組之通電命令，庫模式管理器715可將第一群組之各記憶體庫從低功率模式切換至一閒置模式中，同時將第二群組之各記憶體庫維持在低功率模式中。基於接收用於第一記憶體庫群組之通電命令，庫群組模式管理器720可啟動由第一群組之記憶體庫共用的一第二組電路，同時將由第二群組之記憶體庫共用的一第三組電路維持為撤銷啟動。基於接收用於第一記憶體庫群組之通電命令，晶粒模式管理器725可啟動由第一記憶體庫群組及第二記憶體庫群組共用的該組電路。
在一些實例中，在撤銷啟動由第一記憶體庫群組及第二記憶體庫群組共用的該組電路時，命令管理器710可接收用於第一記憶體庫群組之一第一記憶體庫之一通電命令。基於命令管理器710接收用於第一記憶體庫之通電命令，庫模式管理器715可將第一記憶體庫從低功率模式切換至一閒置模式，同時將第一群組之各其他記憶體庫及第二群組之各記憶體庫維持在低功率模式中。基於命令管理器710接收用於第一記憶體庫之通電命令，庫群組模式管理器720可啟動由第一群組之記憶體庫共用的一第二組電路，同時將由第二群組之記憶體庫共用的一第三組電路維持為撤銷啟動。基於命令管理器710接收用於第一記憶體庫之通電命令，晶粒模式管理器725可啟動由第一記憶體庫群組及第二記憶體庫群組共用的該組電路。
在一些實例中，庫群組模式管理器720可操作由一記憶體裝置中之一記憶體庫群組內之全部記憶體庫共用的一組電路。庫群組模式管理器720可判定群組內之一定數量之記憶體庫在一低功率模式中操作，其中低功率模式與低於由群組內之各記憶體庫支援之一第二模式之一功率消耗位準相關聯。基於判定群組內之該數量之記憶體庫在低功率模式中操作，庫群組模式管理器720可撤銷啟動由記憶體庫群組共用的該組電路。
在一些實例中，判定群組內之該數量之記憶體庫在低功率模式中操作可包含判定群組內之全部記憶體庫皆在低功率模式中操作。
在一些實例中，記憶體裝置包含一組記憶體庫群組，且針對該組中之各記憶體庫群組，記憶體裝置包含由記憶體庫群組內之全部記憶體庫共用的一各自組電路。晶粒模式管理器725可操作由該組記憶體庫群組內之全部記憶體庫共用的一組電路。晶粒模式管理器725可判定撤銷啟動用於該組內之至少一定數量之記憶體庫群組之各自組電路。基於判定撤銷啟動用於該組內之至少該數量之記憶體庫群組之各自組電路，晶粒模式管理器725可撤銷啟動由該組記憶體庫群組內之全部記憶體庫共用的該組電路。在一些實例中，判定撤銷啟動用於該組內之至少該數量之記憶體庫群組之各自組電路可包含判定撤銷啟動用於該組內之全部記憶體庫群組之各自組電路。
在一些實例中，該組記憶體庫群組包含包含於記憶體裝置內之一記憶體晶粒中之全部記憶體庫群組。
在一些實例中，晶粒模式管理器725可操作由記憶體裝置之一晶粒內之全部記憶體庫共用的一組電路。晶粒模式管理器725可判定晶粒內之全部記憶體庫皆在低功率模式中操作。基於判定記憶體裝置之晶粒內之全部記憶體庫皆在低功率模式中操作，晶粒模式管理器725可撤銷啟動由晶粒內之全部記憶體庫共用的該組電路。
在一些實例中，在低功率模式中操作包含在各對應於低於對應於第二模式之一功率消耗位準之一各自功率消耗位準之一組低功率模式之任一者中操作。在一些實例中，第二模式包含一閒置模式。
在一些實例中，狀態資訊管理器730可儲存基於判定記憶體庫群組內之該數量之記憶體庫在低功率模式中操作而撤銷啟動由該群組共用的該組電路之一指示。命令管理器710可在撤銷啟動由該記憶體庫群組共用的該組電路之後接收用於該記憶體庫群組之一取消命令，取消命令用於撤除用於記憶體庫群組之一先前斷電命令。晶粒模式管理器725可基於接收取消命令而存取所儲存指示，且晶粒模式管理器725可基於所儲存指示而將由該記憶體庫群組共用的該組電路維持為撤銷啟動。
圖8展示繪示根據本發明之態樣之支援用於一記憶體裝置之基於架構之電源管理之一或多個方法800之一流程圖。方法800之操作可藉由如本文中描述之一記憶體裝置或其組件實施。例如，方法800之操作可藉由如參考圖7描述之一記憶體裝置執行。在一些實例中，一記憶體裝置可執行一組指令以控制記憶體裝置之功能元件以執行所描述功能。另外或替代地，一記憶體裝置可使用專用硬體來執行所描述功能之態樣。
在805，記憶體裝置可以一第一模式操作一記憶體裝置內之一第一記憶體庫且以一第二模式操作記憶體裝置內之一第二記憶體庫。805之操作可根據本文中描述之方法執行。在一些實例中，805之操作之態樣可藉由如參考圖7描述之一庫模式管理器執行。
在810，在以第一模式操作第一記憶體庫且以第二模式操作第二記憶體庫時，記憶體裝置可在記憶體裝置處接收用於第一記憶體庫之一斷電命令。810之操作可根據本文中描述之方法執行。在一些實例中，810之操作之態樣可藉由如參考圖7描述之一命令管理器執行。
在815，基於接收用於第一記憶體庫之斷電命令，記憶體裝置可將第一記憶體庫從第一模式切換至一第一低功率模式，同時將第二記憶體庫維持在第二模式中，其中與第一模式相比，第一低功率模式對應於第一記憶體庫之更少功率消耗。815之操作可根據本文中描述之方法執行。在一些實例中，815之操作之態樣可藉由如參考圖7描述之一庫模式管理器執行。
在一些實例中，如本文中描述之一設備可執行一或多個方法，諸如方法800。該設備可包含用於以下項之特徵、構件或指令(例如，儲存可由一處理器執行之指令之一非暫時性電腦可讀媒體)：以一第一模式操作一記憶體裝置內之一第一記憶體庫且以一第二模式操作記憶體裝置內之一第二記憶體庫；在以第一模式操作第一記憶體庫且以第二模式操作第二記憶體庫時，在記憶體裝置處接收用於第一記憶體庫之一斷電命令；及基於接收用於第一記憶體庫之斷電命令，將第一記憶體庫從第一模式切換至一第一低功率模式，同時將第二記憶體庫維持在第二模式中，其中與第一模式相比，第一低功率模式對應於第一記憶體庫之更少功率消耗。
在方法800及本文中描述之設備之一些實例中，將第一記憶體庫從第一模式切換至第一低功率模式可包含撤銷啟動專用於第一記憶體庫之電路。
方法800及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：在以第一低功率模式操作第一記憶體庫時，在記憶體裝置處接收用於第一記憶體庫之一第二斷電命令；及基於接收用於第一記憶體庫之第二斷電命令，將第一記憶體庫從第一低功率模式切換至一第二低功率模式，其中與第一低功率模式相比，第二低功率模式對應於第一記憶體庫之一不同量之功率消耗。
在方法800及本文中描述之設備之一些實例中，將第一記憶體庫從第一低功率模式切換至第二低功率模式可包含撤銷啟動專用於第一記憶體庫之額外電路或啟動專用於第一記憶體庫之經撤銷啟動電路之一部分。
方法800及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：在以第一低功率模式操作第一記憶體庫時，在記憶體裝置處接收用於第一記憶體庫之一通電命令；及基於接收用於第一記憶體庫之通電命令，將第一記憶體庫從第一低功率模式切換至一閒置模式，其中與第一低功率模式相比，閒置模式對應於第一記憶體庫之更多功率消耗。
方法800及本文中描述之設備之一些實例可進一步包含用於基於接收用於第一記憶體庫之通電命令而啟動由第一記憶體庫及記憶體裝置之至少一個其他記憶體庫共用的電路之操作、特徵、構件或指令。
圖9展示繪示根據本發明之態樣之支援用於一記憶體裝置之基於架構之電源管理之一或多個方法900之一流程圖。方法900之操作可藉由如本文中描述之一記憶體裝置或其組件實施。例如，方法900之操作可藉由如參考圖7描述之一記憶體裝置執行。在一些實例中，一記憶體裝置可執行一組指令以控制記憶體裝置之功能元件以執行所描述功能。另外或替代地，一記憶體裝置可使用專用硬體來執行所描述功能之態樣。
在905，記憶體裝置可以一第一模式操作一記憶體裝置內之一第一記憶體庫群組且以一第二模式操作記憶體裝置內之一第二記憶體庫群組，其中由第一群組之記憶體庫共用一第一組電路且由第二群組之記憶體庫共用一第二組電路。905之操作可根據本文中描述之方法執行。在一些實例中，905之操作之態樣可藉由如參考圖7描述之一庫模式管理器執行。
在910，在以第一模式操作第一記憶體庫群組且以第二模式操作第二記憶體庫群組時，記憶體裝置可在記憶體裝置處接收用於第一記憶體庫群組之一斷電命令。910之操作可根據本文中描述之方法執行。在一些實例中，910之操作之態樣可藉由如參考圖7描述之一命令管理器執行。
在915，基於接收用於第一記憶體庫群組之斷電命令，記憶體裝置可撤銷啟動第一組電路，同時將第二記憶體庫群組維持在第二模式中。915之操作可根據本文中描述之方法執行。在一些實例中，915之操作之態樣可藉由如參考圖7描述之一庫群組模式管理器或一庫模式管理器執行。
在一些實例中，如本文中描述之一設備可執行一或多個方法，諸如方法900。該設備可包含用於以下項之特徵、構件或指令(例如，儲存可由一處理器執行之指令之一非暫時性電腦可讀媒體)：以一第一模式操作一記憶體裝置內之一第一記憶體庫群組且以一第二模式操作記憶體裝置內之一第二記憶體庫群組，其中由第一群組之記憶體庫共用一第一組電路且由第二群組之記憶體庫共用一第二組電路；在以第一模式操作第一記憶體庫群組且以第二模式操作第二記憶體庫群組時，在記憶體裝置處接收用於第一記憶體庫群組之一斷電命令；及基於接收用於第一記憶體庫群組之斷電命令，撤銷啟動第一組電路，同時將第二記憶體庫群組維持在第二模式中。
在方法900及本文中描述之設備之一些實例中，第一記憶體庫群組之各記憶體庫可支援一組一或多個低功率模式。方法900及本文中描述之設備可進一步包含用於基於接收用於第一記憶體庫群組之斷電命令而將第一群組之各記憶體庫切換至該組之一第一低功率模式中之操作、特徵、構件或指令。
在方法900及本文中描述之設備之一些實例中，將第一群組之各記憶體庫切換至第一低功率模式中可包含撤銷啟動用於第一群組之各記憶體庫之一各自組專用電路。
在方法900及本文中描述之設備之一些實例中，該組之各低功率模式對應於一各自功率消耗位準，且第一低功率模式對應於低於該組之各其他低功率模式之一功率消耗位準。
方法900及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：在撤銷啟動第一組電路之後，接收用於第一群組之一第一記憶體庫之一通電命令；基於接收用於第一記憶體庫之通電命令而啟動第一組電路；及基於接收用於第一記憶體庫之通電命令，將第一記憶體庫切換至一閒置模式中，同時將第一群組之一第二記憶體庫維持在第一低功率模式中。
方法900及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：在撤銷啟動第一組電路之後，接收用於第一記憶體庫群組之一通電命令；基於接收用於第一記憶體庫群組之通電命令而啟動第一組電路；及基於接收用於第一記憶體庫群組之通電命令，將第一群組之各記憶體庫切換至一閒置模式中。
方法900及本文中描述之設備之一些實例可進一步包含用於基於接收用於第一記憶體庫群組之通電命令而啟動可由第一群組之記憶體庫及第二群組之記憶體庫共用的一第三組電路之操作、特徵、構件或指令。
方法900及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：在撤銷啟動第一組電路之後，接收用於包含第一記憶體庫群組及第二記憶體庫群組之一記憶體晶粒之一通電命令；基於接收用於該記憶體晶粒之通電命令而啟動第一組電路及第二組電路；基於接收用於第一記憶體庫群組之通電命令而啟動可由第一群組之記憶體庫及第二群組之記憶體庫共用的一第三組電路；及基於接收用於該記憶體晶粒之通電命令，將第一群組之各記憶體庫及第二群組之各記憶體庫切換至一閒置模式中。
方法900及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：基於接收用於第一記憶體庫群組之斷電命令，儲存及更新指示第一群組之各記憶體庫之一各自操作模式之狀態變量；在撤銷啟動第一組電路之後，接收用於第一記憶體庫群組之一取消命令，取消命令用於撤除用於第一記憶體庫群組之斷電命令；基於接收取消命令而存取所儲存狀態變量；及基於存取所儲存狀態變量而將第一群組之各記憶體庫切換至各自操作模式中。
方法900及本文中描述之設備之一些實例可進一步包含用於基於接收取消命令而啟動第一組電路之操作、特徵、構件或指令。
方法900及本文中描述之設備之一些實例可進一步包含用於基於接收取消命令而啟動可由第一群組之記憶體庫及第二群組之記憶體庫共用的一第三組電路之操作、特徵、構件或指令。
圖10展示繪示根據本發明之態樣之支援用於一記憶體裝置之基於架構之電源管理之一或多個方法1000之一流程圖。方法1000之操作可藉由如本文中描述之一記憶體裝置或其組件實施。例如，方法1000之操作可藉由如參考圖7描述之一記憶體裝置執行。在一些實例中，一記憶體裝置可執行一組指令以控制記憶體裝置之功能元件以執行所描述功能。另外或替代地，一記憶體裝置可使用專用硬體來執行所描述功能之態樣。
在1005，記憶體裝置可以各自第一模式操作一第一記憶體庫群組且以各自第二模式操作一第二記憶體庫群組，第一記憶體庫群組及第二記憶體庫群組兩者包含於一記憶體晶粒中。1005之操作可根據本文中描述之方法執行。在一些實例中，1005之操作之態樣可藉由如參考圖7描述之一庫模式管理器執行。
在1010，在以各自第一模式操作第一記憶體庫群組且以各自第二模式操作第二記憶體庫群組時，記憶體裝置可接收用於記憶體晶粒之一斷電命令。1010之操作可根據本文中描述之方法執行。在一些實例中，1010之操作之態樣可藉由如參考圖7描述之一命令管理器執行。
在1015，基於接收用於記憶體晶粒之斷電命令，記憶體裝置可將第一群組之各記憶體庫及第二群組之各記憶體庫切換至對應於低於各自第一模式或各自第二模式之至少一者之一功率消耗位準之一低功率模式中。1015之操作可根據本文中描述之方法執行。在一些實例中，1015之操作之態樣可藉由如參考圖7描述之一庫模式管理器執行。
在1020，基於接收用於記憶體晶粒之斷電命令，記憶體裝置可撤銷啟動由第一記憶體庫群組及第二記憶體庫群組共用的一組電路。1020之操作可根據本文中描述之方法執行。在一些實例中，1020之操作之態樣可藉由如參考圖7描述之一晶粒模式管理器執行。
在一些實例中，如本文中描述之一設備可執行一或多個方法，諸如方法1000。該設備可包含用於以下項之特徵、構件或指令(例如，儲存可由一處理器執行之指令之一非暫時性電腦可讀媒體)：以各自第一模式操作一第一記憶體庫群組且以各自第二模式操作一第二記憶體庫群組，第一記憶體庫群組及第二記憶體庫群組兩者包含於一記憶體晶粒中；在以各自第一模式操作第一記憶體庫群組且以各自第二模式操作第二記憶體庫群組時，接收用於記憶體晶粒之一斷電命令；基於接收用於記憶體晶粒之斷電命令，將第一群組之各記憶體庫及第二群組之各記憶體庫切換至對應於低於各自第一模式或各自第二模式之至少一者之一功率消耗位準之一低功率模式中；及基於接收用於記憶體晶粒之斷電命令，撤銷啟動由第一記憶體庫群組及第二記憶體庫群組共用的一組電路。
方法1000及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：在可撤銷啟動由第一記憶體庫群組及第二記憶體庫群組共用的該組電路時，接收用於第一記憶體庫群組之一通電命令；基於接收用於第一記憶體庫群組之通電命令，將第一群組之各記憶體庫從低功率模式切換至一閒置模式，同時將第二群組之各記憶體庫維持在低功率模式中；基於接收用於第一記憶體庫群組之通電命令，啟動由第一群組之記憶體庫共用的一第二組電路，同時將由第二群組之記憶體庫共用的一第三組電路維持為撤銷啟動；及基於接收用於第一記憶體庫群組之通電命令，啟動由第一記憶體庫群組及第二記憶體庫群組共用的該組電路。
方法1000及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：在可撤銷啟動由第一記憶體庫群組及第二記憶體庫群組共用的該組電路時，接收用於第一記憶體庫群組之一第一記憶體庫之一通電命令；基於接收用於第一記憶體庫之通電命令，將第一記憶體庫從低功率模式切換至一閒置模式，同時將第一群組之各其他記憶體庫及第二群組之各記憶體庫維持在低功率模式中；基於接收用於第一記憶體庫之通電命令，啟動由第一群組之記憶體庫共用的一第二組電路，同時將由第二群組之記憶體庫共用的一第三組電路維持為撤銷啟動；及基於接收用於第一記憶體庫之通電命令，啟動由第一記憶體庫群組及第二記憶體庫群組共用的該組電路。
圖11展示繪示根據本發明之態樣之支援用於一記憶體裝置之基於架構之電源管理之一或多個方法1100之一流程圖。方法1100之操作可藉由如本文中描述之一記憶體裝置或其組件實施。例如，方法1100之操作可藉由如參考圖7描述之一記憶體裝置執行。在一些實例中，一記憶體裝置可執行一組指令以控制記憶體裝置之功能元件以執行所描述功能。另外或替代地，一記憶體裝置可使用專用硬體來執行所描述功能之態樣。
在1105，記憶體裝置可操作由一記憶體裝置中之一記憶體庫群組內之全部記憶體庫共用的一組電路。1105之操作可根據本文中描述之方法執行。在一些實例中，1105之操作之態樣可藉由如參考圖7描述之一庫群組模式管理器執行。
在1110，記憶體裝置可判定群組內之一定數量之記憶體庫在一低功率模式中操作，其中低功率模式與低於由群組內之各記憶體庫支援之一第二模式之一功率消耗位準相關聯。1110之操作可根據本文中描述之方法執行。在一些實例中，1110之操作之態樣可藉由如參考圖7描述之一庫群組模式管理器執行。
在1115，基於判定群組內之該數量之記憶體庫在低功率模式中操作，記憶體裝置可撤銷啟動由該記憶體庫群組共用的該組電路。1115之操作可根據本文中描述之方法執行。在一些實例中，1115之操作之態樣可藉由如參考圖7描述之一庫群組模式管理器執行。
在一些實例中，如本文中描述之一設備可執行一或多個方法，諸如方法1100。該設備可包含用於以下項之特徵、構件或指令(例如，儲存可由一處理器執行之指令之一非暫時性電腦可讀媒體)：操作由一記憶體裝置中之一記憶體庫群組內之全部記憶體庫共用的一組電路；判定群組內之一定數量之記憶體庫在一低功率模式中操作，其中低功率模式與低於由群組內之各記憶體庫支援之一第二模式之一功率消耗位準相關聯；基於判定群組內之該數量之記憶體庫在低功率模式中操作，撤銷啟動由記憶體庫群組共用的該組電路。
在方法1100及本文中描述之設備之一些實例中，判定群組內之該數量之記憶體庫在低功率模式中操作可包含判定群組內之全部記憶體庫皆在低功率模式中操作。
方法1100及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：操作由該組記憶體庫群組內之全部記憶體庫共用的一組電路；判定撤銷啟動用於該組內之至少一定數量之記憶體庫群組之各自組電路；基於判定撤銷啟動用於該組內之至少該數量之記憶體庫群組之各自組電路，撤銷啟動由該組記憶體庫群組內之全部記憶體庫共用的該組電路。
在方法1100及本文中描述之設備之一些實例中，判定撤銷啟動用於該組內之至少一定數量之記憶體庫群組之各自組電路可包含判定撤銷啟動用於該組內之全部記憶體庫群組之各自組電路。
在方法1100及本文中描述之設備之一些實例中，該組記憶體庫群組包含包含於記憶體裝置內之一記憶體晶粒中之全部記憶體庫群組。
方法1100及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：操作由記憶體裝置之一晶粒內之全部記憶體庫共用的一組電路；判定晶粒內之全部記憶體庫皆在低功率模式中操作；及基於判定記憶體裝置之晶粒內之全部記憶體庫皆在低功率模式中操作，撤銷啟動由晶粒內之全部記憶體庫共用的該組電路。
在方法1100及本文中描述之設備之一些實例中，在低功率模式中操作可包含在各對應於可低於對應於第二模式之一功率消耗位準之一各自功率消耗位準之一組低功率模式之任一者中操作。
在方法1100及本文中描述之設備之一些實例中，第二模式係一閒置模式。
方法1100及本文中描述之設備之一些實例可進一步包含用於以下項之操作、特徵、構件或指令：儲存基於判定記憶體庫群組內之該數量之記憶體庫在低功率模式中操作而撤銷啟動由該群組共用的該組電路之一指示；在撤銷啟動由記憶體庫群組共用的該組電路之後，接收用於記憶體庫群組之一取消命令，取消命令用於撤除用於記憶體庫群組之一先前斷電命令；基於接收取消命令而存取所儲存指示；及基於所儲存指示而將由記憶體庫群組共用的該組電路維持為撤銷啟動。
應注意，本文中描述之方法係可行實施方案，且可重新配置或以其他方式修改操作及步驟且其他實施方案係可行的。此外，可組合來自該等方法之兩者或兩者以上之部分。
描述一種設備。該設備可包含一記憶體裝置，該記憶體裝置可包含各支援一閒置模式及對應於低於該閒置模式之功率消耗之一組一或多個低功率模式之一組記憶體庫。該設備可進一步包含：專用電路組，其等各特定於該組之一各自記憶體庫；共用電路組，其等各由該組之一各自記憶體庫群組共用；一控制器，其與該組記憶體庫、該等組專用電路及該等組共用電路耦合。該控制器可經組態以導致該設備在該記憶體裝置接收特定於該組之一記憶體庫之一斷電命令之後將該記憶體庫切換至該組之一第一低功率模式中。該控制器可經進一步組態以導致該設備在該記憶體裝置接收特定於包含該記憶體庫之一記憶體庫群組之一斷電命令之後將該記憶體庫群組之全部記憶體庫切換至該組之該第一低功率模式中且撤銷啟動由該記憶體庫群組共用的該組之一組共用電路。
在一些實例中，該控制器可經進一步組態以導致該設備在該記憶體裝置接收特定於該記憶體庫之一通電命令之後將該記憶體庫切換至該閒置模式中且在該記憶體裝置接收特定於該記憶體庫群組之一通電命令之後將該記憶體庫群組之全部記憶體庫切換至該閒置模式中且啟動該組共用電路。
在一些實例中，該控制器可經進一步組態以導致該設備在該記憶體裝置接收特定於該記憶體庫之該通電命令之後啟動該組共用電路。
該設備之一些實例可包含一組一或多個暫存器，其等經組態以儲存該組記憶體庫之各自操作模式之指示及諸組共用電路之各自啟動狀態之指示。該控制器可經進一步組態以導致該設備在該記憶體裝置接收特定於該記憶體庫群組之該斷電命令之後維持該組一或多個暫存器中之各自操作模式之該等指示及各自啟動狀態之指示。該控制器可經進一步組態以導致該設備：在該記憶體裝置接收特定於該記憶體庫群組之一取消命令(該取消命令用於撤除特定於該記憶體庫群組之一先前斷電命令)之後，至少部分基於存取該組暫存器而識別該等各自操作模式及該等各自啟動狀態，將該記憶體庫群組之全部記憶體庫切換至該等各自操作模式中，且根據該等各自啟動狀態操作該複數組共用電路。
在一些實例中，該控制器可經進一步組態以導致該設備監測該記憶體庫群組之全部記憶體庫是否處於該組之一低功率模式中，且基於識別該記憶體庫群組之全部記憶體庫處於該低功率模式中而撤銷啟動由該記憶體庫群組共用的該組共用電路。
一些實例可進一步包含一組一或多個暫存器，其等經組態以儲存是否基於識別該記憶體庫群組之全部記憶體庫處於該低功率模式中而撤銷啟動該組共用電路之一各自指示，其中該控制器可經進一步組態以導致該設備在該記憶體裝置接收特定於該記憶體庫群組之一取消命令(其用於撤除特定於該記憶體庫群組之一先前斷電命令)之後至少部分基於存取該組暫存器而識別該各自指示且至少部分基於識別該各自指示而將該組共用電路維持為撤銷啟動。
本文中描述之資訊及信號可使用各種不同科技及技術之任一者來表示。例如，可貫穿上文描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其等之任何組合表示。一些圖式可將信號繪示為一單一信號；然而，一般技術者將理解，信號可表示一信號匯流排，其中匯流排可具有各種位元寬度。
術語「電子通信」、「導電接觸」、「經連接」及「經耦合」可指組件之間的一關係，其支援組件之間的信號流。若組件之間存在任何導電路徑以可在任何時間支援組件之間的信號流，則組件被視為彼此電子通信(或彼此導電接觸或連接或耦合)。在任何給定時間，彼此電子通信(或彼此導電接觸或連接或耦合)之組件之間的導電路徑可基於包含所連接組件之裝置之操作而係一開路或閉路。所連接組件之間的導電路徑可為組件之間的一直接導電路徑或所連接組件之間的導電路徑可為可包含中間組件(諸如開關、電晶體或其他組件)之一間接導電路徑。在一些情況中，所連接組件之間的信號流可使用一或多個中間組件(諸如開關或電晶體)中斷一段時間。
術語「耦合」係指從組件之間的一開路關係(其中信號當前無法透過一導電路徑在組件之間傳遞)移動至組件之間的一閉路關係(其中信號可透過導電路徑在組件之間傳遞)之狀況。當一組件(諸如一控制器)與其他組件耦合在一起時，組件起始一改變以容許信號透過先前不容許信號流動之一導電路徑在其他組件之間流動。
術語「經隔離」指代組件之間的一關係，其中信號當前無法在組件之間流動。若組件之間存在一開路，則組件彼此隔離。例如，由定位於組件之間的一開關分離之兩個組件在開關斷開時彼此隔離。當一控制器使兩個組件彼此隔離時，控制器產生一改變，其使用先前容許信號流動之一導電路徑防止信號在組件之間流動。
本文中使用之術語「層」指代一幾何結構之一階層或薄片。各層可具有三個維度(例如，高度、寬度及深度)且可覆蓋一表面之至少一部分。例如，一層可為其中兩個維度大於一第三維度之一三維結構，例如一薄膜。層可包含不同元件、組件及/或材料。在一些情況中，一個層可由兩個或兩個以上子層組成。在一些附圖中，為繪示目的描繪一三維層之兩個維度。
如本文中使用，術語「電極」可係指一導電體，且在一些情況中可採用為至一記憶體陣列之一記憶體胞元或其他組件之一電接觸。一電極可包含提供記憶體陣列之元件或組件之間的一導電路徑之一跡線、電線、導電線、導電層或類似物。
本文中論述之裝置(包含一記憶體陣列)可形成於一半導體基板(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等)上。在一些情況中，基板係一半導體晶圓。在其他情況中，基板可為一絕緣體上矽(SOI)基板(諸如玻璃上矽(SOG)或藍寶石上矽(SOS))或另一基板上之半導體材料之磊晶層。可透過使用各種化學物種(包含但不限於磷、硼或砷)摻雜來控制基板或基板之子區之導電率。可藉由離子植入或藉由任何其他摻雜方法在基板之初始形成或生長期間執行摻雜。
本文中論述之一切換組件或一電晶體可表示一場效電晶體(FET)且包括包含一源極、汲極及閘極之三終端裝置。該等終端可透過導電材料(例如，金屬)連接至其他電子元件。源極及汲極可為導電的且可包括一重度摻雜(例如，簡併)半導體區。可藉由一輕度摻雜半導體區或通道分離源極及汲極。若通道係n型(即，多數載子係電子)，則FET可被稱為一n型FET。若通道係p型(即，多數載子係電洞)，則FET可被稱為一p型FET。通道可藉由一絕緣閘極氧化物封端。可藉由將一電壓施加至閘極而控制通道導電率。例如，分別將一正電壓或負電壓施加至一n型FET或一p型FET可導致通道變成導電的。當將大於或等於一電晶體之臨限值電壓之一電壓施加至電晶體閘極時，可「開啟」或「啟動」該電晶體。當施加小於電晶體之臨限值電壓之一電壓至電晶體閘極時，可「關閉」或「撤銷啟動」該電晶體。
本文中陳述之描述結合隨附圖式描述例示性組態且不表示可實施或在發明申請專利範圍之範疇內之全部實例。本文中使用之術語「例示性」意謂「充當一實例、例項或圖解」且非「較佳」或「優於其他實例」。詳細描述包含特定細節以提供對所描述技術之一理解。然而，可在無此等特定細節的情況下實踐此等技術。在一些例項中，以方塊圖形式展示熟知結構及裝置以避免模糊所描述實例之概念。
在附圖中，類似組件或特徵可具有相同參考標籤。此外，可藉由在參考標籤後加一破折號及區分類似組件之一第二標籤來區分相同類型之各種組件。當僅在說明書中使用第一參考標籤時，描述可適用於具有相同第一參考標籤之類似組件之任一者，而無關於第二參考標籤。
結合本文中之揭示內容描述之各種闡釋性區塊及模組可使用經設計以執行本文中描述之功能之一通用處理器、一DSP、一ASIC、一FPGA或其他可程式化邏輯裝置、離散閘極或電晶體邏輯、離散硬體組件或其等之任何組合來實施或執行。一通用處理器可為一微處理器，但在替代方案中，處理器可為任何處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算裝置之一組合(例如DSP及微處理器之一組合、多個微處理器、結合DSP核心之一或多個微處理器或任何其他此組態)。
可在硬體、由一處理器執行之軟體、韌體或其任何組合中實施本文中描述之功能。若在由一處理器執行之軟體中實施，則可將功能作為一或多個指令或碼儲存於一電腦可讀媒體上或經由一電腦可讀媒體傳輸。其他實例及實施方案係在本發明及隨附發明申請專利範圍之範疇內。例如，歸因於軟體之性質，可使用由一處理器執行之軟體、硬體、韌體、硬接線或此等之任一者之組合來實施所描述功能。實施功能之特徵亦可實體上定位在各種位置處，包含經分佈使得在不同實體位置處實施功能之部分。而且，如本文中(包含在發明申請專利範圍中)使用，如一物項清單(例如，以諸如「至少一者」或「一或多者」之一片語開始之一物項清單)中使用之「或」指示一包含清單，使得例如 A、B或C之至少一者之一清單意謂A或B或C或AB或AC或BC或ABC (即，A及B及C)。而且，如本文中使用，片語「基於」不應被解釋為對一條件閉集之一參考。例如，在不脫離本發明之範疇的情況下，描述為「基於條件A」之一例示性步驟可基於條件A及條件B兩者。換言之，如本文中使用，片語「基於」應以相同於片語「至少部分基於」之方式來解釋。
電腦可讀媒體包含非暫時性電腦儲存媒體及通信媒體兩者，包含促進一電腦程式自一個位置傳送至另一位置之任何媒體。一非暫時性儲存媒體可為可藉由一通用或專用電腦存取之任何可用媒體。藉由實例但非限制，非暫時性電腦可讀媒體可包括RAM、ROM、電可抹除可程式化唯讀記憶體(EEPROM)、光碟(CD) ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存裝置或可用於攜載或儲存呈指令或資料結構形式之所要程式碼構件且可藉由一通用或專用電腦或一通用或專用處理器存取之任何其他非暫時性媒體。再者，任何連接可被適當地稱為一電腦可讀媒體。例如，若使用一同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線科技從一網站、伺服器或其他遠端源傳輸軟體，則同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線科技包含於媒體之定義中。如本文中使用，磁碟及光碟包含CD、雷射光碟、光碟、數位多功能光碟(DVD)、軟磁碟及藍光光碟，其中磁碟通常磁性地重現資料，而光碟使用雷射光學地重現資料。上文之組合亦包含於電腦可讀媒體之範疇內。
提供本文中之描述以使熟習此項技術者能夠製成或使用本發明。熟習此項技術者將明白對本發明之各種修改，且在不脫離本發明之範疇的情況下，本文中定義之通用原理可應用於其他變動。因此，本發明不限於本文中描述之實例及設計，而應符合與本文中揭示之原理及新穎特徵一致之最廣範疇。
100:系統 105:外部記憶體控制器 110:記憶體裝置 115:通道 120:處理器 125:基本輸入/輸出系統(BIOS)組件 130:周邊組件 135:輸入/輸出(I/O)控制器 140:匯流排 145:輸入裝置 150:輸出裝置 155:裝置記憶體控制器 160-a至160-N :記憶體晶粒 165-a至165-N :本端記憶體控制器 170-a至170-N :記憶體陣列 186:命令及位址(CA)通道 188:時脈信號(CK)通道 190:資料通道 192:通道 200:記憶體晶粒 205:記憶體胞元 210:字線 215:數位線 220:板極線 225:列解碼器 230:行解碼器 235:板極驅動器 240:電容器 245:切換組件 250:感測組件 255:參考信號 260:輸入/輸出 265:本端記憶體控制器 300:記憶體晶粒架構 305:記憶體晶粒 307:晶粒層級電路 310-a至310-d:庫群組 315-a至315-d:群組層級電路 320-a至320-p:記憶體庫 400:狀態圖 405:閒置模式 410:庫層級低功率模式 410-a:第一庫層級低功率模式 410-b:第二庫層級低功率模式 415:群組層級低功率模式 420:晶粒層級低功率模式 420-a:第一晶粒層級低功率模式 420-b:第二晶粒層級低功率模式 425-a:轉變 425-b:轉變 430:轉變 435-a:轉變 435-b:轉變 440:庫層級內斷電改變命令 445:晶粒層級內斷電改變命令 450:轉變 450-a:轉變 450-b:轉變 500:狀態圖 550-a至550-c:轉變 555-a至555-h:轉變 600:狀態圖 625:庫層級斷電及通電(進入/退出)命令 630:群組層級斷電及通電(進入/退出)命令 635:晶粒層級斷電及通電(進入/退出)命令 700:方塊圖 705:記憶體裝置 710:命令管理器 715:庫模式管理器 720:庫群組模式管理器 725:晶粒模式管理器 730:狀態資訊管理器 800:方法 805:操作 810:操作 815:操作 900:方法 905:操作 910:操作 915:操作 1000:方法 1005:操作 1010:操作 1015:操作 1020:操作 1100:方法 1105:操作 1110:操作 1115:操作
圖1繪示根據如本文中揭示之實例之支援用於一記憶體裝置之基於架構之電源管理之一系統之一實例。
圖2繪示根據如本文中揭示之實例之支援用於一記憶體裝置之基於架構之電源管理之一記憶體晶粒之一實例。
圖3繪示根據如本文中揭示之實例之支援用於一記憶體裝置之基於架構之電源管理之一記憶體晶粒系統之一實例。
圖4繪示根據如本文中揭示之實例之支援用於一記憶體裝置之基於架構之電源管理之一狀態圖之一實例。
圖5繪示根據如本文中揭示之實例之支援用於一記憶體裝置之基於架構之電源管理之一狀態圖之一實例。
圖6繪示根據如本文中揭示之實例之支援用於一記憶體裝置之基於架構之電源管理之一狀態圖之一實例。
圖7展示根據本發明之態樣之支援用於一記憶體裝置之基於架構之電源管理之一記憶體裝置之一方塊圖。
圖8至圖11展示繪示根據如本文中揭示之實例之支援用於一記憶體裝置之基於架構之電源管理之一或多個方法之流程圖。
300:記憶體晶粒架構
305:記憶體晶粒
307:晶粒層級電路
310-a至310-d:庫群組
315-a至315-d:群組層級電路
320-a至320-p:記憶體庫

Claims (35)

  1. 一種方法，其包括： 以一第一模式操作一記憶體裝置內之一第一記憶體庫且以一第二模式操作該記憶體裝置內之一第二記憶體庫； 在以該第一模式操作該第一記憶體庫且以該第二模式操作該第二記憶體庫時，在該記憶體裝置處接收用於該第一記憶體庫之一斷電命令；及 至少部分基於接收用於該第一記憶體庫之該斷電命令，將該第一記憶體庫從該第一模式切換至一第一低功率模式，同時將該第二記憶體庫維持在該第二模式中，其中與該第一模式相比，該第一低功率模式對應於該第一記憶體庫之更少功率消耗。
  2. 如請求項1之方法，其中將該第一記憶體庫從該第一模式切換至該第一低功率模式包括： 撤銷啟動專用於該第一記憶體庫之電路。
  3. 如請求項2之方法，其進一步包括： 在以該第一低功率模式操作該第一記憶體庫時，在該記憶體裝置處接收用於該第一記憶體庫之一第二斷電命令；及 至少部分基於接收用於該第一記憶體庫之該第二斷電命令，將該第一記憶體庫從該第一低功率模式切換至一第二低功率模式，其中與該第一低功率模式相比，該第二低功率模式對應於該第一記憶體庫之一不同量之功率消耗。
  4. 如請求項3之方法，其中將該第一記憶體庫從該第一低功率模式切換至該第二低功率模式包括： 撤銷啟動專用於該第一記憶體庫之額外電路；或 啟動專用於該第一記憶體庫之該經撤銷啟動電路之一部分。
  5. 如請求項1之方法，其進一步包括： 在以該第一低功率模式操作該第一記憶體庫時，在該記憶體裝置處接收用於該第一記憶體庫之一通電命令；及 至少部分基於接收用於該第一記憶體庫之該通電命令，將該第一記憶體庫從該第一低功率模式切換至一閒置模式，其中與該第一低功率模式相比，該閒置模式對應於該第一記憶體庫之更多功率消耗。
  6. 如請求項5之方法，其進一步包括： 至少部分基於接收用於該第一記憶體庫之該通電命令，啟動由該第一記憶體庫及該記憶體裝置之至少一個其他記憶體庫共用的電路。
  7. 一種方法，其包括： 以一第一模式操作一記憶體裝置內之一第一記憶體庫群組且以一第二模式操作該記憶體裝置內之一第二記憶體庫群組，其中由該第一群組之記憶體庫共用一第一組電路且由該第二群組之記憶體庫共用一第二組電路； 在以該第一模式操作該第一記憶體庫群組且以該第二模式操作該第二記憶體庫群組時，在該記憶體裝置處接收用於該第一記憶體庫群組之一斷電命令；及 至少部分基於接收用於該第一記憶體庫群組之該斷電命令，撤銷啟動該第一組電路，同時將該第二記憶體庫群組維持在該第二模式中。
  8. 如請求項7之方法，其中該第一記憶體庫群組之各記憶體庫支援一組一或多個低功率模式，其進一步包括： 至少部分基於接收用於該第一記憶體庫群組之該斷電命令，將該第一群組之各記憶體庫切換至該組之一第一低功率模式中。
  9. 如請求項8之方法，其中將該第一群組之各記憶體庫切換至該第一低功率模式中包括： 撤銷啟動用於該第一群組之各記憶體庫之一各自組專用電路。
  10. 如請求項8之方法，其中： 該組之各低功率模式對應於一各自功率消耗位準；且 該第一低功率模式對應於低於該組之各其他低功率模式之一功率消耗位準。
  11. 如請求項8之方法，其進一步包括： 在撤銷啟動該第一組電路之後接收用於該第一群組之一第一記憶體庫之一通電命令； 至少部分基於接收該第一記憶體庫之該通電命令，啟動該第一組電路；及 至少部分基於接收該第一記憶體庫之該通電命令，將該第一記憶體庫切換至一閒置模式中，同時將該第一群組之一第二記憶體庫維持在該第一低功率模式中。
  12. 如請求項7之方法，其進一步包括： 在撤銷啟動該第一組電路之後接收用於該第一記憶體庫群組之一通電命令； 至少部分基於接收用於該第一記憶體庫群組之該通電命令，啟動該第一組電路；及 至少部分基於接收用於該第一記憶體庫群組之該通電命令，將該第一群組之各記憶體庫切換至一閒置模式中。
  13. 如請求項12之方法，其進一步包括： 至少部分基於接收用於該第一記憶體庫群組之該通電命令，啟動由該第一群組之記憶體庫及該第二群組之記憶體庫共用的一第三組電路。
  14. 如請求項7之方法，其進一步包括： 在撤銷啟動該第一組電路之後接收用於包含該第一記憶體庫群組及該第二記憶體庫群組之一記憶體晶粒之一通電命令； 至少部分基於接收該記憶體晶粒之該通電命令，啟動該第一組電路及該第二組電路； 至少部分基於接收用於該記憶體晶粒之該通電命令，啟動由該第一群組之記憶體庫及該第二群組之記憶體庫共用的一第三組電路；及 至少部分基於接收該記憶體晶粒之該通電命令，將該第一群組之各記憶體庫及該第二群組之各記憶體庫切換至一閒置模式中。
  15. 如請求項7之方法，其進一步包括： 至少部分基於接收用於該第一記憶體庫群組之該斷電命令，更新指示該第一群組之各記憶體庫之一各自操作模式之狀態變量； 在撤銷啟動該第一組電路之後接收用於該第一記憶體庫群組之一取消命令，該取消命令用於撤除該第一記憶體庫群組之該斷電命令； 至少部分基於接收該取消命令，存取該等所儲存狀態變量；及 至少部分基於存取該等所儲存狀態變量，將該第一群組之各記憶體庫切換至該各自操作模式中。
  16. 如請求項15之方法，其進一步包括： 至少部分基於接收該取消命令，啟動該第一組電路。
  17. 如請求項15之方法，其進一步包括： 至少部分基於接收該取消命令，啟動由該第一群組之記憶體庫及該第二群組之記憶體庫共用的一第三組電路。
  18. 一種方法，其包括： 以各自第一模式操作一第一記憶體庫群組且以各自第二模式操作一第二記憶體庫群組，該第一記憶體庫群組及該第二記憶體庫群組兩者包含於一記憶體晶粒中； 在以該等各自第一模式操作該第一記憶體庫群組且以該等各自第二模式操作該第二記憶體庫群組時，接收該記憶體晶粒之一斷電命令； 至少部分基於接收用於該記憶體晶粒之該斷電命令，將該第一群組之各記憶體庫及該第二群組之各記憶體庫切換至對應於低於該等各自第一模式或各自第二模式之至少一者之一功率消耗位準之一低功率模式中；及 至少部分基於接收用於該記憶體晶粒之該斷電命令，撤銷啟動由該第一記憶體庫群組及該第二記憶體庫群組共用的一組電路。
  19. 如請求項18之方法，其進一步包括： 在撤銷啟動由該第一記憶體庫群組及該第二記憶體庫群組共用的該組電路時，接收該第一記憶體庫群組之一通電命令； 至少部分基於接收用於該第一記憶體庫群組之該通電命令，將該第一群組之各記憶體庫從該低功率模式切換至一閒置模式，同時將該第二群組之各記憶體庫維持在該低功率模式中； 至少部分基於接收用於該第一記憶體庫群組之該通電命令，啟動由該第一群組之記憶體庫共用的一第二組電路，同時將由該第二群組之記憶體庫共用的一第三組電路維持為撤銷啟動；及 至少部分基於接收用於該第一記憶體庫群組之該通電命令，啟動由該第一記憶體庫群組及該第二記憶體庫群組共用的該組電路。
  20. 如請求項18之方法，其進一步包括： 在撤銷啟動由該第一記憶體庫群組及該第二記憶體庫群組共用的該組電路時，接收用於該第一記憶體庫群組之一第一記憶體庫之一通電命令； 至少部分基於接收用於該第一記憶體庫之該通電命令，將該第一記憶體庫從該低功率模式切換至一閒置模式，同時將該第一群組之各其他記憶體庫及該第二群組之各記憶體庫維持在該低功率模式中； 至少部分基於接收用於該第一記憶體庫之該通電命令，啟動由該第一群組之記憶體庫共用的一第二組電路，同時將由該第二群組之記憶體庫共用的一第三組電路維持為撤銷啟動；及 至少部分基於接收用於該第一記憶體庫之該通電命令，啟動由該第一記憶體庫群組及該第二記憶體庫群組共用的該組電路。
  21. 一種方法，其包括： 操作由一記憶體裝置中之一記憶體庫群組內之全部記憶體庫共用的一組電路； 判定該群組內之一定數量之記憶體庫在一低功率模式中操作，其中該低功率模式與低於由該群組內之各記憶體庫支援之一第二模式之一功率消耗位準相關聯；及 至少部分基於判定該群組內之該數量之記憶體庫在該低功率模式中操作，撤銷啟動由該記憶體庫群組共用的該組電路。
  22. 如請求項21之方法，其中判定該群組內之該數量之記憶體庫在該低功率模式中操作包括： 判定該群組內之全部記憶體庫皆在該低功率模式中操作。
  23. 如請求項21之方法，其中該記憶體裝置包含複數個記憶體庫群組，且其中針對該複數個記憶體庫群組之各者，該記憶體裝置包含由一對應記憶體庫群組內之全部記憶體庫共用的一各自組電路，其進一步包括： 操作由該複數個記憶體庫群組內之全部記憶體庫共用的一組電路； 判定撤銷啟動用於該複數個記憶體庫群組內之至少一定數量之記憶體庫群組之該各自組電路；及 至少部分基於判定撤銷啟動用於該複數個記憶體庫群組內之至少該數量之記憶體庫群組之該各自組電路，撤銷啟動由該複數個記憶體庫群組內之全部記憶體庫共用的該組電路。
  24. 如請求項23之方法，其中判定撤銷啟動用於該複數個記憶體庫群組內之至少一定數量之記憶體庫群組之該各自組電路包括： 判定撤銷啟動用於該複數個記憶體庫群組內之全部記憶體庫群組之該各自組電路。
  25. 如請求項23之方法，其中該複數個記憶體庫群組包括包含於該記憶體裝置內之一記憶體晶粒中之全部記憶體庫群組。
  26. 如請求項21之方法，其進一步包括： 操作由該記憶體裝置之一晶粒內之全部記憶體庫共用的一組電路； 判定該晶粒內之全部記憶體庫皆在該低功率模式中操作；及 至少部分基於判定該記憶體裝置之該晶粒內之全部記憶體庫皆在該低功率模式中操作，撤銷啟動由該晶粒內之全部記憶體庫共用的該組電路。
  27. 如請求項21之方法，其中： 在該低功率模式中操作包括在各對應於低於對應於該第二模式之一功率消耗位準之一各自功率消耗位準之一組低功率模式之任一者中操作。
  28. 如請求項21之方法，其中該第二模式包括一閒置模式。
  29. 如請求項21之方法，其進一步包括： 至少部分基於該判定該群組內之該數量之記憶體庫在該低功率模式中操作，儲存撤銷啟動由該記憶體庫群組共用的該組電路之一指示； 在撤銷啟動由該記憶體庫群組共用的該組電路之後接收用於該記憶體庫群組之一取消命令，該取消命令用於撤除用於該記憶體庫群組之一先前斷電命令； 至少部分基於接收該取消命令，存取該所儲存指示；及 至少部分基於該所儲存指示，將由該記憶體庫群組共用的該組電路維持為撤銷啟動。
  30. 一種設備，其包括： 一記憶體裝置，其包括各支援一閒置模式及對應於低於該閒置模式之功率消耗之一組一或多個低功率模式之複數個記憶體庫， 複數組專用電路，其等各特定於該複數個記憶體庫之一各自記憶體庫， 複數組共用電路，其等各由該複數個記憶體庫之一各自記憶體庫群組共用，及 一控制器，其與該複數個記憶體庫、該複數組專用電路及該複數組共用電路耦合，其中該控制器經組態以導致該設備： 在該記憶體裝置接收特定於該複數個記憶體庫之一記憶體庫之一斷電命令之後將該記憶體庫切換至該組之一第一低功率模式中；及 在該記憶體裝置接收特定於包含該記憶體庫之該複數個記憶體庫之一記憶體庫群組之一斷電命令之後將該記憶體庫群組之全部記憶體庫切換至該組之該第一低功率模式中且撤銷啟動由該記憶體庫群組共用的該複數組共用電路之一組共用電路。
  31. 如請求項30之設備，其中該控制器經進一步組態以導致該設備： 在該記憶體裝置接收特定於該記憶體庫之一通電命令之後將該記憶體庫切換至該閒置模式中；及 在該記憶體裝置接收特定於該記憶體庫群組之一通電命令之後將該記憶體庫群組之全部記憶體庫切換至該閒置模式中且啟動該組共用電路。
  32. 如請求項31之設備，其中該控制器經進一步組態以導致該設備： 在該記憶體裝置接收特定於該記憶體庫之該通電命令之後啟動該組共用電路。
  33. 如請求項30之設備，其進一步包括： 一組一或多個暫存器，其等經組態以儲存該複數個記憶體庫之各自操作模式之指示及該複數組共用電路之各自啟動狀態之指示，其中該控制器經進一步組態以導致該設備： 在該記憶體裝置接收特定於該記憶體庫群組之該斷電命令之後： 維持該組一或多個暫存器中之各自操作模式之該等指示及各自啟動狀態之指示；及 在該記憶體裝置接收特定於該記憶體庫群組之一取消命令之後，該取消命令用於撤除特定於該記憶體庫群組之一先前斷電命令： 至少部分基於存取該組一或多個暫存器，識別該等各自操作模式及該等各自啟動狀態； 將該記憶體庫群組之全部記憶體庫切換至該等各自操作模式中；及 根據該等各自啟動狀態操作該複數組共用電路。
  34. 如請求項30之設備，其中該控制器經進一步組態以導致該設備： 監測該記憶體庫群組之全部記憶體庫是否皆在該組之一低功率模式中；及 至少部分基於識別該記憶體庫群組之全部記憶體庫皆在該低功率模式中，撤銷啟動由該記憶體庫群組共用的該組共用電路。
  35. 如請求項34之設備，其進一步包括： 一組一或多個暫存器，其等經組態以儲存是否至少部分基於識別該記憶體庫群組之全部記憶體庫皆在該低功率模式中而撤銷啟動該組共用電路之一各自指示，其中該控制器經進一步組態以導致該設備在該記憶體裝置接收特定於該記憶體庫群組之一取消命令之後，該取消命令用於撤除特定於該記憶體庫群組之一先前斷電命令： 至少部分基於存取該組一或多個暫存器，識別該各自指示；及 至少部分基於識別該各自指示，將該組共用電路維持為撤銷啟動。
TW109124406A 2019-08-26 2020-07-20 用於記憶體裝置之電源管理之方法及設備 TWI742769B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/551,597 US11243596B2 (en) 2019-08-26 2019-08-26 Architecture-based power management for a memory device
US16/551,597 2019-08-26

Publications (2)

Publication Number Publication Date
TW202109515A true TW202109515A (zh) 2021-03-01
TWI742769B TWI742769B (zh) 2021-10-11

Family

ID=74679125

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109124406A TWI742769B (zh) 2019-08-26 2020-07-20 用於記憶體裝置之電源管理之方法及設備

Country Status (7)

Country Link
US (3) US11243596B2 (zh)
EP (1) EP4022612A4 (zh)
JP (2) JP7400081B2 (zh)
KR (1) KR20220049040A (zh)
CN (1) CN114514492B (zh)
TW (1) TWI742769B (zh)
WO (1) WO2021041003A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11775187B2 (en) 2021-03-23 2023-10-03 Kioxia Corporation Memory system and data management method including block allocation management

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11409671B2 (en) * 2019-09-19 2022-08-09 Facebook Technologies, Llc Artificial reality system having multi-bank, multi-port distributed shared memory
US11675413B2 (en) * 2020-09-30 2023-06-13 Dell Products L.P. Reducing power consumption of memory devices at an information handling system
US20240078024A1 (en) * 2021-04-28 2024-03-07 Micron Technoloty, Inc. Light hibernation mode for memory
US11803472B2 (en) * 2021-07-30 2023-10-31 Qualcomm Incorporated Integrated circuits (IC) employing subsystem shared cache memory for facilitating extension of low-power island (LPI) memory and related methods
US11721385B2 (en) 2021-08-12 2023-08-08 Micron Technology, Inc. Dynamic power distribution for stacked memory
JP2023031078A (ja) 2021-08-24 2023-03-08 キオクシア株式会社 メモリシステムおよび制御方法
TWI789064B (zh) * 2021-10-20 2023-01-01 鯨鏈科技股份有限公司 基於晶圓堆疊架構的計算機系統

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4216457B2 (ja) 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US7155623B2 (en) * 2003-12-03 2006-12-26 International Business Machines Corporation Method and system for power management including local bounding of device group power consumption
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8127153B2 (en) * 2008-07-29 2012-02-28 Oracle America, Inc. Memory power profiling
JP5528724B2 (ja) 2009-05-29 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを制御するメモリコントローラ、並びに、情報処理システム
KR101737020B1 (ko) 2009-09-09 2017-05-29 마벨 월드 트레이드 리미티드 다중 파워서플라이들 및/또는 다중 저전력 모드들을 갖는 메모리
US8824222B2 (en) 2010-08-13 2014-09-02 Rambus Inc. Fast-wake memory
JP2013196740A (ja) 2012-03-22 2013-09-30 Toshiba Corp 半導体記憶装置およびその駆動方法
US9760149B2 (en) * 2013-01-08 2017-09-12 Qualcomm Incorporated Enhanced dynamic memory management with intelligent current/power consumption minimization
JP6030987B2 (ja) 2013-04-02 2016-11-24 ルネサスエレクトロニクス株式会社 メモリ制御回路
KR102193468B1 (ko) 2014-04-04 2020-12-21 삼성전자주식회사 타이밍 마진을 적응적으로 보정하는 메모리 장치 및 이를 포함하는 집적 회로
US9536617B2 (en) 2015-04-03 2017-01-03 Sandisk Technologies Llc Ad hoc digital multi-die polling for peak ICC management
US9870325B2 (en) 2015-05-19 2018-01-16 Intel Corporation Common die implementation for memory devices with independent interface paths
US20170206031A1 (en) 2016-01-15 2017-07-20 Samsung Electronics Co., Ltd. Fine grain level memory power consumption control mechanism
TWI606459B (zh) * 2016-03-30 2017-11-21 威盛電子股份有限公司 記憶體裝置及其節能控制方法
US9965017B2 (en) 2016-04-12 2018-05-08 International Business Machines Corporation System and method for conserving energy in non-volatile dual inline memory modules
US10896138B2 (en) * 2016-05-27 2021-01-19 Apple Inc. Dynamically controlling random access memory retention in a wireless device
KR20190093400A (ko) 2018-02-01 2019-08-09 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치를 포함하는 전자 장치
US10564692B2 (en) * 2018-03-27 2020-02-18 Windbond Electronics Corp. Memory device and power reduction method of the same memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11775187B2 (en) 2021-03-23 2023-10-03 Kioxia Corporation Memory system and data management method including block allocation management
TWI820439B (zh) * 2021-03-23 2023-11-01 日商鎧俠股份有限公司 記憶體系統及資料管理方法

Also Published As

Publication number Publication date
KR20220049040A (ko) 2022-04-20
US20220129058A1 (en) 2022-04-28
CN114514492B (zh) 2022-12-20
CN114514492A (zh) 2022-05-17
US11243596B2 (en) 2022-02-08
JP7400081B2 (ja) 2023-12-18
EP4022612A1 (en) 2022-07-06
JP2024023553A (ja) 2024-02-21
US20240028099A1 (en) 2024-01-25
TWI742769B (zh) 2021-10-11
JP2022545717A (ja) 2022-10-28
US11740678B2 (en) 2023-08-29
EP4022612A4 (en) 2023-10-04
US20210064113A1 (en) 2021-03-04
WO2021041003A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
TWI742769B (zh) 用於記憶體裝置之電源管理之方法及設備
TWI743890B (zh) 庫之可組態的功率模式
TWI737149B (zh) 用於記憶體裝置之源極線組態
US11960717B2 (en) Techniques for power management using loopback
CN111312310A (zh) 相位电荷共享
US11907546B2 (en) Memory system and operations of the same
US20200251150A1 (en) Dynamic allocation of a capacitive component in a memory device
US20210233585A1 (en) Multichip memory package with internal channel
CN114286973B (zh) 存储体可配置的功率模式
US11868220B2 (en) Efficient power scheme for redundancy
US10908823B2 (en) Data transfer for wear leveling with bank clusters
CN112216316A (zh) 用于降低切换电力的电源域开关