KR20220049040A - 메모리 디바이스에 대한 아키텍처 기반 전력 관리 - Google Patents
메모리 디바이스에 대한 아키텍처 기반 전력 관리 Download PDFInfo
- Publication number
- KR20220049040A KR20220049040A KR1020227010044A KR20227010044A KR20220049040A KR 20220049040 A KR20220049040 A KR 20220049040A KR 1020227010044 A KR1020227010044 A KR 1020227010044A KR 20227010044 A KR20227010044 A KR 20227010044A KR 20220049040 A KR20220049040 A KR 20220049040A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- group
- mode
- bank
- memory banks
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 119
- 230000003213 activating effect Effects 0.000 claims description 35
- 230000004913 activation Effects 0.000 claims description 9
- 230000007704 transition Effects 0.000 description 75
- 230000004044 response Effects 0.000 description 35
- 230000008859 change Effects 0.000 description 27
- 238000004891 communication Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 20
- 238000007726 management method Methods 0.000 description 19
- 230000002093 peripheral effect Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 8
- 230000009471 action Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000011664 signaling Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 108700038250 PAM2-CSK4 Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101100206155 Schizosaccharomyces pombe (strain 972 / ATCC 24843) tbp1 gene Proteins 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2293—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2297—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- Power Engineering (AREA)
- Computer Security & Cryptography (AREA)
- Memory System (AREA)
- Dram (AREA)
- Power Sources (AREA)
Abstract
메모리 디바이스에 대한 아키텍처 기반 전력 관리를 위한 방법, 시스템 및 디바이스가 설명된다. 양태는 제1 모드에서 메모리 디바이스 내의 제1 메모리 뱅크를 동작시키고 제2 모드에서 메모리 디바이스 내의 제2 메모리 뱅크를 동작시키는 것을 포함한다. 메모리 디바이스는 제1 메모리 뱅크를 제1 모드에서 동작시키고, 제2 메모리 뱅크를 상기 제2 모드로 동작시키면서 제1 메모리 뱅크에 대한 파워 다운 명령을 수신하고, 제2 메모리 뱅크를 제2 모드로 유지하면서 제1 메모리 뱅크를 제1 모드로부터 제1 저전력 모드로 전환할 수 있다. 제1 저전력 모드는 제1 모드보다 제1 메모리 뱅크에 의한 더 적은 전력 소비에 대응한다. 일부 경우에, 제1 메모리 뱅크를 제1 모드로부터 제1 저전력 모드로 전환하는 것은 제1 메모리 뱅크에 전용인 회로부를 비활성하는 것을 포함한다.
Description
본 특허 출원은 발명의 명칭이 "메모리 디바이스에 대한 아키텍처 기반 전력 관리"이고 2019년 8월 26일자로 출원된, Laurent 등의 미국 특허 출원 16/551,597호에 대한 우선권을 주장하고, 이는 그 양수인에게 양도되었으며, 그 전체가 본원에 참조로 명시적으로 통합된다.
이하는 전반적으로 적어도 하나의 메모리 디바이스를 포함하는 시스템에 관한 것으로, 보다 구체적으로는 메모리 디바이스에 대한 아키텍처 기반 전력 관리에 관한 것이다.
메모리 디바이스는 컴퓨터, 무선 통신 디바이스, 카메라, 디지털 디스플레이 등과 같은 다양한 전자 디바이스에 정보를 저장하기 위해 널리 사용된다. 정보는 메모리 디바이스의 다양한 상태를 프로그래밍하여 저장된다. 예를 들어, 2진 디바이스는 종종 로직 1 또는 로직 0으로 표기되는 2개의 상태 중 하나를 종종 저장한다. 다른 디바이스에서는, 2개 초과의 상태가 저장될 수 있다. 저장된 정보에 액세스하기 위해, 디바이스의 구성 요소는 메모리 디바이스의 적어도 하나의 저장된 상태를 판독하거나 감지할 수 있다. 정보를 저장하기 위해, 디바이스의 구성 요소는 메모리 디바이스의 상태를 기록하거나 프로그래밍할 수 있다.
자기 하드 디스크, 랜덤 액세스 메모리(RAM: random access memory), 판독 전용 메모리(ROM: read-only memory), 동적 RAM(DRAM: dynamic RAM), 동기식 동적 RAM(SDRAM: synchronous dynamic RAM), 강유전체 RAM(FeRAM: ferroelectric RAM), 자기 RAM(MRAM: magnetic RAM), 저항성 RAM(RRAM: resistive RAM), 플래시 메모리, 상변화 메모리(PCM: phase change memory) 등을 포함하는 다양한 유형의 메모리 디바이스가 존재한다. 메모리 디바이스는 휘발성 또는 비휘발성일 수 있다. 비휘발성 메모리, 예를 들어, FeRAM은 외부 전원이 없어도 저장된 로직 상태를 장기간 유지할 수 있다. 휘발성 메모리 디바이스, 예를 들어, DRAM은 외부 전원과의 연결이 해제되면 저장된 상태를 잃을 수 있다. FeRAM은 휘발성 메모리와 유사한 밀도를 달성할 수 있지만, 강유전체 커패시터를 저장 디바이스로서 사용하기 때문에 비휘발성 속성을 가질 수 있다.
메모리 디바이스를 개선하는 것은 일반적으로 다른 메트릭 중에서 메모리 셀 밀도 증가, 판독/기록 속도 증가, 신뢰성 증가, 데이터 보유 증가, 전력 소비 감소 또는 제조 프로세스 개선을 포함할 수 있다. 메모리 디바이스에서 전력 소비를 개선하기 위한 해결책이 필요할 수 있다.
도 1은 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 시스템의 일 예를 예시한다.
도 2는 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 메모리 다이의 일 예를 예시한다.
도 3은 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 메모리 다이 시스템의 일 예를 예시한다.
도 4는 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 상태도의 일 예를 예시한다.
도 5는 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 상태도의 일 예를 예시한다.
도 6은 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 상태도의 일 예를 예시한다.
도 7은 본 개시의 양태에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 메모리 디바이스의 블록도를 도시한다.
도 8 내지 도 11은 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 방법 또는 방법들을 예시하는 흐름도를 도시한다.
도 2는 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 메모리 다이의 일 예를 예시한다.
도 3은 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 메모리 다이 시스템의 일 예를 예시한다.
도 4는 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 상태도의 일 예를 예시한다.
도 5는 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 상태도의 일 예를 예시한다.
도 6은 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 상태도의 일 예를 예시한다.
도 7은 본 개시의 양태에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 메모리 디바이스의 블록도를 도시한다.
도 8 내지 도 11은 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 방법 또는 방법들을 예시하는 흐름도를 도시한다.
일부 메모리 디바이스는 하나 이상의 저전력 모드(대안적으로, 상태)를 지원할 수 있으며, 여기서 메모리 디바이스는 메모리 디바이스에 의한 전력 소비를 감소시키기 위해 하나 이상의 구성 요소(일반적으로 회로부로 지칭될 수 있음)의 동작을 디스에이블(disable)하거나 변경할 수 있다. 예를 들어, 메모리 디바이스는 유휴 모드뿐만 아니라 유휴 모드보다 더 낮은 전력 소비를 갖는 저전력 모드도 지원할 수 있으며, 저전력 모드로의 천이는 일정량의 회로부를 비활성화하는 것을 포함할 수 있다. 저전력 모드에서, 메모리 디바이스는 메모리 디바이스의 메모리 셀에 대한 액세스 동작(예를 들어, 판독 동작, 기록 동작 등)을 수행할 수 없거나, 이러한 동작이 수행될 수 있는 활성 모드로 직접 천이할 수 없다(예를 들어, 저전력 모드에 있을 때, 메모리 디바이스는 먼저 유휴 모드로 천이한 후, 활성 모드로 천이해야한 할 수 있다). 일부 경우에, 메모리 디바이스는 상이한 감소된 레벨의 전류 소비와 연관된(예를 들어, 상이한 양의 비활성화된 회로부와 연관된) 상이한 저전력 모드를 지원할 수 있다.
일부 메모리 디바이스의 경우, 저전력 모드가 동작할 수 있고 따라서 메모리 다이 레벨이 제어될 수 있으며, 이는 메모리 다이 내의 각각의 서브블록(예를 들어, 뱅크, 뱅크 그룹 등)이 동일한 저전력 모드에 함께 들어가거나 빠져나올 수 있음을 의미한다. 따라서, 이러한 메모리 디바이스는 예를 들어, 하나 이상의 다른 서브블록에서의 액세스 동작을 지원하기 위해 메모리 다이의 하나 이상의 다른 서브블록을 유휴 모드 또는 활성 모드에서 동작시키면서 메모리 다이의 일부 서브블록을 저전력 모드에서 동작시키는 것을 지원하지 않을 수 있다(예를 들어, 서브블록의 회로부의 일부 또는 전부가 비활성화). 유사하게, 이러한 메모리 디바이스는 다른 예로서, 메모리 다이의 하나 이상의 다른 서브블록을 제2 저전력 모드에서 동작시키면서 메모리 다이의 일부 서브블록을 제1 저전력 모드에서 동작시키는 것을 지원하지 않을 수 있으며, 여기서 제2 저전력 모드는 더 큰 전력 절감을 가질 수 있지만(예를 들어, 더 많은 양의 비활성화된 회로부) 더 긴 웨이크업(wakeup) 시간을 가질 수 있다. 결과적으로, 메모리 다이에 대한 다음 액세스 동작까지 n 예상 시간이 다이-레벨 웨이크업 시간을 수용하고/수용하거나 다이를 저전력 모드로 그리고 저전력 모드로부터 천이하는 것과 연관된 임의의 전력 소비에 대응하기에 충분히 긴 경우에만 저전력 모드로 전환될 수 있다. 따라서, 메모리 다이는 원하는 것보다 적은 전력 절감을 달성할 수 있다(예를 들어, 메모리 다이는 전체 디바이스 또는 다이를 웨이크업하기 위해 필요한 대기 시간으로 인해 상대적으로 빈번하지 않게 저전력 모드에서 동작할 수 있다).
그러나, 본원에 설명되는 바와 같이, 메모리 디바이스는 메모리 디바이스 또는 그 안의 다이의 상이한 부분(예를 들어, 단일 메모리 어레이의 상이한 부분)을 다른 전력 모드에서 동작시킴으로써 더 큰 전력 절감(예를 들어, 더 적은 전체 또는 평균 전류 소비)을 달성할 수 있다. 일부 경우에, 메모리 디바이스는 메모리 디바이스의 아키텍처에 기초하여 상이한 저전력 모드에서 디바이스의 상이한 부분을 동작시킬 수 있고, 여기서 메모리 디바이스의 상이한 부분은 메모리 디바이스 아키텍처에 기초하여 상이한 계층적 레벨에 할당될 수 있다. 예를 들어, 다이(die) 계층적 레벨의 회로는 메모리 다이 내의 모든 메모리 서브블록(예를 들어, 뱅크 또는 뱅크의 그룹(뱅크 그룹으로 지칭될 수 있음))에 의해 공유될 수 있다(공통). 다른 예로서, 뱅크 계층적 레벨의 회로부는 메모리 다이 내의 하나의 메모리 뱅크에 특정(전용)될 수 있고, 이는 메모리 다이 내의 임의의 다른 뱅크와 독립적(비공유)일 수 있다. 그리고 또 다른 예로서, 그룹 계층적 레벨에서의 회로는 복수의 메모리 뱅크(뱅크 그룹으로 지칭될 수 있음)에 의해 공유될 수 있지만(예를 들어, 이에 액세스 가능하거나, 이에 의해 사용되거나, 이에 결합 또는 결합 가능), 메모리 다이 내의 모든 메모리 뱅크에 의해 공유될 수 없으며, 즉, 그룹 계층적 레벨에서의 회로부는 뱅크 그룹 내의 모든 뱅크에 의해 공유될 수 있지만, 메모리 다이 내의 임의의 다른 뱅크와 독립적일 수 있다(이에 의해 공유되지 않음). 메모리 다이는 임의의 수의 메모리 뱅크 및 뱅크 그룹을 포함할 수 있다.
따라서, 메모리 디바이스 아키텍처는 메모리 디바이스의 양태 간의 기능적 종속성 또는 공유된 회로부에 기초하여 계층의 상이한 레벨로 분할될 수 있다. 하나의 계층 수준의 엔티티가 일부 회로부를 공유하거나 일부 다른 기능적 종속성을 갖는 경우, 해당 공유된 회로부 또는 기능적 종속성이 다른 상위 계층 레벨에 할당될 수 있다. 따라서, 일부 예는 뱅크 레벨, 그룹 레벨 및 다이 레벨을 포함하는 계층적 레벨의 관점에서 본원에 설명될 수 있지만, 서브 뱅크 레벨, 상위 다이 레벨 또는 임의의 중간 레벨을 포함하여 임의의 수의 계층적 레벨이 규정될 수 있음을 이해해야 한다(예를 들어, 일부 회로부 또는 다른 구성 요소가 공통인 엔티티에 기초). 또한, 일부 예는 FeRAM 또는 DRAM 디바이스 및 아키텍처에 기초하여 본원에 설명될 수 있지만, 본원의 교시는 임의의 유형의 메모리 디바이스 및 관련 아키텍처에 적용될 수 있음을 이해해야 한다.
동일한 계층적 레벨(예를 들어, 상이한 다이, 상이한 뱅크 그룹, 상이한 뱅크)에 있는 메모리 디바이스의 상이한 엔티티는 서로 독립적으로 저전력 모드로 전환될 수 있고 저전력 모드로부터 전환될 수 있다. 따라서, 계층적 레벨의 하나의 엔티티는 하나의 저전력 모드에 있을 수 있는 반면 동일한 계층적 레벨의 다른 엔티티는 다른 저전력 모드 또는 일부 다른 동작 모드(예를 들어, 유휴 또는 활성)에 있을 수 있다. 추가적으로 또는 대안적으로, 동일한 계층적 레벨에 있지만 해당 레벨에서 동일한 계층적 그룹핑 내에 있는(예를 들어, 동일한 뱅크 그룹 내의 뱅크, 동일한 다이 내의 뱅크 그룹) 상이한 엔티티는 함께(집합적으로) 저전력 모드로 전환되고 저전력 모드로부터 전환될 수 있다. 동작 모드의 이러한 변경 및 다른 변경은 예를 들어, 계층적 레벨 및 해당 계층적 레벨 내의 계층적 그룹핑에 특정된(예를 들어, 하나의 뱅크에 특정, 하나의 뱅크 그룹에 특정, 하나의 다이에 특정) 전력 모드 명령을 통해 달성될 수 있다. 본원에 설명되는 바와 같이, 하나 이상의 레지스터가 이러한 전력 모드 명령에 따라 메모리 디바이스를 동작시키는 것을 지원하는 상태 정보 또는 다른 정보를 저장하는 데 사용될 수 있다.
일부 경우에, 메모리 디바이스는 하위 계층 레벨의 모든 엔티티가 저전력 모드에서 동작하는 경우, 상위 계층 레벨에서 일부 또는 모든 회로부의 전력을 자동으로 차단할 수 있다. 예를 들어, 뱅크 그룹의 모든 뱅크가 뱅크 특정 파워 다운 명령을 통해 저전력 모드로 전환된 경우, 메모리 디바이스는 뱅크 그룹에 대한 일부 또는 전체 그룹 레벨 회로부를 자동으로 비활성화할 수 있다. 일부 경우에, 메모리 디바이스는 또한 메모리 디바이스의 양태를 하나의 저전력 모드로부터 다른 저전력 모드로 전환하거나, 중간(예를 들어, 유휴) 상태를 통하지 않고, 저전력 모드에서 더 낮은 계층 레벨의 엔티티만을 갖는 것으로부터 저전력 모드에서 적어도 하나의 더 높은 레벨 엔티티를 갖는 것으로의(이는 더 높은 레벨의 저전력 모드로 고려될 수 있음) 전환을 지원할 수 있다.
본원에 설명되는 바와 같이 메모리 디바이스의 상이한 양태를 서로 독립적으로 동작시킴으로써, 본 기술 분야의 통상의 기술자에 의해 인식될 수 있는 다른 이점 중에서 향상된 전력 절감이 달성될 수 있다. 예를 들어, 메모리 디바이스의 양태를 메모리 디바이스의 상이한 양태에 대한 사용 패턴에 기초하여 가능한 가장 깊은 저전력 모드로 더 빈번하게 배치하기 위해 더 큰 유연성이 제공될 수 있으므로, 메모리 디바이스의 상이한 양태는 더 빈번하게 저전력 모드(또는 더 깊은 저전력 모드)로 배치될 수 있다. 일 예로서, 동일한 애플리케이션과 연관된(예를 들어, 이에 의해 액세스되는) 데이터는 동일한 뱅크 또는 뱅크 그룹에 저장될 수 있어, 애플리케이션이 활성이거나 일부 임계 시간량 내에 활성일 것으로 예상될 때, 다른 뱅크 또는 뱅크 그룹은 저전력 모드(또는 더 깊은 저전력 모드)에 있을 수 있는 반면, 연관된 뱅크 또는 뱅크 그룹은 유휴 모드(또는 덜 깊은 저전력 모드)에 있을 수 있다.
본 개시의 이러한 특징 및 다른 특징은 도 1 및 도 2를 참조하여 메모리 시스템 및 메모리 다이의 맥락에서 초기에 설명된다. 본 개시의 특징은 그 후 도 3 내지 도 6을 참조하여 예시적인 메모리 다이 아키텍처 및 관련 상태도의 맥락에서 설명된다. 본 개시의 이러한 특징 및 다른 특징은 도 7 내지 도 11을 참조하여 메모리 디바이스에 대한 아키텍처 기반 전력 관리에 관련된 장치 도면 및 흐름도에 의해 추가로 예시되고 설명된다.
도 1은 본원에 개시된 예에 따른 하나 이상의 메모리 디바이스를 이용하는 시스템(100)의 일 예를 예시한다. 시스템(100)은 외부 메모리 컨트롤러(105), 메모리 디바이스(110), 및 외부 메모리 컨트롤러(105)를 메모리 디바이스(110)와 결합하는 복수의 채널(115)을 포함할 수 있다. 시스템(100)은 하나 이상의 메모리 디바이스를 포함할 수 있지만, 설명의 편의를 위해 하나 이상의 메모리 디바이스는 단일 메모리 디바이스(110)로서 설명될 수 있다.
시스템(100)은 컴퓨팅 디바이스, 모바일 컴퓨팅 디바이스, 무선 디바이스 또는 그래픽 프로세싱 디바이스와 같은 전자 디바이스의 부분을 포함할 수 있다. 시스템(100)은 휴대용 전자 디바이스의 예일 수 있다. 시스템(100)은 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 스마트폰, 셀룰러 폰, 웨어러블 디바이스, 인터넷-연결 디바이스 등의 예일 수 있다. 메모리 디바이스(110)는 시스템(100)의 하나 이상의 다른 구성 요소에 대한 데이터를 저장하도록 구성된 시스템의 구성 요소일 수 있다. 일부 예에서, 시스템(100)은 기계-유형 통신(MTC: machine-type communication), 기계-대-기계(M2M: machine-to-machine) 통신 또는 디바이스-대-디바이스(D2D: device-to-device) 통신을 할 수 있다.
시스템(100)의 적어도 일부는 호스트 디바이스의 예일 수 있다. 이러한 호스트 디바이스는 컴퓨팅 디바이스, 모바일 컴퓨팅 디바이스, 무선 디바이스, 그래픽 프로세싱 디바이스, 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 스마트폰, 셀룰러 폰, 웨어러블 디바이스, 인터넷-연결 디바이스, 일부 다른 고정식 또는 휴대용 전자 디바이스 등과 같은 프로세스를 실행하기 위해 메모리를 사용하는 디바이스의 예일 수 있다. 일부 경우에, 호스트 디바이스는 외부 메모리 컨트롤러(105)의 기능을 구현하는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합을 지칭할 수 있다. 일부 경우에, 외부 메모리 컨트롤러(105)는 호스트 또는 호스트 디바이스로 지칭될 수 있다. 일부 예에서, 시스템(100)은 그래픽 카드이다.
일부 경우에, 메모리 디바이스(110)는 시스템(100)의 다른 구성 요소와 통신하고 시스템(100)에 의해 잠재적으로 사용되거나 참조될 물리적 메모리 어드레스/공간을 제공하도록 구성된 독립 디바이스 또는 구성 요소일 수 있다. 일부 예에서, 메모리 디바이스(110)는 적어도 하나 또는 복수의 상이한 유형의 시스템(100)과 작동하도록 구성될 수 있다. 시스템(100)의 구성 요소와 메모리 디바이스(110) 사이의 시그널링은 신호, 신호를 전달하기 위한 상이한 핀 설계, 시스템(100)과 메모리 디바이스(110)의 별개의 패키징, 시스템(100)과 메모리 디바이스(110) 사이의 클럭 시그널링 및 동기화, 타이밍 규칙 및/또는 다른 요인을 변조하기 위해 변조 기법을 지원하도록 동작할 수 있다.
메모리 디바이스(110)는 시스템(100)의 구성 요소에 대한 데이터를 저장하도록 구성될 수 있다. 일부 경우에, 메모리 디바이스(110)는 시스템(100)에 대한 슬레이브-유형 디바이스로서 작용할 수 있다(예를 들어, 외부 메모리 컨트롤러(105)를 통해 시스템(100)에 의해 제공된 실행 명령에 응답). 이러한 명령은 기록 동작을 위한 기록 명령, 판독 동작을 위한 판독 명령, 리프레시 동작을 위한 리프레시 명령 또는 다른 명령와 같은 액세스 동작에 대한 액세스 명령을 포함할 수 있다. 메모리 디바이스(110)는 데이터 저장을 위한 원하는 또는 특정된 용량을 지원하기 위해 2개 이상의 메모리 다이(160)(예를 들어, 메모리 칩)를 포함할 수 있다. 2개 이상의 메모리 다이를 포함하는 메모리 디바이스(110)는 다중-다이 메모리 또는 패키지로 지칭될 수 있다(또한 다중-칩 메모리 또는 패키지로 지칭).
시스템(100)은 프로세서(120), 기본 입력/출력 시스템(BIOS: basic input/output system) 구성 요소(125), 하나 이상의 주변 구성 요소(130) 및 입력/출력(I/O) 컨트롤러(135)를 추가로 포함할 수 있다. 시스템(100)의 구성 요소는 버스(140)를 사용하여 서로 전자 통신할 수 있다.
프로세서(120)는 시스템(100)의 적어도 일부를 제어하도록 구성될 수 있다. 프로세서(120)는 범용 프로세서, 디지털 신호 프로세서(DSP: digital signal processor), 주문형 집적 회로(ASIC: application-specific integrated circuit), 필드-프로그래머블 게이트 어레이(FPGA: field-programmable gate array) 또는 다른 프로그래밍 가능한 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 구성 요소일 수 있거나, 이러한 유형의 구성 요소의 조합일 수 있다. 이러한 경우, 프로세서(120)는 다른 예 중에서, 중앙 처리 유닛(CPU: central processing unit), 그래픽 처리 유닛(GPU: graphics processing unit), 범용 그래픽 처리 유닛(GPGPU: general purpose graphic processing unit) 또는 시스템 온 칩(SoC: system on a chip)의 예일 수 있다.
BIOS 구성 요소(125)는 시스템(100)의 다양한 하드웨어 구성 요소를 초기화 및 실행할 수 있는 펌웨어로 동작되는 BIOS를 포함하는 소프트웨어 구성 요소일 수 있다. BIOS 구성 요소(125)는 또한 프로세서(120)와 시스템(100)의 다양한 구성 요소, 예를 들어, 주변 구성 요소(130), I/O 컨트롤러(135) 등 사이의 데이터 흐름을 관리할 수 있다. BIOS 구성 요소(125)는 판독 전용 메모리(ROM), 플래시 메모리 또는 임의의 다른 비휘발성 메모리에 저장된 프로그램 또는 소프트웨어를 포함할 수 있다.
주변 구성 요소(들)(130)는 시스템(100)으로 또는 시스템(100)과 통합될 수 있는 임의의 입력 디바이스 또는 출력 디바이스, 또는 이러한 디바이스를 위한 인터페이스일 수 있다. 예는 디스크 컨트롤러, 사운드 컨트롤러, 그래픽 컨트롤러, 이더넷 컨트롤러, 모뎀, 범용 직렬 버스(USB: universal serial bus) 컨트롤러, 직렬 또는 병렬 포트, 또는 주변 구성 요소 인터커넥트(PCI: peripheral component interconnect) 또는 특수 그래픽 포트와 같은 주변 카드 슬롯을 포함할 수 있다. 주변 구성 요소(들)(130)는 주변 기기로서 본 기술 분야의 통상의 기술자에 의해 이해되는 다른 구성 요소일 수 있다.
I/O 컨트롤러(135)는 프로세서(120)와 주변 구성 요소(들)(130), 입력 디바이스(145) 또는 출력 디바이스(150) 사이의 데이터 통신을 관리할 수 있다. I/O 디바이스(135)는 시스템(100)으로 통합되지 않거나 시스템(100)과 통합되지 않는 주변 기기를 관리할 수 있다. 일부 경우에, I/O 컨트롤러(135)는 외부 주변 구성 요소에 대한 물리적 연결 또는 포트를 나타낼 수 있다.
입력(145)은 정보, 신호 또는 데이터를 시스템(100) 또는 그 구성 요소에 제공하는 시스템(100) 외부의 디바이스 또는 신호를 나타낼 수 있다. 이는 다른 디바이스와의 또는 다른 디바이스 간의 사용자 인터페이스 또는 인터페이스를 포함할 수 있다. 일부 경우에, 입력(145)은 하나 이상의 주변 구성 요소(130)를 통해 시스템(100)과 인터페이싱하는 주변 기기일 수 있거나, I/O 컨트롤러(135)에 의해 관리될 수 있다.
출력(150)은 시스템(100) 또는 시스템의 임의의 구성 요소로부터 출력을 수신하도록 구성된 시스템(100) 외부의 디바이스 또는 신호를 나타낼 수 있다. 출력(150)의 예는 디스플레이, 오디오 스피커, 인쇄 디바이스, 또는 인쇄 회로 보드 상의 다른 프로세서 등을 포함할 수 있다. 일부 경우에, 출력(150)은 하나 이상의 주변 구성 요소(130)를 통해 시스템(100)과 인터페이싱하는 주변 기기일 수 있거나, I/O 컨트롤러(135)에 의해 관리될 수 있다.
메모리 디바이스(110)는 디바이스 메모리 컨트롤러(155) 및 하나 이상의 메모리 다이(160)를 포함할 수 있다. 각각의 메모리 다이(160)는 로컬 메모리 컨트롤러(165)(예를 들어, 로컬 메모리 컨트롤러(165-a), 로컬 메모리 컨트롤러(165-b) 및/또는 로컬 메모리 컨트롤러(165-N)) 및 메모리 어레이(170)(예를 들어, 메모리 어레이(170-a), 메모리 어레이(170-b) 및/또는 메모리 어레이(170-N))를 포함할 수 있다. 메모리 어레이(170)는 메모리 셀의 집합(예를 들어, 그리드)일 수 있으며, 각각의 메모리 셀은 적어도 1 비트의 디지털 데이터를 저장하도록 구성된다. 메모리 어레이(170) 및/또는 메모리 셀의 특징은 도 2를 참조하여 더 상세히 설명된다.
메모리 디바이스(110)는 메모리 셀의 2차원(2D) 어레이의 예일 수 있거나, 메모리 셀의 3차원(3D) 어레이의 예일 수 있다. 예를 들어, 2D 메모리 디바이스는 단일 메모리 다이(160)를 포함할 수 있다. 3D 메모리 디바이스는 2개 이상의 메모리 다이(160)(예를 들어, 메모리 다이(160-a), 메모리 다이(160-b) 및/또는 임의의 수량의 메모리 다이(160-N))를 포함할 수 있다. 3D 메모리 디바이스에서, 복수의 메모리 다이(160-N)는 서로의 상부에 또는 서로의 옆에 적층될 수 있다. 일부 경우에, 3D 메모리 디바이스의 메모리 다이(160-N)는 데크(deck), 레벨, 층 또는 다이로 지칭될 수 있다. 3D 메모리 디바이스는 임의의 수량의 적층된 메모리 다이(160-N)(예를 들어, 2개 높이, 3개 높이, 4개 높이, 5개 높이, 6개 높이, 7개 높이, 8개 높이)를 포함할 수 있다. 이는 단일 2D 메모리 디바이스와 비교하여 기판 상에 위치될 수 있는 메모리 셀의 수량을 증가시킬 수 있고, 이는 결국 생산 비용을 감소시키거나 메모리 어레이의 성능을 증가시킬 수 있거나, 둘 모두를 할 수 있다. 일부 3D 메모리 디바이스에서, 다른 데크가 적어도 하나의 공통 액세스 라인을 공유할 수 있어, 일부 데크는 워드 라인, 디지트 라인 및/또는 플레이트 라인 중 적어도 하나를 공유할 수 있다.
디바이스 메모리 컨트롤러(155)는 메모리 디바이스(110)의 동작을 제어하도록 구성된 회로 또는 구성 요소를 포함할 수 있다. 이와 같이, 디바이스 메모리 컨트롤러(155)는 메모리 디바이스(110)가 명령을 수행할 수 있게 하는 하드웨어, 펌웨어 및 소프트웨어를 포함할 수 있고, 메모리 디바이스(110)와 관련된 명령, 데이터 또는 제어 정보를 수신, 전송 또는 실행하도록 구성될 수 있다. 디바이스 메모리 컨트롤러(155)는 외부 메모리 컨트롤러(105), 하나 이상의 메모리 다이(160) 또는 프로세서(120)와 통신하도록 구성될 수 있다. 일부 경우에, 메모리 디바이스(110)는 외부 메모리 컨트롤러(105)로부터 데이터 및/또는 명령을 수신할 수 있다. 예를 들어, 메모리 디바이스(110)는 메모리 디바이스(110)가 시스템(100)의 구성 요소(예를 들어, 프로세서(120))를 대신하여 특정 데이터를 저장함을 나타내는 기록 명령 또는 메모리 디바이스(110)가 메모리 다이(160)에 저장된 특정 데이터를 시스템(100)의 구성 요소(예를 들어, 프로세서(120))에 제공해야 함을 나타내는 판독 명령을 수신할 수 있다. 일부 경우에, 디바이스 메모리 컨트롤러(155)는 메모리 다이(160)의 로컬 메모리 컨트롤러(165)와 함께 본원에 설명된 메모리 디바이스(110)의 동작을 제어할 수 있다. 디바이스 메모리 컨트롤러(155) 및/또는 로컬 메모리 컨트롤러(165)에 포함된 구성 요소의 예는 외부 메모리 컨트롤러(105)로부터 수신된 신호를 복조하기 위한 수신기, 외부 메모리 컨트롤러(105)로 신호를 변조 및 전송하기 위한 디코더, 로직, 디코더, 증폭기, 필터 등을 포함할 수 있다.
로컬 메모리 컨트롤러(165)(예를 들어, 메모리 다이(160)에 로컬)는 메모리 다이(160)의 동작을 제어하도록 구성될 수 있다. 또한, 로컬 메모리 컨트롤러(165)는 디바이스 메모리 컨트롤러(155)와 통신(예를 들어, 데이터 및/또는 명령을 수신 및 전송)하도록 구성될 수 있다. 로컬 메모리 컨트롤러(165)는 본원에 설명된 바와 같이 메모리 디바이스(110)의 동작을 제어하기 위해 디바이스 메모리 컨트롤러(155)를 지원할 수 있다. 일부 경우에, 메모리 디바이스(110)는 디바이스 메모리 컨트롤러(155)를 포함하지 않고, 로컬 메모리 컨트롤러(165) 또는 외부 메모리 컨트롤러(105)가 본원에 설명된 다양한 기능을 수행할 수 있다. 이와 같이, 로컬 메모리 컨트롤러(165)는 디바이스 메모리 컨트롤러(155), 다른 로컬 메모리 컨트롤러(165)와 통신하거나, 외부 메모리 컨트롤러(105) 또는 프로세서(120)와 직접 통신하도록 구성될 수 있다.
외부 메모리 컨트롤러(105)는 시스템(100)의 구성 요소(예를 들어, 프로세서(120))와 메모리 디바이스(110) 사이에서 정보, 데이터 및/또는 명령의 통신을 가능하게 하도록 구성될 수 있다. 시스템(100)의 구성 요소가 메모리 디바이스 동작의 상세 사항을 알 필요가 없도록 외부 메모리 컨트롤러(105)는 시스템(100)의 구성 요소와 메모리 디바이스(110) 간의 연락으로서 작용할 수 있다. 시스템(100)의 구성 요소는 외부 메모리 컨트롤러(105)가 충족하는 요청(예를 들어, 판독 명령 또는 기록 명령)을 외부 메모리 컨트롤러(105)에 제시할 수 있다. 외부 메모리 컨트롤러(105)는 시스템(100)의 구성 요소와 메모리 디바이스(110) 사이에서 교환되는 통신을 변환하거나 번역할 수 있다. 일부 경우에, 외부 메모리 컨트롤러(105)는 공통(소스) 시스템 클럭 신호를 생성하는 시스템 클럭을 포함할 수 있다. 일부 경우에, 외부 메모리 컨트롤러(105)는 공통(소스) 데이터 클럭 신호를 생성하는 공통 데이터 클럭을 포함할 수 있다.
일부 경우에, 외부 메모리 컨트롤러(105) 또는 시스템(100)의 다른 구성 요소, 또는 본원에 설명된 그 기능은 프로세서(120)에 의해 구현될 수 있다. 예를 들어, 외부 메모리 컨트롤러(105)는 하드웨어, 펌웨어, 또는 소프트웨어, 또는 프로세서(120) 또는 시스템(100)의 다른 구성 요소에 의해 구현되는 이들의 일부 조합일 수 있다. 외부 메모리 컨트롤러(105)는 메모리 디바이스(110)의 외부에 있는 것으로 도시되지만, 일부 경우에, 외부 메모리 컨트롤러(105), 또는 본원에 설명된 그 기능은 메모리 디바이스(110)에 의해 구현될 수 있다. 예를 들어, 외부 메모리 컨트롤러(105)는 하드웨어, 펌웨어, 또는 소프트웨어, 또는 디바이스 메모리 컨트롤러(155) 또는 하나 이상의 로컬 메모리 컨트롤러(165)에 의해 구현되는 이들의 일부 조합일 수 있다. 일부 경우에, 외부 메모리 컨트롤러(105)는 외부 메모리 컨트롤러(105)의 일부가 프로세스(120)에 의해 구현되고 다른 부분이 디바이스 메모리 컨트롤러(155) 또는 로컬 메모리 컨트롤러(165)에 의해 구현되도록 프로세서(120) 및 메모리 디바이스(110)에 걸쳐 분산될 수 있다. 마찬가지로, 일부 경우에, 디바이스 메모리 컨트롤러(155) 또는 로컬 메모리 컨트롤러(165)에 대해 본원에서 귀속되는 하나 이상의 기능은 일부 경우에 외부 메모리 컨트롤러(105)(프로세서(120)와 별도로 또는 프로세서(120)에 포함됨)에 의해 수행될 수 있다.
시스템(100)의 구성 요소는 복수의 채널(115)을 사용하여 메모리 디바이스(110)와 정보를 교환할 수 있다. 일부 예에서, 채널(115)은 외부 메모리 컨트롤러(105)와 메모리 디바이스(110) 사이의 통신을 가능하게 할 수 있다. 각각의 채널(115)은 시스템(100)의 구성 요소와 연관된 터미널 사이의 하나 이상의 신호 경로 또는 전송 매체(예를 들어, 도전체)를 포함할 수 있다. 예를 들어, 채널(115)은 외부 메모리 컨트롤러(105)에서 하나 이상의 핀 또는 패드 및 메모리 디바이스(110)에서 하나 이상의 핀 또는 패드를 포함하는 제1 터미널을 포함할 수 있다. 핀은 시스템(100)의 디바이스의 전도성 입력 또는 출력 지점의 예일 수 있고, 핀은 채널의 일부로서 작용하도록 구성될 수 있다. 일부 경우에, 터미널의 핀 또는 패드는 채널(115)의 신호 경로의 일부일 수 있다. 추가 신호 경로가 시스템(100)의 구성 요소 내에서 신호를 라우팅하기 위해 채널의 터미널과 결합될 수 있다. 예를 들어, 메모리 디바이스(110)는 채널(115)의 터미널로부터 메모리 디바이스(110)의 다양한 구성 요소(예를 들어, 디바이스 메모리 컨트롤러(155), 메모리 다이(160), 로컬 메모리 컨트롤러(165), 메모리 어레이(170))로 신호를 라우팅하는 신호 경로(예를 들어, 메모리 디바이스(110) 내부 또는 메모리 다이(160) 내부와 같은 그 구성 요소의 내부의 신호 경로)를 포함할 수 있다.
채널(115)(및 연관된 신호 경로 및 터미널)은 특정 유형의 정보를 전달하는 데 전용일 수 있다. 일부 경우에, 채널(115)은 집합된 채널일 수 있고, 따라서 복수의 개별 채널을 포함할 수 있다. 예를 들어, 데이터 채널(190)은 x4(예를 들어, 4개의 신호 경로 포함), x8(예를 들어, 8개의 신호 경로 포함), x16(예를 들어, 16개의 신호 경로 포함) 등일 수 있다. 채널을 통해 통신되는 신호는 더블 데이터 레이트(DDR: double data rate) 타이밍 기법을 사용할 수 있다. 예를 들어, 신호의 일부 심볼은 클럭 신호의 상승 에지에 대해 정합될 수 있고, 신호의 다른 심볼은 클럭 신호의 하강 에지에 대해 정합될 수 있다. 채널을 통해 통신되는 신호는 단일 데이터 레이트(SDR: single data rate) 시그널링을 사용할 수 있다. 예를 들어, 신호의 하나의 심볼은 각각의 클럭 사이클에 대해 정합될 수 있다.
일부 경우에, 채널(115)은 하나 이상의 명령 및 어드레스(CA) 채널(186)을 포함할 수 있다. CA 채널(186)은 외부 메모리 컨트롤러(105)와 메모리 디바이스(110) 사이에서 명령와 연관된 제어 정보(예를 들어, 어드레스 정보)를 포함하는 명령을 전달하도록 구성될 수 있다. 예를 들어, CA 채널(186)은 원하는 데이터의 어드레스를 갖는 판독 명령을 포함할 수 있다. 일부 경우에, CA 채널(186)은 상승 클럭 신호 에지 및/또는 하강 클럭 신호 에지에 대해 정합될 수 있다. 일부 경우에, CA 채널(186)은 어드레스 및 명령 데이터를 디코딩하기 위한 임의의 수량의 신호 경로(예를 들어, 8개 또는 9개의 신호 경로)를 포함할 수 있다.
일부 경우에, 채널(115)은 하나 이상의 클럭 신호(CK) 채널(188)을 포함할 수 있다. CK 채널(188)은 외부 메모리 컨트롤러(105)와 메모리 디바이스(110) 사이에서 하나 이상의 공통 클럭 신호를 통신하도록 구성될 수 있다. 각각의 클럭 신호는 하이(high) 상태와 로우(low) 상태 사이에서 발진하고 외부 메모리 컨트롤러(105)와 메모리 디바이스(110)의 액션을 조정하도록 구성될 수 있다. 일부 경우에, 클럭 신호는 차동 출력(예를 들어, CK_t 신호 및 CK_c 신호)일 수 있고, CK 채널(188)의 신호 경로는 그에 따라 구성될 수 있다. 일부 경우에, 클럭 신호는 단일 종단일 수 있다. CK 채널(188)은 임의의 수량의 신호 경로를 포함할 수 있다. 일부 경우에, 클럭 신호 CK(예를 들어, CK_t 신호 및 CK_c 신호)는 메모리 디바이스(110)에 대한 명령 및 어드레싱 동작, 또는 메모리 디바이스(110)에 대한 다른 시스템 전체 동작에 대한 타이밍 기준을 제공할 수 있다. 따라서, 클럭 신호 CK는 제어 클럭 신호 CK, 명령 클럭 신호 CK 또는 시스템 클럭 신호 CK로 다양하게 지칭될 수 있다. 시스템 클럭 신호 CK는 하나 이상의 하드웨어 구성 요소(예를 들어, 발진기, 수정, 로직 게이트, 트랜지스터 등)를 포함할 수 있는 시스템 클럭에 의해 생성될 수 있다.
일부 경우에, 채널(115)은 하나 이상의 데이터(DQ) 채널(190)을 포함할 수 있다. 데이터 채널(190)은 외부 메모리 컨트롤러(105)와 메모리 디바이스(110) 사이에서 데이터 및/또는 제어 정보를 전달하도록 구성될 수 있다. 예를 들어, 데이터 채널(190)은 메모리 디바이스(110)에 기록될 정보(예를 들어, 양방향) 또는 메모리 디바이스(110)로부터 판독한 정보를 전달할 수 있다.
일부 경우에, 채널(115)은 다른 목적에 전용일 수 있는 하나 이상의 다른 채널(192)을 포함할 수 있다. 이러한 다른 채널(192)은 임의의 수량의 신호 경로를 포함할 수 있다.
채널(115)은 다양한 상이한 아키텍처를 사용하여 외부 메모리 컨트롤러(105)를 메모리 디바이스(110)와 결합할 수 있다. 다양한 아키텍처의 예는 버스, 점대점 연결, 크로스바(crossbar), 실리콘 인터포저(interposer)와 같은 고밀도 인터포저, 또는 유기 기판에 형성된 채널 또는 이들의 일부 조합을 포함할 수 있다. 예를 들어, 일부 경우에, 신호 경로는 실리콘 인터포저 또는 유리 인터포저와 같은 고밀도 인터포저를 적어도 부분적으로 포함할 수 있다.
채널(115)을 통해 전달되는 신호는 다양한 상이한 변조 기법을 사용하여 변조될 수 있다. 일부 경우에, 2진 심볼(또는 2진-레벨) 변조 기법이 외부 메모리 컨트롤러(105)와 메모리 디바이스(110) 사이에서 전달되는 신호를 변조하는 데 사용될 수 있다. 2진-심볼 변조 기법은 M진 변조 기법의 예일 수 있으며, 여기서 M은 2와 동일하다. 2진-심볼 변조 기법의 각 심볼은 1 비트의 디지털 데이터를 나타내도록 구성될 수 있다(예를 들어, 심볼은 로직 1 또는 로직 0을 나타낼 수 있음). 2진-심볼 변조 기법의 예는 논-리턴-투-제로(NRZ: non-return-to-zero), 단극(unipolar) 인코딩, 양극(bipolar) 인코딩, 맨체스터(Manchester) 인코딩, 2개의 심볼을 갖는 펄스 진폭 변조(PAM: pulse amplitude modulation)(예를 들어, PAM2) 및/또는 다른 것을 포함하지만 이에 제한되지 않는다.
메모리 디바이스(110)의 양태는 할당되거나 그렇지 않으면 상이한 계층 레벨(예를 들어, 다이 레벨, 그룹 레벨, 뱅크 레벨, 또는 기타)에 있는 것으로 고려될 수 있다. 하나 이상의 명령에 기초하여, 메모리 디바이스(110)는 집합적으로 또는 서로 독립적으로 메모리 디바이스(110)의 상이한 양태를 저전력 모드로 또는 저전력 모드로부터 전환할 수 있다. 예를 들어, 메모리 디바이스(110)는 메모리 뱅크를 저전력 모드로 전환하라는 명령을 수신할 수 있고, 메모리 디바이스는 해당 메모리 뱅크에 전용인 회로부를 비활성화할 수 있다. 다른 예로서, 메모리 디바이스(110)는 뱅크 그룹을 제1 모드(예를 들어, 유휴 모드)로부터 저전력 모드로 전환하라는 명령을 수신할 수 있고, 메모리 디바이스(110)는 해당 뱅크 그룹에 전용인 그룹 레벨 회로부(뱅크 그룹 내의 모든 메모리 뱅크에 의해 공유)를 뱅크 그룹 내의 개별 메모리 뱅크에 전용인 뱅크 레벨 회로부와 함께 비활성화할 수 있다. 또 다른 예로서, 메모리 디바이스(110)는 메모리 다이(160)를 제1 모드(예를 들어, 유휴 모드)로부터 저전력 모드로 전환하라는 명령을 수신할 수 있고, 메모리 디바이스(110)는 메모리 다이(160) 내의 각각의 메모리 뱅크에 대해 각각의 뱅크 그룹 및 뱅크 레벨 회로부에 대해 그룹 레벨 회로부와 함께 해당 메모리 다이(160) 내의 모든 메모리 뱅크에 의해(따라서 모든 뱅크 그룹에 의해) 공유되는 다이 레벨 회로부를 비활성화할 수 있다. 따라서, (저전력 모드에 대한 진입 명령으로 대안적으로 지칭될 수 있는) 나타낸 계층 레벨에서의 나타낸 엔티티에 대한 파워 다운 명령(power down command)에 대해, 메모리 디바이스(110)는 나타낸 엔티티에 대해 나타낸 계층 레벨에서 회로부를 비활성화할 수 있으며(예를 들어, 나타낸 뱅크 그룹에 대해 그룹 레벨 회로부를 비활성화할 수 있음), 또한 나타낸 엔티티 내의 엔티티에 대해 임의의 더 낮은 계층 레벨에서 회로부를 비활성화할 수 있다(예를 들어, 나타낸 뱅크 그룹 내의 뱅크에 대해 뱅크 레벨 회로부를 비활성화할 수 있음).
유사하게, 나타낸 계층 레벨에서 나타낸 엔티티에 대한 일부 파워 업 명령와 관련하여(대안적으로 저전력 모드에 대한 종료 명령으로 지칭될 수 있음), 메모리 디바이스(110)는 나타낸 엔티티에 대한 나타낸 계층 레벨에서 회로부를 활성화할 수 있으며(예를 들어, 나타낸 뱅크 그룹에 대한 그룹 레벨 회로부를 활성화할 수 있음), 또한 나타낸 엔티티 내의 엔티티에 대해 임의의 하위 계층 레벨에서 회로부를 활성화할 수 있다(예를 들어, 나타낸 뱅크 그룹 내의 뱅크에 대해 뱅크 레벨 회로부를 활성화할 수 있음).
추가적으로 또는 대안적으로, 메모리 디바이스는 나타낸 계층 레벨에서 나타낸 엔티티에 대한 이전의 파워 다운 명령에 대한 취소 명령(대안적으로 제거 명령으로 지칭될 수 있음)를 수신할 수 있으며, 이 경우 메모리 디바이스(110)는 나타낸 엔티티 내의 엔티티에 대한 임의의 하위 계층 레벨과 함께 나타낸 엔티티를 이전의 파워 다운 명령이 수신된 시간에서의 각각의 동작 모드로 복원할 수 있다.
일부 경우에, 메모리 디바이스(110)는 하위 레벨 엔티티(예를 들어, 뱅크 또는 뱅크 그룹)가 하나 이상의 저전력 모드에서 동작하고 있는지 추적할 수 있고, 상위 레벨 엔티티 내의 모든 하위 레벨 엔티티가 개별적으로 저전력 모드에서 동작하고 있는 경우 상위 계층 레벨에서 회로부(예를 들어, 그룹 레벨 회로부 또는 다이 레벨 회로부)를 자동으로 비활성화할 수 있다. 예를 들어, 메모리 디바이스(110)는 제1 뱅크 그룹의 모든 메모리 뱅크들이 저전력 모드에서 동작하고 있는 것으로 결정할 수 있고, 메모리 디바이스(110)는 제1 뱅크 그룹에 대한 그룹 레벨 회로부를 비활성화할 수 있다. 다른 예로서, 메모리 디바이스(110)는 제1 메모리 다이(160)의 모든 메모리 뱅크(또는 뱅크 그룹)가 저전력 모드에서 동작하고 있는 것으로 결정할 수 있고, 메모리 디바이스(110)는 제1 메모리 다이(160)에 대한 다이 레벨 회로부와 함께 그룹 레벨 회로부(이미 비활성화되지 않은 경우)를 비활성화할 수 있다. 일부 경우에, 메모리 디바이스(110)는 자동 또는 명령된 천이를 통해 그리고 이전의 파워 다운 명령에 대한 취소 명령에 대한 응답으로 엔티티가 저전력 모드로 배치되었는지를 추가로 추적할 수 있으며, 메모리 디바이스(110)는 명령된 천이만을 역전(되감기(unwind), 실행 취소, 취소)시킬 수 있으며, 즉, 취소 명령의 범위 내의 엔티티가 자동 천이의 결과로서 저전력 모드에 있는 경우, 메모리 디바이스(110)는 해당 엔티티에 대한 취소 명령을 무시할 수 있다.
도 2는 본원에 개시된 예에 따른 메모리 다이(200)의 일 예를 예시한다. 메모리 다이(200)는 도 1을 참조하여 설명된 메모리 다이(160)의 일 예일 수 있다. 일부 경우에, 메모리 다이(200)는 메모리 칩, 메모리 디바이스 또는 전자 메모리 장치로 지칭될 수 있다. 메모리 다이(200)는 상이한 로직 상태를 저장하도록 프로그래밍 가능한 하나 이상의 메모리 셀(205)을 포함할 수 있다. 각각의 메모리 셀(205)은 2개 이상의 상태를 저장하도록 프로그래밍될 수 있다. 예를 들어, 메모리 셀(205)은 한 번에 한 비트의 정보(예를 들어, 로직 0 또는 로직 1)를 저장하도록 구성될 수 있다. 일부 경우에, 단일 메모리 셀(205)(예를 들어, 다중-레벨 메모리 셀)은 한 번에 1 비트 초과의 정보(예를 들어, 로직 00, 로직 01, 로직 10 또는 로직 11)를 저장하도록 구성될 수 있다.
메모리 셀(205)은 디지털 데이터를 나타내는 상태(예를 들어, 분극 상태 또는 유전 전하)를 저장할 수 있다. FeRAM 아키텍처에서, 메모리 셀(205)은 프로그래밍 가능 상태를 나타내는 전하 및/또는 분극을 저장하기 위한 강유전성 재료를 포함하는 커패시터를 포함할 수 있다. DRAM 아키텍처에서, 메모리 셀(205)은 프로그래밍 가능 상태를 나타내는 전하를 저장하기 위한 유전성 재료를 포함하는 커패시터를 포함할 수 있다.
판독 및 기록와 같은 동작은 워드 라인(210), 디지트 라인(215) 및/또는 플레이트 라인(220)과 같은 액세스 라인을 활성화 또는 선택함으로써 메모리 셀(205)에서 수행될 수 있다. 일부 경우에, 디지트 라인(215)은 비트 라인으로도 칭해질 수 있다. 액세스 라인, 워드 라인, 디지트 라인, 플레이트 라인 또는 그 유사어에 대한 참조는 이해 또는 동작의 손실 없이 상호 교환될 수 있다. 워드 라인(210), 디지트 라인(215) 또는 플레이트 라인(220)을 활성화 또는 선택하는 것은 각각의 라인에 전압을 인가하는 것을 포함할 수 있다.
메모리 다이(200)는 격자형 패턴으로 배열된 액세스 라인(예를 들어, 워드 라인(210), 디지트 라인(215) 및 플레이트 라인(220))을 포함할 수 있다. 메모리 셀(205)은 워드 라인(210), 디지트 라인(215) 및/또는 플레이트 라인(220)의 교차점에 위치될 수 있다. 워드 라인(210), 디지트 라인(215) 또는 플레이트 라인(220)을 바이어싱함으로써(예를 들어, 워드 라인(210), 디지트 라인(215) 또는 플레이트 라인(220)에 전압을 인가), 단일 메모리 셀(205)은 그 교차점에서 액세스될 수 있다.
메모리 셀(205)에 대한 액세스는 행 디코더(225), 열 디코더(230) 및 플레이트 드라이버(235)를 통해 제어될 수 있다. 예를 들어, 행 디코더(225)는 로컬 메모리 컨트롤러(265)로부터 행 어드레스를 수신하고 수신된 행 어드레스에 기초하여 워드 라인(210)을 활성화할 수 있다. 열 디코더(230)는 로컬 메모리 컨트롤러(265)로부터 열 어드레스를 수신하고 수신된 열 어드레스에 기초하여 디지트 라인(215)을 활성화한다. 플레이트 드라이버(235)는 로컬 메모리 컨트롤러(265)로부터 플레이트 어드레스를 수신할 수 있고 수신된 플레이트 어드레스에 기초하여 플레이트 라인(220)을 활성화한다. 예를 들어, 메모리 다이(200)는 WL_1 내지 WL_M으로 라벨링된 복수의 워드 라인(210), DL_1 내지 DL_N으로 라벨링된 복수의 디지트 라인(215) 및 PL_1 내지 PL_P로 라벨링된 복수의 플레이트 라인을 포함할 수 있으며, 여기서 M, N 및 P는 메모리 어레이의 크기에 따른다. 따라서, 워드 라인(210), 디지트 라인(215) 및 플레이트 라인(220), 예를 들어, WL_1, DL_3 및 PL_1을 활성화함으로써, 그 교차점에 있는 메모리 셀(205)에 액세스될 수 있다. 2차원 또는 3차원 구성에서 워드 라인(210)과 디지트 라인(215)의 교차점이 메모리 셀(205)의 어드레스로 지칭될 수 있다. 일부 경우에, 워드 라인(210), 디지트 라인(215) 및 플레이트 라인(220)의 교차점이 메모리 셀(205)의 어드레스로 지칭될 수 있다.
메모리 셀(205)은 커패시터(240)와 같은 로직 저장 구성 요소 및 전환 구성 요소(switching component)(245)를 포함할 수 있다. 커패시터(240)는 강유전체 커패시터의 일 예일 수 있다. 커패시터(240)의 제1 노드는 전환 구성 요소(245)와 결합될 수 있고 커패시터(240)의 제2 노드는 플레이트 라인(220)과 결합될 수 있다. 전환 구성 요소(245)는 두 구성 요소 간의 전자 통신을 선택적으로 확립하거나 확립 해제하는 트랜지스터 또는 임의의 다른 유형의 스위치 디바이스의 일 예일 수 있다.
메모리 셀(205)의 선택 또는 선택 해제는 전환 구성 요소(245)를 활성화 또는 비활성화함으로써 달성될 수 있다. 커패시터(240)는 전환 구성 요소(245)를 사용하여 디지트 라인(215)과 전자 통신할 수 있다. 예를 들어, 커패시터(240)는 전환 구성 요소(245)가 비활성화될 때 디지트 라인(215)으로부터 격리될 수 있고, 커패시터(240)는 전환 구성 요소(245)가 활성화될 때 디지트 라인(215)과 결합될 수 있다. 일부 경우에, 전환 구성 요소(245)는 트랜지스터이고 그 동작은 트랜지스터 게이트에 전압을 인가함으로써 제어되며, 여기서 트랜지스터 게이트와 트랜지스터 소스 사이의 전압 차는 트랜지스터의 임계 전압보다 크거나 작다. 일부 경우에, 전환 구성 요소(245)는 p형 트랜지스터 또는 n형 트랜지스터일 수 있다. 워드 라인(210)은 전환 구성 요소(245)의 게이트와 전자 통신할 수 있고, 워드 라인(210)에 인가되는 전압에 기초하여 전환 구성 요소(245)를 활성화/비활성화할 수 있다.
워드 라인(210)은 메모리 셀(205)에 대한 액세스 동작을 수행하는 데 사용되는 메모리 셀(205)과 전자 통신하는 전도성 라인일 수 있다. 일부 아키텍처에서, 워드 라인(210)은 메모리 셀(205)의 전환 구성 요소(245)의 게이트와 전자 통신할 수 있으며, 메모리 셀(205)의 전환 구성 요소(245)를 제어하도록 구성될 수 있다. 일부 아키텍처에서, 워드 라인(210)은 메모리 셀(205)의 커패시터의 노드와 전자 통신할 수 있고 메모리 셀(205)은 전환 구성 요소를 포함하지 않을 수 있다.
디지트 라인(215)은 메모리 셀(205)을 감지 구성 요소(250)와 연결하는 전도성 라인일 수 있다. 일부 아키텍처에서, 메모리 셀(205)은 액세스 동작의 부분 동안 디지트 라인(215)과 선택적으로 결합될 수 있다. 예를 들어, 메모리 셀(205)의 워드 라인(210) 및 전환 구성 요소(245)는 메모리 셀(205)의 커패시터(240)와 디지트 라인(215)을 선택적으로 결합 및/또는 격리하도록 구성될 수 있다. 일부 아키텍처에서, 메모리 셀(205)은 디지트 라인(215)과 전자 통신(예를 들어, 일정)할 수 있다.
플레이트 라인(220)은 메모리 셀(205)에 대한 액세스 동작을 수행하는 데 사용되는 메모리 셀(205)과 전자 통신하는 전도성 라인일 수 있다. 플레이트 라인(220)은 커패시터(240)의 노드(예를 들어, 셀 바닥)와 전자 통신할 수 있다. 플레이트 라인(220)은 메모리 셀(205)의 액세스 동작 동안 커패시터(240)를 바이어싱하기 위해 디지트 라인(215)과 협력하도록 구성될 수 있다.
감지 구성 요소(250)는 메모리 셀(205)의 커패시터(240)에 저장된 상태(예를 들어, 분극 상태 또는 전하)를 결정하고 검출된 상태에 기초하여 메모리 셀(205)의 로직 상태를 결정하도록 구성될 수 있다. 메모리 셀(205)에 의해 저장된 전하는 일부 경우에 극도로 작을 수 있다. 이와 같이, 감지 구성 요소(250)는 메모리 셀(205)의 신호 출력을 증폭하기 위해 하나 이상의 감지 증폭기를 포함할 수 있다. 감지 증폭기는 판독 동작 동안 디지트 라인(215)의 전하의 미세한 변화를 검출할 수 있고, 검출된 전하에 기초하여 로직 0 또는 로직 1에 대응하는 신호를 생성할 수 있다. 판독 동작 동안, 메모리 셀(205)의 커패시터(240)는 대응하는 디지트 라인(215)에 신호를 출력할 수 있다(예를 들어, 전하 방전). 신호는 디지트 라인(215)의 전압이 변경되게 할 수 있다. 감지 구성 요소(250)는 디지트 라인(215)을 통해 메모리 셀(205)로부터 수신된 신호를 기준 신호(255)(예를 들어, 기준 전압)와 비교하도록 구성될 수 있다. 감지 구성 요소(250)는 비교에 기초하여 메모리 셀(205)의 저장된 상태를 결정할 수 있다. 예를 들어, 2진-시그널링에서, 디지트 라인(215)이 기준 신호(255)보다 더 높은 전압을 갖는다면, 감지 구성 요소(250)는 메모리 셀(205)의 저장된 상태가 로직 1이라고 결정할 수 있으며, 디지트 라인(215)이 기준 신호(255)보다 낮은 전압을 갖는다면, 감지 구성 요소(250)는 메모리 셀(205)의 저장된 상태가 로직 0이라고 결정할 수 있다. 감지 구성 요소(250)는 신호에서의 차이를 검출 및 증폭하기 위한 다양한 트랜지스터 또는 증폭기를 포함할 수 있다. 메모리 셀(205)의 검출된 로직 상태는 감지 구성 요소(250)의 출력으로서 (예를 들어, 입력/출력(260)에) 제공될 수 있고, 검출된 로직 상태를 (예를 들어, 직접 또는 로컬 메모리 컨트롤러(265)를 사용하여) 디바이스 메모리 컨트롤러(155)와 같은, 메모리 다이(200)를 포함하는 메모리 디바이스(110)의 다른 구성 요소에 나타낼 수 있다. 일부 경우에, 감지 구성 요소(250)는 행 디코더(225), 열 디코더(230) 및/또는 플레이트 드라이버(235)와 전자 통신할 수 있다.
로컬 메모리 컨트롤러(265)는 다양한 구성 요소(예를 들어, 행 디코더(225), 열 디코더(230), 플레이트 드라이버(235) 및 감지 구성 요소(250))를 통해 메모리 셀(205)의 동작을 제어할 수 있다. 로컬 메모리 컨트롤러(265)는 도 1을 참조하여 설명된 로컬 메모리 컨트롤러(165)의 일 예일 수 있다. 일부 경우에, 행 디코더(225), 열 디코더(230), 플레이트 드라이버(235) 및 감지 구성 요소(250) 중 하나 이상은 로컬 메모리 컨트롤러(265)와 같은 위치에 있을 수 있다. 로컬 메모리 컨트롤러(265)는 외부 메모리 컨트롤러(105)(또는 도 1을 참조하여 설명된 디바이스 메모리 컨트롤러(155))로부터의 하나 이상의 명령 및/또는 데이터를 수신하고, 명령 및/또는 데이터를 메모리 다이(200)에 의해 사용될 수 있는 정보로 번역하고, 메모리 다이(200)에 대한 하나 이상의 동작을 수행하고, 하나 이상의 동작을 수행하는 것에 응답하여 메모리 다이(200)로부터 외부 메모리 컨트롤러(105)(또는 디바이스 메모리 컨트롤러(155))로 데이터를 전달하도록 구성될 수 있다. 로컬 메모리 컨트롤러(265)는 타겟 워드 라인(210), 타겟 디지트 라인(215) 및 타겟 플레이트 라인(220)을 활성화하기 위해 행, 열 및/또는 플레이트 라인 어드레스 신호를 생성할 수 있다. 로컬 메모리 컨트롤러(265)는 또한 메모리 다이(200)의 동작 동안 사용되는 다양한 전압 또는 전류를 생성 및 제어할 수 있다. 일반적으로, 본원에서 논의되는 인가된 전압 또는 전류의 진폭, 형상 또는 지속 시간은 조정되거나 변경될 수 있으며, 메모리 다이(200)를 동작시키는 데 논의된 다양한 동작에 대해 다를 수 있다.
일부 경우에, 로컬 메모리 컨트롤러(265)는 메모리 다이(200)의 하나 이상의 메모리 셀(205)에 대한 기록 동작(예를 들어, 프로그래밍 동작)을 수행하도록 구성될 수 있다. 기록 동작 동안, 메모리 다이(200)의 메모리 셀(205)은 원하는 로직 상태를 저장하도록 프로그래밍될 수 있다. 일부 경우에, 복수의 메모리 셀(205)은 단일 기록 동작 동안 프로그래밍될 수 있다. 로컬 메모리 컨트롤러(265)는 기록 동작을 수행할 타겟 메모리 셀(205)을 식별할 수 있다. 로컬 메모리 컨트롤러(265)는 타겟 메모리 셀(205)(예를 들어, 타겟 메모리 셀(205)의 어드레스)과 전자 통신하는 타겟 워드 라인(210), 타겟 디지트 라인(215) 및/또는 타겟 플레이트 라인(220)을 식별할 수 있다. 로컬 메모리 컨트롤러(265)는 타겟 메모리 셀(205)에 액세스하기 위해 타겟 워드 라인(210), 타겟 디지트 라인(215) 및/또는 타겟 플레이트 라인(220)을 활성화할 수 있다(예를 들어, 워드 라인(210), 디지트 라인(215) 또는 플레이트 라인(220)에 전압을 인가). 로컬 메모리 컨트롤러(265)는 기록 동작 동안 특정 신호(예를 들어, 전압)를 디지트 라인(215)에 인가하고 특정 신호(예를 들어, 전압)를 플레이트 라인(220)에 인가하여 메모리 셀(205)의 커패시터(240)에 특정 상태를 저장할 수 있으며, 특정 상태는 원하는 로직 상태를 나타낸다.
일부 경우에, 로컬 메모리 컨트롤러(265)는 메모리 다이(200)의 하나 이상의 메모리 셀(205)에 대해 판독 동작(예를 들어, 감지 동작)을 수행하도록 구성될 수 있다. 판독 동작 동안, 메모리 다이(200)의 메모리 셀(205)에 저장된 로직 상태가 결정될 수 있다. 일부 경우에, 단일 판독 동작 동안 복수의 메모리 셀(205)이 감지될 수 있다. 로컬 메모리 컨트롤러(265)는 판독 동작을 수행할 타겟 메모리 셀(205)을 식별할 수 있다. 로컬 메모리 컨트롤러(265)는 타겟 메모리 셀(205)(예를 들어, 타겟 메모리 셀(205)의 어드레스)과 전자 통신하는 타겟 워드 라인(210), 타겟 디지트 라인(215) 및/또는 타겟 플레이트 라인(220)을 식별할 수 있다. 로컬 메모리 컨트롤러(265)는 타겟 메모리 셀(205)에 액세스하기 위해 타겟 워드 라인(210), 타겟 디지트 라인(215) 및/또는 타겟 플레이트 라인(220)을 활성화할 수 있다(예를 들어, 워드 라인(210), 디지트 라인(215) 또는 플레이트 라인(220)에 전압을 인가). 타겟 메모리 셀(205)은 액세스 라인을 바이어싱하는 것에 응답하여 감지 구성 요소(250)에 신호를 전달할 수 있다. 감지 구성 요소(250)는 신호를 증폭할 수 있다. 로컬 메모리 컨트롤러(265)는 감지 구성 요소(250)를 파이어링(firing)(예를 들어, 감지 구성 요소를 래칭(latching))할 수 있고, 이에 의해 메모리 셀(205)로부터 수신된 신호를 기준 신호(255)와 비교할 수 있다. 해당 비교에 기초하여, 감지 구성 요소(250)는 메모리 셀(205)에 저장된 로직 상태를 결정할 수 있다. 로컬 메모리 컨트롤러(265)는 메모리 셀(205)에 저장된 로직 상태를 판독 동작의 일부로서 외부 메모리 컨트롤러(105)(또는 디바이스 메모리 컨트롤러)에 전달할 수 있다.
일부 메모리 아키텍처에서, 메모리 셀(205)에 액세스하는 것은 메모리 셀(205)에 저장된 로직 상태를 저하시키거나 파괴할 수 있다. 예를 들어, 강유전성 메모리 셀에 대해 수행된 판독 동작은 강유전성 커패시터에 저장된 로직 상태를 파괴할 수 있다. 다른 예에서, DRAM 아키텍처에서 수행되는 판독 동작은 타겟 메모리 셀의 커패시터를 부분적으로 또는 완전히 방전시킬 수 있다. 로컬 메모리 컨트롤러(265)는 다시 기록 동작 또는 리프레시 동작을 수행하여 메모리 셀을 원래의 로직 상태로 복귀시킬 수 있다. 로컬 메모리 컨트롤러(265)는 판독 동작 후에 로직 상태를 타겟 메모리 셀에 다시 기록할 수 있다. 일부 경우에, 다시 기록 동작은 판독 동작의 일부로 고려될 수 있다. 또한, 워드 라인(210)과 같은 단일 액세스 라인을 활성화하는 것은 해당 액세스 라인과 전자 통신하는 일부 메모리 셀에 저장된 상태를 교란할 수 있다. 따라서, 액세스되지 않았을 수 있는 하나 이상의 메모리 셀에 대해 다시 기록 동작 또는 리프레시 동작이 수행될 수 있다.
메모리 다이(200) 내의 상이한 엔티티는 도 3을 참조하는 것을 포함하여 본원에 설명되는 바와 같이, 상이한 계층 레벨을 포함하는 아키텍처에 따라 조직될 수 있다. 또한, 메모리 다이(200)를 포함하는 메모리 디바이스(110)는 본원에 설명되는 바와 같이, 상이한 전력 모드 명령(예를 들어, 파워 다운 명령, 파워 업 명령, 취소 명령) 및 관련 전력 모드 정보(예를 들어, 동작 모드 또는 자동 천이에 관련된 상태 정보)에 따라 상이한 엔티티를 동작시킬 수 있다.
도 3은 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 메모리 다이 아키텍처(300)의 일 예를 예시한다. 메모리 다이(305)만이 도시되어 있지만, 메모리 디바이스는 본원의 교시에 따라 임의의 상위 계층 레벨에 기초하여 독립적으로 또는 집합적으로 동작될 수 있는 임의의 개수의 메모리 다이(305)를 포함할 수 있음을 이해해야 한다. 메모리 다이(305)는 도 1 및 도 2를 참조하여 설명된 메모리 다이(160, 200)의 일 예일 수 있다.
메모리 다이(305)는 복수의 계층 레벨을 포함하는 계층 아키텍처에 따라 조직될 수 있다. 계층 레벨은 기능적 종속성과 다른 구성 요소의 공유된 회로부에 기초할 수 있다.
제1 계층 레벨의 예는 뱅크 레벨일 수 있다. 각각의 메모리 뱅크(320)는 메모리 뱅크(320)를 동작시키기 위한(예를 들어, 메모리 뱅크(320)에 대한 액세스 동작을 수행하기 위한) 전용 회로를 포함하거나 이와 결합되거나 아니면 이와 연관될 수 있으며, 임의의 2개의 메모리 뱅크(320)에 공통되지 않는(이에 의해 공유되는) 회로부는 뱅크 레벨 회로부로 지칭될 수 있다.
제2 계층 레벨의 일 예는 뱅크 레벨보다 상위 계층 레벨로 고려될 수 있는 그룹 레벨일 수 있다. 예를 들어, 일부 회로부는 (예를 들어, 메모리 다이(305) 내의 영역을 절약하기 위해) 복수의 메모리 뱅크(320)에 의해 공유될 수 있다. 2개 이상의 메모리 뱅크(320)에 의해 공유되지만 메모리 다이(305) 내의 모든 메모리 뱅크(320)에 의해 공유되지 않는 회로부는 그룹 레벨 회로부로 지칭될 수 있고, 그룹 레벨 회로부(315)의 동일한 세트를 공유하는 메모리 뱅크(320)는 뱅크 그룹(310)으로 지칭될 수 있다. 그룹 레벨 회로부(315)의 세트의 회로는 각각의 뱅크 그룹(310) 내의 모든 메모리 뱅크(320)와 (예를 들어, 선택적으로) 결합되거나 결합될 수 있다. 예를 들어, 그룹 레벨 회로부의 세트의 회로부(315-a)는 메모리 뱅크(0-3) 각각과 결합될 수 있거나, 메모리 뱅크(0-3) 중 임의의 하나 이상과 선택적으로 결합될 수 있다. 그룹 레벨 회로부의 예는 전하 펌프 또는 에러 정정 코드(ECC: error correcting code) 구성 요소를 포함할 수 있다.
제3 계층 레벨의 예는 그룹 레벨보다 상위 계층 레벨로 고려될 수 있는 다이 레벨일 수 있다. 예를 들어, 일부 회로부는 메모리 다이(305) 내의 모든 메모리 뱅크(320)(그리고 따라서 모든 뱅크 그룹(310))에 의해 공유될 수 있다. 메모리 다이(305) 내의 모든 메모리 뱅크(320)에 의해 공유되는 회로부는 다이 레벨 회로부로 지칭될 수 있다. 따라서, 각각의 메모리 다이(305)는 다이 레벨 회로부의 세트(307)를 포함할 수 있다. 다이 레벨 회로부의 예는 퓨즈 어레이(fuse array) 또는 명령 디코더(예를 들어, 사용자 명령용)를 포함할 수 있다.
다이 레벨보다 높거나(예를 들어, 다중-다이 디바이스용), 뱅크 레벨보다 낮거나(예를 들어, 메모리 뱅크(320)의 부분용), 그 사이에 있는 레벨과 같은 다른 계층 레벨이 존재할 수 있지만, 본원의 예는 예시의 명료성을 위해 뱅크 레벨, 그룹 레벨 및 다이 레벨의 관점에서 설명될 수 있는데, 이는 낮은, 중간 및 높은 계층 레벨의 예로서의 역할을 할 수 있기 때문이다. 일반적으로, 제1 계층 레벨의 엔티티에 의해 공유되는 임의의 회로부는 제1 계층 레벨보다 높은 제2 계층 레벨에 있는 것으로 고려될 수 있다.
메모리 뱅크(320)가 유휴 모드에서 동작할 때, 메모리 뱅크(320)에 대한 전용 회로부는 제1 전력량을 소비할 수 있다. 예를 들어, 유휴 모드에서, 메모리 뱅크(320)는 준비된(예를 들어, 사전 충전된) 상태에서 메모리 뱅크(320)의 특정 양태(예를 들어, 액세스 라인 드라이버, 액세스 라인 디코더, 감지 구성 요소 등)를 유지할 수 있어, 이러한 구성 요소는 메모리 뱅크(320)에 대한 활성화(ACT) 명령이 후속적으로 수신되어야 메모리 뱅크(320)의 메모리 셀에 대한 액세스 동작을 수행할 준비가 된다(이 경우 메모리 디바이스는 메모리 뱅크(320)를 활성 모드로 전환할 수 있으며, 이는 제2의, 더 큰 전력 소비량에 대응할 수 있음). 따라서, 유휴 모드에서 동작할 때, 메모리 뱅크(320)에 대한 전용 뱅크 레벨 회로부는 제1 양의 전류를 끌어올 수 있고 따라서 제1 양의 전력을 소비할 수 있다.
메모리 뱅크(320)는 또한 메모리 뱅크(320)에서 전류 소비를 감소시키는 하나 이상의 뱅크 레벨 저전력 모드를 지원할 수 있다. 일부 경우에, 메모리 디바이스(예를 들어, 외부 메모리 컨트롤러(105), 디바이스 메모리 컨트롤러(155) 또는 로컬 메모리 컨트롤러(165)와 같은 메모리 컨트롤러)는 메모리 뱅크(320)를 다른 메모리 뱅크(320)의 동작 모드와 독립적인 하나 이상의 뱅크 레벨 저전력 모드로 그리고 저전력 모드로부터 전환할 수 있다. 뱅크 레벨 저전력 모드는 임의의 동작 모드일 수 있으며, 여기서 메모리 뱅크(320)에 의한 전류량 및 그에 따른 전력 소모는 메모리 뱅크가 유휴 모드에 있을 때보다 더 낮다. 메모리 뱅크(320)를 뱅크 레벨 저전력 모드로 전환하는 것은 메모리 뱅크(320)에 대한 전용 회로의 하나 이상의 구성 요소를 비활성화하거나 전력을 차단하는 것을 포함할 수 있다. 메모리 뱅크(320)를 뱅크 레벨 저전력 모드로부터 타겟 모드(예를 들어, 유휴 모드, 덜 깊은 저전력 모드)로 전환하는 것은 이미 활성화되지 않은 메모리 뱅크(320)에 대한 일부 또는 모든 뱅크 레벨 회로부를 활성화하는 것을 포함할 수 있다.
복수의 저전력 모드가 메모리 뱅크(320)에 대해 지원되는 경우, 뱅크 레벨 저전력 모드 각각은 비활성화된 회로부의 상이한 양에 대응하거나 그렇지 않으면 메모리 뱅크(320)에 대한 상이한 양의 전류 및 전력 소비에 대응할 수 있다. 예를 들어, 메모리 뱅크(320)를 제1 뱅크 레벨 저전력 모드로 전환하는 것은 메모리 뱅크(320)에 대한 제1 양의 뱅크 레벨 회로부를 비활성화하는 것을 포함할 수 있고, 메모리 뱅크(320)를 제2 뱅크 레벨 저전력 모드로 전환하는 것은 메모리 뱅크(320)에 대한 뱅크 레벨 회로부의 더 많은 양을 비활성화하는 것을 포함할 수 있다. 제2 뱅크 레벨 저전력 모드는 제1 뱅크 레벨 저전력 모드보다 더 깊은 저전력 모드로 지칭될 수 있다. 임의의 개수의 뱅크 레벨 저전력 모드가 메모리 뱅크(320)에 대해 지원될 수 있으며, 각각은 메모리 뱅크(320)에 대한 점진적으로 더 많은 양의 비활성화된 뱅크 레벨 회로에 대응하고, 각각은 메모리 뱅크(320)에 대해 점진적으로 더 적은 전력 소비에 대응한다. 일부 경우에, 각각의 저전력 모드는 또한 메모리 뱅크(320)가 저전력 모드를 종료하고 유휴 모드로 전환하기 위한 점진적으로 더 많은 양의 시간에 대응할 수 있으며, 이는 웨이크업(wakeup) 또는 종료 시간으로 지칭될 수 있다.
그룹 레벨에서, 뱅크 그룹(310)의 적어도 하나의 메모리 뱅크(320)가 유휴 모드, 활성 모드, 또는 다른 비-저전력 모드에서 동작할 때, 대응하는 그룹 레벨 회로부(315) 세트가 활성화될 수 있으며, 따라서 메모리 뱅크(320)에 대한 동작을 지원하기 위해 연관된 양의 전류 및 전력을 소비한다. 뱅크 그룹(310)은 또한 임의의 개수의 그룹 레벨 저전력 모드를 지원할 수 있지만, 뱅크 그룹(310)을 그룹 레벨 저전력 모드로 전환하는 것은 대응하는 그룹 레벨 회로(315)의 세트 내의 회로부의 대응하는 양(예를 들어, 일부 또는 전부)을 비활성화하는 것을 포함할 수 있다. 따라서, 복수의 그룹 레벨 저전력 모드가 지원되는 경우, 각각은 그룹 레벨 회로부(315)의 대응하는 세트에 대해 비활성화된 그룹 레벨 회로부의 점진적으로 더 많은 양에 대응할 수 있고, 각각은 복수의 뱅크 레벨 저전력 모드와 관련하여 설명된 것과 유사한 방식으로 뱅크 그룹(310)에 대한 점진적으로 더 적은 전력 소비에 대응할 수 있다. 일부 경우에, 뱅크 그룹(310)을 그룹 레벨 저전력 모드로 전환하는 것은 일부 양의 그룹 레벨 회로부(315)를 비활성화하는 것과 함께, 대응하는 메모리 뱅크(320) 각각이 이미 뱅크 레벨 저전력 모드에 있지 않은 경우, 뱅크 그룹(310) 내의 모든 메모리 뱅크(320)를 뱅크 레벨 저전력 모드(예를 들어, 메모리 뱅크(320)에 의해 지원되는 가장 깊은 뱅크 레벨 저전력 모드)로 전환하는 것을 포함할 수 있다. 일부 경우에, 뱅크 그룹(310)을 그룹 레벨 저전력 모드로부터 전환하는 것은 일부 양의 그룹 레벨 회로부(315)를 비활성화하는 것과 함께 뱅크 그룹(310) 내의 모든 메모리 뱅크(320)를 유휴 모드로 전환하는 것을 포함할 수 있다.
다이 레벨에서, 메모리 다이(305)의 적어도 하나의 메모리 뱅크(320)(따라서, 적어도 하나의 뱅크 그룹(310))가 유휴 모드, 활성 모드, 또는 다른 비-저전력 모드에서 동작할 때, 다이 레벨 회로부(307)의 대응하는 세트는 활성화될 수 있고 따라서 하나 이상의 메모리 뱅크(320)에 대한 동작을 지원하기 위해 연관된 양의 전류 및 전력을 소비할 수 있다. 뱅크 레벨 및 그룹 레벨에 대해 설명된 것과 유사하지만, 다이 레벨 회로부의 세트는 임의의 개수의 다이 레벨 저전력 모드를 지원할 수 있다. 메모리 다이(305)를 다이 레벨 저전력 모드로 전환하는 것은 다이 레벨 회로부(307)의 대응하는 세트 내의 회로부의 대응하는 양(예를 들어, 일부 또는 전부)을 비활성화하는 것을 포함할 수 있다. 따라서, 복수의 다이 레벨 저전력 모드가 지원되는 경우, 각각은 메모리 다이(305)에 대한 비활성화된 다이 레벨 회로부의 점진적으로 더 많은 양에 대응할 수 있고, 각각은 복수의 뱅크 레벨 저전력 모드에 대해 설명된 것과 유사한 방식으로 메모리 다이(305)에 대한 점진적으로 더 적은 전력 소비에 대응할 수 있다. 일부 경우에, 메모리 다이(305)를 다이 레벨 저전력 모드로 전환하는 것은 일정량의 다이 레벨 회로(307)를 비활성화하는 것과 함께, 뱅크 그룹(310) 및 메모리 뱅크(320) 각각이 이러한 저전력 모드에 이미 있지 않는 경우, 메모리 다이(305) 내의 모든 뱅크 그룹(310)을 그룹 레벨 저전력 모드(예를 들어, 뱅크 그룹(310)에 의해 지원되는 가장 깊은 그룹 레벨 저전력 모드)로 전환하는 것, 따라서 또한 메모리 다이(305) 내의 모든 메모리 뱅크(320)를 뱅크 레벨 저전력 모드(예를 들어, 메모리 뱅크(320)에 의해 지원되는 가장 깊은 뱅크 레벨 저전력 모드)로 전환하는 것을 포함할 수 있다. 일부 경우에, 메모리 다이(305)를 다이 레벨 저전력 모드로부터 전환하는 것은 일정량의 다이 레벨 회로부(307)를 비활성화하는 것과 함께, 메모리 다이(305) 내의 모든 메모리 뱅크(320)를 유휴 모드로 전환하고, 메모리 다이(305) 내의 그룹 레벨 회로부(315)의 모든 세트를 활성화하는 것을 포함할 수 있다.
도 4는 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 상태도(400)의 예를 예시한다. 상태도(400)의 양태는 도 1 내지 도 3을 참조하여 설명된 메모리 디바이스(110), 메모리 다이(160), 메모리 다이(200) 또는 메모리 다이 아키텍처(300)에 의해 구현될 수 있다. 상태도(400)는 메모리 디바이스의 부분(예를 들어, 메모리 뱅크, 뱅크 그룹, 메모리 다이 등)이 유휴 모드(405) 및 하나 이상의 저전력 모드를 포함하는 상이한 동작 모드 사이에서 전환할 수 있는 방식의 예를 예시한다. 일부 경우에, 상태도(400)에 도시된 동작 모드 사이의 천이는 메모리 디바이스에 의해 수신될 수 있는 하나 이상의 명령에 응답하여 발생할 수 있다.
메모리 디바이스는 동일한 계층 레벨에서 다른 엔티티의 동작 모드에 반드시 영향을 미치지 않으면서 주어진 계층 레벨의 엔티티를 계층 레벨에 대한 상이한 동작 모드로 그리고 상이한 동작 모드로부터 독립적으로 전환하도록 구성될 수 있다. 예를 들어, 메모리 디바이스는 (i) 다른 메모리 뱅크(320)의 동작 모드에 영향을 미치지 않으면서 메모리 뱅크(320)를 다른 동작 모드로 그리고 다른 동작 모드로부터 전환하고, (ii) 다른 뱅크 그룹(310)의 동작 모드에 영향을 미치지 않으면서 뱅크 그룹(310)을 다른 동작 모드로 그리고 다른 동작 모드로부터 전환하고 (iii) (다중-다이 디바이스에서) 다른 메모리 다이(305)의 동작 모드에 영향을 미치지 않으면서 메모리 다이(305)를 다른 동작 모드로 그리고 다른 동작 모드로부터 전환하도록 구성될 수 있다.
도 4에 도시된 바와 같이, 유휴 모드(405)는 임의의 개수의 계층 레벨에 적용 가능한 유휴 모드를 광범위하게 나타낼 수 있다. 메모리 뱅크(320)가 유휴 모드(405)에 있을 때, 하나 이상의 뱅크 레벨 저전력 모드(410)에서 비활성화되는 뱅크 레벨 회로부가 활성화될 수 있다. 뱅크 그룹(310)이 유휴 모드(405)에 있을 때, 하나 이상의 그룹 레벨 저전력 모드(415)에서 비활성화되는 그룹 레벨 회로부가 활성화될 수 있다. 메모리 다이가 유휴 모드(405)에 있을 때, 하나 이상의 다이 레벨 저전력 모드(420)에서 비활성화되는 다이 레벨 회로부가 활성화될 수 있다.
천이(425)는 유휴 모드(405)와 뱅크 레벨 저전력 모드(410) 사이의 메모리 뱅크(320)에 대한 천이를 나타낼 수 있다. 일부 경우에, 천이(425)는 타겟 메모리 뱅크(320)에 특정된 파워 다운 명령 및 파워 업 명령(대안적으로 진입 및 종료 명령으로 지칭될 수 있음)에 응답하여 발생할 수 있다. 예를 들어, 뱅크 레벨 파워 다운 명령은 EnterPowerDownYBankX 명령으로 표기될 수 있으며, 여기서 X는 타겟 메모리 뱅크(320)의 인덱스, 어드레스 또는 다른 식별자일 수 있고, 여기서 Y는 타겟 뱅크 레벨 저전력 모드의 인덱스 또는 다른 식별자일 수 있다. 따라서, 하나의 뱅크 레벨 저전력 모드만이 지원되는 경우 Y는 불필요할 수 있다.
EnterPowerDownYBankX 명령에 응답하여, 메모리 디바이스는 임의의 다른 메모리 뱅크(320), 또는 그룹 레벨 회로(315)의 임의의 세트 또는 다이 레벨 회로(307)의 동작 모드를 변경하지 않고, (예를 들어, 대응하는 뱅크 레벨 회로부의 일부 또는 전부를 비활성화함으로써 또는 그렇지 않으면 메모리 뱅크(320 X)에 의한 전력 소비를 감소시킴으로써) 메모리 뱅크(320 X)를 뱅크 레벨 저전력 모드 Y로 전환할 수 있다.
유사하게, 뱅크 레벨 파워 업 명령은 ExitPowerDownBankX 명령으로 표기될 수 있다. ExitPowerDownBankX 명령에 응답하여, 메모리 디바이스는 임의의 다른 메모리 뱅크(320)의 동작 모드를 변경하지 않고, (예를 들어, 대응하는 뱅크 레벨 회로부의 일부 또는 전부를 비활성화함으로써 또는 그렇지 않으면 메모리 뱅크(320 X)에 의한 전력 소비를 감소시킴으로써) 메모리 뱅크(320 X)를 유휴 모드(405)로 전환할 수 있다.
메모리 뱅크(320 X)를 포함하는 뱅크 그룹(310)이 그룹 레벨 저전력 모드에 있는 경우, 메모리 디바이스는 또한 ExitPowerDownBankX 명령에 응답하여 (예를 들어, 그룹 레벨 회로부(315)의 대응하는 세트를 활성화함으로써) 뱅크 그룹(310)을 유휴 모드(405)로 전환할 수 있지만, 메모리 디바이스는 임의의 다른 뱅크 그룹(310)의 동작 모드를 변경하지 않을 수 있다. 유사하게, 메모리 뱅크 X를 포함하는 메모리 다이(305)가 다이 레벨 저전력 모드에 있는 경우, 메모리 디바이스는 또한, ExitPowerDownBankX 명령에 응답하여 (예를 들어, 다이 레벨 회로부(307)의 대응하는 세트를 활성화함으로써) 메모리 다이(305)를 유휴 모드(405)로 전환할 수 있지만, 메모리 디바이스는 임의의 다른 메모리 다이(305)의 동작 모드를 변경하지 않을 수 있다. 메모리 뱅크(320 X)를 포함하는 뱅크 그룹(310) 또는 메모리 다이(305)가 이미 유휴 모드(405)에 있는 경우, 메모리 디바이스는 ExitPowerDownBankX 명령에 응답하여 뱅크 그룹(310) 또는 메모리 다이(305)의 동작 모드를 변경하지 않을 수 있다.
도 4의 예는 2개의 뱅크 레벨 저전력 모드(410)(뱅크 PD-1(Y=1) 및 뱅크 PD-2(Y=2))를 예시한다. 제1 뱅크 레벨 저전력 모드(410-a)에서 동작하는 동안, 메모리 뱅크(320)는 유휴 모드(405)에서 동작할 때보다 더 적은 전력을 소비할 수 있다. 제2 뱅크 레벨 저전력 모드(410-b)에서 동작하는 동안, 메모리 뱅크(320)는 제1 뱅크 레벨 저전력 모드(410-a)에서 동작할 때보다 더 적은 전력을 소비할 수 있다(예를 들어, 더 많은 뱅크 레벨 회로가 비활성화될 수 있음). 2개의 뱅크 레벨 저전력 모드가 도 4에 예시되어 있지만, 임의의 개수의 뱅크 레벨 저전력 모드가 가능하다는 것을 이해해야 한다.
천이(430)는 유휴 모드(405)와 그룹 레벨 저전력 모드(415) 사이의 뱅크 그룹(310)에 대한 천이를 나타낼 수 있다. 일부 경우에, 천이(430)는 타겟 뱅크 그룹(310)에 특정된 파워 다운 명령 및 파워 업 명령에 응답하여 발생할 수 있다. 예를 들어, 그룹 레벨 파워 다운 명령은 EnterPowerDownYBankGroupX 명령으로 표기될 수 있으며, 여기서 X는 타겟 뱅크 그룹(310)의 인덱스, 어드레스 또는 다른 식별자일 수 있고, Y는 타겟 그룹 레벨 저전력 모드의 인덱스 또는 다른 식별자일 수 있다. 따라서, 하나의 그룹 레벨 저전력 모드만 지원되는 경우 Y는 필요하지 않을 수 있다.
EnterPowerDownYBankGroupX 명령에 응답하여, 메모리 디바이스는 임의의 다른 뱅크 그룹(310) 또는 임의의 다이 레벨 회로부(307)의 동작 모드를 변경하지 않고, (예를 들어, 그룹 레벨 회로부(315) 세트의 일부 또는 전부를 비활성화하거나 그렇지 않으면 그룹 레벨 회로부(315)의 대응하는 세트에 의한 전력 소비를 감소시킴으로써) 뱅크 그룹(310 X)을 그룹 레벨 저전력 모드 Y로 전환할 수 있다.
뱅크 그룹(310 X) 내의 임의의 메모리 뱅크(320)가 이미 뱅크 레벨 저전력 모드에 있지 않은 경우, 메모리 디바이스는 EnterPowerDownYBankGroupX 명령에 대한 응답으로 이러한 메모리 뱅크(320)를 뱅크 레벨 저전력 모드(예를 들어, 가장 깊이 지원되는 뱅크 레벨 저전력 모드)로 전환할 수 있다. 따라서, EnterPowerDownYBankGroupX 명령에 응답하여, 뱅크 그룹(310 X) 내의 하나 이상의 메모리 뱅크(320)는 유휴 모드(405)로부터 또는 덜 깊은 뱅크 레벨 저전력 모드로부터(예를 들어, 뱅크 PD-1로부터 뱅크 PD-2로) 전환될 수 있다.
유사하게, 뱅크 레벨 파워 업 명령은 ExitPowerDownBankGroupX 명령으로 표기될 수 있다. ExitPowerDownBankGroupX 명령에 응답하여, 메모리 디바이스는 임의의 다른 뱅크 그룹(310)의 동작 모드를 변경하지 않고, (예를 들어, 그룹 레벨 회로부(315)의 대응하는 세트의 일부 또는 전부를 활성화함으로써 또는 그렇지 않으면 그룹 레벨 회로부(315)의 대응하는 세트에 의한 전력 소비를 증가시킴으로써) 뱅크 그룹(310 X)을 유휴 모드(405)로 전환할 수 있다. 메모리 디바이스는 또한 뱅크 그룹(310 X)에 포함된 모든 메모리 뱅크(320)를 유휴 모드(405)로 전환할 수 있다.
메모리 뱅크 X를 포함하는 메모리 다이(305)가 다이 레벨 저전력 모드에 있는 경우, 메모리 디바이스는 ExitPowerDownBankX 명령에 응답하여 (예를 들어, 다이 레벨 회로부(307)의 대응하는 세트를 활성화함으로써) 메모리 다이(305)를 유휴 모드(405)로도 전환할 수 있지만, 메모리 디바이스는 임의의 다른 메모리 다이(305)의 동작 모드를 변경하지 않을 수 있다. 메모리 뱅크(320 X)를 포함하는 메모리 다이(305)가 이미 유휴 모드(405)에 있는 경우, 메모리 디바이스는 ExitPowerDownBankX 명령에 응답하여 메모리 다이(305)의 동작 모드를 변경하지 않을 수 있다.
도 4의 예는 하나의 그룹 레벨 저전력 모드(415)(뱅크 그룹 PD-1(Y=1))를 예시한다. 그룹 레벨 저전력 모드(415)에서 동작하는 동안, 뱅크 그룹(310)은 유휴 모드(405)에서 동작할 때보다 더 적은 전력을 소비할 수 있다. 하나의 그룹 레벨 저전력 모드가 도 4에 예시되어 있지만, 임의의 개수의 그룹 레벨 저전력 모드가 가능하다는 것을 이해해야 한다.
천이(435)는 유휴 모드(405)와 다이 레벨 저전력 모드(420) 사이의 메모리 다이(305)에 대한 천이를 나타낼 수 있다. 일부 경우에, 천이(435)는 타겟 메모리 다이(305)에 특정된 파워 다운 명령 및 파워 업 명령에 응답하여 발생할 수 있다. 예를 들어, 다이 레벨 파워 다운 명령은 EnterPowerDownYDieX 명령으로 표기될 수 있으며, 여기서 X는 타겟 메모리 다이(305)의 인덱스, 어드레스 또는 다른 식별자일 수 있고, 여기서 Y는 타겟 다이 레벨 저전력 모드의 인덱스 또는 다른 식별자일 수 있다. 따라서, X는 메모리 디바이스가 단지 하나의 메모리 다이(305)를 포함하는 경우 불필요할 수 있고, Y는 하나의 단지 하나의 그룹 레벨 저전력 모드만 지원되는 경우 불필요할 수 있다.
EnterPowerDownYDieX 명령에 응답하여, 메모리 디바이스는 임의의 다른 메모리 다이(305)의 동작 모드를 변경하지 않고 (예를 들어, 다이 레벨 회로부(307)의 세트의 일부 또는 전부를 비활성화하거나 그렇지 않으면 다이 레벨 회로부(307)의 대응하는 세트에 의한 전력 소비를 감소시킴으로써) 메모리 다이(305 X)를 다이 레벨 저전력 모드 Y로 전환할 수 있다.
메모리 다이(305 X) 내의 임의의 메모리 뱅크(320) 또는 뱅크 그룹(310)이 이미 다이 레벨 저전력 모드 Y와 연관된 뱅크 레벨 또는 그룹 레벨 저전력 모드에 있지 않은 경우, 메모리 디바이스는 EnterPowerDownYDieX 명령에 응답하여 이러한 메모리 뱅크(320) 또는 뱅크 그룹(310)을 연관된 뱅크 레벨 또는 그룹 레벨 저전력 모드(예를 들어, 가장 깊이 지원되는 뱅크 레벨 또는 그룹 레벨 저전력 모드)로 전환할 수 있다. 따라서, 메모리 다이(305 X) 내의 하나 이상의 메모리 뱅크(320) 또는 뱅크 그룹(310)은 EnterPowerDownYDieX 명령에 응답하여 유휴 모드(405)로부터 또는 덜 깊은 뱅크 레벨 또는 그룹 레벨 저전력 모드로부터 전환될 수 있다.
유사하게, 다이 레벨 파워 업 명령은 ExitPowerDownDieX 명령으로 표기될 수 있다. ExitPowerDownDieX 명령에 응답하여, 메모리 디바이스는 임의의 다른 메모리 다이(305)의 동작 모드를 변경하지 않으면서 (예를 들어, 다이 레벨 회로부(307)의 대응하는 세트의 일부 또는 전부를 활성화함으로써 또는 그렇지 않으면 다이 레벨 회로부(307)의 대응하는 세트에 의한 전력 소비를 증가시킴으로써) 메모리 다이(305 X)를 유휴 모드(405)로 전환할 수 있다. 메모리 디바이스는 또한 메모리 다이(305 X)에 포함된 모든 메모리 뱅크(320)(및 따라서 모든 뱅크 그룹(310))를 유휴 모드(405)로 전환할 수 있다.
도 4의 예는 2개의 다이 레벨 저전력 모드(420)(다이 PD-1(Y=1) 및 다이 PD-2(Y=2))를 예시한다. 제1 다이 레벨 저전력 모드(420-a)에서 동작하는 동안, 메모리 다이(305)는 유휴 모드(405)에서 동작할 때보다 더 적은 전력을 소비할 수 있다. 제2 다이 레벨 저전력 모드(420-b)에서 동작하는 동안, 메모리 다이(305)는 제1 다이 레벨 저전력 모드(420-a)에서 동작할 때보다 더 적은 전력을 소비할 수 있다(예를 들어, 더 많은 다이 레벨 회로부가 비활성화될 수 있음). 2개의 다이 레벨 저전력 모드가 도 4에 예시되어 있지만, 임의의 개수의 다이 레벨 저전력 모드가 가능하다는 것을 이해해야 한다.
따라서, 일반적으로 하위 계층 레벨에서 엔티티의 전력을 차단하라는 명령은 하위 계층 레벨에서 다른 엔티티 또는 상위 계층 레벨에서 다른 엔티티에 영향을 미치지 않을 수 있다. 그리고 하위 계층 레벨에서 엔티티의 전력을 공급하라는 명령은 유사하게 하위 계층 레벨에서 다른 엔티티에 영향을 미치지 않을 수 있지만, 이미 활성화되지 않은 경우, 상위 계층 레벨의 엔티티가 활성화되게 할 수 있다(예를 들어, 유휴 모드(405) 배치).
또한, 일반적으로, 상위 계층 레벨에서 엔티티의 전력을 차단하라는 명령은 상위 계층 레벨에서 다른 엔티티에 영향을 미치지 않을 수 있지만, 하위 계층 레벨에서의 엔티티가 비활성화되게 할 수 있다(예를 들어, 대응하는 저전력 모드로 배치). 그리고 상위 계층 레벨에서 엔티티의 전력을 공급하라는 명령은 상위 계층 레벨의 다른 엔티티에 영향을 미치지 않을 수 있지만, 하위 계층 레벨의 엔티티가 활성화되게 할 수 있다(예를 들어, 유휴 모드(405)로 배치).
일부 경우에, 메모리 디바이스는 계층 레벨에 대한 상이한 저전력 모드(예를 들어, 덜 깊은 저전력 모드로부터 더 깊은 저전력 모드로 또는 그 반대로) 간에 직접적으로 계층 레벨에서 엔티티 전환을 지원할 수 있으며, 여기서 모드 사이에서 직접 전환한다는 것은 엔티티 또는 그 안의 임의의 하위 레벨 엔티티 없이 천이의 일부로서 유휴 모드(405)로 들어가는 것을 의미한다. 전력 모드의 이러한 인트라(intra)-레벨 변경은 인트라-레벨 파워 다운 변경 명령으로 지칭될 수 있다.
예를 들어, 메모리 디바이스는 인트라-뱅크-레벨 파워 다운 변경 명령(440)에 응답하여 메모리 뱅크(320)를 제1 뱅크 레벨 저전력 모드(410-a)로부터 제2 뱅크 레벨 저전력 모드(410-b)로 (또는 그 반대로) 전환할 수 있으며, 여기서 인트라-뱅크-레벨 파워 다운 변경 명령(440)는 메모리 뱅크(320) 및 타겟 뱅크 레벨 저전력 모드(410)의 표시를 포함할 수 있다. 다른 예로서, 메모리 디바이스는 인트라-그룹-레벨 파워 다운 변경 명령에 응답하여 뱅크 그룹(310)을 제1 그룹 레벨 저전력 모드(415)로부터 제2 그룹 레벨 저전력 모드로(415)(도 4에 미도시) (또는 그 반대로) 전환할 수 있으며, 여기서 인트라- 그룹-레벨 파워 다운 변경 명령은 뱅크 그룹(310) 및 타겟 그룹 레벨 저전력 모드(415)의 표시를 포함할 수 있다. 또 다른 예로서, 메모리 디바이스는 인트라-다이-레벨 파워 다운 변경 명령(445)에 응답하여 메모리 다이(305)를 제1 다이 레벨 저전력 모드(420-a)로부터 제 다이 레벨 저전력 모드(420-b)로 (또는 그 반대로) 전환할 수 있으며, 여기서 인트라-다이-레벨 파워 다운 변경 명령(445)는 메모리 다이(305) 및 타겟 다이 레벨 저전력 모드(420)의 표시를 포함할 수 있다.
계층 레벨에서 엔티티를 해당 계층 레벨에 대한 상이한 저전력 모드 사이에서 직접 전환할 때, 동일한 계층 레벨의 다른 엔티티뿐만 아니라 다른 계층 레벨의 엔티티도 영향을 받지 않을 수 있고 각각의 동작 모드에 남아 있을 수 있다. 예를 들어, 다른 뱅크 레벨 저전력 모드(410) 사이에서 메모리 뱅크(320)를 전환할 때, 다른 메모리 뱅크(320)의 동작 모드 또는 뱅크 그룹(310) 또는 메모리 다이(305)의 동작 모드에 영향이 미치지 않을 수 있다.
일부 경우에, 메모리 디바이스는 또한 대응하는 저전력 모드에서 하위 계층 레벨의 엔티티만을 갖는 것으로부터 대응하는 저전력 모드에서 적어도 하나의 상위 레벨 엔티티를 갖는 것으로의 전환을 지원할 수 있으며, 이는 중간(예를 들어, 유휴) 상태를 통하지 않고 메모리 디바이스를 하위 계층 레벨 저전력 모드로부터 상위 계층 레벨 저전력 모드로 전환하는 것으로 고려될 수 있다.
천이(450)는 하위 계층 레벨 저전력 모드와 상위 계층 레벨 저전력 모드 사이의 (예를 들어, 천이의 일부로서 유휴 모드(405)로 가지 않고) 메모리 디바이스에 대한 직접적인 천이를 나타낼 수 있다. 상위 계층 레벨과 연관된 파워 다운 명령에 응답하여 천이(450)가 발생할 수 있다. 예를 들어, 상술한 바와 같이, EnterPowerDownYBankGroupX 명령에 응답하여, 그룹 레벨의 회로부(예를 들어, 표시된 뱅크 그룹(310)에 대응하는 그룹 레벨 회로부(315)의 세트)가 전력 차단될 수 있을 뿐만 아니라(예를 들어, 적어도 부분적으로 비활성화), 뱅크 그룹(310) 내의 메모리 뱅크(320)도 동작 모드를 변경할 수 있다(예를 들어, 가장 깊이 지원되는 뱅크 레벨 전력 모드로 전환). 유사하게, 또한 상술한 바와 같이, EnterPowerDownYDieX 명령에 응답하여, 다이 레벨의 회로부(예를 들어, 표시된 메모리 다이(305)에 대응하는 다이 레벨 회로부(307)의 세트)가 전력 차단될 뿐만 아니라(예를 들어, 적어도 부분적으로 비활성화), 메모리 다이(305) 내의 메모리 뱅크(320) 및 뱅크 그룹(310)도 동작 모드를 변경할 수 있다(예를 들어, 가장 깊이 지원되는 뱅크 레벨 및 그룹 레벨 전력 모드로 전환).
도 5는 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 상태도(500)의 다른 예를 예시한다. 상태도(500)는 상태도(400)에 대응할 수 있지만, 다른 유형의 천이가 시각적 선명도의 손실 없이 예시될 수 있도록 천이(430, 435, 450)는 예시되지 않았다. 상태도(400, 500)의 일부 또는 모든 양태는 본원의 교시에 따라 임의의 조합으로 조합될 수 있다는 것을 이해해야 한다.
예를 들어, 상태도(500)는 취소 명령(대안적으로 제거 명령으로 지칭될 수 있음)에 응답하여 천이를 나타낼 수 있는 천이(550 및 555)를 포함한다. 취소 명령은 메모리 디바이스 내의 타겟 엔티티(예를 들어, 뱅크 그룹(310))와 연관될 수 있다(예를 들어, 그 표시를 포함). 취소 명령에 응답하여, 메모리 디바이스는 타겟 엔티티를 유휴 모드(405)로 전환할 수 있고(예를 들어, 타겟 엔티티에 대한 회로부를 활성화할 수 있음), 그 시간이 타겟 엔티티에 대한 가장 최근의 파워 다운 명령이 수신된 각각의 동작 모드로 해당 엔티티 내의 임의의 하위 레벨 엔티티를 전환할 수 있다. 예를 들어, 뱅크 그룹(310)에 대한 취소 명령에 응답하여, 메모리 디바이스는 뱅크 그룹(310)에 대한 그룹 레벨 회로부(315)의 세트를 활성화할 수 있고, 뱅크 그룹(310)의 각각의 메모리 뱅크(320)를 가장 최근의 EnterPowerDownYBankGroupX 명령이 뱅크 그룹(310)에 대해 수신된 시간의 각각의 동작 모드로 복원할 수 있다. 따라서, 상위 계층 레벨 엔티티에 대한 파워 업 명령은 그 안의 각각의 하위 레벨 엔티티가 유휴 모드(405)로 천이하게 할 수 있지만, 상위 계층 레벨에 대한 취소 명령은 그 안의 각각의 하위 레벨 엔티티가 각각의 이전 동작 모드(이는 유휴 모드(405)일 수 있지만, 또한 하위 레벨 파워 다운 모드일 수 있음)로 천이하게 할 수 있다.
취소 명령을 지원하기 위해, 메모리 디바이스는 메모리 디바이스 내의 상이한 계층 레벨에서 상이한 엔티티의 각각의 상태를 나타내는 상태 정보(하나 이상의 상태 변수)를 유지할 수 있다. 메모리 디바이스는 하나 이상의 레지스터(예를 들어, 모드 레지스터, 상태 레지스터 또는 다른 레지스터)에서 상태 정보를 유지할 수 있고, 다른 엔티티에 대한 명령이 수신될 때 상태 정보를 업데이트할 수 있다. 메모리 디바이스가 타겟 엔티티에 대한 취소 명령을 수신할 때, 메모리 디바이스는 타겟 엔티티 내의 임의의 하위 레벨 엔티티의 각각의 이전 동작 모드를 결정하기 위해 상태 정보를 참조할 수 있다. 표 1은 상태 변수의 예와 그에 따른 메모리 디바이스 내의 상이한 계층 레벨에서 상이한 엔티티에 대한 상태 정보를 보여준다.
표 1
각각의 계층 레벨에 대해, 메모리 디바이스는 해당 계층 레벨에 대한 유휴 모드와 함께 해당 계층 레벨에서 각각의 저전력 모드에 상태 변수의 고유한 조합을 할당하기 위해 인코딩 기법을 사용할 수 있다. 예를 들어, 뱅크 레벨에서, 메모리 베이스는 유휴 모드(405)에 제1 로직 값(00)을 할당하고, 제1 뱅크 레벨 저전력 모드(410-a)에 제2 로직 값(01)을 할당하고, 제2 뱅크 레벨 저전력 모드(410-b)에 제3 로직 값(10)을 할당할 수 있다. 다른 예로서, 그룹 레벨에 대해, 메모리 디바이스는 유휴 모드(405)에 제1 로직 값(0)을 할당하고 그룹 레벨 저전력 모드(415)에 제2 로직 값(1)을 할당할 수 있다. 또 다른 예로서, 다이 레벨에 대해, 메모리 디바이스는 유휴 모드(405)에 제1 로직 값(00)을 할당하고, 제1 다이 레벨 저전력 모드(420-a)에 제2 로직 값(01)을 할당하고, 제2 다이 레벨 저전력 모드(420-b)에 제3 로직 값(10)을 할당할 수 있다.
일부 경우에, 메모리 디바이스는 각각의 계층 레벨에 우선 순위를 할당할 수 있다. 예를 들어, 메모리 디바이스는 하위 계층 레벨에 대한 상태 정보보다 상위 계층 레벨에 대한 상태 정보를 우선 순위화할 수 있으며, 예를 들어, 메모리 다이(305)에 대한 상태 정보는 메모리 다이 내의 뱅크 그룹(310) 내의 상태 정보보다 우선 순위화될 수 있으며, 이는 결국 뱅크 그룹(310) 내의 메모리 뱅크(320)에 대한 상태 정보보다 우선 순위화될 수 있다. 메모리 디바이스는 엔티티를 포함(우선 순위를 가짐)하는 임의의 상위 레벨 엔티니에 대한 상태 정보와 함께 엔티티에 대한 상태 정보(상태 변수)에 기초하여 메모리 디바이스 내의 엔티티의 동작 모드를 결정할 수 있다. 또한, 메모리 디바이스는 엔티티와 관련된 명령을 수신하는 것에 응답하여 엔티티에 대한 상태 정보를 업데이트(예를 들어, 덮어기록)할 수 있기 때문에, 메모리 디바이스는 상이한 계층 레벨에 대한 상태 정보에 할당된 우선 순위에 따라 상이한 계층 레벨에 대한 명령을 우선 순위화할 수 있다.
표 1은 메모리 디바이스가 상태 정보를 이용하여 상이한 계층 레벨에서 상이한 엔티티의 동작 모드를 관리하는 방식의 예시적인 예를 제공한다. 표 1은 메모리 다이(305 X) 내의 하나의 뱅크 그룹(310 X) 및 뱅크 그룹(310 X) 내의 하나의 메모리 뱅크(320 X)에 대해 하나의 메모리 다이(305)에 대한 상태 정보를 예시하지만, 메모리 디바이스는 임의의 개수의 메모리 다이(305), 뱅크 그룹(310), 메모리 뱅크(320) 또는 임의의 개수의 계층 레벨에서의 다른 엔티티에 대한 상태 정보를 포함하고 유지할 수 있다.
메모리 다이(305 X)에 대한 상태 변수가 (10)일 때, 메모리 디바이스는 메모리 다이(305 X)가 제2 다이 레벨 저전력 모드(420-b)에 있는 것으로 결정할 수 있다. 따라서, 메모리 디바이스는 제2 다이 레벨 저전력 모드(420-b)에서 메모리 다이(305 X)를 동작시킬 수 있고, 상태 변수에 관계없이("상관 없음"을 표시할 수 있는 표 1의 "-"로 나타냄) 각각의 가장 깊이 지원되는 저전력 모드에서 메모리 다이(305 X) 내의 모든 엔트리를 동작시킬 수 있다. 따라서, 메모리 디바이스는 그룹 레벨 저전력 모드(415)에서 뱅크 그룹(310 X)을 동작시키고 제2 뱅크 저전력 모드(410-b)에서 메모리 뱅크(320 X)를 동작시킬 수 있다.
메모리 다이(305 X)에 대한 상태 변수가 (01)일 때, 메모리 디바이스는 메모리 다이(305 X)가 제1 다이 레벨 저전력 모드(420-a)에 있는 것으로 결정할 수 있다. 따라서, 메모리 디바이스는 제1 다이 레벨 저전력 모드(420-a)에서 메모리 다이(305 X)를 동작시킬 수 있고, 상태 변수에 관계없이, 메모리 다이(305 X) 내의 모든 엔티티를 각각의 가장 깊이 지원되는 저전력 모드에서 동작시킬 수 있다. 따라서, 메모리 디바이스는 그룹 레벨 저전력 모드(415)에서 뱅크 그룹(310 X)을 동작시키고 제2 뱅크 저전력 모드(410-b)에서 메모리 뱅크(320 X)를 동작시킬 수 있다.
일반적으로, 상위 계층 레벨의 엔티티가 저전력 모드에 있는 경우, 메모리 디바이스는 하위 계층 엔티티에 의해 지원되는 저전력 모드에 따라 하위 계층 레벨에 있는 임의의 엔티티를 동작시킬 수 있다. 일부 경우에(예를 들어, 전력 절감을 최대화하기 위해), 하위 계층 레벨에 있는 엔티티는 하위 레벨 엔티티에 의해 지원되는 가장 깊은 저전력 모드에 따라 동작될 수 있다. 다른 경우에(예를 들어, 웨이크업 시간을 최소화하기 위해), 하위 계층 레벨의 엔티티는 가장 빠른 웨이크업 시간을 갖는 하위 레벨 엔티티에 의해 지원되는 전력 모드(예를 들어, 하위 레벨 엔티티에 의해 지원되는 가장 얕은 저전력 모드)에 따라 동작될 수 있다. 전력이 차단되는 상위 레벨 엔티티에 기초하여 하위 레벨 엔티티가 진입하는 저전력 모드는 하위 레벨 엔티티에 의해 지원되는 임의의 저전력 모드일 수 있고 또한 정적으로 또는 동적으로 구성될 수 있음을 이해해야 한다.
메모리 다이(305 X)에 대한 상태 변수가(00)일 때, 메모리 디바이스는 메모리 다이(305 X)가 유휴 모드(405)에 있는 것으로 결정할 수 있다(예를 들어, 다이 레벨 회로부(307)의 대응하는 세트의 모든 회로부가 활성화). 따라서, 메모리 디바이스는 유휴 모드(405)에서 메모리 다이(305 X)를 동작시킬 수 있고 메모리 다이(305 X) 내의 뱅크 그룹(310)에 대한 그룹 레벨 상태 정보를 평가할 수 있다. 따라서, 일반적으로, 상위 계층 레벨의 엔티티가 유휴 모드에 있을 때, 엔티티에 대한 상태 정보는 메모리 디바이스가 내부에서 하위 레벨 엔티티를 동작시키는 방식에 영향을 미치지 않을 수 있다.
메모리 다이(305 X)에 대한 상태 변수가 (00)이고 뱅크 그룹(310 X)에 대한 상태 변수가 (1)일 때, 메모리 디바이스는 메모리 다이(305 X)가 유휴 모드(405)에 있고 뱅크 그룹(310 X)은 그룹 레벨 저전력 모드(415)에 있는 것으로 결정할 수 있다. 따라서, 메모리 디바이스는 그룹 레벨 저전력 모드(415)에서 뱅크 그룹(310 X)을 동작시킬 수 있고, 뱅크 그룹(310 X) 내의 모든 엔티티를 상태 변수에 관계없이 가장 깊이 지원되는 저전력 모드에서 동작시킬 수 있다. 따라서, 메모리 디바이스는 제2 뱅크 저전력 모드(410-b)에서 메모리 뱅크(320 X)를 동작시킬 수 있다.
메모리 다이(305 X)에 대한 상태 변수가 (00)이고 뱅크 그룹(310 X)에 대한 상태 변수가 (0)일 때, 메모리 디바이스는 메모리 다이(305 X) 및 뱅크 그룹(310 X)이 모두 유휴 모드(405)에 있는 것으로 결정할 수 있다(예를 들어, 다이 레벨 회로부(307)의 대응하는 세트 및 그룹 레벨 회로부(315)의 대응하는 세트의 모든 회로부가 활성화됨). 따라서, 메모리 디바이스는 메모리 뱅크(320 X)에 대한 상태가 변수가 (10)이면 제2 뱅크 레벨 저전력 모드(410-b)에서, 메모리 뱅크(320 X)에 대한 상태가 변수가 (01)이면 제1 뱅크 레벨 저전력 모드(410-a)에서, 그리고 메모리 뱅크(320 X)에 대한 상태가 변수가 (00)이면 유휴 모드(405)에서 메모리 뱅크(320 X)에 대한 상태 변수에 따라 메모리 뱅크(320 X)를 동작시킬 수 있다. 따라서, 일반적으로 상위 계층 레벨의 모든 관련 엔티티가 유휴 모드에 있을 때, 메모리 디바이스는 하위 레벨 엔티티에 대한 상태 정보에 의해 표시되는 동작 모드에 따라 내부의 하위 레벨 엔티티를 동작시킬 수 있다.
메모리 디바이스가 엔티티 X를 동작 모드 Y로 배치하라는 파워 다운 명령(예를 들어, EnterPowerDownYDieX 명령, EnterPowerDownYBankGroupX 명령 또는 EnterPowerDownYBankX 명령)를 수신할 때, 메모리 디바이스는 엔티티 X에 의해 저장된 상태 정보를 업데이트하여 동작 모드 Y와 연관된 상태 변수(들)를 반영할 수 있으며, 대응하는 상태 정보에 기초하여 메모리 디바이스 및 그 안의 엔티티를 동작시킬 수 있다.
일부 경우에, 메모리 디바이스가 엔티티 X에 대한 취소 명령을 수신할 때, 메모리 디바이스는 엔티티 X를 유휴 모드(405)로 전환할 수 있으며(예를 들어, 대응하는 계층 레벨에서 엔티티 X에 대한 회로부를 활성화할 수 있음), 임의의 하위 레벨 엔티티에 대한 상태 정보를 참조하여 엔티티 X를 획득할 수 있으며, 각각의 상태 정보에 따라 이러한 하위 레벨 엔티티를 동작시킬 수 있다. 메모리 디바이스가 상위 레벨 엔티티에 대한 파워 다운 명령에 응답하여 변경되지 않은 하위 레벨 상태 정보를 유지한다면, 이러한 하위 레벨 엔티티에 대한 상태 정보는 엔티티 X에 대한 가장 최근의 파워 다운 명령이 수신된 시간으로서 이러한 하위 레벨 엔티티의 각각의 동작 모드를 반영할 것이다. 따라서, 각각의 상태 정보에 따라 이러한 하위 레벨 엔티티를 동작시킴으로써, 메모리 디바이스는 엔티티 X에 대한 가장 최근의 파워 다운 명령이 수신된 시간으로 각각의 동작 모드에서 이러한 하위 레벨 엔티티를 동작시킬 것이다.
예를 들어, 도 5를 참조하면, 뱅크 그룹(310 X)에 대한 취소 명령이 수신될 때, 메모리 디바이스는 그룹 레벨 회로부(315)의 대응하는 세트를 활성화할 수 있고 뱅크 그룹(310 X) 내의 메모리 뱅크(320)를 제2 뱅크 레벨 저전력 모드(410-b)로부터 유휴 모드(405)로(천이(550-c)로 도시)로, 제1 뱅크 레벨 저전력 모드(410-a)로(천이(550-b)로 도시) 전환할 수 있거나, 메모리 뱅크(320)에 대한 상태 정보에 따라, 메모리 뱅크(320)를 제2 뱅크 레벨 저전력 모드(410-b)(천이(550-a)로 도시)로 유지할 수 있다. 뱅크 그룹(310 X) 내의 상이한 메모리 뱅크(320)가 상이한 대응 상태 변수를 갖는다면, 메모리 뱅크(320)는 취소 명령에 응답하여 상이한 뱅크 레벨 동작 모드로 전환될 수 있다.
다른 예로서, 도 5를 참조하면, 메모리 다이(305 X)가 제1 다이 레벨 저전력 모드(420-a) 또는 제2 다이 레벨 저전력 모드(420-b)에 있을 때 메모리 다이(305 X)에 대한 취소 명령이 수신되면, 메모리 디바이스는 다이 레벨 회로부(307)의 대응하는 세트를 활성화할 수 있다. 또한, 대응하는 상태 변수가 (1)인 메모리 다이(305 X) 내의 임의의 뱅크 그룹(310)에 대해, 메모리 디바이스는 뱅크 그룹(310)을 천이(555-a 및 555-b)에 도시된 바와 같이, 그룹 레벨 저전력 모드(415)로 전환할 수 있다(예를 들어, 그룹 레벨 회로부(315)의 대응하는 세트를 비활성화된 상태로 유지할 수 있고, 제2 뱅크 레벨 저전력 모드(410-b)에서 임의의 메모리 뱅크(320)를 유지할 수 있음). 대안적으로, 대응하는 상태 변수가 (0)인 메모리 다이(305 X) 내의 임의의 뱅크 그룹(310)에 대해, 메모리 디바이스는 뱅크 그룹(310 X) 내의 메모리 뱅크(320)를 제2 뱅크 레벨 저전력 모드(410-b)로부터 유휴 모드(405)로 전환할 수 있거나(천이(550-d 및 550-f)로 도시), 제1 뱅크 레벨 저전력 모드(410-a)로 전환할 수 있거나(천이(550-e 및 550-f)로 도시), 메모리 뱅크(320)를 메모리 뱅크(320)에 대한 상태 정보에 따라 제2 뱅크 레벨 저전력 모드(410-b)(천이(550-c 및 555-f)로 도시)로 유지할 수 있다.
따라서, 취소(제거) 명령에 응답하여, 메모리 디바이스는 하나 이상의 상위 계층 레벨 저전력 모드로부터 장치를 제거하는 것으로 개념화될 수 있으므로, 메모리 디바이스가 있는 하위 레벨 엔티티는 각각의 이전 동작 모드에 따라 동작된다. 따라서, 취소(제거) 명령의 효과는 명령에 의해 타겟이 된 상위 레벨 엔티티 내의 각각의 하위 레벨 엔티티에 대한 상태 정보에 따를 쑤 있다.
도 6은 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 상태도(600)의 다른 예를 예시한다. 상태도(600)의 양태는 도 1 내지 도 5를 참조하여 설명된 메모리 디바이스(110), 메모리 다이(160), 메모리 다이(200), 메모리 다이 아키텍처(300), 상태도(400) 또는 상태도(500)에 의해 구현될 수 있다. 상태도(600)는 상위 레벨 엔티티 내의 하위 레벨 엔티티의 적어도 임계 수(예를 들어, 모두)가 대응하는 저전력 모드에서 동작할 때(예를 들어, 개별적으로 전환되었음), 메모리 디바이스가 상위 계층 레벨의 엔티티를 저전력 모드로 자동으로 전환하는(따라서, 디바이스 관점에서 더 깊은 저전력 모드로 디바이스를 더 깊이 전력 차단) 예를 예시한다.
예를 들어, 메모리 디바이스는 뱅크 그룹(310)의 모든 메모리 뱅크(320)가 뱅크 레벨 저전력 모드(410)에서 개별적으로 동작하고 있는 것으로 결정할 수 있고, 메모리 디바이스는 자동으로(예를 들어, 추가적인, 그룹 레벨 명령을 수신하지 않고) 뱅크 그룹(310)을 그룹 레벨 저전력 모드(415)로 전환할 수 있다(예를 들어, 뱅크 그룹(310)에 대한 그룹 레벨 회로부(315) 세트의 일부 또는 전부를 비활성화할 수 있고, 이미 가장 깊은 뱅크 레벨 저전력 모드(410)에 있지 않은 뱅크 그룹(310)의 임의의 메모리 뱅크(320)를 가장 깊은 뱅크 레벨 저전력 모드(410)로 천이시킬 수 있다.
도 6에서, 뱅크 레벨 저전력 모드(410)와 그룹 레벨 저전력 모드(415) 사이의 &로 표기된 천이는 자동 천이(automatic transition)의 예이다. & 블록은 뱅크 그룹(310)의 메모리 뱅크(320)의 임계량(예를 들어, 모두)이 뱅크 레벨 저전력 모드(410)에서 개별적으로 동작될 때 자동 천이를 개시하도록 구성된 로직 동작 및 관련 회로부(예를 들어, 하나 이상의 AND 게이트, 또는 카운터 및 비교기 회로부)를 나타낼 수 있다.
다른 예로서, 메모리 디바이스는 메모리 다이(305)의 모든 뱅크 그룹(310)이 그룹 레벨 저전력 모드(415)에서 개별적으로 동작하고 있는 것으로 결정할 수 있고, 메모리 디바이스는 자동으로(예를 들어, 추가적인 다이 레벨 명령을 수신하지 않고) 메모리 다이(305)를 다이 레벨 저전력 모드(420)로 전환할 수 있다(예를 들어, 메모리 다이(305)에 대한 다이 레벨 회로부(307) 세트의 일부 또는 전부를 비활성화할 수 있고, 이미 가장 깊은 그룹 레벨 저전력 모드(415)에 있지 않은 메모리 다이(305)의 임의의 뱅크 그룹(310)을 가장 깊은 그룹 레벨 저전력 모드(415)로 천이시킬 수 있다). 도 6에서, 그룹 레벨 저전력 모드(415)와 다이 레벨 저전력 모드(420) 사이의 &로 표기된 천이는 이러한 천이의 예이다.
도 6에 도시된 바와 같이, 개별 메모리 뱅크(320)는 뱅크 레벨 파워 다운 및 파워 업(진입/종료) 명령(625)에 응답하여 유휴 모드(405)와 하나 이상의 지원되는 뱅크 레벨 저전력 모드(410) 사이에서 천이할 수 있다. 유사하게, 개별 뱅크 그룹은 그룹 레벨 파워 다운 및 파워 업(진입/종료) 명령(630)에 응답하여 유휴 모드(405)와 하나 이상의 지원되는 그룹 레벨 저전력 모드(415) 사이에서 천이할 수 있고, 개별 메모리 다이(305)는 다이 레벨 파워 다운 및 파워 업(진입/종료) 명령(635)에 응답하여 유휴 모드(405)와 하나 이상의 지원되는 다이 레벨 저전력 모드(420) 사이에서 천이할 수 있다. 따라서, 일반적으로, 파워 다운 및 파워 업 명령은 임의의 계층 레벨에서 개별 엔티티에 대해 수신될 수 있으며, 이는 하위 또는 상위 계층 레벨의 관련 엔티티와 함께 해당 계층 레벨의 엔티티가 예를 들어, 도 4를 참조하여 설명된 바와 같이 동작 모드들 사이에서 천이되게 할 수 있다. 또한, 저전력 모드에 있는 모든 하위 레벨 엔티티에 기초하여 상위 레벨 엔티티에 대해 자동 천이가 발생할 수 있다.
일부 경우에, 메모리 디바이스는 상위 레벨 저전력 모드를 지원할 수 있지만 상위 레벨의 파워 다운 및 파워 업 명령을 지원할 필요는 없다. 예를 들어, 메모리 디바이스는 뱅크 레벨 진입/종료 명령(625)를 지원할 수 있지만 그룹 레벨 진입/종료 명령(630) 또는 다이 레벨 진입/종료 명령(635)는 지원하지 않을 수 있다. 이러한 경우에, 메모리 디바이스는 그럼에도 불구하고 그룹 레벨 저전력 모드(415)를 지원할 수 있으며, 뱅크 그룹은 뱅크 그룹(310)의 모든 메모리 뱅크(320)에 대한 뱅크 레벨 파워 다운(진입) 명령(625)를 수신한 것에 기초하여 그룹 레벨 저전력 모드(415)로 전환될 수 있다. 유사하게, 메모리 디바이스는 그럼에도 불구하고 다이 레벨 저전력 모드(420)를 지원할 수 있으며, 메모리 다이(305)는 메모리 다이(305)의 모든 뱅크 그룹(310)의 모든 메모리 뱅크(320)에 대한 뱅크 레벨 파워 다운(진입) 명령(625)를 수신한 것에 기초하여 다이 레벨 저전력 모드(420)로 전환될 수 있다. 상위 레벨 엔티티는 내부의 하위 레벨 엔티티에 대한 파워 업 명령을 수신한 것에 기초하여 후속적으로 활성화될 수 있다(유휴 모드(405)로 전환됨).
일부 메모리 디바이스는 본원에 설명된 취소(제거) 명령와 함께 자동 천이(예를 들어, 도 6을 참조하여 설명됨)를 지원할 수 있다. 이러한 경우, 취소 명령은 자동으로 발생된 임의의 천이에 영향을 미치지 않을 수 있다(예를 들어, 실행 취소할 수 없음). 예를 들어, 뱅크 그룹(310)이 그룹 레벨 저전력 모드(415)로 전환되면, 뱅크 그룹(310)에 대한 후속 수신된 취소 명령은 영향을 가질 않을 수 있고, 뱅크 그룹(310)은 그룹 레벨 저전력 모드(415)로 유지될 수 있다(뱅크 그룹(310)의 메모리 뱅크(320)는 또한 각각 뱅크 레벨 저전력 모드(410)로 유지될 수 있음).
일부 경우에, 자동 천이 대 명령된 천이를 통해 입력된 저전력 모드 간의 구별을 지원하기 위해(예를 들어, 취소 명령에 응답하여 명령된 천이만을 제거하는 것을 지원하기 위해), 메모리 디바이스는 엔티티의 현재 동작 모드의 표시뿐만 아니라 현재 동작 모드가 명령된 천이 또는 자동 천이를 통해 진입되었는지에 대한 표시도 저장하기 위해 추가 상태 정보(예를 들어, 추가 상태 변수)를 유지할 수 있다. 메모리 디바이스는 하나 이상의 레지스터(예를 들어, 모드 레지스터, 상태 레지스터) 또는 다른 저장소에 상태 정보를 저장할 수 있다. 표 2는 이러한 상태 정보의 예를 나타낼 수 있다:
표 2의 예는 하나의 뱅크 레벨 저전력 모드(410), 하나의 그룹 레벨 저전력 모드(415) 및 하나의 다이 레벨 저전력 모드(420)를 지원하는 메모리 디바이스에 대한 것일 수 있다. 각각의 엔티티(예를 들어, 각각 메모리 뱅크(320), 뱅크 그룹(310) 또는 메모리 다이(305))에 대해, 메모리 디바이스는 엔티티의 동작 모드를 나타내는 하나의 동작 모드 변수를 저장할 수 있다. 예를 들어, (0)의 동작 모드 변수는 엔티티에 대한 유휴 모드(405)를 나타낼 수 있고, (1)의 동작 모드 변수는 엔티티에 대한 저전력 모드를 나타낼 수 있다. 엔티티의 계층 레벨에서 하나 초과의 저전력 모드가 지원되는 경우, 메모리 디바이스는 엔티티의 동작 모드를 나타내기 위해 하나 초과의 동작 모드 변수를 저장할 수 있다.
가장 낮은 계층 레벨에 있지 않은 각각의 엔티티(예를 들어, 각각의 뱅크 그룹(310) 또는 메모리 다이(305))에 대해, 메모리 디바이스는 또한 동작 모드 변수(따라서 동작 모드)의 값이 명령 또는 자동 천이의 결과인지를 나타내는 추가 천이 변수를 저장할 수 있다. 예를 들어, (0)의 천이 변수 값은 엔티티의 동작 모드가 명령의 결과였음을 나타낼 수 있고 (1)의 천이 변수 값은 엔티티의 동작 모드가 자동 천이의 결과였음을 나타낼 수 있다.
표 2는 각각의 엔티티에 대한 결과적인 동작 모드와 함께, 하나의 메모리 다이(305 X), 메모리 다이(305 X) 내의 하나의 뱅크 그룹(310 X) 및 뱅크 그룹(310 X) 내의 하나의 메모리 뱅크(320 X)에 대한 상태 정보 가능성을 예시할 수 있다. 표 2에서, 2개의 상태 변수를 갖는 열의 경우, 가장 우측의 상태 변수는 동작 모드 변수일 수 있고, 가장 좌측의 상태 변수는 천이 변수일 수 있다.
하위 레벨 엔티티는 대응하는 상위 레벨 엔티티가 모두 유휴 모드에 있는 경우 상태 변수에 따라 동작될 수 있다. 따라서, 예를 들어, 메모리 다이(305 X) 및 뱅크 그룹(310 X)에 대한 상태 변수가 모두 0일 때, 메모리 뱅크(320 X)는 메모리 뱅크(320 X)에 대한 동작 모드 변수에 의해 표시된 동작 모드에 있을 수 있다.
상위 레벨 엔티티가 명령된 저전력 모드(01)에 있을 때, 그 안의 하위 레벨 엔티티에 대한 상태 변수는 유지될 수 있지만, 그 안의 임의의 하위 레벨 엔티티는 하위 레벨 엔티티에 대한 상태 변수(들)에 관계없이 대응하는 저전력 모드에 있을 것이다. 따라서, 예를 들어, 뱅크 그룹(310 X)에 대한 상태 변수가 (01)인 경우, 메모리 뱅크(320 X)에 대한 상태 변수는 메모리 뱅크(320 X)의 동작 모드를 결정할 목적으로 "-"(상관 없음)이지만, 뱅크 그룹(310 X)에 대한 취소 명령의 경우에 메모리 뱅크(320 X)가 천이될 동작 모드를 유지하고 지시(결정하는 데 사용)할 수 있다.
상위 레벨 엔티티가 자동 천이로 인한 저전력 모드일 때, 해당 상위 레벨 엔티티에 대한 동작 모드 변수는 "상관 없음"일 수 있고, 그 안의 임의의 하위 레벨 엔티티에 대한 동작 모드 변수는 정의에 의해 엔티티에 대한 저전력 모드와 연관될 것이다(예를 들어, 엔티티에 대해 복수의 저전력 모드가 지원되는 경우 해당 엔티티에 대해 가장 깊이 지원되는 저전력 모드). 따라서, 예를 들어, 메모리 다이(305 X)에 대한 상태 변수가 (1-)일 때, 뱅크 그룹(310 X) 및 메모리 뱅크(320 X)에 대한 상태 변수는 각각 (01) 및 (1)일 수 있거나, 각각 (11) 및 (1)일 수 있고, 메모리 다이(305 X)에 대한 취소 명령은 메모리 다이(305 X), 뱅크 그룹(310 X) 또는 메모리 뱅크(320 X) 중 임의의 동작 모드를 변경하지 않을 것이다.
도 7은 본원에 개시된 예에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 메모리 디바이스(705)의 블록도(700)를 도시한다. 메모리 디바이스(705)는 도 1 내지 도 6을 참조하여 설명된 메모리 디바이스의 양태의 예일 수 있다. 메모리 디바이스(705)는 명령 관리자(710), 뱅크 모드 관리자(715), 뱅크 그룹 모드 관리자(720), 다이 모드 관리자(725) 및 상태 정보 관리자(730)를 포함할 수 있다. 이들 모듈 각각은 (예를 들어, 하나 이상의 버스를 통해) 서로 직접 또는 간접적으로 통신할 수 있다.
일부 예에서, 뱅크 모드 관리자(715)는 제1 모드에서 메모리 디바이스 내의 제1 메모리 뱅크를 동작시키고 제2 모드에서 메모리 디바이스 내의 제2 메모리 뱅크를 동작시킬 수 있다. 명령 관리자(710)는 제1 모드에서 제1 메모리 뱅크를 동작시키고 제2 모드에서 제2 메모리 뱅크를 동작시키면서 메모리 디바이스에서 제1 메모리 뱅크에 대한 파워 다운 명령을 수신할 수 있다. 뱅크 모드 관리자(715)는 제1 메모리 뱅크에 대한 파워 다운 명령을 수신한 명령 관리자(710)에 기초하여, 제2 메모리 뱅크를 제2 모드로 유지하면서 제1 메모리 뱅크를 제1 모드로부터 제1 저전력 모드로 전환할 수 있고, 여기서 제1 저전력 모드는 제1 모드보다 제1 메모리 뱅크에 의한 더 적은 전력 소비에 대응한다.
일부 예에서, 제1 메모리 뱅크를 제1 모드로부터 제1 저전력 모드로 전환하는 것은 제1 메모리 뱅크에 전용인 비활성화 회로부를 포함할 수 있다.
일부 예에서, 명령 관리자(710)는 제1 저전력 모드에서 제1 메모리 뱅크를 동작시키면서 메모리 디바이스에서, 제1 메모리 뱅크에 대한 제2 파워 다운 명령을 수신할 수 있다. 뱅크 모드 관리자(715)는 명령 관리자(710)가 제1 메모리 뱅크에 대한 제2 파워 다운 명령을 수신한 것에 기초하여, 제1 메모리 뱅크를 제1 저전력 모드로부터 제2 저전력 모드로 전환할 수 있으며, 여기서 제2 전력 모드는 제1 저전력 모드에 비해 제1 메모리 뱅크에 의한 상이한 양의 전력 소비에 대응한다.
일부 예에서, 제1 메모리 뱅크를 제1 저전력 모드로부터 제2 저전력 모드로 전환하는 것은 제1 메모리 뱅크에 전용인 추가 회로부를 비활성화하는 것을 포함할 수 있다. 일부 예에서, 제1 메모리 뱅크를 제1 저전력 모드로부터 제2 저전력 모드로 전환하는 것은 제1 메모리 뱅크에 전용인 비활성화된 회로부의 일부를 활성화하는 것을 포함할 수 있다.
일부 예에서, 명령 관리자(710)는 제1 저전력 모드에서 제1 메모리 뱅크를 동작시키면서 메모리 디바이스에서, 제1 메모리 뱅크에 대한 파워 업 명령을 수신할 수 있다. 뱅크 모드 관리자(715)는 명령 관리자(710)가 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 메모리 뱅크를 제1 저전력 모드로부터 유휴 모드로 전환할 수 있으며, 여기서 유휴 모드는 제1 저전력 모드보다 제1 메모리 뱅크에 의한 더 많은 전력 소비에 대응한다. 뱅크 그룹 모드 관리자(720)는 명령 관리자(710)가 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 메모리 뱅크 및 메모리 디바이스의 적어도 하나의 다른 메모리 뱅크에 의해 공유되는 회로부를 활성화할 수 있다.
일부 예에서, 뱅크 그룹 모드 관리자(720)는 제1 모드에서 메모리 디바이스 내의 제1 그룹의 메모리 뱅크를 동작시키고, 제2 모드에서 메모리 디바이스 내의 제2 그룹의 메모리 뱅크를 동작시킬 수 있으며, 여기서 제1 회로부 세트는 제1 그룹의 메모리 뱅크에 의해 공유되고 제2 회로부 세트는 제2 그룹의 메모리 뱅크에 의해 공유된다. 명령 관리자(710)는 제1 모드에서 제1 그룹의 메모리 뱅크를 동작시키고 제2 모드에서 제2 그룹의 메모리 뱅크를 동작시키면서 메모리 디바이스에서 제1 그룹의 메모리 뱅크에 대한 파워 다운 명령을 수신할 수 있다. 뱅크 그룹 모드 관리자(720)는 명령 관리자(710)가 제1 그룹의 메모리 뱅크에 대한 파워 다운 명령을 수신한 것에 기초하여 제1 회로부 세트를 비활성화할 수 있는 반면 뱅크 모드 관리자(715)는 제2 그룹의 메모리 뱅크를 제2 모드로 유지할 수 있다.
일부 예에서, 제1 그룹의 메모리 뱅크의 각각의 메모리 뱅크는 하나 이상의 저전력 모드의 세트를 지원하고, 뱅크 모드 관리자(715)는 명령 관리자(710)가 제1 그룹의 메모리 뱅크에 대한 파워 다운 명령을 수신한 것에 기초하여, 제1 그룹의 각각의 메모리 뱅크를 세트의 제1 저전력 모드로 전환할 수 있다. 일부 예에서, 세트의 각각의 저전력 모드는 각각의 전력 소비 레벨에 대응하고, 제1 저전력 모드는 세트의 각각의 다른 저전력 모드보다 더 낮은 전력 소비 레벨에 대응한다.
일부 예에서, 제1 그룹의 각각의 메모리 뱅크를 제1 저전력 모드로 전환하는 것은 제1 그룹의 각각의 메모리 뱅크에 전용인 회로의 각각의 세트를 비활성화하는 것을 포함할 수 있다.
일부 예에서, 명령 관리자(710)는 제1 회로부 세트를 비활성화한 후, 제1 그룹의 제1 메모리 뱅크에 대한 파워 업 명령을 수신할 수 있다. 뱅크 그룹 모드 관리자(720)는 명령 관리자(710)가 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여 제1 회로부 세트를 활성화할 수 있다. 뱅크 모드 관리자(715)는 명령 관리자(710)가 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 그룹의 제2 메모리 뱅크를 제1 저전력 모드로 유지하면서 제1 메모리 뱅크를 유휴 모드로 전환할 수 있다.
일부 예에서, 명령 관리자(710)는 제1 회로부 세트를 비활성화한 후에 메모리 뱅크의 제1 그룹에 대한 파워 업 명령을 수신할 수 있다. 뱅크 그룹 모드 관리자(720)는 명령 관리자(710)가 제1 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여 제1 회로부 세트를 활성화할 수 있다. 뱅크 모드 관리자(715)는 명령 관리자(710)가 메모리 뱅크의 제1 메모리 그룹에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 그룹의 각각의 메모리 뱅크를 유휴 모드로 전환할 수 있다.
일부 예에서, 다이 모드 관리자(725)는 명령 관리자(710)가 제1 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 제3 회로부 세트를 활성화할 수 있다.
일부 예에서, 명령 관리자(710)는 제1 회로부 세트를 비활성화한 후, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크를 포함하는 메모리 다이에 대한 파워 업 명령을 수신할 수 있다. 뱅크 그룹 모드 관리자(720)는 명령 관리자(710)가 메모리 다이에 대한 파워 업 명령을 수신한 것에 기초하여 제1 회로부 세트 및 제2 회로부 세트를 활성화할 수 있다. 다이 모드 관리자(725)는 명령 관리자(710)가 메모리 다이에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 제3 회로부 세트를 활성화할 수 있다. 뱅크 모드 관리자(715)는 명령 관리자(710)가 메모리 다이에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 그룹의 각각의 메모리 뱅크 및 제2 그룹의 각각의 메모리 뱅크를 유휴 모드로 전환할 수 있다.
일부 예에서, 상태 정보 관리자(730)는 명령 관리자(710)가 제1 그룹의 메모리 뱅크에 대한 파워 다운 명령을 수신한 것에 기초하여, 제1 그룹의 각각의 메모리 뱅크에 대한 각각의 동작 모드를 나타내는 상태 변수를 저장 및 업데이트할 수 있다. 명령 관리자(710)는 제1 회로부 세트를 비활성화한 후, 제1 그룹의 메모리 뱅크에 대한 취소 명령을 수신할 수 있으며, 취소 명령은 제1 그룹의 메모리 뱅크에 대한 파워 다운 명령을 역전시킨다. 뱅크 모드 관리자(715)는 명령 관리자(710)가 취소 명령을 수신한 것에 기초하여 저장된 상태 변수에 액세스할 수 있고, 뱅크 모드 관리자(715)는 저장된 상태 변수에 액세스한 것에 기초하여, 제1 그룹의 각각의 메모리 뱅크를 각각의 동작 모드로 전환할 수 있다.
일부 예에서, 뱅크 그룹 모드 관리자(720)는 명령 관리자(710)가 취소 명령을 수신한 것에 기초하여 제1 회로부 세트를 활성화할 수 있다. 일부 예에서, 다이 모드 관리자(725)는 명령 관리자(710)가 취소 명령을 수신한 것에 기초하여, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 제3 회로부 세트를 활성화할 수 있다.
일부 예에서, 뱅크 그룹 모드 관리자(720)는 제1 그룹의 메모리 뱅크를 각각의 제1 모드에서 동작시키고, 제2 그룹의 메모리 뱅크를 각각의 제2 모드에서 동작시킬 수 있으며, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크 둘 모두는 메모리 다이에 포함된다. 명령 관리자(710)는 제1 그룹의 메모리 뱅크를 각각의 제1 모드에서 동작시키고 제2 그룹의 메모리 뱅크를 각각의 제2 모드에서 동작시키면서 메모리 다이에 대한 파워 다운 명령을 수신할 수 있다. 뱅크 모드 관리자(715)는 명령 관리자(710)가 메모리 다이에 대한 파워 다운 명령을 수신한 것에 기초하여, 제1 그룹의 각각의 메모리 뱅크 및 제2 그룹의 각각의 메모리 뱅크를 각각의 제1 모드 또는 각각의 제2 모드 중 적어도 하나보다 더 낮은 전력 소비 레벨에 대응하는 저전력 모드로 전환할 수 있다. 뱅크 그룹 모드 관리자(720)는 명령 관리자(710)가 메모리 다이에 대한 파워 다운 명령을 수신한 것에 기초하여, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 회로부 세트를 비활성화할 수 있다.
일부 예에서, 명령 관리자(710)는 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 회로부 세트가 비활성화되는 동안, 제1 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신할 수 있다. 뱅크 모드 관리자(715)는 제1 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제2 그룹의 각각의 메모리 뱅크를 저전력 모드 유지하면서 제1 그룹의 각각의 메모리 뱅크를 저전력 모드로부터 유휴 모드로 전환할 수 있다. 뱅크 그룹 모드 관리자(720)는 제1 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제2 그룹의 메모리 뱅크에 의해 공유되는 제3 회로부 세트를 비활성화된 상태로 유지하면서 제1 그룹의 메모리 뱅크에 의해 공유되는 제2 회로부 세트를 활성화할 수 있다. 다이 모드 관리자(725)는 제1 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 회로부 세트를 활성화할 수 있다.
일부 예에서, 명령 관리자(710)는 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 회로부 세트가 비활성화되는 동안, 제1 그룹의 메모리 뱅크의 제1 메모리 뱅크에 대한 파워 업 명령을 수신할 수 있다. 뱅크 모드 관리자(715)는 명령 관리자(710)가 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 그룹 및 각각의 다른 메모리 뱅크 및 제2 그룹의 각각의 메모리 뱅크를 저전력 모드로 유지하면서 제1 메모리 뱅크를 저전력 모드로부터 유휴 모드로 전환할 수 있다. 뱅크 그룹 모드 관리자(720)는 명령 관리자(710)가 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제2 그룹의 메모리 뱅크에 의해 공유되는 제3 회로부 세트를 비활성화된 상태로 유지하면서 제1 그룹의 메모리 뱅크에 의해 공유되는 제2 회로부 세트를 활성화할 수 있다. 다이 모드 관리자(725)는 명령 관리자(710)가 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 회로부 세트를 활성화할 수 있다.
일부 예에서, 뱅크 그룹 모드 관리자(720)는 메모리 디바이스의 메모리 뱅크의 그룹 내의 모든 메모리 뱅크에 의해 공유되는 회로부 세트를 동작시킬 수 있다. 뱅크 그룹 모드 관리자(720)는 그룹 내의 메모리 뱅크의 수량이 저전력 모드에서 동작하고 있는 것으로 결정할 수 있으며, 여기서 저전력 모드는 그룹 내의 각각의 메모리 뱅크에 의해 지원되는 제2 모드보다 더 낮은 전력 소비 레벨과 연관된다. 뱅크 그룹 모드 관리자(720)는 그룹 내의 메모리 뱅크의 양이 저전력 모드에서 동작하고 있다는 결정에 기초하여, 메모리 뱅크의 그룹에 의해 공유되는 회로부 세트를 비활성화할 수 있다.
일부 예에서, 그룹 내의 메모리 뱅크의 양이 저전력 모드에서 동작하고 있다고 결정하는 것은 그룹 내의 모든 메모리 뱅크가 저전력 모드에서 동작하고 있다고 결정하는 것을 포함할 수 있다.
일부 예에서, 메모리 디바이스는 메모리 뱅크의 그룹의 세트를 포함하고, 메모리 디바이스는 세트의 메모리 뱅크의 그룹 각각에 대해 메모리 그룹 내의 모든 메모리 뱅크에 의해 공유되는 각각의 회로부 세트를 포함한다. 다이 모드 관리자(725)는 메모리 뱅크의 그룹의 세트 내의 모든 메모리 뱅크에 의해 공유되는 회로부 세트를 동작시킬 수 있다. 다이 모드 관리자(725)는 각각의 회로부 세트가 세트 내의 메모리 뱅크의 그룹의 적어도 양에 대해 비활성화되는 것으로 결정할 수 있다. 다이 모드 관리자(725)는 각각의 회로부 세트가 세트 내의 메모리 뱅크의 그룹의 적어도 수량에 대해 비활성화된다는 결정에 기초하여, 메모리 뱅크의 그룹의 세트 내의 모든 메모리 뱅크에 의해 공유되는 회로부 세트를 비활성화할 수 있다. 일부 예에서, 각각의 회로부 세트가 세트 내의 메모리 뱅크의 그룹의 적어도 수양에 대해 비활성화되는 것으로 결정하는 것은 각각의 회로부 세트가 세트 내의 메모리 뱅크의 모든 그룹에 대해 비활성화되는 것으로 결정하는 것을 포함할 수 있다.
일부 예에서, 메모리 뱅크의 그룹의 세트는 메모리 디바이스 내의 메모리 다이에 포함된 메모리 뱅크의 모든 그룹을 포함한다.
일부 예에서, 다이 모드 관리자(725)는 메모리 디바이스의 다이 내의 모든 메모리 뱅크에 의해 공유되는 회로부 세트를 동작시킬 수 있다. 다이 모드 관리자(725)는 다이 내의 모든 메모리 뱅크가 저전력 모드에서 동작하고 있는 것으로 결정할 수 있다. 다이 모드 관리자(725)는 메모리 디바이스의 다이 내의 모든 메모리 뱅크가 저전력 모드에서 동작한다는 결정에 기초하여, 다이 내의 모든 메모리 뱅크에 의해 공유되는 회로부 세트를 비활성화할 수 있다.
일부 예에서, 저전력 모드에서 동작하는 것은 제2 모드에 대응하는 전력 소비 레벨보다 낮은 각각의 전력 소비 레벨에 각각 대응하는 저전력 모드의 임의의 세트에서 동작하는 것을 포함한다. 일부 예에서, 제2 모드는 유휴 모드를 포함한다.
일부 예에서, 상태 정보 관리자(730)는 그룹 내의 메모리 뱅크의 수량이 저전력 모드에서 동작하고 있다는 결정에 기초하여 메모리 뱅크의 그룹에 의해 공유된 회로부 세트가 비활성화되었다는 표시를 저장할 수 있다. 명령 관리자(710)는 메모리 뱅크의 그룹에 의해 공유된 회로부 세트를 비활성화한 후, 메모리 뱅크의 그룹에 대한 취소 명령을 수신할 수 있으며, 취소 명령은 메모리 뱅크의 그룹에 대한 이전의 파워 다운 명령을 역전시킨다. 다이 모드 관리자(725)는 취소 명령을 수신한 것에 기초하여 저장된 표시에 액세스할 수 있고, 다이 모드 관리자(725)는 저장된 표시에 기초하여 메모리 뱅크의 그룹에 의해 공유된 회로부 세트를 비활성화된 상태로 유지할 수 있다.
도 8은 본 개시의 양태에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 방법 또는 방법들(800)을 예시하는 흐름도를 도시한다. 방법(800)의 동작은 본원에 설명된 메모리 디바이스 또는 그 구성 요소에 의해 구현될 수 있다. 예를 들어, 방법(800)의 동작은 도 7을 참조하여 설명된 메모리 디바이스에 의해 수행될 수 있다. 일부 예에서, 메모리 디바이스는 설명된 기능을 수행하기 위해 메모리 디바이스의 기능 요소를 제어하기 위해 명령어 세트를 실행할 수 있다. 추가로 또는 대안적으로, 메모리 디바이스는 특수 목적 하드웨어를 사용하여 설명된 기능의 양태를 수행할 수 있다.
805에서, 메모리 디바이스는 제1 모드에서 메모리 디바이스 내의 제1 메모리 뱅크를 제1 모드에서 동작시키고 메모리 디바이스 내의 제2 메모리 뱅크를 제2 모드에서 동작시킬 수 있다. 805의 동작은 본원에 설명된 방법에 따라 수행될 수 있다. 일부 예에서, 805의 동작의 양태는 도 7을 참조하여 설명된 뱅크 모드 관리자에 의해 수행될 수 있다.
810에서, 메모리 디바이스는 제1 모드에서 제1 메모리 뱅크를 동작시키고 제2 모드에서 제2 메모리 뱅크를 동작시키면서 메모리 디바이스에서, 제1 메모리 뱅크에 대한 파워 다운 명령을 수신할 수 있다. 810의 동작은 본원에 설명된 방법에 따라 수행될 수 있다. 일부 예에서, 810의 동작의 양태는 도 7을 참조하여 설명된 명령 관리자에 의해 수행될 수 있다.
815에서, 메모리 디바이스는 제1 메모리 뱅크에 대한 파워 다운 명령을 수신한 것에 기초하여, 제2 메모리 뱅크를 제2 모드로 유지하면서 제1 메모리 뱅크를 제1 모드로부터 제1 저전력 모드로 전환할 수 있고, 여기서 제1 저전력 모드는 제1 모드보다 제1 메모리 뱅크에 의한 더 적은 전력 소비에 대응한다. 815의 동작은 본원에 설명된 방법에 따라 수행될 수 있다. 일부 예에서, 815의 동작의 양태는 도 7을 참조하여 설명된 뱅크 모드 관리자에 의해 수행 수 있다.
일부 예에서, 본원에 설명된 장치는 방법(800)과 같은 방법 또는 방법들을 수행할 수 있다. 장치는 메모리 디바이스 내의 제1 메모리 뱅크를 제1 모드에서 동작시키고 메모리 디바이스 내의 제2 메모리 뱅크를 제2 모드로 동작시키고, 제1 메모리 뱅크를 제1 모드에서 동작시키고 제2 메모리 뱅크를 제2 모드에서 동작시면서 메모리 디바이스에서 제1 메모리 뱅크에 대한 파워 다운 명령을 수신하고, 제1 메모리 뱅크에 대한 파워 다운 명령을 수신한 것에 기초하여, 제2 메모리 뱅크를 제2 모드로 유지하면서 제1 메모리 뱅크를 제1 모드로부터 제1 저전력 모드로 전환하고, 제1 저전력 모드는 제1 모드보다 제1 메모리 뱅크에 의한 더 적은 전력 소비에 대응하는 특징, 수단 또는 명령어(예를 들어, 프로세서에 의해 실행 가능한 명령어를 저장하는 비일시적 컴퓨터 판독 가능 매체)을 포함할 수 있다.
본원에 설명된 방법(800) 및 장치의 일부 예에서, 제1 메모리 뱅크를 제1 모드로부터 제1 저전력 모드로 전환하는 것은 제1 메모리 뱅크에 전용인 회로부를 비활성화하는 것을 포함할 수 있다.
본원에 설명된 방법(800) 및 장치의 일부 예는 제1 저전력 모드에서 제1 메모리 뱅크를 동작시키면서 메모리 디바이스에서, 제1 메모리 뱅크에 대한 제2 파워 다운 명령을 수신하고, 제1 메모리 뱅크에 대한 제2 파워 다운 명령을 수신한 것에 기초하여, 제1 메모리 뱅크를 제1 저전력 모드로부터 제2 저전력 모드로 전환하고, 여기서 제2 전력 모드는 제1 저전력 모드에 비해 제1 메모리 뱅크에 의한 전력 소비의 상이한 양에 대응하는 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
본원에 설명된 방법(800) 및 장치의 일부 예에서, 제1 메모리 뱅크를 제1 저전력 모드로부터 제2 저전력 모드로 전환하는 것은 제1 메모리 뱅크에 전용인 추가 회로부를 비활성화하거나 제1 메모리 뱅크에 전용인 비활성화된 회로부의 일부를 활성화하는 것을 포함할 수 있다.
본원에 설명된 방법(800) 및 장치의 일부 예는 제1 저전력 모드에서 제1 메모리 뱅크를 동작시키면서 메모리 디바이스에서, 제1 메모리 뱅크에 대한 파워 업 명령을 수신하고, 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 메모리 뱅크를 제1 저전력 모드로부터 유휴 모드로 전환하고, 유휴 모드는 제1 저전력 모드보다 제1 메모리 뱅크에 의한 더 많은 전력 소비에 대응하는 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
본원에 설명된 방법(800) 및 장치의 일부 예는 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 메모리 뱅크 및 메모리 디바이스의 적어도 하나의 다른 메모리 뱅크에 의해 공유되는 회로부를 활성화하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
도 9는 본 개시의 양태에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 방법 또는 방법들(900)을 예시하는 흐름도를 도시한다. 방법(900)의 동작은 본원에 설명된 바와 같은 메모리 디바이스 또는 그 구성 요소에 의해 구현될 수 있다. 예를 들어, 방법(900)의 동작은 도 7을 참조하여 설명된 메모리 디바이스에 의해 수행될 수 있다. 일부 예에서, 메모리 디바이스는 설명된 기능을 수행하기 위해 메모리 디바이스의 기능 요소를 제어하기 위해 명령어 세트를 실행할 수 있다. 추가로 또는 대안적으로, 메모리 디바이스는 특수 목적 하드웨어를 사용하여 설명된 기능의 양태를 수행할 수 있다.
905에서, 메모리 디바이스는 제1 모드에서 메모리 디바이스 내의 제1 그룹의 메모리 뱅크를 동작시키고 제2 모드에서 메모리 디바이스 내의 제2 그룹의 메모리 뱅크를 동작시킬 수 있으며, 여기서 제1 회로부 세트는 제1 그룹의 메모리 뱅크에 의해 공유되고 제2 회로부 세트는 제2 그룹의 메모리 뱅크에 의해 공유된다. 905의 동작은 본원에 설명된 방법에 따라 수행될 수 있다. 일부 예에서, 905의 동작의 양태는 도 7을 참조하여 설명된 뱅크 모드 관리자에 의해 수행될 수 있다.
910에서, 메모리 디바이스는 제1 모드에서 제1 그룹의 메모리 뱅크를 동작시키고 제2 모드에서 제2 그룹의 메모리 뱅크를 동작시키면서 메모리 디바이스에서, 제1 그룹의 메모리 뱅크에 대한 파워 다운 명령을 수신할 수 있다. 910의 동작은 본원에 설명된 방법에 따라 수행될 수 있다. 일부 예에서, 910의 동작의 양태는 도 7을 참조하여 설명된 명령 관리자에 의해 수행될 수 있다.
915에서, 메모리 디바이스는 제1 그룹의 메모리 뱅크에 대한 파워 다운 명령을 수신한 것에 기초하여, 제2 그룹의 메모리 뱅크를 제2 모드로 유지하면서 제1 회로부 세트를 비활성화할 수 있다. 915의 동작은 본원에 설명된 방법에 따라 수행될 수 있다. 일부 예에서, 915의 동작의 양태는 도 7을 참조하여 설명된 뱅크 그룹 모드 관리자 또는 뱅크 모드 관리자에 의해 수행될 수 있다.
일부 예에서, 본원에 설명된 장치는 방법(900)과 같은 방법 또는 방법들을 수행할 수 있다. 본 장치는 메모리 디바이스 내의 제1 그룹의 메모리 뱅크를 제1 모드에서 동작시키고 메모리 디바이스 내의 제2 그룹의 메모리 뱅크를 제2 모드에서 동작시키고, 제1 회로부 세트는 제1 그룹의 메모리 뱅크에 의해 공유되고 제2 회로부 세트는 제2 그룹의 메모리 뱅크에 의해 공유되고, 제1 모드에서 제1 그룹의 메모리 뱅크를 동작시키고 제2 모드에서 제2 그룹의 메모리 뱅크를 동작시키면서 메모리 디바이스에서, 제1 그룹의 메모리 뱅크에 대한 파워 다운 명령을 수신하고, 제1 그룹의 메모리 뱅크에 대한 파워 다운 명령을 수신한 것에 기초하여, 제2 그룹의 메모리 뱅크를 제2 모드로 유지하면서 제1 회로부 세트를 비활성화하기 위한 특징, 수단 또는 명령어(예를 들어, 프로세서에 의해 실행 가능한 명령어를 저장하는 비일시적 컴퓨터 판독 가능 매체)을 포함할 수 있다.
본원에 설명된 방법(900) 및 장치의 일부 예에서, 제1 그룹의 메모리 뱅크의 각각의 메모리 뱅크는 하나 이상의 저전력 모드의 세트를 지원할 수 있다. 본원에 설명된 방법(900) 및 장치는 제1 그룹의 메모리 뱅크에 대한 파워 다운 명령을 수신한 것에 기초하여, 제1 그룹의 각각의 메모리 뱅크를 세트의 제1 저전력 모드로 전환하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
본원에 설명된 방법(900) 및 장치의 일부 예에서, 제1 그룹의 각각의 메모리 뱅크를 제1 저전력 모드로 전환하는 것은 제1 그룹의 각각의 메모리 뱅크에 대한 전용 회로의 각각의 세트를 비활성화하는 것을 포함할 수 있다.
본원에 설명된 방법(900) 및 장치의 일부 예에서, 세트의 각각의 저전력 모드는 각각의 전력 소비 레벨에 대응하고, 제1 저전력 모드는 세트의 각각의 다른 저전력 모드보다 더 낮은 전력 소비 레벨에 대응한다.
본원에 설명된 방법(900) 및 장치의 일부 예는 제1 회로부 세트를 비활성화한 후, 제1 그룹의 제1 메모리 뱅크에 대한 파워 업 명령을 수신하고, 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 회로부 세트를 활성화하고, 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여 제1 그룹의 제2 메모리 뱅크를 제1 저전력 모드로 유지하면서 제1 메모리 뱅크를 유휴 모드로 전환하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
본원에 설명된 방법(900) 및 장치의 일부 예는 제1 회로부 세트를 비활성화한 후, 제1 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신하고, 제1 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 회로부 세트를 활성화하고, 제1 메모리 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여 제1 그룹의 각각의 메모리 뱅크를 유휴 모드로 전환하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
본원에 설명된 방법(900) 및 장치의 일부 예는 메모리 제1 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유될 수 있는 제3 회로부 세트를 활성화하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
본원에 설명된 방법(900) 및 장치의 일부 예는 제1 회로부 세트를 비활성화한 후에, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크를 포함하는 메모리 다이에 대한 파워 업 명령을 수신하고, 메모리 다이에 대한 파워 업 명령을 수신한 것에 기초하여 제1 회로부 세트 및 제2 회로부 세트를 활성화하고, 제1 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유될 수 있는 제3 회로부 세트를 활성화하고, 메모리 다이에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 그룹의 각각의 메모리 뱅크 및 제2 그룹의 각각의 메모리 뱅크를 유휴 모드로 전환하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
본원에 설명된 방법(900) 및 장치의 일부 예는 제1 그룹의 메모리 뱅크에 대한 파워 다운 명령을 수신한 것에 기초하여, 제1 그룹의 각각의 메모리 뱅크에 대한 각각의 동작 모드를 나타내는 상태 변수를 저장 및 업데이트하고, 제1 회로부 세트를 비활성화한 후, 제1 그룹의 메모리 뱅크에 대한 취소 명령을 수신하고, 취소 명령은 제1 그룹의 메모리 뱅크에 대한 파워 다운 명령을 역전시키고, 취소 명령을 수신한 것에 기초하여, 저장된 상태 변수에 액세스하고, 저장된 상태 변수에 액세스한 것에 기초하여, 제1 그룹의 각각의 메모리 뱅크를 각각의 동작 모드로 전환하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
본원에 설명된 방법(900) 및 장치의 일부 예는 취소 명령을 수신한 것에 기초하여 제1 회로부 세트를 활성화하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
본원에 설명된 방법(900) 및 장치의 일부 예는 취소 명령을 수신한 것에 기초하여, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유될 수 있는 제3 회로부 세트를 활성화하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
도 10은 본 개시의 양태에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 방법 또는 방법들(1000)을 예시하는 흐름도를 도시한다. 방법(1000)의 동작은 본원에 설명된 메모리 디바이스 또는 그 구성 요소에 의해 구현될 수 있다. 예를 들어, 방법(1000)의 동작은 도 7을 참조하여 설명된 메모리 디바이스에 의해 수행될 수 있다. 일부 예에서, 메모리 디바이스는 설명된 기능을 수행하기 위해 메모리 디바이스의 기능 요소를 제어하기 위해 명령어 세트를 실행할 수 있다. 추가로 또는 대안적으로, 메모리 디바이스는 특수 목적 하드웨어를 사용하여 설명된 기능의 양태를 수행할 수 있다.
1005에서, 메모리 디바이스는 각각의 제1 모드에서 제1 그룹의 메모리 뱅크를 동작시키고 각각의 제2 모드에서 제2 그룹의 메모리 뱅크를 동작시킬 수 있으며, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크는 둘 모두 메모리 다이에 포함된다. 1005의 동작은 본원에 설명된 방법에 따라 수행될 수 있다. 일부 예에서, 1005의 동작의 양태는 도 7을 참조하여 설명된 뱅크 모드 관리자에 의해 수행될 수 있다.
1010에서, 메모리 디바이스는 각각의 제1 모드에서 제1 그룹의 메모리 뱅크를 동작시키고 각각의 제2 모드에서 제2 그룹의 메모리 뱅크를 동작시키면서 메모리 다이에 대한 파워 다운 명령을 수신할 수 있다. 1010의 동작은 본원에 설명된 방법에 따라 수행될 수 있다. 일부 예에서, 1010의 동작의 양태는 도 7을 참조하여 설명된 명령 관리자에 의해 수행될 수 있다.
1015에서, 메모리 디바이스는 메모리 다이에 대한 파워 다운 명령을 수신한 것에 기초하여, 제1 그룹의 각각의 메모리 뱅크 및 제2 그룹의 각각의 메모리 뱅크를 각각의 제1 모드 또는 각각의 제2 모드 중 적어도 하나보다 더 낮은 전력 소비 레벨에 대응하는 저전력 모드로 전환할 수 있다. 1015의 동작은 본원에 설명된 방법에 따라 수행될 수 있다. 일부 예에서, 1015의 동작의 양태는 도 7을 참조하여 설명된 뱅크 모드 관리자에 의해 수행될 수 있다.
1020에서, 메모리 디바이스는 메모리 다이에 대한 파워 다운 명령을 수신한 것에 기초하여, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 회로부 세트를 비활성화할 수 있다. 1020의 동작은 본원에 설명된 방법에 따라 수행될 수 있다. 일부 예에서, 1020의 동작의 양태는 도 7을 참조하여 설명된 다이 모드 관리자에 의해 수행될 수 있다.
일부 예에서, 본원에 설명된 장치는 방법(1000)과 같은 방법 또는 방법들을 수행할 수 있다. 장치는 각각의 제1 모드에서 제1 그룹의 메모리 뱅크를 동작시키고 각각의 제2 모드에서 제2 그룹의 메모리 뱅크를 동작시키고, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크는 둘 모두 메모리 다이에 포함되고, 제1 그룹의 메모리 뱅크를 각각의 제1 모드에 동작시키고 제2 그룹의 메모리 뱅크를 각각의 제2 모드에 동작시키면서 메모리 다이에 대한 파워 다운 명령을 수신하고, 메모리 다이에 대한 파워 다운 명령을 수신한 것에 기초하여, 제1 그룹의 각각의 메모리 뱅크 및 제2 그룹의 각각의 메모리 뱅크를 각각의 제1 모드 또는 각각의 제2 모드 중 적어도 하나보다 더 낮은 전력 소비 레벨에 대응하는 저전력 모드로 전환하고, 메모리 다이에 대한 파워 다운 명령을 수신한 것에 기초하여, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 회로부 세트를 비활성화하기 위한 특징, 수단 또는 명령어(예를 들어, 프로세서에 의해 실행 가능한 명령어를 저장하는 비일시적 컴퓨터 판독 가능 매체)을 포함할 수 있다.
본원에 설명된 방법(1000) 및 장치의 일부 예는 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 회로부 세트가 비활성화될 수 있는 동안, 제1 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신하고, 제1 그룹의 메모리 뱅크에 파워 업 명령을 수신한 것에 기초하여, 제2 그룹의 각각의 메모리 뱅크를 저전력 모드로 유지하면서 제1 그룹의 각각의 메모리 뱅크를 저전력 모드로부터 유휴 모드로 전환하고, 제1 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제2 그룹의 메모리 뱅크에 의해 공유되는 제3 회로부 세트를 비활성화된 상태로 유지하면서 제1 그룹의 메모리 뱅크에 의해 공유되는 제2 회로부 세트를 활성화하고, 제1 그룹의 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 회로부 세트를 활성화하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
본원에 설명된 방법(1000) 및 장치의 일부 예는 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 회로부 세트를 비활성화될 수 있는 동안, 제1 그룹의 메모리 뱅크의 제1 메모리 뱅크에 대한 파워 업 명령을 수신하고, 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 그룹의 각각의 다른 메모리 뱅크 및 제2 그룹의 각각의 메모리 뱅크를 저전력 모드로 유지하면서 제1 메모리 뱅크를 저전력 모드로부터 유휴 모드로 전환하고, 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제2 그룹의 메모리 뱅크에 의해 공유되는 제3 회로부 세트를 비활성화된 상태로 유지하면서 제1 그룹의 메모리 뱅크에 의해 공유되는 제2 회로부 세트를 활성화하고, 제1 메모리 뱅크에 대한 파워 업 명령을 수신한 것에 기초하여, 제1 그룹의 메모리 뱅크 및 제2 그룹의 메모리 뱅크에 의해 공유되는 회로부 세트를 활성화하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
도 11은 본 개시의 양태에 따른 메모리 디바이스에 대한 아키텍처 기반 전력 관리를 지원하는 방법 또는 방법들(1100)을 예시하는 흐름도를 도시한다. 방법(1100)의 동작은 본원에 설명된 메모리 디바이스 또는 그 구성 요소에 의해 구현될 수 있다. 예를 들어, 방법(1100)의 동작은 도 7을 참조하여 설명된 메모리 디바이스에 의해 수행될 수 있다. 일부 예에서, 메모리 디바이스는 설명된 기능을 수행하기 위해 메모리 디바이스의 기능 요소들을 제어하기 위한 명령어 세트를 실행할 수 있다. 추가로 또는 대안적으로, 메모리 디바이스는 특수 목적 하드웨어를 사용하여 설명된 기능의 양태를 수행할 수 있다.
1105에서, 메모리 디바이스는 메모리 디바이스의 메모리 뱅크의 그룹 내의 모든 메모리 뱅크에 의해 공유되는 회로부 세트를 동작시킬 수 있다. 1105의 동작은 본원에 설명된 방법에 따라 수행될 수 있다. 일부 예에서, 1105의 동작의 양태는 도 7을 참조하여 설명된 뱅크 그룹 모드 관리자에 의해 수행될 수 있다.
1110에서, 메모리 디바이스는 그룹 내의 메모리 뱅크의 수량이 저전력 모드에서 동작하고 있다고 결정할 수 있고, 여기서 저전력 모드는 그룹 내의 각각의 메모리 뱅크에 의해 지원되는 제2 모드보다 더 낮은 전력 소비 레벨과 연관된다. 1110의 동작은 본원에 설명된 방법에 따라 수행될 수 있다. 일부 예에서, 1110의 동작의 양태는 도 7을 참조하여 설명된 뱅크 그룹 모드 관리자에 의해 수행될 수 있다.
1115에서, 메모리 디바이스는 그룹 내의 메모리 뱅크의 수량이 저전력 모드에서 동작하고 있다는 결정에 기초하여, 메모리 뱅크의 그룹에 의해 공유되는 회로부 세트를 비활성화할 수 있다. 1115의 동작은 본원에 설명된 방법에 따라 수행될 수 있다. 일부 예에서, 1115의 동작의 양태는 도 7을 참조하여 설명된 뱅크 그룹 모드 관리자에 의해 수행될 수 있다.
일부 예에서, 본원에 설명된 장치는 방법(1100)과 같은 방법 또는 방법들을 수행할 수 있다. 본 장치는 메모리 디바이스의 메모리 뱅크의 그룹 내의 모든 메모리 뱅크에 의해 공유되는 회로부 세트를 동작시키고, 그룹 내의 메모리 뱅크의 수량이 저전력 모드에서 동작하고 있는 것으로 결정하고, 여기서 저전력 모드는 그룹 내의 각각의 메모리 뱅크에 의해 지원되는 제2 모드보다 더 낮은 전력 소비 레벨과 연관되며, 그룹 내의 메모리 뱅크의 수량이 저전력 모드에서 동작하고 있다는 결정에 기초하여, 메모리 뱅크의 그룹에 의해 공유되는 회로부 세트를 비활성화하기 위한 특징, 수단 또는 명령어(예를 들어, 프로세서에 의해 실행 가능한 명령어를 저장하는 비일시적 컴퓨터 판독 가능 매체)을 포함할 수 있다.
본원에 설명된 방법(1100) 및 장치의 일부 예에서, 그룹 내의 메모리 뱅크의 수량이 저전력 모드에서 동작하고 있는 것으로 결정하는 것은 그룹 내의 모든 메모리 뱅크가 저전력 모드에서 동작하고 있는 것으로 결정하는 것을 포함할 수 있다.
본원에 설명된 방법(1100) 및 장치의 일부 예는 메모리 뱅크의 그룹의 세트 내의 모든 메모리 뱅크에 의해 공유되는 회로부 세트를 동작시키고, 각각의 회로부 세트가 세트 내의 메모리 뱅크의 그룹의 적어도 수량에 대해 비활성화되는 것으로 결정하고, 각각의 회로부 세트가 세트 내의 메모리 뱅크의 그룹의 적어도 수량에 대해 비활성화된다는 결정에 기초하여 메모리 뱅크의 그룹의 세트 내의 모든 메모리 뱅크에 의해 공유되는 회로부 세트를 비활성화하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
본원에 설명된 방법(1100) 및 장치의 일부 예에서, 각각의 회로부 세트가 세트 내의 메모리 뱅크의 그룹의 적어도 수량에 대해 비활성화된다고 결정하는 것은 각각의 회로부 세트가 세트 내의 메모리 뱅크의 모든 그룹에 대해 비활성되는 것으로 결정하는 것을 포함할 수 있다.
본원에 설명된 방법(1100) 및 장치의 일부 예에서, 메모리 뱅크의 그룹의 세트는 메모리 디바이스 내의 메모리 다이에 포함된 메모리 뱅크의 모든 그룹을 포함한다.
본원에 설명된 방법(1100) 및 장치의 일부 예는 메모리 디바이스의 다이 내의 모든 메모리 뱅크에 의해 공유되는 회로부 세트를 동작시키고, 다이 내의 모든 메모리 뱅크가 저전력 모드에서 동작하는 것으로 결정하고, 메모리 디바이스의 다이 내의 모든 메모리 뱅크가 저전력 모드에서 동작하고 있다는 결정에 기초하여, 다이 내의 모든 메모리 뱅크에 의해 공유되는 회로부 세트를 비활성화하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
본원에 설명된 방법(1100) 및 장치의 일부 예에서, 저전력 모드에서 동작시키는 것은 제2 모드에 대응하는 전력 소비 레벨보다 더 낮을 수 있는 각각의 전력 소비 레벨에 각각 대응하는 저전력 모드의 세트 중 임의의 것에서 동작시키는 것을 포함할 수 있다.
본원에 설명된 방법(1100) 및 장치의 일부 예에서, 제2 모드는 유휴 모드이다.
본원에 설명된 방법(1100) 및 장치의 일부 예는 그룹 내의 메모리 뱅크의 수량이 저전력 모드에서 동작하고 있다는 결정에 기초하여, 메모리 뱅크의 그룹에 의해 공유되는 회로부 세트가 비활성화되었다는 표시를 저장하고, 메모리 뱅크의 그룹에 의해 공유되는 회로부 세트를 비활성화한 후, 메모리 뱅크의 그룹에 대한 취소 명령을 수신하고, 취소 명령은 메모리 뱅크의 그룹에 대한 이전의 파워 다운 명령을 역전시키고, 취소 명령을 수신한 것에 기초하여, 저장된 표시에 액세스하고, 저장된 표시에 기초하여, 메모리 뱅크의 그룹에 의해 공유되는 회로부 세트를 비활성화된 상태로 유지하기 위한 동작, 특징, 수단 또는 명령어를 추가로 포함할 수 있다.
본원에 설명된 방법은 가능한 구현이며, 동작 및 단계는 재배열되거나 달리 수정될 수 있으며 다른 구현이 가능하다는 점에 유의해야 한다. 또한 2개 이상의 방법 중 일부가 조합될 수 있다.
장치가 설명된다. 본 장치는 각각 유휴 모드를 지원하는 메모리 뱅크의 세트 및 유휴 모드보다 더 낮은 전력 소비에 대응하는 하나 이상의 저전력 모드 세트를 포함할 수 있는 메모리 디바이스를 포함할 수 있다. 본 장치는 세트의 각각의 메모리 뱅크에 각각 특정된 전용 회로부 세트, 세트의 메모리 뱅크의 각각의 그룹에 의해 각각 공유되는 공유 회로부 세트, 메모리 뱅크의 세트, 전용 회로부 세트 및 공유 회로부 세트와 결합된 컨트롤러를 추가로 포함할 수 있다. 컨트롤러는 장치로 하여금 메모리 디바이스가 메모리 뱅크에 특정된 파워 다운 명령을 수신한 후에, 세트의 메모리 뱅크를 세트의 제1 저전력 모드로 전환하게 하도록 구성될 수 있다. 컨트롤러는 장치로 하여금 메모리 뱅크를 포함하는 메모리 뱅크의 그룹의 모든 메모리 뱅크를 세트의 제1 저전력 모드로 전환하게 하고, 메모리 디바이스가 메모리 뱅크의 그룹에 특정된 파워 다운 명령을 수신한 후 메모리 뱅크의 그룹에 의해 공유되는 공유 회로부 세트를 비활성화하게 하도록 추가로 구성될 수 있다.
일부 예에서, 컨트롤러는 또한 장치로 하여금 메모리 디바이스가 메모리 뱅크에 특정된 파워 업 명령을 수신한 후에 메모리 뱅크를 유휴 모드로 전환하게 하고, 메모리 뱅크의 그룹의 모든 메모리 뱅크를 유휴 모드로 전환하게 하고, 메모리 디바이스가 메모리 뱅크의 그룹에 특정된 파워 업 명령을 수신한 후 공유 회로부 세트를 활성화하게 하도록 추가로 구성될 수 있다.
일부 예에서, 컨트롤러는 장치로 하여금 메모리 디바이스가 메모리 뱅크에 특정된 파워 업 명령을 수신한 후 공유 회로부 세트를 활성화하게 하도록 추가로 구성될 수 있다.
장치의 일부 예는 메모리 뱅크의 세트에 대한 각각의 동작 모드의 표시 및 공유 회로부 세트에 대한 각각의 활성화 상태의 표시를 저장하도록 구성된 하나 이상의 레지스터의 세트를 포함할 수 있다. 상기 컨트롤러는 장치로 하여금, 메모리 디바이스가 메모리 뱅크의 그룹에 특정된 파워 다운 명령을 수신한 후, 하나 이상의 레지스터의 세트에 각각의 동작 모드의 표시 및 각각의 활성화 상태의 표시를 유지하게 하도록 추가로 구성될 수 있다. 컨트롤러는 장치로 하여금 메모리 디바이스가 메모리 뱅크의 그룹에 특정된 이전의 파워 다운 명령을 역전시키는, 메모리 뱅크의 그룹에 특정된 취소 명령을 수신한 후, 레지스터의 세트에 액세스한 것에 적어도 부분적으로 기초하여, 각각의 동작 모드 및 각각의 활성화 상태를 식별하게 하고, 메모리 뱅크의 그룹의 모든 메모리 뱅크를 각각의 동작 모드로 전환하게 하고, 각각의 활성 상태에 따라 복수의 공유 회로부 세트를 동작하게 하도록 추가로 구성될 수 있다.
일부 예에서, 컨트롤러는 장치로 하여금, 메모리 뱅크의 그룹의 모든 메모리 뱅크가 세트의 저전력 모드에 있는지를 모니터링하게 하고, 메모리 뱅크의 그룹의 모든 메모리 뱅크가 저전력 모드에 있다는 것을 식별한 것에 기초하여 메모리 뱅크의 그룹에 의해 공유되는 공유 회로부 세트를 비활성화하게 하도록 추가로 구성될 수 있다.
일부 예는 메모리 뱅크의 그룹의 모든 메모리 뱅크가 저전력 모드에 있다는 것을 식별한 것에 기초하여 공유 회로부 세트가 비활성화되었는지의 각각의 표시를 저장하도록 구성된 하나 이상의 레지스터의 세트를 추가로 포함할 수 있고, 컨트롤러는 장치로 하여금, 메모리 디바이스가 메모리 뱅크의 그룹에 특정된 이전의 파워 다운 명령을 역전시키는, 메모리 뱅크의 그룹에 특정된 취소 명령을 수신한 후, 레지스터의 세트에 액세스한 것에 적어도 부분적으로 기초하여 각각의 표시를 식별하게 하고, 각각의 표시를 식별한 것에 적어도 부분적으로 기초하여 공유 회로부 세트를 비활성화된 상태로 유지하게 하도록 추가로 구성될 수 있다.
본원에 설명된 정보 및 신호는 다양한 다른 기술 및 테크닉 중 임의의 것을 사용하여 표현될 수 있다. 예를 들어, 위의 설명 전체에서 참조될 수 있는 데이터, 명령어, 명령, 정보, 신호, 비트, 심볼 및 칩은 전압, 전류, 전자기파, 자기장 또는 입자, 광학 필드 또는 입자, 또는 이들의 임의의 조합에 의해 표현될 수 있다. 일부 도면은 단일 신호로서의 신호를 예시할 수 있지만; 본 기술 분야의 통상의 기술자는 신호가 신호의 버스를 나타낼 수 있고, 여기서 버스는 다양한 비트 폭을 가질 수 있음을 이해할 것이다.
"전자 통신", "전도성 접촉", "연결된" 및 "결합된"이라는 용어는 구성 요소 간의 신호 흐름을 지원하는 구성 요소 간의 관계를 지칭할 수 있다. 구성 요소 사이에 언제든지 신호 흐름을 지원할 수 있는 구성 요소 간의 임의의 전도성 경로가 있는 경우, 구성 요소는 서로 전자 통신(또는 전도성 접촉 또는 연결 또는 결합)하는 것으로 고려된다. 임의의 주어진 시간에, 서로 전자 통신하는(또는 전도성 접촉하거나 연결되거나 결합되는) 구성 요소 간의 전도성 경로는 연결된 구성 요소를 포함하는 디바이스의 작동에 기초한 개방 회로 또는 폐쇄 회로일 수 있다. 연결된 구성 요소 간의 전도성 경로는 구성 요소 간의 직접적인 전도성 경로일 수 있거나, 연결된 구성 요소 간의 전도성 경로는 스위치, 트랜지스터 또는 다른 구성 요소와 같은 중간 구성 요소를 포함할 수 있는 간접 전도성 경로일 수 있다. 일부 경우에, 연결된 구성 요소 사이의 신호의 흐름은 예를 들어, 스위치 또는 트랜지스터와 같은 하나 이상의 중간 구성 요소를 사용하여 잠시 중단될 수 있다.
"결합"이라는 용어는 전도성 경로를 통해 구성 요소 간에 신호가 현재 전달될 수 없는 구성 요소 간의 개방 회로 관계로부터 전도성 경로를 통해 구성 요소 간에 신호가 전달될 수 있는 구성 요소 간의 폐쇄 회로 관계로 이동하는 상태를 지칭한다. 컨트롤러와 같은 구성 요소가 다른 구성 요소를 함께 결합할 때, 구성 요소는 이전에 신호가 흐르도록 허용하지 않았던 전도성 경로를 통해 다른 구성 요소 간에 신호가 흐르도록 하는 변화를 개시한다.
"격리된(isolated)"이라는 용어는 신호가 현재 구성 요소 간에 흐를 수 없는 구성 요소 간의 관계를 지칭한다. 구성 요소 사이에 개방 회로가 있으면 구성 요소가 서로 격리된다. 예를 들어, 구성 요소 사이에 위치된 스위치에 의해 분리된 두 구성 요소는 스위치가 개방될 때 서로 격리된다. 컨트롤러가 두 구성 요소를 서로 격리할 때, 컨트롤러는 이전에 신호가 흐르도록 허용했던 전도성 경로를 사용하여 구성 요소 간에 신호가 흐르는 것을 방지하는 변화에 영향을 미친다.
본원에서 사용된 "층"이라는 용어는 기하학적 구조의 계층 또는 시트를 지칭한다. 각 층은 3차원(예를 들어, 높이, 폭 및 깊이)을 가질 수 있으며 표면의 적어도 일부를 덮을 수 있다. 예를 들어, 층은 2차원이 3차원보다 큰 3차원 구조, 예를 들어 박막일 수 있다. 층은 다른 요소, 구성 요소 및/또는 재료를 포함할 수 있다. 일부 경우에, 하나의 층은 2개 이상의 하위층으로 구성될 수 있다. 첨부된 일부 도면에서, 3차원 층의 2차원이 예시의 목적으로 도시되어 있다.
본원에 사용된 바와 같이, "전극"이라는 용어는 전기 전도체를 지칭할 수 있고, 일부 경우에 메모리 셀 또는 메모리 어레이의 다른 구성 요소에 대한 전기 접점으로서 채용될 수 있다. 전극은 메모리 어레이의 요소 또는 구성 요소 사이에 전도성 경로를 제공하는 트레이스, 와이어, 전도성 라인, 전도성 층 등을 포함할 수 있다.
메모리 어레이를 포함하여 본원에 논의된 디바이스는 실리콘, 게르마늄, 실리콘-게르마늄 합금, 갈륨 비소, 갈륨 질화물 등과 같은 반도체 기판 상에 형성될 수 있다. 일부 경우에, 기판은 반도체 웨이퍼이다. 다른 경우에, 기판은 유리 상 실리콘(SOG: silicon-on-glass) 또는 사파이어 상 실리콘(SOS: silicon-on-sapphire), 또는 다른 기판 상의 반도체 재료의 에피택셜 층과 같은 절연체 상 실리콘(SOI: silicon-on-insulator) 기판일 수 있다. 기판의 전도도, 또는 기판의 하위 영역은 인, 붕소 또는 비소를 포함하지만 이에 한정되지 않는 다양한 화학 종을 사용하여 도핑을 통해 제어될 수 있다. 도핑은 기판의 초기 형성 또는 성장 동안, 이온 주입에 의해, 또는 임의의 다른 도핑 수단에 의해 수행될 수 있다.
본원에서 논의되는 전환 구성 요소 또는 트랜지스터는 전계 효과 트랜지스터(FET: field-effect transistor)를 나타낼 수 있고 소스, 드레인 및 게이트를 포함하는 3단자 디바이스를 포함할 수 있다. 단자는 예를 들어, 금속과 같은 전도성 재료를 통해 다른 전자 요소에 연결될 수 있다. 소스 및 드레인은 전도성일 수 있고 고농도로 도핑된, 예를 들어, 축퇴 반도체 영역을 포함할 수 있다. 소스 및 드레인은 저농도로 도핑된 반도체 영역 또는 채널에 의해 분리될 수 있다. 채널이 n형인 경우(즉, 다수 캐리어가 전자), FET는 n형 FET로 지칭될 수 있다. 채널이 p형인 경우(즉, 다수 캐리어가 정공), FET는 p형 FET로 지칭될 수 있다. 채널은 절연 게이트 산화물로 덮일 수 있다. 채널 전도도는 게이트에 전압을 인가함으로써 제어될 수 있다. 예를 들어, n형 FET 또는 p형 FET에 각각 양의 전압 또는 음의 전압을 인가하면 채널이 전도성으로 될 수 있다. 트랜지스터의 임계 전압보다 크거나 같은 전압이 트랜지스터 게이트에 인가될 때 트랜지스터는 "온(on)" 또는 "활성화"될 수 있다. 트랜지스터의 임계 전압보다 낮은 전압이 트랜지스터 게이트에 인가되면 트랜지스터가 "오프(off)" 또는 "비활성화"될 수 있다.
첨부 도면과 관련하여 본원에 제시된 설명은 예시적인 구성을 설명하고 구현될 수 있거나 청구범위의 범위 내에 있는 모든 예를 나타내지는 않는다. 본원에 사용된 "예시적인"이라는 용어는 "예, 경우 또는 예시로서의 역할을 하는 것"을 의미하며, "바람직한" 또는 "다른 예보다 유리한"을 의미하지 않는다. 상세한 설명은 설명된 기술의 이해를 제공하기 위한 특정의 상세 사항을 포함한다. 그러나, 이러한 기술은 이러한 특정 상세 사항 없이 실시될 수 있다. 일부 경우에, 공지된 구조 및 디바이스는 설명된 예의 개념을 모호하게 하는 것을 피하기 위해 블록도 형식으로 도시된다.
첨부된 도면에서, 유사한 구성 요소 또는 특징은 동일한 참조 라벨을 가질 수 있다. 또한, 동일한 유형의 다양한 구성 요소는 참조 라벨 다음에 대시(dash) 및 유사한 구성 요소를 구별하는 두번째 라벨에 의해 구별될 수 있다. 명세서에서 첫번째 참조 레이블만 사용되는 경우, 두 번째 참조 라벨과 관계없이 동일한 첫번째 참조 라벨 가진 유사한 구성 요소 중 임의의 하나에 설명이 적용될 수 있다.
본원의 개시와 관련하여 설명된 다양한 예시적인 블록 및 모듈은 범용 프로세서, DSP, ASIC, FPGA 또는 기타 프로그래밍 가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 구성 요소, 또는 본원의 설명된 기능을 수행하도록 설계된 이들의 임의의 조합으로 구현되거나 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만 대안으로 프로세서는 임의의 프로세서, 컨트롤러, 마이크로컨트롤러 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스의 조합(예를 들어, DSP와 마이크로프로세서, 복수의 마이크로프로세서, DSP 코어와 함께 하나 이상의 마이크로프로세서, 또는 임의의 다른 이러한 구성)으로 구현될 수 있다.
본원에 설명된 기능은 하드웨어, 프로세서에 의해 실행되는 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 프로세서에 의해 실행되는 소프트웨어로 구현되는 경우, 기능은 컴퓨터 판독 가능 매체에 하나 이상의 명령어 또는 코드로 저장되거나 전송될 수 있다. 다른 예 및 구현은 본 개시 및 첨부된 청구항의 범위 내에 있다. 예를 들어, 소프트웨어의 특성으로 인해, 설명된 기능은 프로세서, 하드웨어, 펌웨어, 유선 배선 또는 이들 중 임의의 조합에 의해 실행되는 소프트웨어를 사용하여 구현될 수 있다. 기능을 구현하는 특징은 또한 기능의 일부가 다른 물리적 위치에서 구현되도록 분산되는 것을 포함하여 다양한 위치에 물리적으로 위치될 수 있다. 또한, 청구항을 포함하여 본원에 사용된 바와 같이, 항목의 목록(예를 들어, "~ 중 적어도 하나" 또는 "~ 중 하나 이상"과 같은 문구가 앞에 오는 항목의 목록)에 사용된 "또는"은 예를 들어, A, B 또는 C 중 적어도 하나의 목록이 A 또는 B 또는 C 또는 AB 또는 AC 또는 BC 또는 ABC(즉, A 및 B 및 C)를 의미하도록 하는 포괄적 목록을 나타낸다. 또한, 본원에 사용된 바와 같이, "~에 기초하여"라는 문구는 폐쇄된 조건 세트에 대한 참조로 해석되어서는 안 된다. 예를 들어, "조건 A에 기초하여"로 설명된 예시적인 단계는 본 개시의 범위를 벗어나지 않고 조건 A 및 조건 B 모두에 기초할 수 있다. 즉, 본원에서 사용된 "~에 기초하여"라는 문구는 "~에 적어도 부분적으로 기초하여"라는 문구와 동일한 방식으로 해석되어야 한다.
컴퓨터 판독 가능 매체는 비일시적 컴퓨터 저장 매체 및 컴퓨터 프로그램의 한 장소에서 다른 장소로의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체 모두를 포함한다. 비일시적 저장 매체는 범용 또는 특수 목적 컴퓨터에 의해 액세스될 수 있는 임의의 사용 가능한 매체일 수 있다. 예를 들어, 비제한적으로, 비일시적 컴퓨터 판독 가능 매체는 RAM, ROM, 전기적으로 소거 가능 프로그래밍 가능 판독 전용 메모리(EEPROM: electrically erasable programmable read-only memory), 컴팩트 디스크(CD: compact disk) ROM 또는 기타 광 디스크 저장소, 자기 디스크 저장소 또는 다른 자기 저장 디바이스, 또는 명령어 또는 데이터 구조의 형태로 원하는 프로그램 코드 수단을 운반하거나 저장하는 데 사용할 수 있고 범용 또는 특수 목적 컴퓨터 또는 범용 또는 특수 목적 프로세서에 의해 액세스될 수 있는 임의의 다른 비일시적 매체를 포함할 수 있다. 또한, 어떠한 연결도 컴퓨터-판독가능 매체라고 적절히 명명된다. 예를 들어, 동축 케이블, 광섬유 케이블, 꼬인 쌍, 디지털 가입자 회선(DSL: digital subscriber line) 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술을 사용하여 웹사이트, 서버 또는 다른 원격 소스로부터 소프트웨어가 전송되는 경우, 동축 케이블, 광섬유 케이블, 꼬인 쌍, 디지털 가입자 회선(DSL) 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술이 매체의 정의에 포함된다. 본원에 사용된 디스크(disk) 및 디스크(disc)는 CD, 레이저 디스크, 광 디스크, 디지털 버서타일 디스크(DVD: digital versatile disc), 플로피 디스크 및 블루-레이 디스크를 포함하며, 디스크(disk)는 일반적으로 자기적으로 데이터를 재생하지만 디스크(disc)는 레이저로 데이터를 광학적으로 재생한다. 위의 조합도 컴퓨터 판독 가능 매체의 범위에 포함된다.
본원의 설명은 본 기술 분야의 통상의 기술자가 본 개시를 만들거나 사용할 수 있도록 제공된다. 본 개시에 대한 다양한 수정은 본 기술 분야의 통상의 기술자에게 명백할 것이며, 본원에 정의된 일반적인 원리는 본 개시의 범위를 벗어나지 않고 다른 변형에 적용될 수 있다. 따라서, 본 개시는 본원에 개시된 예 및 설계에 제한되지 않고 본원에 개시된 원리 및 신규 특징과 일치하는 가장 넓은 범위에 따라야 한다.
Claims (35)
- 방법에 있어서,
제1 모드에서 메모리 디바이스 내의 제1 메모리 뱅크를 동작시키고 제2 모드에서 상기 메모리 디바이스 내의 제2 메모리 뱅크를 동작시키는 단계;
상기 제1 메모리 뱅크를 상기 제1 모드에서 동작시키고 상기 제2 메모리 뱅크를 상기 제2 모드에서 동작시키면서, 상기 메모리 디바이스에서 상기 제1 메모리 뱅크에 대한 파워 다운 명령(power down command)를 수신하는 단계; 및
상기 제1 메모리 뱅크에 대한 상기 파워 다운 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제2 메모리 뱅크를 상기 제2 모드로 유지하면서 상기 제1 메모리 뱅크를 상기 제1 모드로부터 제1 저전력 모드로 전환하는 단계로서, 상기 제1 저전력 모드는 상기 제1 모드보다 상기 제1 메모리 뱅크에 의한 더 적은 전력 소비에 대응하는, 상기 제1 저전력 모드로 전환하는 단계를 포함하는, 방법. - 청구항 1에 있어서,
상기 제1 메모리 뱅크를 상기 제1 모드로부터 상기 제1 저전력 모드로 전환하는 단계는,
상기 제1 메모리 뱅크에 전용인 회로부를 비활성화하는 단계를 포함하는, 방법. - 청구항 2에 있어서,
상기 제1 저전력 모드에서 상기 제1 메모리 뱅크를 동작시키면서 상기 메모리 디바이스에서, 상기 제1 메모리 뱅크에 대한 제2 파워 다운 명령을 수신하는 단계; 및
상기 제1 메모리 뱅크에 대한 상기 제2 파워 다운 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 메모리 뱅크를 상기 제1 저전력 모드로부터 제2 저전력 모드로 전환하는 단계로서, 상기 제2 전력 모드는 상기 제1 저전력 모드에 비해 상기 제1 메모리 뱅크에 의한 상이한 양의 전력 소비에 대응하는, 상기 제2 저전력 모드로 전환하는 단계를 더 포함하는, 방법. - 청구항 3에 있어서,
상기 제1 메모리 뱅크를 상기 제1 저전력 모드로부터 상기 제2 저전력 모드로 전환하는 단계는,
상기 제1 메모리 뱅크에 전용인 추가 회로부를 비활성화하는 단계; 또는
상기 제1 메모리 뱅크에 전용인 상기 비활성화된 회로부의 일부를 활성화하는 단계를 포함하는, 방법. - 청구항 1에 있어서,
상기 제1 저전력 모드에서 상기 제1 메모리 뱅크를 동작시키면서 상기 메모리 디바이스에서, 상기 제1 메모리 뱅크에 대한 파워 업 명령(power up command)을 수신하는 단계; 및
상기 제1 메모리 뱅크에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 메모리 뱅크를 상기 제1 저전력 모드로부터 유휴 모드(idle mode)로 전환하는 단계로서, 상기 유휴 모드는 상기 제1 저전력 모드보다 상기 제1 메모리 뱅크에 의한 더 많은 전력 소비에 대응하는, 상기 유휴 모드로 전환하는 단계를 더 포함하는, 방법. - 청구항 5에 있어서,
상기 제1 메모리 뱅크에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 메모리 뱅크 및 상기 메모리 디바이스의 적어도 하나의 다른 메모리 뱅크에 의해 공유되는 회로부를 활성화하는 단계를 더 포함하는, 방법. - 방법에 있어서,
제1 모드에서 메모리 디바이스 내의 제1 그룹의 메모리 뱅크들을 동작시키고 제2 모드에서 상기 메모리 디바이스 내의 제2 그룹의 메모리 뱅크들을 동작시키는 단계로서, 제1 회로부 세트가 상기 제1 그룹의 메모리 뱅크들에 의해 공유되고, 제2 회로부 세트가 상기 제2 그룹의 메모리 뱅크들에 의해 공유되는, 동작시키는 단계;
상기 제1 모드에서 상기 제1 그룹의 메모리 뱅크들을 동작시키고 상기 제2 모드에서 상기 제2 그룹의 메모리 뱅크들을 동작시키면서 상기 메모리 디바이스에서, 상기 제1 그룹의 메모리 뱅크들에 대한 파워 다운 명령을 수신하는 단계; 및
상기 제1 그룹의 메모리 뱅크들에 대한 상기 파워 다운 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제2 그룹의 메모리 뱅크들을 상기 제2 모드로 유지하면서 상기 제1 회로부 세트를 비활성화하는 단계를 포함하는, 방법. - 청구항 7에 있어서,
상기 제1 그룹의 메모리 뱅크들의 각각의 메모리 뱅크는 하나 이상의 저전력 모드의 세트를 지원하고,
상기 제1 그룹의 메모리 뱅크들에 대한 상기 파워 다운 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 각각의 메모리 뱅크를 상기 세트의 제1 저전력 모드로 전환하는 단계를 더 포함하는, 방법. - 청구항 8에 있어서,
상기 제1 그룹의 각각의 메모리 뱅크를 상기 제1 저전력 모드로 전환하는 단계는,
상기 제1 그룹의 각각의 메모리 뱅크에 대한 전용 회로부의 각각의 세트를 비활성화하는 단계를 포함하는, 방법. - 청구항 8에 있어서,
상기 세트의 각각의 저전력 모드는 각각의 전력 소비 레벨에 대응하고;
상기 제1 저전력 모드는 상기 세트의 각각의 다른 저전력 모드보다 더 낮은 전력 소모 레벨에 대응하는, 방법. - 청구항 8에 있어서,
상기 제1 회로부 세트를 비활성화한 후, 상기 제1 그룹의 제1 메모리 뱅크에 대한 파워 업 명령을 수신하는 단계;
상기 제1 메모리 뱅크에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 회로부 세트를 활성화하는 단계; 및
상기 제1 메모리 뱅크에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 제2 메모리 뱅크를 상기 제1 저전력 모드로 유지하면서 상기 제1 메모리 뱅크를 유휴 모드로 전환하는 단계를 더 포함하는, 방법. - 청구항 7에 있어서,
상기 제1 회로부 세트를 비활성화한 후, 상기 제1 그룹의 메모리 뱅크들에 대한 파워 업 명령을 수신하는 단계;
상기 제1 그룹의 메모리 뱅크들에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여 상기 제1 회로부 세트를 활성화하는 단계; 및
상기 제1 메모리 그룹의 메모리 뱅크들에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 각각의 메모리 뱅크를 유휴 모드로 전환하는 단계를 더 포함하는, 방법. - 청구항 12에 있어서,
상기 제1 그룹의 메모리 뱅크들에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 메모리 뱅크들과 상기 제2 그룹의 메모리 뱅크들에 의해 공유되는 제3 회로부 세트를 활성화하는 단계를 더 포함하는, 방법. - 청구항 7에 있어서,
상기 제1 회로부 세트를 비활성화한 후, 상기 제1 그룹의 메모리 뱅크들 및 상기 제2 그룹의 메모리 뱅크들을 포함하는 메모리 다이에 대한 파워 업 명령을 수신하는 단계;
상기 메모리 다이에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 회로부 세트 및 상기 제2 회로부 세트를 활성화하는 단계;
상기 메모리 다이에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 메모리 뱅크들 및 상기 제2 그룹의 메모리 뱅크들에 의해 공유되는 제3 회로부 세트를 활성화하는 단계; 및
상기 메모리 다이에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 각각의 메모리 뱅크 및 상기 제2 그룹의 각각의 메모리 뱅크를 유휴 모드로 전환하는 단계를 더 포함하는, 방법. - 청구항 7에 있어서,
상기 제1 그룹의 메모리 뱅크들에 대한 상기 파워 다운 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 각각의 메모리 뱅크에 대한 각각의 동작 모드를 나타내는 상태 변수(state variable)들을 업데이트하는 단계;
상기 제1 회로부 세트를 비활성화한 후, 상기 제1 그룹의 메모리 뱅크들에 대한 취소 명령을 수신하는 단계로서, 상기 취소 명령은 상기 제1 그룹의 메모리 뱅크들에 대한 상기 파워 다운 명령을 역전시키는, 상기 취소 명령을 수신하는 단계;
상기 취소 명령을 수신한 것에 적어도 부분적으로 기초하여, 저장된 상태 변수들에 액세스하는 단계; 및
상기 저장된 상태 변수들에 액세스한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 각각의 메모리 뱅크를 각각의 동작 모드로 전환하는 단계를 더 포함하는, 방법. - 청구항 15에 있어서,
상기 취소 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 회로부 세트를 활성화하는 단계를 더 포함하는, 방법. - 청구항 15에 있어서,
상기 취소 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 메모리 뱅크들 및 상기 제2 그룹의 메모리 뱅크들에 의해 공유되는 제3 회로부 세트를 활성화하는 단계를 더 포함하는, 방법. - 방법에 있어서,
각각의 제1 모드들에서 제1 그룹의 메모리 뱅크들을 동작시키고 각각의 제2 모드들에서 제2 그룹의 메모리 뱅크들을 동작시키는 단계로서, 상기 제1 그룹의 메모리 뱅크들 및 상기 제2 그룹의 메모리 뱅크들 둘 모두 메모리 다이에 포함되는, 상기 동작시키는 단계;
상기 각각의 제1 모드들에서 상기 제1 그룹의 메모리 뱅크들을 동작시키고, 상기 각각의 제2 모드들에서 상기 제2 그룹의 메모리 뱅크들을 동작시키면서, 상기 메모리 다이에 대한 파워 다운 명령을 수신하는 단계;
상기 메모리 다이에 대한 상기 파워 다운 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 각각의 메모리 뱅크 및 상기 제2 그룹의 각각의 메모리 뱅크를 상기 각각의 제1 모드들 또는 상기 각각의 제2 모드들 중 적어도 하나보다 더 낮은 전력 소비 레벨에 대응하는 저전력 모드로 전환하는 단계; 및
상기 메모리 다이에 대한 상기 파워 다운 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 메모리 뱅크들 및 상기 제2 그룹의 메모리 뱅크들에 의해 공유되는 회로부 세트를 비활성화하는 단계를 포함하는, 방법. - 청구항 18에 있어서,
상기 제1 그룹의 메모리 뱅크들 및 상기 제2 그룹의 메모리 뱅크들에 의해 공유되는 상기 회로부 세트가 비활성화되는 동안, 상기 제1 그룹의 메모리 뱅크들에 대한 파워 업 명령을 수신하는 단계;
상기 제1 그룹의 메모리 뱅크들에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제2 그룹의 각각의 메모리 뱅크를 상기 저전력 모드로 유지하면서 상기 제1 그룹의 각각의 메모리 뱅크를 상기 저전력 모드로부터 유휴 모드로 전환하는 단계;
상기 제1 그룹의 메모리 뱅크들에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제2 그룹의 메모리 뱅크들에 의해 공유되는 제3 회로부 세트를 비활성화된 상태로 유지하면서 상기 제1 그룹의 메모리 뱅크들에 의해 공유되는 제2 회로부 세트를 활성화하는 단계; 및
상기 제1 그룹의 메모리 뱅크들에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 메모리 뱅크들 및 상기 제2 그룹의 메모리 뱅크들에 의해 공유되는 상기 회로부 세트를 활성화하는 단계를 더 포함하는, 방법. - 청구항 18에 있어서,
상기 제1 그룹의 메모리 뱅크들 및 상기 제2 그룹의 메모리 뱅크들에 의해 공유되는 상기 회로부 세트가 비활성화되는 동안, 상기 제1 그룹의 메모리 뱅크들 중 제1 메모리 뱅크에 대한 파워 업 명령을 수신하는 단계;
상기 제1 메모리 뱅크에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 각각의 다른 메모리 뱅크 및 상기 제2 그룹의 각각의 메모리 뱅크를 상기 저전력 모드로 유지하면서 상기 제1 메모리 뱅크를 상기 저전력 모드로부터 유휴 모드로 전환하는 단계;
상기 제1 메모리 뱅크에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제2 그룹의 메모리 뱅크들에 의해 공유되는 제3 회로부 세트를 비활성화된 상태로 유지하면서 상기 제1 그룹의 메모리 뱅크들에 의해 공유되는 제2 회로부 세트를 활성화하는 단계; 및
상기 제1 메모리 뱅크에 대한 상기 파워 업 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 제1 그룹의 메모리 뱅크들 및 상기 제2 그룹의 메모리 뱅크들에 의해 공유되는 상기 회로부 세트를 활성화하는 단계를 더 포함하는, 방법. - 방법에 있어서,
메모리 디바이스의 메모리 뱅크들의 그룹 내의 모든 메모리 뱅크들에 의해 공유되는 회로부 세트를 동작시키는 단계;
상기 그룹 내의 메모리 뱅크들의 수량이 저전력 모드에서 동작하고 있는 것으로 결정하는 단계로서, 상기 저전력 모드는 상기 그룹 내의 각각의 메모리 뱅크에 의해 지원되는 제2 모드보다 더 낮은 전력 소비 레벨과 연관되는, 결정하는 단계; 및
상기 그룹 내의 메모리 뱅크들의 수량이 상기 저전력 모드에서 동작하고 있다는 결정에 적어도 부분적으로 기초하여, 상기 메모리 뱅크들의 그룹에 의해 공유되는 상기 회로부 세트를 비활성화하는 단계를 포함하는, 방법. - 청구항 21에 있어서,
상기 그룹 내의 메모리 뱅크들의 수량이 상기 저전력 모드에서 동작하고 있는 것으로 결정하는 단계는,
상기 그룹 내의 모든 메모리 뱅크들이 상기 저전력 모드에서 동작하고 있는 것으로 결정하는 단계를 포함하는, 방법. - 청구항 21에 있어서,
상기 메모리 디바이스는 복수의 메모리 뱅크의 그룹을 포함하고, 상기 메모리 디바이스는 상기 복수의 메모리 뱅크의 그룹의 각각에 대해 대응하는 메모리 뱅크들의 그룹 내의 모든 메모리 뱅크들에 의해 공유되는 각각의 회로부 세트를 포함하고, 상기 방법은,
상기 복수의 메모리 뱅크의 그룹 내의 모든 메모리 뱅크들에 의해 공유되는 회로부 세트를 동작시키는 단계;
상기 각각의 회로부 세트가 적어도 상기 복수의 메모리 뱅크의 그룹 내의 메모리 뱅크들의 그룹들의 수량에 대해 비활성되는 것으로 결정하는 단계; 및
상기 각각의 회로부 세트가 적어도 상기 복수의 메모리 뱅크의 그룹 내의 메모리 뱅크들의 그룹들의 수량에 대해 비활성된다는 결정에 적어도 부분적으로 기초하여, 상기 복수의 메모리 뱅크의 그룹 내의 모든 메모리 뱅크들에 의해 공유되는 상기 회로부 세트를 비활성화하는 단계를 더 포함하는, 방법. - 청구항 23에 있어서,
상기 각각의 회로부 세트가 적어도 상기 복수의 메모리 뱅크의 그룹 내의 메모리 뱅크들의 그룹들의 수량에 대해 비활성되는 것으로 결정하는 단계는,
상기 각각의 회로부 세트가 상기 복수의 메모리 뱅크의 그룹 내의 모든 메모리 뱅크들의 그룹들에 대해 비활성되는 것으로 결정하는 단계를 포함하는, 방법. - 청구항 23에 있어서,
상기 복수의 메모리 뱅크의 그룹은 상기 메모리 디바이스 내의 메모리 다이에 포함된 모든 메모리 뱅크들의 그룹들을 포함하는, 방법. - 청구항 21에 있어서,
상기 메모리 디바이스의 다이 내의 모든 메모리 뱅크들에 의해 공유되는 회로부 세트를 동작시키는 단계;
상기 다이 내의 모든 메모리 뱅크들이 상기 저전력 모드에서 동작하고 있는 것으로 결정하는 단계; 및
상기 메모리 디바이스의 상기 다이 내의 모든 메모리 뱅크들이 상기 저전력 모드에서 동작하고 있다는 결정에 적어도 부분적으로 기초하여, 상기 다이 내의 모든 메모리 뱅크들에 의해 공유되는 상기 회로부 세트를 비활성화하는 단계를 더 포함하는, 방법. - 청구항 21에 있어서,
상기 저전력 모드에서 동작하는 것은 상기 제2 모드에 대응하는 전력 소비 레벨보다 더 낮은 각각의 전력 소비 레벨에 각각 대응하는 저전력 모드들의 세트 중 임의의 것에서 동작하는 것을 포함하는, 방법. - 청구항 21에 있어서,
상기 제2 모드는 유휴 모드를 포함하는, 방법. - 청구항 21에 있어서,
상기 그룹 내의 메모리 뱅크들의 수량이 상기 저전력 모드에서 동작하고 있다는 결정에 적어도 부분적으로 기초하여, 상기 메모리 뱅크들의 그룹들에 의해 공유되는 상기 회로부 세트가 비활성화되었다는 표시를 저장하는 단계;
상기 메모리 뱅크들의 그룹에 의해 공유되는 상기 회로부 세트를 비활성화한 후, 상기 메모리 뱅크들의 그룹에 대한 취소 명령을 수신하는 단계로서, 상기 취소 명령은 상기 메모리 뱅크들의 그룹에 대한 이전의 파워 다운 명령을 역전시키는, 상기 취소 명령을 수신하는 단계;
상기 취소 명령을 수신한 것에 적어도 부분적으로 기초하여, 상기 저장된 표시에 액세스하는 단계; 및
상기 저장된 표시에 적어도 부분적으로 기초하여, 상기 메모리 뱅크들의 그룹에 의해 공유되는 상기 회로부 세트를 비활성화된 상태로 유지하는 단계를 더 포함하는, 방법. - 장치에 있어서,
각각 유휴 모드를 지원하는 복수의 메모리 뱅크 및 상기 유휴 모드보다 더 낮은 전력 소비에 대응하는 하나 이상의 저전력 모드 세트를 포함하는 메모리 디바이스,
각각의 상기 복수의 메모리 뱅크에 각각 특정된 복수의 전용 회로부 세트,
상기 복수의 메모리 뱅크의 각각의 그룹에 의해 각각 공유되는 복수의 공유 회로부 세트, 및
상기 복수의 메모리 뱅크, 상기 복수의 전용 회로부 세트 및 상기 복수의 공유 회로부 세트와 결합된 컨트롤러를 포함하고, 상기 컨트롤러는 상기 장치로 하여금,
상기 메모리 디바이스가 상기 메모리 뱅크에 특정된 파워 다운 명령을 수신한 후에, 상기 복수의 메모리 뱅크를 상기 세트의 제1 저전력 모드로 전환하게 하고; 및
상기 메모리 뱅크를 포함하는 상기 복수의 메모리 뱅크의 그룹의 모든 메모리 뱅크들을 상기 세트의 상기 제1 저전력 모드로 전환하게 하고, 상기 메모리 디바이스가 상기 메모리 뱅크들의 그룹에 특정된 파워 다운 명령을 수신한 후 상기 메모리 뱅크들의 그룹에 의해 공유되는 상기 복수의 공유 회로부 세트를 비활성화하게 하도록 구성된, 장치. - 청구항 30에 있어서,
상기 컨트롤러는 상기 장치로 하여금,
상기 메모리 디바이스가 상기 메모리 뱅크에 특정된 파워 업 명령을 수신한 후, 상기 메모리 뱅크를 상기 유휴 모드로 전환하게 하고;
상기 메모리 뱅크들의 그룹의 모든 메모리 뱅크들을 상기 유휴 모드로 전환하게 하고, 상기 메모리 디바이스가 상기 메모리 뱅크들의 그룹에 특정된 파워 업 명령을 수신한 후 상기 공유 회로부 세트를 활성화하게 하도록 추가로 구성된, 장치. - 청구항 31에 있어서,
상기 컨트롤러는 상기 장치로 하여금,
상기 메모리 디바이스가 상기 메모리 뱅크에 특정된 상기 파워 업 명령을 수신한 후, 상기 공유 회로부 세트를 활성화하게 하도록 추가로 구성된, 장치. - 청구항 30에 있어서,
상기 복수의 메모리 뱅크에 대한 각각의 동작 모드들의 표시들 및 상기 복수의 공유 회로부 세트에 대한 각각의 활성화 상태들의 표시들을 저장하도록 구성된 하나 이상의 레지스터의 세트를 더 포함하고, 상기 컨트롤러는 상기 장치로 하여금,
상기 메모리 디바이스가 상기 메모리 뱅크들의 그룹에 특정된 상기 파워 다운 명령을 수신한 후,
상기 하나 이상의 레지스터의 세트에 상기 각각의 동작 모드들의 표시들 및 상기 각각의 활성화 상태들의 표시들을 유지하게 하고;
상기 메모리 디바이스가 상기 메모리 뱅크들의 그룹에 특정된 취소 명령을 수신한 후, 상기 취소 명령은 상기 메모리 뱅크들의 그룹에 특정된 이전의 파워 다운 명령을 역전시키고,
상기 하나 이상의 레지스터의 세트에 액세스한 것에 적어도 부분적으로 기초하여, 상기 각각의 동작 모드들 및 상기 각각의 활성화 상태들을 식별하게 하고;
상기 메모리 뱅크들의 그룹의 모든 메모리 뱅크들을 상기 각각의 동작 모드들로 전환하게 하고;
상기 각각의 활성 상태들에 따라 상기 복수의 공유 회로부 세트를 동작하게 하도록 추가로 구성된, 장치. - 청구항 30에 있어서,
상기 컨트롤러는 상기 장치로 하여금,
상기 메모리 뱅크들의 그룹의 모든 메모리 뱅크들이 상기 세트의 저전력 모드에 있는지를 모니터링하게 하고;
상기 메모리 뱅크들의 그룹의 모든 메모리 뱅크들이 상기 저전력 모드에 있다는 것을 식별한 것에 적어도 부분적으로 기초하여 상기 메모리 뱅크들의 그룹에 의해 공유되는 상기 공유 회로부 세트를 비활성화하게 하도록 추가로 구성된, 장치. - 청구항 34에 있어서,
상기 메모리 뱅크들의 그룹의 모든 메모리 뱅크들이 상기 저전력 모드에 있다는 것을 식별한 것에 적어도 부분적으로 기초하여 상기 공유 회로부 세트가 비활성화되었는지 여부의 각각의 표시를 저장하도록 구성된 하나 이상의 레지스터의 세트를 더 포함하고, 상기 컨트롤러는 상기 장치로 하여금, 상기 메모리 뱅크들의 그룹에 특정된 취소 명령을 수신한 후, 상기 취소 명령은 상기 메모리 디바이스가 상기 메모리 뱅크들의 그룹에 특정된 이전의 파워 다운 명령을 역전시키고,
상기 하나 이상의 레지스터의 세트에 액세스한 것에 적어도 부분적으로 기초하여 상기 각각의 표시를 식별하게 하고;
상기 각각의 표시를 식별한 것에 적어도 부분적으로 기초하여 상기 공유 회로부 세트를 비활성화된 상태로 유지하게 하도록 추가로 구성된, 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/551,597 US11243596B2 (en) | 2019-08-26 | 2019-08-26 | Architecture-based power management for a memory device |
| US16/551,597 | 2019-08-26 | ||
| PCT/US2020/045412 WO2021041003A1 (en) | 2019-08-26 | 2020-08-07 | Architecture-based power management for a memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220049040A true KR20220049040A (ko) | 2022-04-20 |
Family
ID=74679125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227010044A KR20220049040A (ko) | 2019-08-26 | 2020-08-07 | 메모리 디바이스에 대한 아키텍처 기반 전력 관리 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US11243596B2 (ko) |
| EP (1) | EP4022612A4 (ko) |
| JP (2) | JP7400081B2 (ko) |
| KR (1) | KR20220049040A (ko) |
| CN (1) | CN114514492B (ko) |
| TW (1) | TWI742769B (ko) |
| WO (1) | WO2021041003A1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11409671B2 (en) * | 2019-09-19 | 2022-08-09 | Facebook Technologies, Llc | Artificial reality system having multi-bank, multi-port distributed shared memory |
| US12032839B2 (en) * | 2020-07-01 | 2024-07-09 | Meta Platforms Technologies, Llc | Hierarchical power management of memory for artificial reality systems |
| US11675413B2 (en) * | 2020-09-30 | 2023-06-13 | Dell Products L.P. | Reducing power consumption of memory devices at an information handling system |
| JP2022147448A (ja) | 2021-03-23 | 2022-10-06 | キオクシア株式会社 | メモリシステム及びデータ管理方法 |
| US20240078024A1 (en) * | 2021-04-28 | 2024-03-07 | Micron Technoloty, Inc. | Light hibernation mode for memory |
| US11803472B2 (en) * | 2021-07-30 | 2023-10-31 | Qualcomm Incorporated | Integrated circuits (IC) employing subsystem shared cache memory for facilitating extension of low-power island (LPI) memory and related methods |
| US11721385B2 (en) * | 2021-08-12 | 2023-08-08 | Micron Technology, Inc. | Dynamic power distribution for stacked memory |
| JP2023031078A (ja) * | 2021-08-24 | 2023-03-08 | キオクシア株式会社 | メモリシステムおよび制御方法 |
| TWI789064B (zh) * | 2021-10-20 | 2023-01-01 | 鯨鏈科技股份有限公司 | 基於晶圓堆疊架構的計算機系統 |
| CN114384996B (zh) | 2022-01-14 | 2023-10-24 | 长鑫存储技术有限公司 | 电源控制电路及控制方法 |
| CN114388008B (zh) * | 2022-01-14 | 2023-08-29 | 长鑫存储技术有限公司 | 电源控制电路及控制方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4216457B2 (ja) | 2000-11-30 | 2009-01-28 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置及び半導体装置 |
| JP2002373489A (ja) | 2001-06-15 | 2002-12-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US7155623B2 (en) | 2003-12-03 | 2006-12-26 | International Business Machines Corporation | Method and system for power management including local bounding of device group power consumption |
| US7386656B2 (en) | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
| US8127153B2 (en) * | 2008-07-29 | 2012-02-28 | Oracle America, Inc. | Memory power profiling |
| JP5528724B2 (ja) | 2009-05-29 | 2014-06-25 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置及びこれを制御するメモリコントローラ、並びに、情報処理システム |
| CN102576236B (zh) | 2009-09-09 | 2015-03-25 | 马维尔国际贸易有限公司 | 具有多个电源和/或多个低功率模式的存储器 |
| US8824222B2 (en) | 2010-08-13 | 2014-09-02 | Rambus Inc. | Fast-wake memory |
| JP2013196740A (ja) | 2012-03-22 | 2013-09-30 | Toshiba Corp | 半導体記憶装置およびその駆動方法 |
| US9760149B2 (en) * | 2013-01-08 | 2017-09-12 | Qualcomm Incorporated | Enhanced dynamic memory management with intelligent current/power consumption minimization |
| JP6030987B2 (ja) | 2013-04-02 | 2016-11-24 | ルネサスエレクトロニクス株式会社 | メモリ制御回路 |
| KR102193468B1 (ko) | 2014-04-04 | 2020-12-21 | 삼성전자주식회사 | 타이밍 마진을 적응적으로 보정하는 메모리 장치 및 이를 포함하는 집적 회로 |
| US9536617B2 (en) | 2015-04-03 | 2017-01-03 | Sandisk Technologies Llc | Ad hoc digital multi-die polling for peak ICC management |
| US9870325B2 (en) | 2015-05-19 | 2018-01-16 | Intel Corporation | Common die implementation for memory devices with independent interface paths |
| US20170206031A1 (en) | 2016-01-15 | 2017-07-20 | Samsung Electronics Co., Ltd. | Fine grain level memory power consumption control mechanism |
| TWI606459B (zh) * | 2016-03-30 | 2017-11-21 | 威盛電子股份有限公司 | 記憶體裝置及其節能控制方法 |
| US9965017B2 (en) | 2016-04-12 | 2018-05-08 | International Business Machines Corporation | System and method for conserving energy in non-volatile dual inline memory modules |
| US10896138B2 (en) * | 2016-05-27 | 2021-01-19 | Apple Inc. | Dynamically controlling random access memory retention in a wireless device |
| KR20190093400A (ko) | 2018-02-01 | 2019-08-09 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치를 포함하는 전자 장치 |
| US10564692B2 (en) * | 2018-03-27 | 2020-02-18 | Windbond Electronics Corp. | Memory device and power reduction method of the same memory device |
-
2019
- 2019-08-26 US US16/551,597 patent/US11243596B2/en active Active
-
2020
- 2020-07-20 TW TW109124406A patent/TWI742769B/zh active
- 2020-08-07 JP JP2022513057A patent/JP7400081B2/ja active Active
- 2020-08-07 KR KR1020227010044A patent/KR20220049040A/ko not_active Application Discontinuation
- 2020-08-07 WO PCT/US2020/045412 patent/WO2021041003A1/en unknown
- 2020-08-07 CN CN202080066534.8A patent/CN114514492B/zh active Active
- 2020-08-07 EP EP20858222.1A patent/EP4022612A4/en active Pending
-
2022
- 2022-01-11 US US17/573,194 patent/US11740678B2/en active Active
-
2023
- 2023-07-19 US US18/223,813 patent/US20240028099A1/en active Pending
- 2023-12-06 JP JP2023205805A patent/JP2024023553A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN114514492B (zh) | 2022-12-20 |
| US11740678B2 (en) | 2023-08-29 |
| EP4022612A4 (en) | 2023-10-04 |
| US20210064113A1 (en) | 2021-03-04 |
| US11243596B2 (en) | 2022-02-08 |
| EP4022612A1 (en) | 2022-07-06 |
| JP2024023553A (ja) | 2024-02-21 |
| WO2021041003A1 (en) | 2021-03-04 |
| JP2022545717A (ja) | 2022-10-28 |
| US20220129058A1 (en) | 2022-04-28 |
| TWI742769B (zh) | 2021-10-11 |
| TW202109515A (zh) | 2021-03-01 |
| CN114514492A (zh) | 2022-05-17 |
| US20240028099A1 (en) | 2024-01-25 |
| JP7400081B2 (ja) | 2023-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20220049040A (ko) | 메모리 디바이스에 대한 아키텍처 기반 전력 관리 | |
| CN113196397B (zh) | 存储器装置低功率模式 | |
| US12045113B2 (en) | Bank configurable power modes | |
| CN111312310B (zh) | 相位电荷共享 | |
| US10782911B2 (en) | Data migration dynamic random access memory | |
| US11449249B2 (en) | Configuring command/address channel for memory | |
| US11960717B2 (en) | Techniques for power management using loopback | |
| KR20210149216A (ko) | 메모리 디바이스에 대한 안전 이벤트 검출 | |
| CN111198654A (zh) | 用于存储器操作的数据迁移 | |
| KR20210142014A (ko) | 다중 모드 채널 구동을 위한 다중 전압 동작 | |
| KR102324704B1 (ko) | 리던던시를 위한 효율적 전력 체계 | |
| CN113939877B (zh) | 用于存储器装置的可重新配置信道接口 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |