KR20190093400A - 반도체 메모리 장치 및 반도체 메모리 장치를 포함하는 전자 장치 - Google Patents

반도체 메모리 장치 및 반도체 메모리 장치를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20190093400A
KR20190093400A KR1020180012999A KR20180012999A KR20190093400A KR 20190093400 A KR20190093400 A KR 20190093400A KR 1020180012999 A KR1020180012999 A KR 1020180012999A KR 20180012999 A KR20180012999 A KR 20180012999A KR 20190093400 A KR20190093400 A KR 20190093400A
Authority
KR
South Korea
Prior art keywords
memory
power
units
die
controller
Prior art date
Application number
KR1020180012999A
Other languages
English (en)
Inventor
차규환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180012999A priority Critical patent/KR20190093400A/ko
Priority to US16/139,721 priority patent/US10664333B2/en
Publication of KR20190093400A publication Critical patent/KR20190093400A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

개시된 일 실시 예에 따른 반도체 메모리 장치는 복수의 유닛들로 구성되는 메모리, 및 메모리를 제어하기 위한 컨트롤러를 포함하고, 컨트롤러는, 메모리의 동작을 위한 전력이 복수의 유닛들 각각에 대해 독립적으로 공급되거나 차단되도록 제어할 수 있다.

Description

반도체 메모리 장치 및 반도체 메모리 장치를 포함하는 전자 장치 {SEMICONDUCTOR MEMORY DEVICE AND ELECTRONIC DEVICE INCLUDING THE SAME }
전자 장치에 관한 것으로, 구체적으로는 반도체 메모리 장치에 대한 전력 공급을 효율적으로 제어하기 위한 전자 장치에 관한 것이다.
스마트폰, 태블릿 PC, 디지털 카메라, 및 웨어러블 기기 등과 같은 모바일 장치의 이용이 폭발적으로 증가하고 있다. 이에 따라, 모바일 장치에 사용되는 반도체 메모리 장치에 대한 고집적, 고성능 및 저전력화가 연구되고 있다.
디램(DRAM) 등과 같은 휘발성 메모리로 구성 가능한 반도체 메모리 장치는 하나의 다이(Die)(또는, 칩)를 이용하여 구현된 후 하나의 패키지로 패키징 될 수 있다. 최근 모바일 장치에서 구동되는 많은 어플리케이션들이 고성능 및 고용량 메모리를 요구함에 따라, 반도체 메모리 장치를 구성하는 다이들 각각의 용량은 점점 커질 수 있다. 또한, 반도체 메모리 장치를 구성하는 다이들의 개수 또한 증가하는 추세이다.
반도체 메모리 장치에서의 전력 소모는 일반적으로 반도체 메모리 장치의 용량에 비례하므로, 전력 소모 역시 증가할 수 있다.
메모리의 동작을 위한 전력을 효율적으로 공급하기 위한 장치 및 방법이 제공될 수 있다.
본 실시 예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제로 한정되지 않으며, 이하의 실시 예들로부터 또 다른 기술적 과제들이 유추될 수 있다.
반도체 메모리 장치는, 복수의 유닛들로 구성되는 메모리, 및 상기 메모리를 제어하기 위한 컨트롤러를 포함하고, 상기 컨트롤러는, 상기 메모리의 동작을 위한 전력이 상기 복수의 유닛들 각각에 대해 독립적으로 공급되거나 차단되도록 제어할 수 있다.
상기 메모리는 DRAM(Dynamic Random Access Memory)이고, 상기 복수의 유닛들 각각은 상기 DRAM 을 구성하는 패키지, 다이, 및 칩 중 하나일 수 있다.
전자 장치는, 호스트, 및 반도체 메모리 장치를 포함하고, 상기 반도체 메모리 장치는, 복수의 유닛들로 구성되는 메모리, 및 상기 메모리를 제어하기 위한 컨트롤러를 포함하고, 상기 컨트롤러는, 상기 메모리의 동작을 위한 전력이 상기 복수의 유닛들 각각에 대해 독립적으로 공급되거나 차단되도록 제어할 수 있다.
도1은 일 실시 예에 따른 전자 장치의 블록도를 나타낸다.
도2는 일 실시 예에 따른 반도체 메모리 장치의 블록도를 나타낸다.
도3은 일 실시 예에 따른 반도체 메모리 장치의 상세한 구성을 나타낸다.
도4는 일 실시 예에 따른 반도체 메모리 장치의 블록도를 나타낸다.
도5는 일 실시 예에 따른 반도체 메모리 장치의 블록도를 나타낸다.
도6은 일 실시 예에 따른 메모리의 블록도를 나타낸다.
도7은 일 실시 예에 따른 반도체 메모리 장치의 블록도를 나타낸다.
도8은 일 실시 예에 따른 전자 장치에서 메모리의 동작을 위한 전력 공급을 제어하는 방법의 흐름도를 나타낸다.
도9는 일 실시 예에 따른 스마트 폰에서 전력이 공급되는 메모리의 용량이 변화하는 동작을 나타내는 개념도이다.
도10은 일 실시 예에 따른 컴퓨팅 디바이스의 블록도를 나타낸다.
도11은 일 실시 예에 따른 모바일 기기의 블록도를 나타낸다.
도12는 일 실시 예에 따른 휴대용 멀티미디어 기기의 블록도를 나타낸다.
아래에서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자들(이하, 통상의 기술자들)이 본 발명을 용이하게 실시할 수 있도록, 첨부되는 도면들을 참조하여 몇몇 실시 예가 명확하고 상세하게 설명될 것이다.
도1은 일 실시 예에 따른 전자 장치의 블록도를 나타낸다.
전자 장치(1000)는 어플리케이션을 실행하거나 데이터를 저장 및 관리함으로써 사용자에게 필요한 정보를 제공할 수 있다. 일 실시 예에 따라, 전자 장치(1000)는 차량용 인포테인먼트 시스템에 포함된 장치일 수 있다. 예를 들어, 전자 장치(1000)는 네비게이션 장치 또는 미디어 컨텐츠 재생 장치일 수 있다. 예를 들어, 전자 장치(1000)는 첨단 운전자 지원 시스템(ADAS: Advanced Driver Assistance Systems)을 위한 장치일 수 있다. 일 실시 예에 따라, 전자 장치(1000)는 서버 장치일 수 있다. 일 실시 예에 따라, 전자 장치(1000)는 퍼스널 컴퓨터(PC)이거나, 노트북 컴퓨터, 스마트 폰, 휴대용 게임기, PDA(Personal Digital Assistant), 또는 카메라 등과 같은 모바일 전자 장치일 수 있으나 이에 제한되지 않는다.
전자 장치(1000)는 반도체 메모리 장치(1400)를 포함할 수 있다. 반도체 메모리 장치(1400)는 데이터를 저장하거나, 어플리케이션 프로세서와 같은 호스트로부터 수신된 작업을 처리한 후 처리된 결과를 저장할 수 있다. 반도체 메모리 장치(1400)는 호스트에서 수행되는 어플리케이션을 로딩하거나, 어플리케이션의 구동을 위해 필요한 데이터를 일시적으로 저장할 수 있다.
호스트는 하나 이상의 전자 회로, 칩, 장치의 동작들에 따라, 사용자에게 다양한 서비스를 제공할 수 있다. 일 실시 예에 따른 호스트는, 사용자로부터 수신된 명령을 처리하기 위해 다양한 연산을 수행할 수 있고, 사용자에게 연산 결과를 제공할 수 있다. 일 실시 예에 따른 호스트는 운영 체제, 어플리케이션 등을 포함할 수 있다. 일 실시 예에 따른 호스트는 전용 논리 회로(예컨대, FPGA(Field Programmable Gate Array), ASICs(Application Specific Integrated Circuits) 등)를 포함하는 연산 프로세서(예를 들어, CPU(Central Processing Unit), GPU(Graphic Processing Unit), AP(Application Processor) 등)를 포함할 수 있으나 이에 제한되지 않는다. 예를 들어, 호스트는 전자 장치(1000) 내의 카메라를 구동시키거나 전자 장치(1000)에 설치된 게임 어플리케이션을 구동시키기 위한 프로세서일 수 있다.
반도체 메모리 장치(1400)는 메모리(1440) 및 메모리(1440)를 제어하기 위한 컨트롤러(1420)를 포함할 수 있다.
컨트롤러(1420)는 메모리(1440)로의 데이터 입출력을 제어할 수 있다. 컨트롤러(1420)와 메모리(1440)는 버스 채널을 통해 연결될 수 있다. 제어 신호 및 데이터 신호는 버스 채널을 통해 컨트롤러(1420)와 메모리(1440) 사이에서 전송될 수 있다. 컨트롤러(1420)는 메모리의 동작을 위한 전력의 공급을 효율적으로 제어할 수 있다. 이에 대해서는 후술한다.
컨트롤러(1420)는 위에서 설명된 및 아래에서 설명될 기능들을 수행하도록 구성되는 하나 이상의 하드웨어 구성 요소들(예컨대, 아날로그 회로, 논리 회로 등)을 포함할 수 있다. 추가로 또는 대안적으로, 컨트롤러(1420)는 하나 이상의 프로세서 코어들을 포함할 수 있다. 위에서 설명된 및 아래에서 설명될 컨트롤러(1420)의 기능들은 소프트웨어 및/또는 펌웨어의 프로그램 코드로 구현될 수 있고, 컨트롤러(1420)의 프로세서 코어(들)는 프로그램 코드의 명령어 집합을 실행할 수 있다. 컨트롤러(1420)의 프로세서 코어(들)는 명령어 집합을 실행하기 위해 다양한 종류의 산술 연산들 및/또는 논리 연산들을 처리할 수 있다.
메모리(1440)는 휘발성 메모리 및/또는 비휘발성 메모리를 포함할 수 있다.
메모리(1440)는 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM)와 같은 휘발성 메모리, 또는 eMMC(Embedded MultiMediaCard), UFS(Universal Flash Storage), 또는 솔리드 스테이트 드라이브(Solid State Drive, SSD)와 같은 비휘발성 메모리를 포함할 수 있다. 예를 들어, 메모리(1440)는 DDR2 DRAM, DDR3 DRAM, mobile DRAM, EDP, PRAM, OneDRAM, Pseudo SRAM, LpDDR 계열 DRAM, FRAM, Graphic DRAM, 및 ReRAM 중에서 선택된 어느 하나일 수 있다. 다른 예로, 메모리(1440)는 NAND flash, NOR flash, OneNAND, PRAM, 및 ReRAM 중에서 선택된 어느 하나일 수 있다. 다만, 메모리(1440)는 데이터를 저장하기 위한 어떠한 유형의 메모리 장치도 포함할 수 있으며 이에 제한되지 않는다.
메모리(1440)는 하나 이상의 유닛(Unit)들(유닛#1, 유닛#2, … , 유닛#n)로 구성될 수 있다. 유닛이란, 메모리(1440)를 구성하는 물리적 구성 요소로서, 예를 들어, 패키지(Package), 다이(Die), 및 칩(Chip) 중 어느 하나를 의미할 수 있다. 일 실시 예에 따라, 메모리(1440)는 하나 이상의 패키지를 포함할 수 있으며, 패키지는 하나 이상의 다이들을 포함할 수 있다. 또한, 다이는 하나 이상의 칩들을 포함할 수 있다.
도2를 참조하면, 도2의 반도체 메모리 장치(2400)는 도1의 반도체 메모리 장치(1400)의 일 실시 예를 나타낸다. 반도체 메모리 장치(2400)는 메모리(2440) 및 메모리(2440)를 제어하기 위한 컨트롤러(2420)를 포함할 수 있다. 메모리(2440)는 두 개의 다이(다이#1, 다이#2)를 포함하는 단일한 패키지로 구성될 수 있다.
다이는 메모리의 최소의 생산 단위를 의미할 수 있다. 예를 들어, 다이는, 웨이퍼 상에서 다양한 반도체 제조 공정을 거쳐 제조된 개별적인 칩 자체를 의미할 수 있다. 반도체 제조 공정은 산화공정, 포토리소그래피 공정, 박막 형성 공정, 식각공정, 또는 CMP 공정 중의 하나일 수 있다. 다만, 다이는 하나 이상의 칩(예를 들어, 두 개의 칩)들을 포함할 수도 있다.
하나 이상의 다이들은 하나의 패키지로 패키징될 수 있다. 패키징은, PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 패키징 방법을 포함할 수 있다.
컨트롤러(2420)는 어플리케이션 프로세서와 같은 호스트로부터 데이터 읽기 요청이나 데이터 쓰기 요청이 수신되면, 메모리(2440)로 읽기 커맨드나 쓰기 커맨드를 제1, 2 채널들을 통해 전달할 수 있다. 예를 들어, 제1 채널은 다이#1의 전용 채널이고, 제2채널은 다이#2의 전용 채널이다.
다이#1은 제1채널을 통해 커맨드, 어드레스, 데이터를 수신할 수 있다. 또한, 다이#1은 제1채널을 통해 메모리 셀로부터 읽혀진 데이터를 출력할 수 있다. 다이#2는 제2채널을 통해 커맨드, 어드레스, 데이터를 수신할 수 있다. 또한, 다이#2는 제2 채널을 통해 메모리 셀로부터 읽혀진 데이터를 출력할 수 있다.
도2의 실시 예에서, 메모리(2440)를 구성하는 유닛들은 다이들(다이#1, 다이#2)이 될 수 있다.
도3을 참조하면, 도3의 반도체 메모리 장치(3400)는 도1의 반도체 메모리 장치(1400)의 일 실시 예를 나타낸다. 반도체 메모리 장치(3400)는 메모리(3440) 및 메모리(3440)를 제어하기 위한 컨트롤러(3420)를 포함할 수 있다. 일 실시 예에 따른 메모리(3440)는 LPDDR4계열의 동적 랜덤 액세스 메모리(DRAM)일 수 있다.
메모리(3440)는 단일한 패키지(3200)를 포함할 수 있다. 패키지(3200)는 네 개의 다이들(3210, 3220, 3230, 3240)을 포함할 수 있다.
각각의 다이에는 두 개의 칩들이 포함될 수 있다. 예를 들어, 다이(3210)는 각각이 4기가 비트의 용량을 갖는 두 개의 칩(Ch.A 4Gbx16 LPDDRAX)들을 포함할 수 있다. 일 실시 예에 따라, 하나의 다이 내에 포함된 칩들은 컨트롤러(3420)로부터 수신되는 칩 셀렉트(Chip Select, CS) 신호로 구별될 수 있으며, 어드레스와 데이터 채널을 공유할 수 있다. 예를 들어, 다이(3210)에 포함된 두 개의 칩(Ch.A 4Gbx16 LPDDRAX)들은 칩 셀렉트 신호(CS0_a 및 CS1_a)를 사용하여 구별될 수 있다.
도3의 실시 예에서, 메모리(3440)를 구성하는 유닛들은 네 개의 다이들(3210, 3220, 3230, 3240) 및 네 개의 다이들(3210, 3220, 3230, 3240) 각각에 포함된 칩들이 될 수 있다.
도2 및 도3을 참조하여 상술한 반도체 메모리 장치(1400)의 구성은 하나의 실시 예일 뿐 이에 제한되지 않는다. 예를 들어, 반도체 메모리 장치(1400)는 복수의 패키지들로 구성된 메모리(1440)를 포함할 수 있다. 이러한 경우, 메모리(1440)는 패키지, 다이, 및 칩의 순서의 계층적인 구조일 수 있다.
다시 도1을 참조하면, 반도체 메모리 장치(1400)의 동작을 위해 전력이 공급될 수 있다. 전자 장치(1000)의 배터리와 같은 전원 장치(미도시)로부터 출력된 전력이 메모리(1440)로 공급될 수 있다. 예를 들어, 전원 전압(VDD) 및 데이터 입출력에 사용되는 신호의 전압 레벨을 결정하기 위한 입출력 전압(VDDQ)이 전력으로부터 제공될 수 있다.
전력은 메모리(1440)의 전체 유닛들(유닛#1, 유닛#2, … , 유닛#n) 중 일부 유닛에 대해서 차단될 수 있다. 예를 들어, 유닛#1 의 동작을 위한 전력(Power_1)은 유닛#1 로 공급되지만, 유닛#2의 동작을 위한 전력(Power_2)은 유닛#2 로 공급되지 않을 수 있다. 이를 위해, 전자 장치(1000)는 메모리(1440)의 복수의 유닛들(유닛#1, 유닛#2, … , 유닛#n) 별로 전력이 공급되거나 차단되도록 제어할 수 있다. 전자 장치(1000)는 사용되지 않은 메모리(1440)의 유닛에 대해서는 전력 공급을 차단함으로써, 불필요한 전력 소모를 최소화할 수 있다.
컨트롤러(1420)는, 메모리(1440)의 복수의 유닛들(유닛#1, 유닛#2, … , 유닛#n) 각각에 대해 독립적으로 전력이 공급 또는 차단되도록 제어할 수 있다. 이를 위해, 컨트롤러(1420)는 전원 게이팅 모듈(Power Gating Module)(미도시)과의 인터페이스 동작을 수행할 수 있다.
전원 게이팅 모듈은, 예를 들어, FPGA(Field Programmable Gate Array) 또는 ASIC(Application Specific Integrated Circuit)과 같은 하드웨어 구성 요소 또는 전자 회로를 의미할 수 있다. 후술하는 바와 같이 전원 게이팅 모듈은, 복수의 유닛들(유닛#1, 유닛#2, … , 유닛#n)과 대응하는 복수의 전원 게이팅 소자(예를 들어, 스위치)들을 포함할 수 있으나 이에 제한되지 않는다. 또는, 전원 게이팅 모듈은, 복수의 유닛들(유닛#1, 유닛#2, … , 유닛#n)의 전력 공급 상태에 대한 정보를 기록하는 레지스터를 포함할 수 있으나 이에 제한되지 않는다.
도4는 일 실시 예에 따른 반도체 메모리 장치의 블록도를 나타낸다.
반도체 메모리 장치(4400)는 도1의 반도체 메모리 장치(1400)의 상세한 실시 예를 나타낸다. 따라서, 이하 생략된 내용이라 하더라도 도1의 반도체 메모리 장치(1400)에 관하여 기술된 내용은 도4의 반도체 메모리 장치(4400)에도 적용될 수 있다.
반도체 메모리 장치(4400)는 메모리(4440) 및 메모리(4440)를 제어하기 위한 컨트롤러(4420)를 포함할 수 있다. 일 실시 예에 따른 메모리(4440)는 단일한 패키지를 포함할 수 있으며, 단일한 패키지는 복수의 다이들(다이#1, 다이#2, 다이#3, 다이#4)을 포함할 수 있다. 도1을 참조하여 상술한 바와 같이, 복수의 다이들(다이#1, 다이#2, 다이#3, 다이#4)에 대한 전력의 공급 또는 차단은, 복수의 다이들(다이#1, 다이#2, 다이#3, 다이#4) 별로 독립적으로 결정될 수 있다. 예를 들어, 전력은 복수의 다이들(다이#1, 다이#2, 다이#3, 다이#4) 중 다이#1 및 다이#2에 대해 공급될 수 있다.
반도체 메모리 장치(4400)는 복수의 다이들(다이#1, 다이#2, 다이#3, 다이#4) 별로 전력을 공급하거나 차단하기 위한 전원 게이팅 모듈을 포함할 수 있다. 예를 들어, 반도체 메모리 장치(4400)는 복수의 다이들(다이#1, 다이#2, 다이#3, 다이#4)과 각각 대응되는 전원 게이팅 소자들(4441, 4442, 4443, 4444)을 포함할 수 있다. 예를 들어, 반도체 메모리 장치(4400)는 다이#1과 대응되는 전원 게이팅 소자(4441), 다이#2와 대응되는 전원 게이팅 소자(4442), 다이#3와 대응되는 전원 게이팅 소자(4443), 및 다이#4와 대응되는 전원 게이팅 소자(4444)를 포함할 수 있다.
도4 에는 전원 게이팅 소자들(4441, 4442, 4443, 4444) 각각이 대응되는 다이와 인접하는 것으로 도시되었으나, 이에 제한되지 않는다. 전원 게이팅 소자들(4441, 4442, 4443, 4444)은 컨트롤러(4420)에 포함될 수도 있으며 컨트롤러(4420)와 메모리(4440) 사이에 위치할 수도 있다. 전자 장치(1000)에서 PMIC 스킴이 사용되는 경우, 전원 게이팅 소자들(4441, 4442, 4443, 4444)은 PMIC 내부에 위치할 수도 있다. 이는 도5를 참조하여 후술한다.
전원 게이팅 소자들(4441, 4442, 4443, 4444)은, 대응되는 다이로 전력을 통과시키거나 차단할 수 있는 온(On)/오프(Off) 스위치로 구현될 수 있다. 예를 들어, 전원 게이팅 소자(4441)가 오프 상태인 경우, 다이#1의 동작을 위한 전력(Power_1)은 차단될 수 있다. 전원 게이팅 소자(4442)가 오프 상태인 경우, 다이#2의 동작을 위한 전력(Power_2)은 차단될 수 있다. 전원 게이팅 소자(4443)가 오프 상태인 경우, 다이#3의 동작을 위한 전력(Power_3)은 차단될 수 있다. 전원 게이팅 소자(4444)가 오프 상태인 경우, 다이#4의 동작을 위한 전력(Power_4)은 차단될 수 있다.
일 실시 예에 따라, 전원 게이팅 소자들(4441, 4442, 4443, 4444)은 전류를 통과시키거나 차단시키기 위한 트랜지스터로 구현될 수 있다. 예를 들어, 전원 게이팅 소자들(4441, 4442, 4443, 4444)은 높은 문턱 전압 트랜지스터를 사용하여 다이들(다이#1, 다이#2, 다이#3, 다이#4)로 흘러가는 전류를 통과시키거나 차단시킬 수 있다.
컨트롤러(4420)는 제어 신호(POW_CTRL_SIG)를 통해 전원 게이팅 소자들(4441, 4442, 4443, 4444)을 제어할 수 있다. 예를 들어, 컨트롤러(4420)는 제어 신호(POW_CTRL_SIG)를 통해 전원 게이팅 소자들(4441, 4442, 4443, 4444) 각각의 온/오프 상태를 변경할 수 있다.
일 실시 예에 따른, 메모리(4440)는 다이들(다이#1, 다이#2, 다이#3, 다이#4)로의 전력 차단 여부에 대한 정보를 기록하기 위한 모드 레지스터(Mode Register)(미도시)를 포함할 수 있다. 예를 들어, 모드 레지스터에는, 전원 게이팅 소자들(4441, 4442, 4443, 4444)의 온/오프 상태가 기록될 수 있다. 이러한 경우, 컨트롤러(4420)는, 제어 신호(POW_CTRL_SIG)를 통해 모드 레지스터의 전력 차단 여부에 대한 정보를 설정하거나 변경할 수 있다.
컨트롤러(4420)는, 현재 전력이 공급되고 있는 다이들 중에서 적어도 일부 다이에 대해 전력이 차단되도록 제어할 수 있다. 또는, 컨트롤러(4420)는, 전력이 공급되고 있지 않은 유닛들 중에서 적어도 일부 유닛에 대해 전력이 새롭게 공급되도록 제어하고, 전력이 새롭게 공급되는 적어도 일부 유닛에 대해 초기화를 수행할 수 있다. 이는 도8을 참조하여 후술한다.
도4를 참조하여, 다이를 예로 들어 전자 장치(1000)의 동작을 설명하였으나, 도4의 다이는 패키지, 칩 등과 같은 다른 형태의 어떠한 유닛으로도 치환 가능하다.
도5는 일 실시 예에 따른 반도체 메모리 장치의 블록도를 나타낸다.
반도체 메모리 장치(5400)는 도1의 반도체 메모리 장치(1400)의 상세한 실시 예를 나타낸다. 따라서, 이하 생략된 내용이라 하더라도 도1의 반도체 메모리 장치(1400)에 관하여 기술된 내용은 도5의 반도체 메모리 장치(5400)에도 적용될 수 있다.
반도체 메모리 장치(5400)는 PMIC(Power Management IC, 5800)와 전기적으로 연결될 수 있다. PMIC(5800)은 전원 장치(미도시)로부터 출력된 전력을 제어하고 출력된 전력을 반도체 메모리 장치(5400)로 전달하기 위한 반도체 장치로서 전자 장치(1000) 내에 포함될 수 있다.
PMIC(5800)는 복수의 다이들(다이#1, 다이#2, 다이#3, 다이#4) 별로 공급되는 전력의 출력을 제어하기 위한 전원 게이팅 모듈(미도시)을 포함할 수 있다. 이러한 경우, 컨트롤러(5420)는 제어 신호(POW_CTRL_SIG)를 통해 PMIC(5800)의 전원 게이팅 모듈을 제어할 수 있다.
예를 들어, 다이#1 의 동작을 위한 전력(Power_1)의 PMIC(5800)로부터의 출력은 전원 게이팅 소자(5810)의 상태에 따라 결정될 수 있다. 다이#2 의 동작을 위한 전력(Power_2)의 PMIC(5800)로부터의 출력은 전원 게이팅 소자(5820)의 상태에 따라 결정될 수 있다. 다이#3 의 동작을 위한 전력(Power_3)의 PMIC(5800)로부터의 출력은 전원 게이팅 소자(5830)의 상태에 따라 결정될 수 있다. 다이#4 의 동작을 위한 전력(Power_4)의 PMIC(5800)로부터의 출력은 전원 게이팅 소자(5840)의 상태에 따라 결정될 수 있다. 만약, 전원 게이팅 소자(5810)와 전원 게이팅 소자(5830)가 오프 상태인 경우, 다이#1와 다이#3각각의 동작을 위한 전력(Power_1)과 전력(Power_3)은 차단될 수 있다.
도6는 일 실시 예에 따른 메모리의 블록도를 나타낸다.
메모리(6440)는 도1의 메모리(1440)의 상세한 실시 예를 나타낸다. 따라서, 이하 생략된 내용이라 하더라도 도1의 메모리(1440)에 관하여 기술된 내용은 도6의 메모리(6440)에도 적용될 수 있다.
메모리(6440)는 두 개의 다이(다이#1, 다이#2)를 포함할 수 있다. 상술한 바와 같이, 다이#1의 동작을 위한 전력(Power_1)과 다이#2의 동작을 위한 전력(Power_2)의 공급은 서로 독립적으로 제어될 수 있다.
일 실시 예에 따라, 전자 장치(1000)는 다이에 포함된 복수의 칩들 각각에 대한 전력의 공급을 독립적으로 제어할 수 있다.
예를 들어, 전력 공급이 차단되지 않은 다이#1가 두 개의 칩(Chip#1_1, Chip#1_2)들을 포함하는 경우, 칩(Chip#1_1)의 동작을 위한 전력(Power_1_1)과 칩(Chip#1_2)의 동작을 위한 전력(Power_1_2)의 공급은 독립적으로 제어될 수 있다. 이를 위해, 메모리(6440)는 칩(Chip#1_1)에 대응하는 전원 게이팅 소자(6441)와 칩(Chip#1_2)에 대응하는 전원 게이팅 소자(6442)를 포함할 수 있으나 이에 제한되지 않는다.
또한, 전력 공급이 차단되지 않은 다이#2가 두 개의 칩(Chip#2_1, Chip#2_2)들을 포함하는 경우, 칩(Chip#2_1)의 동작을 위한 전력(Power_2_1)과 칩(Chip#2_2)의 동작을 위한 전력(Power_2_2)의 공급은 독립적으로 제어될 수 있다. 이를 위해, 메모리(6440)는 칩(Chip#2_1)에 대응하는 전원 게이팅 소자(6443)와 칩(Chip#2_2)에 대응하는 전원 게이팅 소자(6442)를 포함할 수 있으나 이에 제한되지 않는다.
도7은 일 실시 예에 따른 반도체 메모리 장치의 블록도를 나타낸다.
반도체 메모리 장치(7400)는 도1의 반도체 메모리 장치(1400)의 상세한 실시 예를 나타낸다. 따라서, 이하 생략된 내용이라 하더라도 도1의 반도체 메모리 장치(1400)에 관하여 기술된 내용은 도7의 반도체 메모리 장치(7400)에도 적용될 수 있다.
반도체 메모리 장치(7400)는 메모리(7440) 및 메모리(7440)를 제어하기 위한 컨트롤러(7420)를 포함할 수 있다. 일 실시 예에 따른 메모리(7440)는 복수의 패키지들(패키지#1, 패키지#2, 패키지#3, 패키지#4)을 포함할 수 있다. 도1을 참조하여 상술한 바와 같이, 메모리(7440)의 동작을 위한 전력의 공급 또는 차단은, 복수의 패키지들(패키지#1, 패키지#2, 패키지#3, 패키지#4) 별로 제어될 수 있다. 예를 들어, 전력은 복수의 패키지들(패키지#1, 패키지#2, 패키지#3, 패키지#4) 중 패키지#1 및 패키지#2에 대해 공급될 수 있다.
반도체 메모리 장치(7400)는 복수의 패키지들(패키지#1, 패키지#2, 패키지#3, 패키지#4) 별로 전력을 공급하거나 차단하기 위한 전원 게이팅 모듈을 포함할 수 있다. 일 실시 예에 따라, 반도체 메모리 장치(7400)는 복수의 패키지들(패키지#1, 패키지#2, 패키지#3, 패키지#4)과 각각 대응되는 전원 게이팅 소자들(7441, 7442, 7443, 7444)을 포함할 수 있다.
전원 게이팅 소자들(7441, 7442, 7443, 7444)은, 대응되는 패키지의 동작을 위한 전력을 통과시키거나 차단할 수 있는 온(On)/오프(Off) 스위치로 구현될 수 있다. 컨트롤러(7420)는 제어 신호(POW_CTRL_SIG)를 통해 전원 게이팅 소자들(7441, 7442, 7443, 7444)의 온/오프 상태를 제어할 수 있다.
도7에서는 전원 게이팅 모듈(예를 들어, 전원 게이팅 소자들(7441, 7442, 7443, 7444))이 반도체 메모리 장치(7400)의 내부에 위치하는 것으로 도시하였으나, 전원 게이팅 모듈은 반도체 메모리 장치(7400)의 외부(예를 들어, 도5의 PMIC(5800))에 위치할 수 있다. 이러한 경우, 컨트롤러(7420)는 반도체 메모리 장치(7400)의 별도의 핀(Pin)을 통해 제어 신호를 전달함으로써, 전원 게이팅 모듈을 제어할 수 있으나 이에 제한되지 않는다.
일 실시 예에 따라, 전력이 공급되는 패키지에 대해, 패키지 내의 다이들의 동작을 위한 전력의 공급은 다이 별로 제어될 수 있다. 이를 위해, 컨트롤러(7420)는 도4를 참조하여 상술한 동작을 수행할 수 있다. 또한, 전력이 공급되는 다이에 대해, 다이 내의 칩들을 위한 전력의 공급은 칩 별로 제어될 수 있다. 이를 위해, 컨트롤러(7420)는 도6을 참조하여 상술한 동작을 수행할 수 있다. 즉, 메모리(7440)가 복수의 패키지들로 구성되는 경우, 전력 제어 동작은 패키지, 다이, 및 칩의 순서대로 계층적으로 수행될 수 있다.
도8은 일 실시 예에 따른 전자 장치에서 메모리에 대한 전력 공급을 제어하는 방법의 흐름도를 나타낸다.
단계 S8100 에서, 전자 장치(1000)는 대기 모드(Stand-By Mode) 또는 어플리케이션 모드에 진입할 수 있다. 대기 모드는 사용자가 전자 장치(1000)의 어떠한 기능도 사용하고 있지 않은 상태를 의미할 수 있다. 또는, 대기 모드는 백 그라운드(Background) 프로세스만이 수행되거나 전자 장치(1000)의 디스플레이에 초기 화면만 표시되고 있는 상태를 의미할 수 있다. 어플리케이션 모드는 전자 장치(1000)의 특정한 기능 또는 특정한 어플리케이션이 구동 중인 상태를 의미할 수 있다. 예를 들어, 사용자가 전자 장치(1000)의 카메라를 구동시키거나 전자 장치(1000)의 게임 어플리케이션을 실행시킴으로써, 전자 장치(1000)는 어플리케이션 모드에 진입할 수 있다.
단계 S8200에서, 전자 장치(1000)는 전력이 공급되는 메모리의 용량을 감소시켜도 되는지 판단할 수 있다. 예를 들어, 전자 장치(1000)는 현재 실행 중인 어플리케이션이 필요로 하는 메모리의 용량과 현재 전력이 공급되고 있는 메모리의 용량을 비교할 수 있다. 예를 들어, 전자 장치(1000)는, 현재 전력이 공급되고 있는 메모리의 용량이 어플리케이션의 실행을 위해 필요한 메모리의 용량을 기준 값 이상으로 초과하는 경우, 전력이 공급되는 메모리의 용량을 감소시켜도 되는 것으로 판단할 수 있다. 전력이 공급되는 메모리의 용량을 감소시켜도 되는 것으로 판단되면, 단계 S8300 에서 메모리 중 일부 영역에 대한 전력 공급을 차단할 수 있다. 그렇지 않으면 단계 S8400 에서, 전자 장치(1000)는, 메모리의 더 많은 영역에 전력을 공급하여야 하는지 판단할 수 있다.
단계 S8300 에서, 전자 장치(1000)는, 현재 전력이 공급되고 있는 메모리의 전체 영역 중 일부 영역에 대해 공급되는 전력을 차단할 수 있다. 일 실시 예에 따라, 전자 장치(1000)의 컨트롤러는, 전원 게이팅 모듈과 인터페이스 동작을 수행함으로써, 메모리를 구성하는 전체 유닛들 중 적어도 일부 유닛에 대한 전력 공급을 차단할 수 있다. 예를 들어, 유닛은 패키지, 다이, 칩 중 어느 하나일 수 있으나 이에 제한되지 않는다.
단계 S8400 에서, 전자 장치(1000)는, 현재 수행중인 동작(예를 들어, 어플리케이션의 실행)을 위해 더 많은 메모리 용량이 필요한지 판단할 수 있다. 예를 들어, 전자 장치(1000)는 어플리케이션의 실행을 위해 필요한 메모리 용량과 전력이 공급되고 있는 메모리의 용량을 비교할 수 있다. 전자 장치(1000)는, 현재 전력이 공급되고 있는 메모리의 용량보다 더 많은 용량의 메모리가 필요한 경우, 단계 S8500에서, 전력이 공급되고 있지 않은 메모리의 영역에 대해 전력을 추가적으로 공급할 수 있다. 그렇지 않은 경우, 전자 장치(1000)의 전력 제어 동작은 종료된다.
단계 S8500 에서, 전자 장치(1000)는, 현재 전력이 공급되고 있지 않은 메모리의 영역에 대해 추가적으로 전력을 공급할 수 있다. 예를 들어, 전자 장치(1000)는, 전력이 공급되고 있지 않은 메모리의 유닛들 중 적어도 일부 유닛에 대해 전력을 추가적으로 공급할 수 있다. 추가적으로 전력이 공급되는 유닛은 패키지, 다이, 칩 중 하나일 수 있으나 이에 제한되지 않는다.
전자 장치(1000)는 추가적으로 전력이 공급되는 메모리의 유닛에 대한 초기화를 수행할 수 있다. 일 실시 예에 따라, 초기화는 트레이닝 동작을 포함할 수 있다. 트레이닝 동작은 데이터 입력 또는 출력의 타이밍을 버스와 일치하도록 조정하는 동작으로서, 메모리에서 입력 또는 출력되는 데이터의 신뢰성을 높이기 위해 필요한 동작이다. 전자 장치(1000)는, 전자 장치(1000) 내의 레지스터에 기록된 데이터를 트레이닝을 위한 트레이닝 데이터(Training Data)로서 사용할 수 있다. 이에 따라, 추가적으로 전력이 공급되는 유닛에 대한 초기화를 빠르게 수행할 수 있다. 또한, 초기화는 추가적으로 전력이 공급되는 유닛에 대한 모드 레지스터의 설정 동작도 포함할 수 있다. 따라서, 전력이 추가적으로 공급됨에 따라, 해당 유닛의 모드 레지스터의 초기화도 자동적으로 수행될 수 있다.
도9은 일 실시 예에 따른 스마트 폰에서 전력이 공급되는 메모리의 용량이 변화하는 동작을 나타내는 개념도이다.
스마트 폰(9000)은 도1을 참조하여 상술한 전자 장치(1000)일 수 있다. 메모리(9200)는 스마트 폰(9000) 내에 존재할 수 있으며, 스마트 폰(9000)에서 수행되는 어플리케이션을 로딩하거나, 어플리케이션의 실행을 위해 필요한 데이터를 일시적으로 저장할 수 있다. 일 실시 예에 따라, 메모리(9200)는 8개의 유닛들을 포함할 수 있다. 유닛들 각각은 패키지, 다이, 및 칩 중 하나일 수 있으나 이에 제한되지 않는다. 음영 표시된 유닛은 전력 공급이 차단된 유닛을 나타내고, 음영 표시되지 않은 유닛은 전력이 공급되고 있는 유닛을 의미할 수 있다.
스마트 폰(9000)이 대기 모드(9400)에 있는 경우, 메모리(9200)에서 전력이 공급되는 유닛들의 개수는 두 개이다. 즉, 스마트 폰(9000)은 사용되지 않는 나머지 여섯 개의 유닛들에 대한 전력 공급을 차단함으로써 불필요한 전력 소모를 방지할 수 있다. 대기 모드(9400)는 스마트 폰(9000)의 어떠한 기능도 수행되지 않고 있는 상태 또는 문자 메시지의 전송이나 텍스트의 작성 등 비교적 간단한 작업이 수행되고 있는 상태를 의미할 수 있다.
스마트 폰(9000)에서 게임 어플리케이션(9600)이 실행되는 경우, 메모리(9200)의 모든 유닛들에 대해 전력이 공급될 수 있다. 스마트 폰(9000)은 게임 어플리케이션(9600)과 같이 메모리(9200)를 많이 필요로 하는 어플리케이션이 실행되면, 전력이 공급되는 메모리(9200)의 유닛들의 개수를 증가시키고 추가적으로 전력이 공급되는 메모리(9200)의 유닛들에 대한 초기화를 수행할 수 있다.
스마트 폰(9000)에서 게임 어플리케이션(9600)의 실행이 중단되고, 카메라 어플리케이션(9800)이 실행되는 경우, 전력이 공급되는 메모리(9200)의 유닛들의 개수는 네 개로 감소할 수 있다. 즉, 스마트 폰(9000)은 사용되지 않는 네 개의 유닛들에 대한 전력 공급을 차단함으로써, 불필요한 전력 소모를 방지할 수 있다.
도10은 일 실시 예에 따른 컴퓨팅 디바이스의 블록도를 나타낸다.
도10을 참조하면, 컴퓨팅 디바이스(10000)는 DRAM(10520)과 메모리 컨트롤러(10510)를 구비하는 메모리 시스템(10500)을 포함할 수 있다. 컴퓨팅 디바이스(10000)는 정보처리 장치나 컴퓨터 등을 포함할 수 있다. 일 예로, 컴퓨팅 디바이스(10000)는 메모리 시스템(10500) 이외에, 시스템 버스(10250)에 각기 전기적으로 연결된 모뎀(MODEM:10400), CPU(10100), 램(10200), 유저 인터페이스(10300)를 포함할 수 있다. 메모리 시스템(10500)에는 CPU(10100)에 의해 처리된 데이터 또는 외부에서 입력된 데이터가 저장될 수 있다.
메모리 시스템(10500)은 도 1에서의 반도체 메모리 장치(1400)로 구현될 수 있다. DRAM(10520)의 동작을 위한 전력 공급은, DRAM(10520)을 구성하는 복수의 유닛들 별로 제어될 수 있다. 따라서, DRAM(10520)의 사용되지 않는 유닛들에 대한 전력 공급이 차단됨으로써 불필요한 전력 소모가 방지될 수 있다. 전력이 공급되는 DRAM(10520)의 유닛들의 개수는 CPU(10100)의 상태에 따라 결정될 수 있다. 예를 들어, CPU(10100)에서 메모리를 많이 필요로 하는 작업이 수행되는 경우 전력이 공급되는 DRAM(10520)의 유닛들의 개수는 증가하고, 그렇지 않은 경우 전력이 공급되는 DRAM(10520)의 유닛들의 개수는 감소할 수 있다. 메모리 컨트롤러(10510)는 DRAM(10520)으로 커맨드, 어드레스, 데이터, 또는 기타 제어 신호를 채널 독립적으로 인가할 수 있다.
CPU(10100)는 호스트로서 기능하며 컴퓨팅 디바이스(10000)의 제반 동작을 제어한다. 예를 들어, CPU(10100)는 도1의 호스트에 대응될 수 있다.
CPU(10100)과 메모리 컨트롤러(10510) 사이의 호스트 인터페이스는 호스트와 메모리 컨트롤러(10510) 사이의 데이터 교환을 수행하기 위한 다양한 프로토콜들을 포함할 수 있다. 예를 들어, 메모리 컨트롤러(10510)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트나 외부와 통신하도록 구성될 수 있다.
컴퓨팅 디바이스(10000)는 컴퓨터, UMPC (Ultra Mobile PC), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로도 제공될 수도 있다.
도11는 일 실시 예에 따른 모바일 기기의 블록도를 나타낸다.
도11을 참조하면, 모바일 기기(11000)는 마이크로 프로세싱 유닛(11100, MPU), 디스플레이(11400), 인터페이스 유닛(11500), DRAM(11200), 및 솔리드 스테이트 드라이브(11300)를 포함할 수 있다.
모바일 기기(11000)가 휴대용 통신 디바이스인 경우에, 인터페이스 유닛(11500)에는 통신 데이터의 송수신 및 데이터 변복조 기능을 수행하는 모뎀 및 트랜시버가 연결될 수 있다.
MPU(11100)는 미리 설정된 프로그램에 따라 모바일 기기(11000)의 제반 동작을 제어할 수 있다.
DRAM(11200)은 시스템 버스를 통해 MPU(11100)와 연결되며, MPU(11100)의 버퍼 메모리 또는 메인 메모리로서 기능할 수 있다. DRAM(11200)의 동작을 위한 전력 공급은, DRAM(11200)을 구성하는 복수의 유닛들 별로 제어될 수 있다. 따라서, DRAM(11200)의 사용되지 않는 유닛들에 대한 전력 공급이 차단됨으로써 불필요한 전력 소모가 방지될 수 있다. 전력이 공급되는 DRAM(11200)의 유닛들의 개수는 MPU(11100)의 상태에 따라 결정될 수 있다. 예를 들어, MPU(11100)에서 메모리를 많이 필요로 하는 작업이 수행되는 경우 전력이 공급되는 DRAM(11200)의 유닛들의 개수는 증가하고, 그렇지 않은 경우 전력이 공급되는 DRAM(11200)의 유닛들의 개수는 감소할 수 있다.
솔리드 스테이트 드라이브(11300)는 플래시 메모리를 포함할 수 있다. 플래시 메모리는 노아 타입 혹은 낸드 타입 플래시 메모리일 수 있다. 다만, 도 11에서 플래시 메모리가 채용되는 것을 예로 들었으나, 다양한 종류의 비휘발성 스토리지가 사용될 수 있다. 비휘발성 스토리지는 텍스트, 그래픽, 소프트웨어 코드 등과 같은 다양한 데이터 형태들을 갖는 데이터 정보를 저장할 수 있다. 예를 들면, 비휘발성 스토리지는 EEPROM(Electrically Erasable Programmable Read-Only Memory), MRAM(Magnetic RAM), 스핀전달토크 MRAM (Spin-Transfer Torque MRAM), Conductive bridging RAM(CBRAM), FeRAM (Ferroelectric RAM), OUM(Ovonic Unified Memory)라고도 불리는 PRAM(Phase change RAM), 저항성 메모리(Resistive RAM: RRAM 또는 ReRAM), 나노튜브 RRAM (Nanotube RRAM), 폴리머 RAM(Polymer RAM: PoRAM), 나노 부유 게이트 메모리(Nano Floating Gate Memory: NFGM), 홀로그래픽 메모리 (holographic memory), 분자 전자 메모리 소자(Molecular Electronics Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)를 포함할 수 있다.
디스플레이(11400)는 백라이트를 갖는 액정이나 LED 광원을 갖는 액정 또는 OLED 등의 소자로서 터치 스크린을 가질 수 있다. 디스플레이(11400)는 문자, 숫자, 그림 등의 이미지를 컬러로 표시하는 출력 소자로서 기능할 수 있다.
도면에는 도시되지 않았지만, 모바일 기기(11000)에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 가진 자에게 자명하다.
도12은 일 실시 예에 따른 휴대용 멀티미디어 기기의 블록도를 나타낸다.
도12을 참조하면, 휴대용 멀티미디어 기기(12000)는 AP(12010), 메모리 장치(12020), 스토리지 디바이스(12030), 통신 모듈(12040), 카메라 모듈(12050), 디스플레이 모듈(12060), 터치 패널 모듈(12070), 및 전원 모듈(12080)을 포함할 수 있다.
AP(12010)는 데이터 프로세싱 기능을 수행할 수 있다.
AP(12010)에 연결된 통신 모듈(12040)은 통신 데이터의 송수신 및 데이터 변복조 기능을 수행하는 모뎀으로서 기능할 수 있다. .
스토리지 디바이스(12030)는 대용량의 정보 저장을 위해 노어 타입 혹은 낸드 타입 플래시 메모리로서 구현될 수 있다.
디스플레이 모듈(12060)은 백라이트를 갖는 액정이나 LED 광원을 갖는 액정 또는 OLED 등의 소자로서 구현될 수 있다. 디스플레이 모듈(12060)은 문자, 숫자, 그림 등의 이미지를 컬러로 표시하는 출력 소자로서 기능할 수 있다.
터치 패널 모듈(12070)은 단독으로 혹은 디스플레이 모듈(12060) 상에서 터치 입력을 AP(12010)로 제공할 수 있다.
카메라 모듈(12050)은 카메라 이미지 프로세서(Camera Image Processor: CIS)를 포함하며 AP(12010)와 연결될 수 있다.
전원 모듈(12080)은 휴대용 멀티미디어 기기(12000)의 구성 요소들에게 전력을 공급하고 전력 관리를 수행할 수 있다. 일 실시 예에 따라 전원 모듈(12080)은 휴대용 멀티미디어 기기(12000)의 파워 세이빙을 위한 PMIC 를 포함할 수 있다.
메모리 장치(12020)의 동작을 위한 전력 공급은, 메모리 장치(12020)의 복수의 유닛들 별로 제어될 수 있다. 즉, 전원 모듈(12080)로부터 출력되는 전력은 메모리 장치(12020)를 구성하는 전체 유닛들 중 일부 유닛에 대해 공급될 수 있다. 예를 들어, AP(12010)에서 수행되는 어플리케이션에 따라, 사용되지 않는 유닛에 대한 전력 공급이 차단됨으로써, 불필요한 전력 소모가 방지될 수 있다. 또한, AP(12010)에서 수행되는 어플리케이션에 따라, 추가적으로 사용될 유닛에 대해 새롭게 전력이 공급되고 초기화가 수행될 수 있다.
도면에는 도시되지 않았지만, 휴대용 멀티미디어 기기(12000)에는 또 다른 응용 칩셋(Application chipset)이나 모바일 디램 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 가진 자에게 자명하다.
한편, 상술한 방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한 인터넷을 통한 전송 등의 형태로 구현되는 것도 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 프로세서가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
위 설명들은 본 발명을 구현하기 위한 예시적인 구성들 및 동작들을 제공하도록 의도된다. 본 발명의 기술 사상은 위에서 설명된 실시 예들뿐만 아니라, 위 실시 예들을 단순하게 변경하거나 수정하여 얻어질 수 있는 구현들도 포함할 것이다. 또한, 본 발명의 기술 사상은 위에서 설명된 실시 예들을 앞으로 용이하게 변경하거나 수정하여 달성될 수 있는 구현들도 포함할 것이다.

Claims (10)

  1. 복수의 유닛들로 구성되는 메모리; 및
    상기 메모리의 동작을 위한 전력이 상기 복수의 유닛들 각각에 대해 독립적으로 공급되거나 차단되도록 제어하는 컨트롤러를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 메모리는 디램(Dynamic Random Access Memory)이고,
    상기 복수의 유닛들 각각은 상기 디램을 구성하는 패키지, 다이, 및 칩 중 하나인 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 복수의 유닛들 각각과 대응하는 복수의 전원 게이팅 소자들을 더 포함하고,
    상기 복수의 전원 게이팅 소자들은, 상기 복수의 유닛들로 상기 전력을 통과시키거나 차단하기 위한 온/오프 스위치들을 포함하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 복수의 전원 게이팅 소자들은, 상기 복수의 유닛들로 흐르는 전류를 제어하기 위한 트랜지스터들을 포함하는 반도체 메모리 장치.
  5. 제3항에 있어서,
    상기 컨트롤러는, 상기 복수의 전원 게이팅 소자들 각각의 온/오프 상태를 제어하는 반도체 메모리 장치.
  6. 제1항에 있어서,
    상기 메모리는, 상기 복수의 유닛들 각각에 대한 상기 전력의 차단 여부에 대한 정보를 기록하기 위한 레지스터를 포함하고,
    상기 컨트롤러는, 상기 레지스터의 상기 정보를 관리하는 반도체 메모리 장치.
  7. 호스트; 및
    반도체 메모리 장치를 포함하고,
    상기 반도체 메모리 장치는,
    복수의 유닛들로 구성되는 메모리; 및
    상기 메모리의 동작을 위한 전력이 상기 복수의 유닛들 각각에 대해 독립적으로 공급되거나 차단되도록 제어하는 컨트롤러를 포함하는 전자 장치.
  8. 제7항에 있어서,
    상기 메모리는 디램(Dynamic Random Access Memory)이고,
    상기 복수의 유닛들 각각은 상기 디램을 구성하는 패키지, 다이, 및 칩 중 하나인 전자 장치.
  9. 제7항에 있어서,
    상기 호스트는 어플리케이션 프로세서이고,
    상기 반도체 메모리 장치는, 상기 호스트에서 수행되는 어플리케이션을 로딩하거나 상기 어플리케이션의 구동을 위해 필요한 데이터를 저장하고,
    상기 어플리케이션의 구동을 위해 사용되는 상기 메모리의 용량이 상기 전력이 공급되는 상기 메모리의 용량보다 작으면, 상기 컨트롤러는, 상기 전력이 공급되는 상기 메모리의 유닛들 중에서 사용되지 않는 적어도 일부 유닛에 대해 상기 전력의 공급이 차단되도록 제어하는 전자 장치.
  10. 제9항에 있어서,
    상기 전력이 공급되는 상기 메모리의 용량보다 상기 어플리케이션 구동을 위해 필요한 상기 메모리의 용량이 크면, 상기 컨트롤러는, 상기 전력이 공급되지 않는 상기 메모리의 유닛들 중에서 적어도 일부 유닛에 대해 상기 전력이 추가적으로 공급되도록 제어하는 전자 장치.
KR1020180012999A 2018-02-01 2018-02-01 반도체 메모리 장치 및 반도체 메모리 장치를 포함하는 전자 장치 KR20190093400A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180012999A KR20190093400A (ko) 2018-02-01 2018-02-01 반도체 메모리 장치 및 반도체 메모리 장치를 포함하는 전자 장치
US16/139,721 US10664333B2 (en) 2018-02-01 2018-09-24 Semiconductor memory device including a controller for controlling power and electronic device including the semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180012999A KR20190093400A (ko) 2018-02-01 2018-02-01 반도체 메모리 장치 및 반도체 메모리 장치를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20190093400A true KR20190093400A (ko) 2019-08-09

Family

ID=67392339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180012999A KR20190093400A (ko) 2018-02-01 2018-02-01 반도체 메모리 장치 및 반도체 메모리 장치를 포함하는 전자 장치

Country Status (2)

Country Link
US (1) US10664333B2 (ko)
KR (1) KR20190093400A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862217B2 (en) * 2019-02-16 2024-01-02 Tohoku University Device, sensor node, access controller, data transfer method, and processing method in microcontroller
US11243596B2 (en) 2019-08-26 2022-02-08 Micron Technology, Inc. Architecture-based power management for a memory device
US11410737B2 (en) 2020-01-10 2022-08-09 Micron Technology, Inc. Power regulation for memory systems
US11621031B2 (en) * 2021-04-27 2023-04-04 Micron Technology, Inc. Apparatuses and systems for providing power to a memory
US11966613B2 (en) 2021-11-24 2024-04-23 Western Digital Technologies, Inc. Selective device power state recovery method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5615162A (en) * 1995-01-04 1997-03-25 Texas Instruments Incorporated Selective power to memory
KR100263376B1 (ko) 1997-08-20 2000-08-01 강병호 고속중형컴퓨터의시스템메모리장치에서메모리모듈제어방법
US20030145239A1 (en) * 2002-01-31 2003-07-31 Kever Wayne D. Dynamically adjustable cache size based on application behavior to save power
US7099234B2 (en) 2004-06-28 2006-08-29 United Memories, Inc. Low power sleep mode operation technique for dynamic random access memory (DRAM) devices and integrated circuit devices incorporating embedded DRAM
US7580312B2 (en) 2006-07-31 2009-08-25 Metaram, Inc. Power saving system and method for use with a plurality of memory circuits
US7350089B2 (en) * 2005-06-28 2008-03-25 Intel Corporation System for memory hot swap
US7555659B2 (en) 2006-02-28 2009-06-30 Mosaid Technologies Incorporated Low power memory architecture
US8892942B2 (en) 2007-07-27 2014-11-18 Hewlett-Packard Development Company, L.P. Rank sparing system and method
US20100077240A1 (en) 2008-09-22 2010-03-25 Sun Microsystems, Inc. Methods and apparatuses for reducing power consumption of fully-buffered dual inline memory modules
JP2011123970A (ja) * 2009-12-14 2011-06-23 Renesas Electronics Corp 半導体記憶装置
US8713256B2 (en) 2011-12-23 2014-04-29 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including dynamic cache sizing and cache operating voltage management for optimal power performance
US9298201B2 (en) * 2013-12-18 2016-03-29 International Business Machines Corporation Power delivery to three-dimensional chips
CN106133700A (zh) 2014-03-29 2016-11-16 英派尔科技开发有限公司 节能的动态dram缓存调整
KR102384344B1 (ko) 2015-06-03 2022-04-07 삼성전자주식회사 모바일 장치 및 모바일 장치의 동작 방법
US9733684B2 (en) 2015-09-14 2017-08-15 Samsung Electronics Co., Ltd. System and method for controlling power consumption

Also Published As

Publication number Publication date
US10664333B2 (en) 2020-05-26
US20190237124A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
US10664333B2 (en) Semiconductor memory device including a controller for controlling power and electronic device including the semiconductor memory device
KR102532206B1 (ko) 메모리 컨트롤러 및 그것을 포함하는 스토리지 장치
CN109298833B (zh) 存储设备及对包括其的电子设备的温度控制
EP3382565B1 (en) Selective noise tolerance modes of operation in a memory
KR20150066890A (ko) 멀티 칩 패키지에 적합한 반도체 메모리 장치
US9489022B2 (en) Memory apparatus and computer system including the same
US10032494B2 (en) Data processing systems and a plurality of memory modules
US20160293233A1 (en) Semiconductor memory apparatus
KR102511341B1 (ko) 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법
KR20170012675A (ko) 컴퓨팅 시스템 및 그것의 데이터 전송 방법
US20140223077A1 (en) Memory system
KR102653373B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR102033974B1 (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
KR20190085644A (ko) 데이터 처리 시스템 및 그것의 동작 방법
US9865341B2 (en) Electronic device
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
JP2021043975A (ja) インターフェース回路並びにメモリ装置及びその動作方法
US9524757B2 (en) Data storage device capable of reducing power consumption
KR102671475B1 (ko) 스토리지 장치 및 스토리지 장치를 포함하는 전자 장치
CN114185395B (zh) 电子装置及其操作方法
US11662799B2 (en) Semiconductor memory device, electronic device and method for setting the same
KR102655360B1 (ko) 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
US10908843B2 (en) Memory system for managing free pages based on real time clock and operating method thereof
KR20180092430A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102087873B1 (ko) 전압 생성 회로, 반도체 장치, 시스템 및 전압 생성 방법