KR100263376B1 - 고속중형컴퓨터의시스템메모리장치에서메모리모듈제어방법 - Google Patents

고속중형컴퓨터의시스템메모리장치에서메모리모듈제어방법 Download PDF

Info

Publication number
KR100263376B1
KR100263376B1 KR1019970039600A KR19970039600A KR100263376B1 KR 100263376 B1 KR100263376 B1 KR 100263376B1 KR 1019970039600 A KR1019970039600 A KR 1019970039600A KR 19970039600 A KR19970039600 A KR 19970039600A KR 100263376 B1 KR100263376 B1 KR 100263376B1
Authority
KR
South Korea
Prior art keywords
service
refresh
memory
state
memory module
Prior art date
Application number
KR1019970039600A
Other languages
English (en)
Other versions
KR19990016885A (ko
Inventor
김유진
Original Assignee
강병호
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강병호, 대우통신주식회사 filed Critical 강병호
Priority to KR1019970039600A priority Critical patent/KR100263376B1/ko
Publication of KR19990016885A publication Critical patent/KR19990016885A/ko
Application granted granted Critical
Publication of KR100263376B1 publication Critical patent/KR100263376B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

본 발명은 시스템 버스를 이용하는 다중 프로세서 구조의 고속 중형컴퓨터에 있어서 데이터를 저장하기 위한 시스템 메모리 유니트(SMU)에 관한 것으로, 특히 시스템 메모리 유니트(SMU)의 메모리 모듈을 제어하기 위한 방법에 관한 것이다.
이러한 본 발명의 방법은 전원 온 혹은 리셋에 의해 초기화시 시스템 메모리 유니트의 용량에 따라 제1 지원모드 혹은 제2 지원모드로 초기화하는 제1 단계; 리프레쉬 서비스가 요구되면 리프레쉬 서비스를 수행하는 제2 단계; 및 메모리 서비스가 요구되면 메모리 서비스를 수행하는 제 3단계를 포함한다.
따라서 본 발명은 리프레쉬 서비스 혹은 메모리 서비스인지에 따라, 싱글인지 혹은 블록인지에 따라 적절한 시퀀스를 제공하여 효율적으로 메모리 모듈을 억세스하게 한다.

Description

고속중형 컴퓨터의 시스템 메모리장치에서 메모리모듈 제어방법(Method of controlling memory module in system memory unit of computer)
본 발명은 시스템 버스를 이용하는 다중 프로세서 구조의 고속 중형컴퓨터에 있어서 데이터를 저장하기 위한 시스템 메모리 유니트(SMU)에 관한 것으로, 특히 시스템 메모리 유니트(SMU)의 메모리 모듈을 제어하기 위한 방법에 관한 것이다.
일반적으로 다중 프로세서 시스템은 도 1에 도시된 바와 같이, 공통의 시스템 버스(1)에 다수개의 프로세서보드(2)와 메모리보드(3), 입출력보드(4), 및 시스템제어보드(5)가 연결되어 데이터를 교환하도록 구성되어 있다.
도 1과 같은 구성의 예로서, 고속 중형컴퓨터에 있어서 시스템 버스(1)는 정보전달의 통로가 되는 백플레인 버스로서 주전산기 II의 시스템버스인 HiPi버스를 개량한 HiPi+버스이고, 프로세서보드(2)는 팬티엄 프로세서 및 캐쉬 메모리가 구비되며 운영체재 및 사용자의 프로그램을 수행하는 주 보드로서 공유 버스상에 10개의 보드까지 확장이 가능한 밀결합 다중 프로세서이고, 메모리 보드(3)는 운영체제 및 사용자의 프로그램 및 데이터를 저장하는 보드로서 32M 바이트의 DRAM모듈을 기반으로 256M 혹은 512M의 기억용량을 보드당 가질 수 있고, 공유버스상에 최대 8장까지 실장할 수 있다. 또한, 입출력제어보드(4)는 디스크와 테이프등과 같은 대용량의 디바이스와 주기억장치 사이의 데이터전송을 효율적으로 처리하기 위한 프로세싱과 통로역할을 담당하는 보드로서, 블록 입출력 디바이스의 제어를 위한 디바이스를 저장하기 위한 롬 및 로칼 램을 구비하며 전송데이터를 임시 저장하기 위한 대용량의 버퍼도 가지고 있고, 공유 시스템버스상에 4개의 보드까지 확장가능하며 블록 입출력디바이스를 위한 4개의 SCSI-2버스 인터페이스를 제공한다. 그리고 도시되지 않았으나 시스템제어보드(5)는 콘솔, 터미날, 프린터등의 문자 입출력처리 디바이스와, LAN,WAN,ISDN등의 통신 디바이스와 주기억장치 사이의 데이터 전송을 효율적으로 처리하기 위한 프로세싱과 통로역할을 담당하고, 문자 및 통신 입출력 디바이스의 제어를 위한 디바이스 드라이버를 내장할 수 있는 롬 및 로칼 램을 구비하며 시스템 전체자원으로서 TODC 및 배터리 백업 램도 가진다. 이러한 시스템 제어보드는 공유 시스템 버스상에 2개까지 장착 가능하며 문자 및 통신 입출력 디바이스의 연결을 위하여 VME64 버스 인터페이스를 제공한다. 여기서 VME64 버스에 연결될 수 있는 문자입출력 및 통신 디바이스는 이더넷 제어기, FDDI 제어기, 터미날 제어기, X.25 제어기, ISDN 제어기등이다. 입출력 제어보드(4)과 시스템 제어보드(5)는 하드웨어적으로 동일한 보드상에 구현될 수 있으며, 옵션으로 선택하여 특정 기능을 수행하도록 할 수 있다.
한편, 고속 중형컴퓨터에는 메모리 보드에 DRAM을 사용하는데, 이미 잘 알려진 바와 같이 DRAM은 기억을 유지하기 위하여 주기적인 리프레쉬(refresh)동작을 필요로 한다. 그리고 시스템 버스에 연결된 다수의 에이젼트가 시스템 메모리 유니트를 공통으로 사용하므로 리프레쉬 동작과 메모리 동작을 처리하기 위하여 메모리 모듈을 제어하기 위한 방법이 요구된다.
이에 본 발명은 상기와 같은 필요성을 충족시키기 위하여 안출된 것으로, 시스템 메모리 유니트(SMU)에 있어서 메모리 모듈을 제어하기 위한 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 방법은, 전원 온 혹은 리셋에 의해 초기화시 시스템 메모리 유니트의 용량에 따라 제1 지원모드 혹은 제2 지원모드로 초기화하는 제1 단계; 리프레쉬 서비스가 요구되면 리프레쉬 서비스를 수행하는 제2 단계; 및 메모리 서비스가 요구되면 메모리 서비스를 수행하는 제 3단계를 포함하는 것을 특징으로 한다.
도 1은 일반적인 다중 컴퓨터의 구조를 도시한 블록도,
도 2는 다중 컴퓨터 구조에서 본 발명이 적용될 수 있는 시스템 메모리 유니트의 구성을 도시한 블록도,
도 3은 본 발명에 따라 시스템 메모리 유니트에서 메모리 모듈을 제어하기 위한 흐름을 도시한 흐름도,
도 4는 도 3에 도시된 리프레쉬 서비스를 처리하는 흐름을 도시한 세부 흐름도,
도 5는 도 3에 도시된 메모리 서비스를 처리하는 흐름을 도시한 세부 흐름도이다.
*도면의 주요부분에 대한 부호의 설명
20: 시스템 메모리 유니트 21: 버스정합부
22: 입력 제어기 23: 입력큐
24: 에러정정부 25: 메모리제어기
26: 디램 어레이 27: 에러정정부
28: 출력큐 29: 출력 제어기
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.
본 발명이 적용될 수 있는 시스템 메모리 유니트(20)는 도 2에 도시된 바와 같이, 버스정합부(21), 입력제어기(22), 입력큐(23), 에러정정부(24), 메모리제어기(25), DRAM어레이(26), 에러정정부(27), 출력큐(28), 출력제어기(29), 리프레쉬 타이머(30)로 구성된다.
도 2에 있어서, 버스정합부(21)는 시스템 버스와 인터페이스되는 부분이고, 입력제어기(22)는 시스템버스의 동작을 관찰하여 그 요구를 받아 들이는 기능을 수행하는 데, 버스상의 패리티검사 및 입력큐(23)에 대한 제어를 수행한다. 입력큐(23)는 요청기(RQ)들의 요청을 일시 저장하는 FIFO로서 동작하고, 출력큐(28)는 요청기(RQ)가 데이터 버스를 사용중이거나 데이터 중재로 바쁜 경우 FIFO로 동작한다. 메모리 제어기(25)는 메모리 유니트의 내부 부분을 제어하여 실질적인 데이터의 읽기 및 쓰기를 제공하는데, DRAM모듈(26)과 에러정정부(24,27)를 직접 제어한다. 출력제어기(29)는 메모리 유니트와 외부 인터페이스중, 읽기 요구시 데이터 전송을 담당하며, 입력제어기(22)와는 독립적으로 동작한다.
도 3은 본 발명에 따라 시스템 메모리 유니트에서 메모리 모듈을 제어하기 위한 흐름을 도시한 흐름도이고, 도 4는 도 3에 도시된 리프레쉬 서비스를 처리하는 흐름을 도시한 세부 흐름도이며, 도 5는 도 3에 도시된 메모리 서비스를 처리하는 흐름을 도시한 세부 흐름도이다.
도 3을 참조하면, 전원 온이 되거나 리셋되면(301), 단계 302에서 512MB 서비스인가를 판단한 후 지원모드에 따라 구분되어 초기화를 수행한다.
단계302에서 판단결과 512MB 서비스이면 단계 303에서 512MB 지원모드로 초기화한 후 서비스 요구를 대기하고, 단계 302에서 판단결과 512MB 서비스가 아니면 단계 304에서 256MB 지원모드로 초기화한 후 서비스 요구를 대기한다.
이와 같이 초기화 후 서비스 요구를 대기하는 중에 메모리 제어기로 서비스가 요구되면, 단계 305에서 리프레쉬 서비스인지를 판단한다.
단계 305에서 판단결과 리프레쉬 서비스이면 단계 306에서 리프레쉬 서비스를 수행하고, 단계 305에서 판단결과 리프레쉬 서비스가 아니면 단계 307에서 메모리 서비스인지를 판단한다. 단계 307에서 판단결과 메모리 서비스이면 단계308에서 메모리 서비스를 수행하고 아니면 단계 305로 돌아간다.
단계 306의 리프레쉬 서비스는 도 4에 도시된 바와 같이, 단계 401 내지 단계413으로 이루어지고, 단계 308의 메모리 서비스는 도 5에도시된 바와 같이 단계501 내지 단계515로 이루어진다.
도 4를 참조하면, 리프레쉬 서비스가 요구되면 싱글 리프레시 상태 1(Single Refresh State1) 내지 싱글 리프레쉬 상태 4(Single Refresh State 4)를 순차적으로 수행한 후 단계 406에서 512MB 서비스인가를 판단한다.
단계 406에서 판단결과 512MB 서비스이면 단계 407 내지 단계 410에서 더블 리프레쉬 상태 1(Double Refresh State1) 내지 더블 리프레쉬 상태 4(Double Refresh State4)를 순차적으로 수행하고, 단계 406에서 판단결과 512MB 서비스가 아니면 단계 411과 단계 412에서 리프레쉬 유지 상태1 및 리프레쉬 유지 상태 2를 수행한 후 단계 413에서 아이들(IDLE) 상태로 천이하여 다음 서비스를 대기한다.
도 5를 참조하면, 메모리 서비스가 요구되면 단계 502에서 라스(Ras:Row Address Strobe)신호를 드라이브한 후 단계 503에서 블록 라이트(Block Write) 혹은 계속(Continue)인지를 판단한다.
단계 503에서 판단결과 예이면 단계 504에서 블록 리드(Block Read)인지를 판단한다. 단계 504에서 판단결과 블록 리드(Block Read)이면 단계 505 내지 단계 508에서 블록리드 상태1(BR State1) 내지 블록리드 상태4(BR State4)를 순차적으로 수행하고, 단계 504에서 판단결과 블록 리드가 아니면 단계 509에서 싱글리드(Single Read)인지를 판단한다.
단계 509에서 판단결과 싱글 리드(Single Read)이면 단계 510에서 싱글 리드동작을 수행하고, 단계 509에서 판단결과 싱글 리드가 아니면 단계 511 내지 단계 513에서 블록 라이트 1(Block Write 1) 내지 블록 라이트 3(Block Write 3)을 순차적으로 수행한다.
단계 503에서 아니오이면 단계 514에서 메모리 서비스를 취소(Cancel)하고, 이어 단계 515에서 아이들(IDLE) 상태로 천이하여 서비스를 대기한다.
이상에서 살펴 본 바와 같이, 본 발명에 따라 서비스 요구의 종류에 따라 메모리 모듈(DRAM module)을 억세스하는 적절한 신호를 제공하여 효율적으로 서비스가 제공되게 한다. 즉, 본 발명은 리프레쉬 서비스 혹은 메모리 서비스인지에 따라, 싱글인지 혹은 블록인지에 따라 적절한 시퀀스를 제공하여 효율적으로 메모리 모듈을 억세스하게 한다.

Claims (3)

  1. 전원 온 혹은 리셋에 의해 초기화시 시스템 메모리 유니트의 용량에 따라 제1 지원모드 혹은 제2 지원모드로 초기화하는 제1 단계;
    리프레쉬 서비스가 요구되면 리프레쉬 서비스를 수행하는 제2 단계; 및
    메모리 서비스가 요구되면 메모리 서비스를 수행하는 제 3단계로 이루어진 것을 특징으로 하는 고속중형 컴퓨터의 시스템 메모리장치에서 메모리모듈 제어방법.
  2. 제1항에 있어서, 상기 리프레쉬 서비스를 수행하는 제 2 단계가 싱글 리프레쉬 상태 1(Single Refresh State1) 내지 싱글 리프레쉬 상태 4(Single Refresh State 4)를 순차적으로 수행하는 단계; 512MB 서비스이면 더블 리프레쉬 상태 1(Double Refresh State1) 내지 더블 리프레쉬 상태 4(Double Refresh State4)를 순차적으로 수행하는 단계; 및 512MB 서비스가 아니면 리프레쉬 유지 상태1 및 리프레쉬 유지 상태 2를 수행하는 단계로 구성되는 것을 특징으로 하는 고속중형 컴퓨터의 시스템 메모리장치에서 메모리모듈 제어방법.
  3. 제1항에 있어서, 상기 메모리 서비스하는 제 3 단계가 메모리 서비스가 요구되면 라스(Ras)신호를 드라이브하는 단계; 블록 리드(Block Read)이면 블록리드 상태1(BR State1) 내지 블록리드 상태4(BR State4)를 순차적으로 수행하는 단계; 싱글 리드(Single Read)이면 싱글 리드동작을 수행하는 단계; 블록 라이트이면 블록 라이트 1(Block Write 1) 내지 블록 라이트 3(Block Write 3)을 순차적으로 수행하는 단계를 포함하는 것을 특징으로 하는 고속중형 컴퓨터의 시스템 메모리장치에서 메모리모듈 제어방법.
KR1019970039600A 1997-08-20 1997-08-20 고속중형컴퓨터의시스템메모리장치에서메모리모듈제어방법 KR100263376B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970039600A KR100263376B1 (ko) 1997-08-20 1997-08-20 고속중형컴퓨터의시스템메모리장치에서메모리모듈제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970039600A KR100263376B1 (ko) 1997-08-20 1997-08-20 고속중형컴퓨터의시스템메모리장치에서메모리모듈제어방법

Publications (2)

Publication Number Publication Date
KR19990016885A KR19990016885A (ko) 1999-03-15
KR100263376B1 true KR100263376B1 (ko) 2000-08-01

Family

ID=19517896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970039600A KR100263376B1 (ko) 1997-08-20 1997-08-20 고속중형컴퓨터의시스템메모리장치에서메모리모듈제어방법

Country Status (1)

Country Link
KR (1) KR100263376B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10664333B2 (en) 2018-02-01 2020-05-26 Samsung Electronics, Co., Ltd. Semiconductor memory device including a controller for controlling power and electronic device including the semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10664333B2 (en) 2018-02-01 2020-05-26 Samsung Electronics, Co., Ltd. Semiconductor memory device including a controller for controlling power and electronic device including the semiconductor memory device

Also Published As

Publication number Publication date
KR19990016885A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
KR100494201B1 (ko) 메모리시스템,i/o서브시스템장치,및메모리장치를동작시키는방법
US6389494B1 (en) System for interfacing a data storage system to a host utilizing a plurality of busses for carrying end-user data and a separate bus for carrying interface state data
JP2518989B2 (ja) メモリ・システム
US7945737B2 (en) Memory hub with internal cache and/or memory access prediction
US9904489B2 (en) Processing systems, memory controllers and methods for controlling memory access operations
US5421000A (en) Memory subsystem having a static row memory and a dynamic RAM
US8788765B2 (en) Buffer control system and method for a memory system having outstanding read and write request buffers
US6327664B1 (en) Power management on a memory card having a signal processing element
US20080229049A1 (en) Processor card for blade server and process.
JPS61161562A (ja) 階層メモリ・システム
US5513331A (en) Method and apparatus for automatically configuring system memory address space of a computer system having a memory subsystem with indeterministic number of memory units of indeterministic sizes during system reset
KR20040030049A (ko) 읽기 및 쓰기 동작에 여러 다른 버스트 순서 어드레싱을가진 메모리 소자
JPH08185355A (ja) データメモリおよびその動作方法
US6968402B2 (en) System and method for storing chunks of first cache line and second cache line in a buffer in a first and second chunk order
JP2001266579A (ja) 不揮発性半導体記憶装置および半導体ディスク装置
KR100263376B1 (ko) 고속중형컴퓨터의시스템메모리장치에서메모리모듈제어방법
US6836823B2 (en) Bandwidth enhancement for uncached devices
EP0831402A1 (en) Dynamically configuring timing to match memory bus loading conditions
KR100237468B1 (ko) 고속중형 컴퓨터의 시스템 메모리장치에서 입출력 제어방법
US6202137B1 (en) Method and apparatus of arbitrating requests to a multi-banked memory using bank selects
US6433786B1 (en) Memory architecture for video graphics environment
US7143211B2 (en) Memory configuration with I/O support
KR100192774B1 (ko) 고속 중형 컴퓨터의 메모리구조 자동 인지장치
US20040143704A1 (en) Techniques for improved transaction processing
Koopman Main Memory Architecture

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee