KR100237468B1 - 고속중형 컴퓨터의 시스템 메모리장치에서 입출력 제어방법 - Google Patents

고속중형 컴퓨터의 시스템 메모리장치에서 입출력 제어방법 Download PDF

Info

Publication number
KR100237468B1
KR100237468B1 KR1019970039599A KR19970039599A KR100237468B1 KR 100237468 B1 KR100237468 B1 KR 100237468B1 KR 1019970039599 A KR1019970039599 A KR 1019970039599A KR 19970039599 A KR19970039599 A KR 19970039599A KR 100237468 B1 KR100237468 B1 KR 100237468B1
Authority
KR
South Korea
Prior art keywords
bus
input
service
memory unit
system memory
Prior art date
Application number
KR1019970039599A
Other languages
English (en)
Other versions
KR19990016884A (ko
Inventor
김유진
Original Assignee
강병호
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강병호, 대우통신주식회사 filed Critical 강병호
Priority to KR1019970039599A priority Critical patent/KR100237468B1/ko
Publication of KR19990016884A publication Critical patent/KR19990016884A/ko
Application granted granted Critical
Publication of KR100237468B1 publication Critical patent/KR100237468B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 시스템 메모리 유니트(SMU)의 입출력을 제어하기 위한 입출력 제어방법에 관한 것이다.
이러한 본 발명의 입력제어방법은 전원 온 혹은 리셋에 의해 초기화시 시스템 메모리 유니트의 용량에 따라 제1 지원모드 혹은 제2 지원모드로 초기화하는 단계; 입력 서비스가 요구되고 해당 유니트이면 로컬 어드레스를 생성하고 버스 응답을 준비하는 단계; 어드레스를 큐에 저장하고 버스 응답을 수행하는 단계; 요구무시정보가 입력되면 무시요구를 정보큐에 저장하고 진행상태를 무시한 후 다음 서비스 요구를 대기하는 단계; 및 요구무시정보가 입력되지 않으면 버스정보를 정보큐에 저장하고 버스응답을 수행하는 단계를 포함하고, 출력제어방법은 전원 온 혹은 리셋에 의해 초기화시 시스템 메모리 유니트의 용량에 따라 제1 지원모드 혹은 제2 지원모드로 초기화하는 단계; 출력 서비스가 요구되고 싱글서비스이면 데이터 버스를 중재하는 단계; 데이터버스 중재에서 승리하면 버스상에 데이터를 구동한 후 디큐하는 단계; 데이터버스 중재에서 승리하면 버스상에 제1 내지 제4 데이터를 순차적으로 구동한 후 각각 디큐하는 단계를 포함한다. 따라서 본 발명은 기존의 256MB의 시스템 메모리 유니트(SMU)의 용량을 512MB로 확장 가능하게 하였으며, 기존의 보드와 호환성을 최대한 보장하고 있다.

Description

고속중형 컴퓨터의 시스템 메모리장치에서 입출력 제어방법(Method of controlling input/output in system memory unit of computer)
본 발명은 시스템 버스를 이용하는 다중 프로세서 구조의 고속 중형컴퓨터에 있어서 데이터를 저장하기 위한 시스템 메모리 유니트(SMU)에 관한 것으로, 특히 시스템 메모리 유니트(SMU)의 입출력을 제어하기 위한 입출력 제어방법에 관한 것이다.
일반적으로 다중 프로세서 시스템은 도 1에 도시된 바와 같이, 공통의 시스템 버스(1)에 다수개의 프로세서보드(2)와 메모리보드(3), 입출력보드(4), 및 시스템제어보드(5)가 연결되어 데이터를 교환하도록 구성되어 있다.
도 1과 같은 구성의 예로서, 고속 중형컴퓨터에 있어서 시스템 버스(1)는 정보전달의 통로가 되는 백플레인 버스로서 주전산기 II의 시스템버스인 HiPi버스를 개량한 HiPi+버스이고, 프로세서보드(2)는 팬티엄 프로세서 및 캐쉬 메모리가 구비되며 운영체재 및 사용자의 프로그램을 수행하는 주 보드로서 공유 버스상에 10개의 보드까지 확장이 가능한 밀결합 다중 프로세서이고, 메모리 보드(3)는 운영체제 및 사용자의 프로그램 및 데이터를 저장하는 보드로서 32M 바이트의 DRAM모듈을 기반으로 256M 혹은 512M의 기억용량을 보드당 가질 수 있고, 공유버스상에 최대 8장까지 실장할 수 있다. 또한, 입출력제어보드(4)는 디스크와 테이프등과 같은 대용량의 디바이스와 주기억장치 사이의 데이터전송을 효율적으로 처리하기 위한 프로세싱과 통로역할을 담당하는 보드로서, 블록 입출력 디바이스의 제어를 위한 디바이스를 저장하기 위한 롬 및 로칼 램을 구비하며 전송데이터를 임시 저장하기 위한 대용량의 버퍼도 가지고 있고, 공유 시스템버스상에 4개의 보드까지 확장가능하며 블록 입출력디바이스를 위한 4개의 SCSI-2버스 인터페이스를 제공한다. 그리고 도시되지 않았으나 시스템제어보드(5)는 콘솔, 터미날, 프린터등의 문자 입출력처리 디바이스와, LAN,WAN,ISDN등의 통신 디바이스와 주기억장치 사이의 데이터 전송을 효율적으로 처리하기 위한 프로세싱과 통로역할을 담당하고, 문자 및 통신 입출력 디바이스의 제어를 위한 디바이스 드라이버를 내장할 수 있는 롬 및 로칼 램을 구비하며 시스템 전체자원으로서 TODC 및 배터리 백업 램도 가진다. 이러한 시스템 제어보드는 공유 시스템 버스상에 2개까지 장착 가능하며 문자 및 통신 입출력 디바이스의 연결을 위하여 VME64 버스 인터페이스를 제공한다. 여기서 VME64 버스에 연결될 수 있는 문자입출력 및 통신 디바이스는 이더넷 제어기, FDDI 제어기, 터미날 제어기, X.25 제어기, ISDN 제어기등이다. 입출력 제어보드(4)과 시스템 제어보드(5)는 하드웨어적으로 동일한 보드상에 구현될 수 있으며, 옵션으로 선택하여 특정 기능을 수행하도록 할 수 있다.
한편, 고속 중형컴퓨터에는 메모리 보드에 DRAM을 사용하는데, 이미 잘 알려진 바와 같이 DRAM은 기억을 유지하기 위하여 주기적인 리프레쉬(refresh)동작을 필요로 한다. 그리고 시스템버스에 연결된 다수의 에이젼트가 시스템 메모리 유니트를 공통으로 사용하므로 이들이 버스를 통해 서비스를 요구할 경우에 메모리 입출력을 효율적으로 처리하기 위한 방법이 요구된다.
이에 본 발명은 상기와 같은 필요성을 충족시키기 위하여 안출된 것으로, 시스템 메모리 유니트(SMU)에 있어서 입력과 출력을 제어하기 위한 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 입력제어 방법은, 이시스템버스에 공통 연결된 서비스 요구자들의 입출력요구에 따라 해당 시스템 메모리 유니트가 선택되어 입력 혹은 출력을 서비스할 수 있도록 된 고속 중형 컴퓨터에 있어서, 전원 온 혹은 리셋에 의해 초기화시 시스템 메모리 유니트의 용량에 따라 제1 지원모드 혹은 제2 지원모드로 초기화하는 단계; 입력 서비스가 요구되고 해당 유니트이면 로컬 어드레스를 생성하고 버스 응답을 준비하는 단계; 어드레스를 큐에 저장하고 버스 응답을 수행하는 단계; 요구무시정보가 입력되면 무시요구를 정보큐에 저장하고 진행상태를 무시한 후 다음 서비스 요구를 대기하는 단계; 및 요구무시정보가 입력되지 않으면 버스정보를 정보큐에 저장하고 버스응답을 수행하는 단계를 포함하는 것을 특징으로 한다.
또한 상기와 같은 목적을 달성하기 위한 본 발명의 출력제어방법은, 전원 온 혹은 리셋에 의해 초기화시 시스템 메모리 유니트의 용량에 따라 제1 지원모드 혹은 제2 지원모드로 초기화하는 단계; 출력 서비스가 요구되고 싱글서비스이면 데이터 버스를 중재하는 단계; 데이터버스 중재에서 승리하면 버스상에 데이터를 구동한 후 디큐하는 단계; 출력 서비스가 요구되고 싱글서비스가 아니면 데이터 버스를 중재하는 단계; 및 데이터버스 중재에서 승리하면 버스상에 제1 내지 제4 데이터를 순차적으로 구동한 후 각각 디큐하는 단계로 구성된 것을 특징으로 한다.
도 1은 일반적인 다중 컴퓨터의 구조를 도시한 블록도,
도 2는 다중 컴퓨터 구조에서 본 발명이 적용될 수 있는 시스템 메모리 유니트의 구성을 도시한 블록도,
도 3은 본 발명에 따라 시스템 메모리 유니트에서 입력을 처리하기 위한 흐름을 도시한 흐름도,
도 4는 본 발명에 따라 시스템 메모리 유니트에서 출력을 처리하기 위한 흐름을 도시한 흐름도이다.
*도면의 주요부분에 대한 부호의 설명
20: 시스템 메모리 유니트 21: 버스정합부
22: 입력 제어기 23: 입력큐
24: 에러정정부 25: 메모리제어기
26: 디램 어레이 27: 에러정정부
28: 출력큐 29: 출력 제어기
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.
본 발명이 적용될 수 있는 시스템 메모리 유니트(20)는 도 2에 도시된 바와 같이, 버스정합부(21), 입력제어기(22), 입력큐(23), 에러정정부(24), 메모리제어기(25), DRAM어레이(26), 에러정정부(27), 출력큐(28), 출력제어기(29), 리프레쉬 타이머(30)로 구성된다.
도 2에 있어서, 버스정합부(21)는 시스템 버스와 인터페이스되는 부분이고, 입력제어기(22)는 시스템버스의 동작을 관찰하여 그 요구를 받아 들이는 기능을 수행하는 데, 버스상의 패리티검사 및 입력큐(23)에 대한 제어를 수행한다. 입력큐(23)는 요청기(RQ)들의 요청을 일시 저장하는 FIFO로서 동작하고, 출력큐(28)는 요청기(RQ)가 데이터 버스를 사용중이거나 데이터 중재로 바쁜 경우 FIFO로 동작한다. 메모리 제어기(25)는 메모리 유니트의 내부 부분을 제어하여 실질적인 데이터의 읽기 및 쓰기를 제공하는데, DRAM모듈(26)과 에러정정부(24,27)를 직접 제어한다. 출력제어기(29)는 메모리 유니트와 외부 인터페이스중, 읽기 요구시 데이터 전송을 담당하며, 입력제어기(22)와는 독립적으로 동작한다.
도 3은 본 발명에 따라 시스템 메모리유니트에 버스 서비스 요구시 입력을 처리하는 흐름을 도시한 흐름도이다.
도 3을 참조하면, 전원이 온(Power ON)되거나 리셋(Reset)이 되면 초기화 과정을 수행한다(301). 이와 같이 초기화과정을 수행하는 중에 시스템 메모리 유니트가 512MB 서비스인지 혹은 256MB 서비스인지를 판단한다(302).
단계 302에서 판단결과 512MB 서비스이면 단계 303에서 512MB 지원모드로 초기화한 후 서비스 요구를 대기하고, 단계 302에서 판단결과 512MB 서비스가 아니면 256MB 지원모드로 초기화한 후 서비스 요구를 대기한다(303,304).
이와 같이 서비스 요구를 대기하는 중에 외부로부터 버스의 서비스 요구가 입력되면(305), 다수의 시스템 메모리 유니트중에서 자신(즉, 본 보드의)의 서비스인가를 판단한다(306).
단계 306에서 판단결과 자신에 대한 서비스 요구이면 단계 307에서 로컬 어드레스를 생성한 후 응답을 준비하고, 단계 306에서 판단결과 자신에 대한 서비스 요구가 아니면 단계 312에서 서비스 요구를 무시한 후 다음 서비스 요구를 대기한다.
단계 307을 수행한 후 생성된 어드레스를 입력 큐에 저장한 후 버스 응답을 하고, 단계 309에서 요구무시 정보가 입력되었는지를 판단한다.
단계 309에서 요구무시 정보가 입력되면 단계 310에서 무시요구를 정보 큐에 저장한 후 진행 상태를 무시하고, 단계 309에서 요구무시 정보가 입력되지 않았으면 단계 311에서 버스정보를 정보 큐에 저장한 후 버스응답을 수행한다.
이어 단계 310 혹은 단계 311을 수행한 후 다음 서비스 요구를 대기한다.
도 4는 본 발명에 따라 시스템 메모리 유니트에서 서비스 요구시 출력을 처리하는 흐름을 도시한 흐름도이다.
도 4를 참조하면, 전원이 온(Power ON)되거나 리셋(Reset)이 되면 단계 402에서 512MB 서비스인가를 판단하여 시스템을 초기화한다(401,402). 단계 402에서 판단결과 512MB 서비스이면 단계 403에서 512MB 지원모드로 초기화한 후 서비스 요구를 대기하고, 단계 402에서 판단결과 512MB 서비스가 아니면 단계 404에서 256MB 지원모드로 초기화한 후 서비스 요구를 대기한다.
이와 같이 초기화 후 서비스 요구를 대기하는 중에 외부로부터 서비스 요구가 수신되면(405), 단계 406에서 싱글(Single) 서비스인가를 판단한다.
단계 406에서 판단결과 싱글 서비스이면 단계 407에서 데이터 버스를 중재한 후 단계408에서 중재 결과 숭리한 것(WIN)인지를 판단한다. 단계 408에서 판단결과 중재에서 승리하였으면 버스상에 데이터를 구동한 후 서비스 처리된 것을 큐에서 제거(Dequeue)하고, 단계 406에서 판단결과 싱글(Single) 서비스가 아니면 단계 410에서 데이터 버스를 중재한 후 중재결과 승리(WIN)하였는지를 판단한다(411).
단계 411에서 중재결과 승리하였으면 단계 412에서 데이터 버스상에 1번 데이터를 구동한 후 데이터 큐에서 디큐(Dequeue)를 처리하고, 이어 단계 413에서 데이터 버스상에 2번 데이터를 구동 및 데이터 큐의 디큐(Dequeue)를 처리한다.
이어 단계 414에서 버스상에 3번 데이터를 구동한 후 데이터 큐의 디큐를 처리하고, 단계 415에서 버스상에 4번 데이터를 구동한 후 데이터 큐의 디큐를 처리한다. 이러한 데이터 처리과정이 종료되면 단계 416에서 다음 출력 서비스 요구를 대기한다.
이상에서 살펴 본 바와 같이, 본 발명은 기존의 256MB의 시스템 메모리 유니트(SMU)의 용량을 512MB로 확장 가능하게 하였으며, 기존의 보드와 호환성을 최대한 보장하고 있다. 또한 코드 메모리 모듈의 공동 이용을 가능하게 함으로써 그 수를 절약할 수 있게 하였고, 이에 따라 보드의 생산성 향상 및 생산가격의 경쟁확보가 가능한 효과가 있다.

Claims (2)

  1. 시스템버스에 공통 연결된 서비스 요구자들의 입출력요구에 따라 해당 시스템 메모리 유니트가 선택되어 입력 혹은 출력을 서비스할 수 있도록 된 고속 중형 컴퓨터에 있어서,
    전원 온 혹은 리셋에 의해 초기화시 시스템 메모리 유니트의 용량에 따라 제1 지원모드 혹은 제2 지원모드로 초기화하는 단계;
    입력 서비스가 요구되고 해당 유니트이면 로컬 어드레스를 생성하고 버스 응답을 준비하는 단계;
    어드레스를 큐에 저장하고 버스 응답을 수행하는 단계;
    요구무시정보가 입력되면 무시요구를 정보큐에 저장하고 진행상태를 무시한 후 다음 서비스 요구를 대기하는 단계; 및
    요구무시정보가 입력되지 않으면 버스정보를 정보큐에 저장하고 버스응답을 수행하는 단계를 포함하는 것을 특징으로 하는 고속중형 컴퓨터의 시스템 메모리장치에서 입력 제어방법.
  2. 시스템버스에 공통 연결된 서비스 요구자들의 입출력요구에 따라 해당 시스템 메모리 유니트가 선택되어 입력 혹은 출력을 서비스할 수 있도록 된 고속 중형 컴퓨터에 있어서,
    전원 온 혹은 리셋에 의해 초기화시 시스템 메모리 유니트의 용량에 따라 제1 지원모드 혹은 제2 지원모드로 초기화하는 단계;
    출력 서비스가 요구되고 싱글서비스이면 데이터 버스를 중재하는 단계;
    데이터버스 중재에서 승리하면 버스상에 데이터를 구동한 후 디큐하는 단계;
    출력 서비스가 요구되고 싱글서비스가 아니면 데이터 버스를 중재하는 단계; 및
    데이터버스 중재에서 승리하면 버스상에 제1 내지 제4 데이터를 순차적으로 구동한 후 각각 디큐하는 단계로 구성된 것을 특징으로 하는 고속중형 컴퓨터의 시스템 메모리장치에서 출력 제어방법.
KR1019970039599A 1997-08-20 1997-08-20 고속중형 컴퓨터의 시스템 메모리장치에서 입출력 제어방법 KR100237468B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970039599A KR100237468B1 (ko) 1997-08-20 1997-08-20 고속중형 컴퓨터의 시스템 메모리장치에서 입출력 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970039599A KR100237468B1 (ko) 1997-08-20 1997-08-20 고속중형 컴퓨터의 시스템 메모리장치에서 입출력 제어방법

Publications (2)

Publication Number Publication Date
KR19990016884A KR19990016884A (ko) 1999-03-15
KR100237468B1 true KR100237468B1 (ko) 2000-01-15

Family

ID=19517894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970039599A KR100237468B1 (ko) 1997-08-20 1997-08-20 고속중형 컴퓨터의 시스템 메모리장치에서 입출력 제어방법

Country Status (1)

Country Link
KR (1) KR100237468B1 (ko)

Also Published As

Publication number Publication date
KR19990016884A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
US5394526A (en) Data server for transferring selected blocks of remote file to a distributed computer network involving only single data transfer operation
US6078338A (en) Accelerated graphics port programmable memory access arbiter
US6467011B2 (en) Shared memory apparatus and method for multiprocessor systems
US7234004B2 (en) Method, apparatus and program product for low latency I/O adapter queuing in a computer system
US5097439A (en) Expansible fixed disk drive subsystem for computer
JP4879981B2 (ja) メモリのマイクロタイリングによる投機的なリターン
JPH05120129A (ja) 多重バンク大域メモリ・カード
US6745258B1 (en) Raid system having multiple reply queues for use with multiprocessor host
JP2002132701A (ja) メモリ制御装置
US5301332A (en) Method and apparatus for a dynamic, timed-loop arbitration
US6105080A (en) Host adapter DMA controller with automated host reply capability
US6360285B1 (en) Apparatus for determining memory bank availability in a computer system
US6615295B2 (en) Relaxed read completion ordering in a system using transaction order queue
US5758106A (en) Arbitration unit which requests control of the system bus prior to determining whether such control is required
EP0437160A2 (en) Main storage memory cards having single bit set and reset functions
JP2001306265A (ja) 記憶制御装置および記憶制御装置の制御方法
US5530871A (en) Asynchronous input and output control system
KR100237468B1 (ko) 고속중형 컴퓨터의 시스템 메모리장치에서 입출력 제어방법
US8533368B2 (en) Buffering device and buffering method
JP3126006B2 (ja) プログラマブルコントローラ
KR100263376B1 (ko) 고속중형컴퓨터의시스템메모리장치에서메모리모듈제어방법
US7788466B2 (en) Integrated circuit with a plurality of communicating digital signal processors
JPH0544238B2 (ko)
US4954946A (en) Apparatus and method for providing distribution control in a main memory unit of a data processing system
JP4983133B2 (ja) 入出力制御装置およびその制御方法、並びにプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee