CN113939877B - 用于存储器装置的可重新配置信道接口 - Google Patents
用于存储器装置的可重新配置信道接口 Download PDFInfo
- Publication number
- CN113939877B CN113939877B CN202080039387.5A CN202080039387A CN113939877B CN 113939877 B CN113939877 B CN 113939877B CN 202080039387 A CN202080039387 A CN 202080039387A CN 113939877 B CN113939877 B CN 113939877B
- Authority
- CN
- China
- Prior art keywords
- command
- memory array
- memory
- interface
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
Abstract
本申请涉及用于存储器装置的可重新配置信道接口。存储器装置可被分成多个逻辑信道,其中每个逻辑信道与存储器阵列和命令/地址(CA)接口相关联。在一些情况下,所述存储器装置可以配置与第一信道相关联的第一CA接口以将命令转发到与所述第一信道相关联的第一存储器阵列和与第二信道相关联的第二存储器阵列。所述配置可以包含将与所述第二信道相关联的第二CA接口与所述第二阵列隔离并且将所述第一CA接口与所述第二存储器阵列耦合。
Description
交叉引用
本专利申请要求瑞希特(RICHTER)于2020年4月27日提交的题为“用于存储器装置的可重新配置信道接口(RECONFIGURABLE CHANNEL INTERFACES FOR MEMORY DEVICES)”的第PCT/US2020/030099号PCT申请的优先权,前述PCT申请要求瑞希特(RICHTER)于2020年4月24日提交的题为“用于存储器装置的可重新配置信道接口(RECONFIGURABLE CHANNELINTERFACES FOR MEMORY DEVICES)”的第16/858,286号美国专利申请和瑞希特(RICHTER)于2019年5月31日提交的题为“用于存储器装置的可重新配置信道接口(RECONFIGURABLECHANNEL INTERFACES FOR MEMORY DEVICES)”的第62/855,305号美国临时专利申请的优先权,前述申请中的每一者转让给本受让人,并且前述申请中的每一者以全文引用的方式明确并入本文中。
技术领域
本技术领域涉及用于存储器装置的可重新配置信道接口。
背景技术
下文大体上涉及包含至少一个存储器装置的系统,且更具体地,涉及用于存储器装置的可重新配置信道接口。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。例如,二进制装置最经常存储两个状态中的一个,经常由逻辑1或逻辑0表示。在其它装置中,可存储两个以上状态。为了存取所存储的信息,装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息,装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。例如FeRAM的非易失性存储器可维持其所存储的逻辑状态很长一段时间,即使无外部电源存在也是这样。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。
在一些情况下,主机装置可将读取命令或写入命令传输到存储器装置。如果存储器装置接收到读取命令,则存储器装置可对读取命令进行解码且可经由数据信道将对应数据集合传输到主机装置。如果存储器装置接收到写入命令,则存储器装置可对写入命令进行解码且可经由数据信道从主机装置接收对应数据集合。
发明内容
描述了一种方法。在一些实例中,所述方法可以包含:在与第一存储器阵列耦合的第一命令/地址(CA)接口处接收指示包含所述第一CA接口的多个CA接口的配置的命令;至少部分地基于接收到所述命令而将所述多个中的第二CA接口与第二存储器阵列隔离;以及至少部分地基于将所述第二CA接口与所述第二存储器阵列隔离而将所述第一CA接口与所述第二存储器阵列耦合。
描述了一种设备。在一些实例中,所述设备可以包含:第一存储器阵列,其与第一数据信道耦合;第二存储器阵列,其与第二数据信道耦合;第一命令/地址(CA)接口,其与第一控制信道耦合且与所述第一存储器阵列相关联;第二CA接口,其与第二控制信道耦合且与所述第二存储器阵列相关联;以及选择组件,其与所述第一CA接口和所述第二CA接口耦合,并且配置成在第一时间选择性地将所述第二存储器阵列与所述第一CA接口耦合且在第二时间选择性地将所述第二存储器阵列与所述第二CA接口耦合。
描述了一种方法。在一些实例中,所述方法可以包含:在与第一控制信道、第一存储器阵列和第二存储器阵列耦合的命令/地址(CA)接口处接收读取命令,所述第一存储器阵列与第一数据信道耦合且所述第二存储器阵列与第二数据信道耦合;识别所述读取命令是针对所述第二存储器阵列的;至少部分地基于接收到所述读取命令而从所述第二存储器阵列中检索数据集合;以及至少部分地基于从所述第二存储器阵列中检索到所述数据集合而通过所述第二数据信道传输所述数据集合。
描述了一种设备。在一些实例中,所述设备可以包含:与第一数据信道耦合的第一存储器阵列和与第二数据信道耦合的第二存储器阵列;以及命令/地址(CA)接口,其与第一控制信道、所述第一存储器阵列和所述第二存储器阵列耦合,且配置成接收写入命令并识别所述写入命令是针对所述第二存储器阵列的,其中所述第二存储器阵列配置成至少部分地基于所述CA接口接收到所述写入命令而通过所述第二数据信道接收数据集合并且至少部分地基于接收到所述数据集合而将所述数据集合写入所述第二存储器阵列。
描述了一种方法。在一些实例中,所述方法可以包含:由主机装置确定与由存储器装置执行的存取命令相关联的信息的大小;至少部分地基于确定与所述存取命令相关联的所述信息的所述大小而确定所述存储器装置的多个命令/地址(CA)接口中的至少一个的配置;以及向所述多个中的CA接口传输指示所述配置的命令。
附图说明
图1示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的系统的实例。
图2示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的存储器裸片的实例。
图3A和3B示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的存储器装置的信道配置的实例。
图4A、4B和4C示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的存储器装置的信道配置的实例。
图5示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的流程图的实例。
图6A和6B示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的路由方案的实例。
图7示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的存储器装置的框图。
图8示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的主机装置的框图。
图9到11示出流程图,示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的一或多种方法。
具体实施方式
通常,例如动态随机存取存储器(DRAM)装置的存储器装置的架构可以具有预定义的存取粒度,其中存取粒度可以指通过单个存取操作写入或读取的比特或字节的数量。存储器装置可以分成多个逻辑信道。每个逻辑信道可以与具有预定义存取粒度的存储器阵列相关联。可以并行存取每个逻辑信道。因此,如果通过多个逻辑信道发送写入或读取命令,则来自多个逻辑信道中的每一个的存储器阵列可以并行写入或读取数据,并且可以具有更高的有效粒度。例如,存储器装置的每个存储器阵列可以具有三十二(32)个字节的存取粒度。如果读取或写入命令通过两个逻辑信道发送,则来自第一逻辑信道的存储器阵列可以读取或写入32个字节,并且来自第二逻辑信道的存储器阵列可以读取或写入32个字节。因此,即使每个单独的存储器阵列可以读取或写入32个字节,对于给定命令,两个存储器阵列一起也可以读取或写入六十四(64)个字节。
尽管拆分存储器装置可以实现有效增加的存取粒度,但是拆分存储器装置还可能增加与操作装置相关联的引脚开销(例如,从十五(15)个引脚到二十四(24)个引脚)。例如,每个逻辑信道可以与用于控制逻辑信道的数据接口的命令/地址(CA)接口相关联。每个CA接口可以与预定义数量的引脚相关联。因此,增加逻辑信道的数量可能相应地增加引脚的数量。
存储器装置可以包含可重新配置CA接口,使得存储器装置可配置成使用少于逻辑信道总数量的某一数量的CA接口。例如,可以使用单个CA接口来控制用于除与单个CA接口相关联的信道之外的一或多个信道的数据接口。为此目的配置单个CA接口可能涉及将CA接口与另一信道的数据接口耦合。另外,配置可能涉及将用于所述信道的CA接口与数据接口隔离。
首先在参考图1和2描述的存储器系统和存储器裸片的上下文中描述本公开的特征。在参考图3A-6B描述的存储器装置的信道配置、流程图和路由方案的上下文中描述本公开的特征。进一步参考与如参考图7-11描述的用于存储器装置的可重新配置信道接口有关的设备图和流程图说明且描述本公开的这些和其它特征。
图1示出根据本文公开的实例利用一或多个存储器装置的系统100的实例。系统100可以包含外部存储器控制器105、存储器装置110以及使外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可以包含一或多个存储器装置,但为易于描述,可将所述一或多个存储器装置描述为单个存储器装置110。
系统100可以包含例如计算装置、移动计算装置、无线装置或图形处理装置等电子装置的部分。系统100可以是便携式电子装置的实例。系统100可以是计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等的实例。存储器装置110可以是配置成存储用于系统100的一或多个其它组件的数据的系统组件。
系统100的至少若干部分可以是主机装置的实例。这种主机装置可以是将存储器用于执行过程的装置的实例,例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、某一其它固定或便携式电子装置、图形处理单元(GPU)等。在一些情况下,主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下,外部存储器控制器105可被称为主机或主机装置。在一些实例中,系统100为图形卡。
在一些情况下,存储器装置110可以是配置成与系统100的其它组件通信并提供可供系统100使用或参考的物理存储器地址/其它空间的独立装置或组件。在一些实例中,存储器装置110可配置成与至少一种或多种不同类型的系统100合作。系统100的组件和存储器装置110之间的信令可用来支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100和存储器装置110之间的时钟信令和同步、定时惯例和/或其它因素。
存储器装置110可配置成存储用于系统100的组件的数据。在一些情况下,存储器装置110可充当系统100的从属型装置(例如,对系统100通过外部存储器控制器105提供的命令作出响应及执行所述命令)。此类命令可以包含用于存取操作的存取命令,例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可以包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160(例如,存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可以被称为多裸片存储器或封装(也被称为多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可以使用总线140彼此电子连通。
处理器120可配置成控制系统100的至少部分。处理器120可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或其可以是这些类型的组件的组合。在此类情况下,处理器120可以是中央处理单元(CPU)、GPU、通用图形处理单元(GPGPU)或芯片上系统(SoC)的实例,以及其它实例。
BIOS组件125可以是包含作为固件操作的BIOS的软件组件,它可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流,所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可以包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可以是任何输入装置或输出装置,或用于这类装置的接口,其可以集成到系统100中或与系统100集成。实例可以包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口,或外围卡插槽,例如外围组件互连(PCI)或专用图形端口。外围组件130可以是所属领域技术人员理解为外围设备的其它组件。
I/O控制器135可管理处理器120和外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与所述系统集成的外围设备。在一些情况下,I/O控制器135可表示到外部外围组件的物理连接或端口。
输入145可以表示系统100外部的装置或信号,其将信息、信号或数据提供到系统100或其组件。这可以包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下,输入145可以是经由一或多个外围组件130与系统100介接的外围装置,或可以由I/O控制器135管理。
输出150可以表示在系统100外部的装置或信号,其配置成从系统100或其任何组件接收输出。输出150的实例可以包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等。在一些情况下,输出150可以是经由一或多个外围组件130与系统100介接的外围装置,或可以由I/O控制器135管理。
系统100的组件可由经设计以执行其功能的通用或专用电路构成。这可以包含配置成执行本文描述的功能的各种电路元件,例如,导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。
存储器装置110可以包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可以包含本地存储器控制器165(例如,本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如,存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如,网格),其中每一存储器单元配置成存储至少一个位的数字数据。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。
存储器装置110可以是二维(2D)存储器单元阵列的实例或可以是三维(3D)存储器单元阵列的实例。例如,2D存储器装置可以包含单个存储器裸片160。3D存储器装置可以包含两个或更多个存储器裸片160(例如存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中,多个存储器裸片160-N可以堆叠在彼此之上。在一些情况下,3D存储器装置中的存储器裸片160-N可以被称为叠组、层级、层或裸片。3D存储器装置可以包含任何数量的堆叠存储器裸片160-N(例如,二连、三连、四连、五连、六连、七连、八连)。与单个2D存储器装置相比,这可以增加可以定位在衬底上的存储器单元的数量,这继而可以降低生产成本或提高存储器阵列的性能,或这两者。在一些3D存储器装置中,不同叠组可共享至少一个共同存取线,使得一些叠组可共享字线、数字线和/或板线中的至少一者。
装置存储器控制器155可以包含配置成控制存储器装置110的操作的电路或组件。因而,装置存储器控制器155可以包含使存储器装置110能执行命令的硬件、固件和软件,且可配置成接收、传输或执行关于存储器装置110的命令、数据或控制信息。装置存储器控制器155可配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下,存储器装置110可以从外部存储器控制器105接收数据和/或命令。例如,存储器装置110可以接收指示存储器装置110将代表系统100的组件(例如,处理器120)存储某些数据的写入命令,或接收指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如,处理器120)的读取命令。在一些情况下,装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可以包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制及发射信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。
本地存储器控制器165(例如,存储器裸片160的本地)可配置成控制存储器裸片160的操作。而且,本地存储器控制器165可配置成与装置存储器控制器155通信(例如,接收和传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文描述的存储器装置110的操作。在一些情况下,存储器装置110不包含装置存储器控制器155,且本地存储器控制器165或外部存储器控制器105可执行本文描述的各种功能。因此,本地存储器控制器165可配置成与装置存储器控制器155通信,与其它本地存储器控制器165通信,或直接与外部存储器控制器105或处理器120通信。
外部存储器控制器105可配置成实现系统100的组件(例如,处理器120)与存储器装置110之间的信息、数据和/或命令的传送。外部存储器控制器105可以充当系统100的组件与存储器装置110之间的联络,使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如,读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下,外部存储器控制器105可以包含产生共同(源)系统时钟信号的系统时钟。在一些情况下,外部存储器控制器105可以包含生成公共(源)数据时钟信号的公共数据时钟。
在一些情况下,外部存储器控制器105或系统100的其它组件或其在本文描述的功能可由处理器120实施。例如,外部存储器控制器105可以是由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部,但是在一些情况下,外部存储器控制器105或其在本文描述的功能可由存储器装置110实施。例如,外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下,外部存储器控制器105可分布在处理器120和存储器装置110上,使得外部存储器控制器105的部分由处理器120实施,且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地,在一些情况下,本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在处理器120中)执行。
系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中,信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可以包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如,导体)。例如,信道115可以包含第一端子,所述第一端子包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例,且引脚可配置成充当信道的部分。
在一些情况下,端子的引脚或衬垫可以是信道115的信号路径的一部分。额外信号路径可与信道的端子耦合以用于在系统100的组件内路由信号。例如,存储器装置110可以包含信号路径(例如,存储器装置110或其组件内部,例如在存储器裸片160内部的信号路径),所述信号路径将信号从信道115的端子路由到存储器装置110的各个组件(例如,装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。
信道115(和相关联的信号路径和端子)可专用于传送特定类型的信息。在一些情况下,信道115可以是聚合信道且因此可以包含多个单独的信道。例如,数据信道190可以是x4(例如,包含四个信号路径)、x8(例如,包含八个信号路径)、x16(包含十六个信号路径)等。经由信道传送的信号可使用双数据速率(DDR)定时方案。例如,信号的一些符号可记录在时钟信号的上升沿上,并且信号的其它符号可记录在时钟信号的下降沿上。经由信道传送的信号可使用单数据速率(SDR)信令。例如,可针对每一时钟循环记录信号的一个符号。
在一些情况下,信道115可以包含一或多个命令和地址(CA)信道186。CA信道186可配置成在外部存储器控制器105(例如,主机装置或其组件)与存储器装置110之间传送命令,包含与命令(例如,地址信息)相关联的控制信息。例如,CA信道186可以包含关于所需数据的地址的读取命令。在一些情况下,CA信道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下,CA信道186可以包含任何数量的信号路径以传送地址和命令数据(例如,八个或九个信号路径)。一般而言,CA信道186可与CA接口耦合,CA接口可将由CA信道186传送的命令转发到控制存储器阵列170的本地存储器控制器165或直接转发到存储器阵列170。
在一些情况下,信道115可以包含一或多个时钟信号(CK)信道188。CK信道188可配置成在外部存储器控制器105与存储器装置110之间传送一或多个共同时钟信号。每个时钟信号可配置成在高状态与低状态之间振荡,且协调外部存储器控制器105和存储器装置110的动作。在一些情况下,时钟信号可以是差分输出(例如,CK_t信号和CK_c信号)且可相应地配置CK信道188的信号路径。在一些情况下,时钟信号可以是单端的。CK信道188可以包含任何数量的信号路径。在一些情况下,时钟信号CK(例如,CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或者存储器装置110的其它系统范围内的操作的定时参考。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可以由系统时钟生成,所述系统时钟可以包含一或多个硬件组件(例如,振荡器、晶体、逻辑门、晶体管等)。可存在用于每个逻辑信道的CK信道188。
在一些情况下,信道115可以包含一或多个数据(DQ)信道190。数据信道190可配置成在外部存储器控制器105与存储器装置110之间传送数据和/或控制信息。例如,数据信道190可以传送要写入存储器装置110的信息(例如,双向)或从存储器装置110读取的信息。在一些情况下,数据信道190可以与存储器阵列170耦合。
在一些情况下,数据信道190和相关联CA信道186可以是逻辑信道的实例。如果存储器装置110被分成逻辑信道,则存储器装置110可以具有多个数据信道190和多个CA信道186。每个数据信道190可以与存储器阵列170耦合并且每个CA信道186可以与CA接口耦合。在一些情况下,与第一CA信道186和第一数据信道190相关联的CA接口可以获得对第二数据信道190的控制。另外,与第二CA信道186和第二数据信道190相关联的CA接口可以被去激活或可能以其它方式失去对第二数据信道190的控制。相应地,获得对数据信道190的控制可能涉及耦合CA接口和与数据信道190耦合的存储器阵列170,或失去对数据信道190的控制可能涉及CA接口和与数据信道190耦合的存储器阵列170的去耦合。
在一些情况下,CA接口可以通过相关联的CA信道186接收命令(例如,读取或写入命令)。如果CA接口与多个数据信道190相关联,则CA接口可以将命令转发到与多个数据信道190耦合的存储器阵列170。如果命令是读取命令,则接收命令的第一存储器阵列170可以通过第一数据信道190传输第一数据集合,并且接收命令的第二存储器阵列可以通过第二数据信道190传输第二数据集合。如果命令是写入命令,则接收命令的第一存储器阵列170可以将通过第一数据信道190接收的第一数据集合写入存储器,并且接收命令的第二存储器阵列170可以将通过第二数据信道190接收的第二数据集合写入存储器。
在一些情况下,信道115可以包含可专用于其它目的的一或多个其它信道192。这些其它信道192可以包含任何数量的信号路径。
信道115可以使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可以包含总线、点对点连接、纵横开关、例如硅内插件等高密度内插件,或形成于有机衬底中的信道,或其某一组合。例如,在一些情况下,信号路径可以至少部分地包含高密度内插件,例如硅内插件或玻璃内插件。
可以使用各种不同的调制方案来调制在信道115上传送的信号。在一些情况下,可以使用二进制符号(或二进制级)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。二进制符号调制方案可以是M进制调制方案的实例,其中M等于二。二进制符号调制方案的每一符号可配置成表示一个位的数字数据(例如,符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号(例如,PAM2)的脉冲幅度调制(PAM)等。
在一些情况下,可以使用多符号(或多电平)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可以是M进制调制方案的实例,其中M大于或等于三。多符号调制方案的每一符号可配置成表示多于一个位的数字数据(例如,符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM3、PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等。多符号信号(例如,PAM3信号或PAM4信号)可以是使用包含用以对多于一个信息位进行编码的至少三个层级的调制方案来调制的信号。多符号调制方案和符号可替代地被称作非二进制、多位或较高阶调制方案和符号。
一般而言,将存储器装置110(例如,DRAM)分成多个逻辑信道可以实现有效降低的粒度和较大的裸片大小。另外,将存储器装置110分成多个逻辑信道可使存储器装置110在以有限的内部阵列速度工作的同时满足带宽限制。
使用CA接口来控制多个数据信道190或数据接口(例如,存储器阵列)可以实现减少引脚开销。将一组引脚用于CA接口而不是多组引脚与多个CA接口相关联可以减少与接收或写入数据相关联的延迟。另外,使用CA接口来控制多个数据信道190可以降低操作功率。例如,当存储器装置110的每个CA接口控制一个数据信道190时,每个CA接口可以是激活的并且可能消耗一定量的功率。然而,当一个CA接口控制多个数据信道190时,与其它数据信道190相关联的CA接口可以被去激活。去激活这些CA接口可以降低与操作CA接口相关联的总功耗量,因为可以驱动较少的引脚(例如,可以只驱动用于控制多个数据信道的CA接口的引脚)。
当CA接口配置成在启动时控制多个数据信道190或数据接口时,可以使用总体较少量的硬件或物理电路板(PCB)材料。例如,使用2信道存储器阵列的系统可以被设计成总是操作使得CA接口控制多个数据信道190。因此,可以不为可能另外控制多个数据信道190中的一个的CA接口提供引脚。当CA接口配置成经由主机装置发送的命令(例如,模式寄存器设置命令)来控制多个数据信道190时,同时可以动态地(例如,实时地)执行配置,这可以使主机装置能够在操作期间控制CA接口配置成控制多个数据信道还是单个数据信道。以这种方式,存储器装置110能够临时节省操作功率。
一般而言,被分成多个逻辑信道的存储器装置(例如,同步图形RAM(SGRAM))可以保持存取粒度。具有一(1)个逻辑信道、所述逻辑信道32个引脚并且沿32个引脚以八(8)个突发输出数据的存储器装置可以针对给定操作输出256位或32字节的数据。具有两(2)个逻辑信道、每个逻辑信道十六(16)个引脚并且沿16个引脚以16个突发输出数据的存储器装置可以针对给定操作输出2x256位或2x32字节的数据。具有四(4)个逻辑信道、每个信道8个引脚并且沿所述引脚以32个突发输出数据的存储器装置可以输出4x256位或4x32字节的数据。在这些情况中的每一种情况下,可以保留(例如,32字节的)存取粒度。
图2示出根据本文公开的实例的存储器裸片200的实例。存储器裸片200可以是参考图1描述的存储器裸片160的实例。在一些情况下,存储器裸片200可以被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可以包含一或多个可编程以存储不同逻辑状态的存储器单元205。每一存储器单元205可以是可编程的以存储两个或更多个状态。例如,存储器单元205可配置成每次存储一个位的数字逻辑(例如,逻辑0和逻辑1)。在一些情况下,单个存储器单元205(例如,多级存储器单元)可配置成每次存储多于一个位的数字逻辑(例如,逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可以存储表示电容器中的可编程状态的电荷。DRAM架构可以包含电容器,所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中,其它存储装置和组件也是可能的。例如,可使用非线性电介质材料。
可通过激活或选择例如字线210和/或数字线215等存取线而在存储器单元205上执行例如读取和写入等操作。在一些情况下,数字线215也可被称作位线。对存取线、字线和数字线或其类似物的引用可以互换,但不影响理解或操作。激活或选择字线210或数字线215可以包含将电压施加到相应线。
存储器裸片200可以包含布置成网格状图案的存取线(例如,字线210和数字线215)。存储器单元205可定位于字线210和数字线215的相交点处。通过偏置字线210和数字线215(例如,对字线210或数字线215施加电压),可在其相交点处存取单个存储器单元205。
可以通过行解码器220或列解码器225来控制对存储器单元205的存取。例如,行解码器220可以从本地存储器控制器260接收行地址,并基于接收到的行地址来激活字线210。列解码器225可以从本地存储器控制器260接收列地址且可以基于所接收的列地址来激活数字线215。例如,存储器裸片200可以包含标记为WL_1至WL_M的多个字线210以及标记为DL_1至DL_N的多个数字线215,其中M和N取决于存储器阵列的大小。因此,通过激活字线210和数字线215,例如WL_1和DL_3,可以存取其相交点处的存储器单元205。呈二维或三维配置的字线210和数字线215的相交点可以被称为存储器单元205的地址。
存储器单元205可以包含逻辑存储组件,例如电容器230和开关组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的第一节点可与开关组件235耦合,且电容器230的第二节点可与电压源240耦合。在一些情况下,电压源240可以是单元板参考电压,例如Vpl,或可接地,例如Vss。在一些情况下,电压源240可以是与板线驱动器耦合的板线的实例。开关组件235可以是选择性地建立或撤销建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。
可以通过激活或去激活开关组件235来实现选择或取消选择存储器单元205。电容器230可以使用开关组件235与数字线215电子连通。例如,当去激活开关组件235时,电容器230可与数字线215隔离,且当激活开关组件235时,电容器230可与数字线215耦合。在一些情况下,开关组件235是晶体管,且其操作可通过将电压施加到晶体管栅极来控制,其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下,开关组件235可以是p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子连通,且可基于施加到字线210的电压而激活/去激活开关组件235。
字线210可以是与存储器单元205电子连通的导电线,其用以对存储器单元205执行存取操作。在一些架构中,字线210可与存储器单元205的开关组件235的栅极电子连通,且可配置成控制存储器单元的开关组件235。在一些架构中,字线210可以与存储器单元205的电容器的节点电子连通,且存储器单元205可不包含开关组件。
数字线215可以是连接存储器单元205与感测组件245的导线。在一些架构中,存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。例如,字线210和存储器单元205的开关组件235可配置成耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中,存储器单元205可与数字线215电子连通(例如,恒定)。
感测组件245可配置成检测存储器单元205的电容器230上存储的状态(例如,电荷),且基于存储状态确定存储器单元205的逻辑状态。在一些情况下,由存储器单元205存储的电荷可能极小。因此,感测组件245可以包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可检测在读取操作期间数字线215的电荷的小改变,且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间,存储器单元205的电容器230可以输出信号(例如,释放电荷)到其对应的数字线215。所述信号可以使数字线215的电压改变。感测组件245可配置成将跨数字线215从存储器单元205接收的信号与参考信号250(例如,参考电压)进行比较。感测组件245可以基于所述比较确定存储器单元205的所存储状态。例如,在二进制信令中,如果数字线215具有比参考信号250高的电压,则感测组件245可确定存储器单元205的所存储状态是逻辑1,并且如果数字线215具有比参考信号250低的电压,则感测组件245可确定存储器单元205的所存储状态是逻辑0。感测组件245可以包含各种晶体管或放大器以检测和放大信号的差。存储器单元205的检测到的逻辑状态可提供为感测组件245的输出(例如,提供到输入/输出255),且可向例如装置存储器控制器155等包含存储器裸片200的存储器装置110的另一组件指示检测到的逻辑状态(例如,直接地或使用本地存储器控制器260)。
本地存储器控制器260可以通过各种组件(例如,行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1描述的本地存储器控制器165的实例。在一些情况下,行解码器220、列解码器225和感测组件245中的一或多个可以与本地存储器控制器260处于相同位置。本地存储器控制器260可配置成从外部存储器控制器105(或参考图1描述的装置存储器控制器155)接收命令和/或数据,将命令和/或数据转化成存储器裸片200可使用的信息,对存储器裸片200执行一或多个操作,且响应于执行一或多个操作将数据从存储器裸片200传送到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可产生行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般而言,本文所论述的施加电压或电流的振幅、形状或持续时间可经调整或变化,且针对在操作存储器裸片200中论述的各种操作可以是不同的。
本地存储器控制器260可含有配置成通过CA信道186接收和命令的CA接口。在一些情况下,选择组件可将CA接口和与对应于CA接口的逻辑信道相关联的存储器裸片200的一或多个存储器阵列隔离。另外或替代地,选择组件可以将CA接口和与对应于不同CA接口的逻辑信道相关联的存储器裸片200的一或多个存储器阵列耦合。在一些情况下,CA接口在与一或多个存储器阵列隔离时可以被去激活,并且在与一或多个存储器阵列耦合时可以被激活或重新激活。
在一些情况下,本地存储器控制器260可配置成对存储器裸片200的一或多个存储器单元205执行写入操作(例如,编程操作)。在写入操作期间,存储器裸片200的存储器单元205可编程为存储所需逻辑状态。在一些情况下,可以在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可以识别(例如,经由通过内部信道从CA接口接收到的命令)对其执行写入操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如,目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如,对字线210或数字线215施加电压),以存取目标存储器单元205。本地存储器控制器260可在写入操作期间对数字线215施加特定信号(例如,电压)以在存储器单元205的电容器230中存储特定状态(例如,电荷),所述特定状态(例如,电荷)可指示所需逻辑状态。一般而言,本地存储器控制器260可从与本地存储器控制器260耦合的数据信道190接收写入存储器单元205的内容的指示。
在一些情况下,本地存储器控制器260可配置成对存储器裸片200的一或多个存储器单元205执行读取操作(例如,感测操作)。在读取操作期间,可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况下,可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可以识别(例如,经由通过内部信道从CA接口接收到的命令)对其执行读取操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如,目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如,将电压施加到字线210或数字线215),以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线将信号传送到感测组件245。感测组件245可以放大信号。本地存储器控制器260可以触发感测组件245(例如,锁存感测组件),且由此将从存储器单元205接收的信号与参考信号250进行比较。基于所述比较,感测组件245可以确定存储在存储器单元205上的逻辑状态。作为读取操作的部分,本地存储器控制器260可以通过数据信道190将存储在存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器155)。
在一些存储器架构中,存取存储器单元205可能使存储在存储器单元205中的逻辑状态降级或毁坏。例如,在DRAM架构中执行的读取操作可以使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可以执行重写操作或刷新操作以将存储器单元恢复到其最初逻辑状态。本地存储器控制器260可以在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下,重写操作可被视为读取操作的部分。另外,激活单个存取线(例如,字线210)可干扰存储在与所述存取线电子连通的一些存储器单元中的状态。因此,可对可能尚未存取的一或多个存储器单元进行重写操作或刷新操作。
图3A可示出存储器装置110-a的信道配置300-a的实例。信道配置300-a可以是2-CA接口配置的实例。在其它实例中,信道配置300-a可以用于任何数量的CA接口。在信道配置300-a中,存储器装置110-a可以具有两个逻辑信道305,其中每个逻辑信道305可以具有相关联的CA信道186和数据信道190。例如,逻辑信道305-a可以具有CA信道186-a和数据信道190-a,并且逻辑信道305-b可以具有CA信道186-b和数据信道190-b。另外,存储器装置110-a可以具有两个逻辑信道305共有的CK信道188-a。在一些情况下,存储器装置110-a可以具有用于每个逻辑信道305的CK信道188。
每个CA信道186可以在主机装置与CA接口310之间传送命令。每个数据信道190可以在主机装置与存储器阵列315之间传送数据。例如,CA信道186-a可以携载去往或来自CA接口310-a的命令,并且数据信道190-a可以携载去往或来自存储器阵列315-a的数据。另外,CA信道186-b可以携载去往或来自CA接口310-b的命令,并且数据信道190-b可以携载去往或来自存储器阵列315-b的数据。一般而言,命令和数据可能来自主机装置。另外,每个CA接口310可以经由内部信道320向存储器阵列315转发命令。例如,CA接口310-a可以经由内部信道320-a向存储器阵列315-a转发命令,并且CA接口310-b可以经由内部信道320-b向存储器阵列315-b转发命令。
为了执行读取操作,CA接口310-a和310-b中的一个可以分别通过CA信道186-a或186-b从主机装置接收读取命令。如果CA接口310-a接收到读取命令,则CA接口310-a可以将读取命令经由内部信道320-a转发到存储器阵列315-a。如果CA接口310-b接收到读取命令,则CA接口310-b可以将读取命令经由内部信道320-b转发到存储器阵列315-b。在接收到转发的读取命令时,存储器阵列315-a或315-b可分别通过数据信道190-a或190-b传输与读取命令相对应的数据。主机装置可以接收传输的数据。
为了执行写入操作,CA接口310-a和310-b中的一个可以从主机装置接收写入命令。如果CA接口310-a接收到写入命令,则CA接口310-a可以将写入命令转发到存储器阵列315-a,并且如果CA接口310-b接收到写入命令,则CA接口310-b可以将写入命令转发到存储器阵列315-b。在接收到转发的写入命令时,存储器阵列315-a或315-b可以写入和存储分别通过数据信道190-a或190-b从主机装置接收的数据。
图3B可示出存储器装置110-a的不同信道配置300-b的实例。信道配置300-b可以是2-CA接口配置的实例。在其它实例中,信道配置300-b可以用于任何数量的CA接口。例如,CA接口310-b可以从存储器阵列315-b去激活(例如,禁用)和去耦合(例如,断开、隔离)。另外或替代地,当存储器装置110-a从主机装置接收命令时,CA接口310-b可以被存储器装置110-a忽略。另外,CA接口310-a可以经由内部信道320-c与存储器阵列315-b耦合。可以至少部分地基于与CA接口310-a和CA接口310-b耦合的选择组件325-a来实现这种耦合和去耦合的过程。选择组件325-a可以另外配置成去激活CA接口310-b。可以参考图6A描述关于耦合和去耦合过程的更多细节。
为了从信道配置300-a转换到信道配置300-b,CA接口310-a可以通过CA信道186-a从主机装置接收配置命令(例如,模式寄存器设置命令)。替代地,配置命令可由CA接口310-b通过CA信道186-b接收。在任何情况下,在接收到配置命令之后,选择组件325-a可以去激活CA接口310-b(例如,使CA接口310-b休眠)并且可以断开内部信道320-b。另外,选择组件325-a可以连接CA接口310-a与存储器阵列315-b之间的内部信道320-c。为了从信道配置300-b转换回信道配置300-a,CA接口310-a可以通过CA信道186-a从主机装置接收另一配置命令。在CA接口310-a接收到其它配置命令之后,选择组件325-a可以激活CA接口310-b并且可以连接内部信道320-b。另外,选择组件325-a可以断开CA接口310-a与存储器阵列315-b之间的内部信道320-c。可以关于图5讨论关于接收配置命令的更多细节。
替代地,可在启动时间设置信道配置300-a或300-b。在此类情况下,至少一些CA接口310的一或多个引脚可以被拉到预定义逻辑电平(例如,高逻辑电平或低逻辑电平)。存储器装置110-a可以利用RESET输入的未激活边沿锁存此逻辑电平并且可以存储此值。存储器装置110-a可以存储此值直到存储器装置110-a断电或者直到发出后续复位。在一些情况下,当在启动时设置时,存储器装置110-a可以处于静态配置中(例如,始终处于信道配置300-b中)。在此类情况下,可以不包含CA接口310-b和/或选择组件325-a。
在一些情况下,信道配置300可能不被配置命令设置。例如,信道配置300-a或300-b可以硬连线在构成存储器装置110-a的物理电路板(PCB)上(例如,存储器装置110-a可以具有用于所述配置的一或多个专用引脚)。
一旦在信道配置300-b中,CA接口310-b就可以不对由CA接口310-b接收的外部信号作出反应并且可以避免解码命令。相反,可以通过CA接口310-a接收用于第二存储器阵列315-b的命令。在此类情况下,可以使用从CA接口310-a接收的命令来控制通过数据信道190-b的信息流。另外,如果每个逻辑信道305具有对应时钟(例如,对应CK信道188),则可以不使用与逻辑信道305-b相关联的CK信道188。一般而言,配置选择(例如,信道配置300-a或信道配置300-b)可能对存储器装置110-a的数据信道190没有影响。然而,配置可能影响CA接口310和它们相关的命令解码器。
在信道配置300-b中,执行读取命令可以涉及CA接口310-a通过CA信道186-a从主机装置接收读取命令。在一些情况下,CA接口310-a可以(例如,分别通过内部信道320-a和320-c)将读取命令转发到存储器阵列315-a和315-b。在接收到读取命令时,存储器阵列315-a可以检索与读取命令相对应的第一数据集合并通过数据信道190-a进行传输,并且存储器阵列315-b可以检索与读取命令相对应的第二数据集合并通过数据信道190-b进行传输。主机装置可以接收这两个数据集合。一般而言,数据信道190-a和190-b可以在信道配置300-b中同步操作并且可以大约同时传输或检索它们对应的数据集合。
在信道配置300-b中,执行写入命令可以涉及CA接口310-a通过CA信道186-a从主机装置接收写入命令。在一些情况下,CA接口310-a可以(例如,分别通过内部信道320-a和320-c)将写入命令转发到存储器阵列315-a和315-b。在接收到写入命令时,存储器阵列315-a可以将通过数据信道190-a从主机装置接收的第一数据集合写入存储器,并且存储器阵列315-b可以将通过数据信道190-b从主机装置接收的数据集合写入存储器。一般而言,数据信道190-a和190-b可以在信道配置300-b中同步操作并且可以大约同时接收或写入它们对应的数据集合。
如果在信道配置300-b中,接收或传输到存储器装置110-a的数据所关联的粒度可以是与在信道配置300-a中接收或传输到存储器装置110-a的数据相关联的粒度的两倍。例如,信道配置300-b可以与64字节存取粒度相关联并且信道配置300-a可以与32字节存取粒度相关联。
一般而言,具有可配置存取粒度的装置可以基于应用请求写入或存储的数据量来选择粒度。基于数据量选择粒度可以使装置能够更有效地传送数据。例如,如果应用请求64字节的数据并且具有静态存取粒度的存储器装置110具有32字节的粒度,则存储器装置110可以执行两个读取操作来检索数据。然而,如果存储器装置110具有可配置粒度,则存储器装置110可以使用64字节的粒度并且可以执行单个读取操作,这可以与比两个读取操作更少的延迟相关联。另一方面,如果应用请求32字节的数据并且具有静态存取粒度的存储器装置110具有64字节的粒度,则存储器装置110可以检索比应用请求的更多的数据。额外的数据可被舍弃,但传送数据可能需要额外的时间。然而,如果存储器装置110具有可配置粒度,则存储器装置110可以使用32字节的粒度并且可以在没有额外32字节的情况下检索所请求数据。
图4A可示出存储器装置110-b的信道配置400-a的实例。信道配置400-a可以是4-CA接口配置的实例。在其它实例中,信道配置400-a可以用于任何数量的CA接口。在信道配置400-a中,存储器装置110-b可以具有四个逻辑信道305,其中每个逻辑信道305可以具有相关联的CA信道186和数据信道190。例如,逻辑信道305-c可以具有CA信道186-c和数据信道190-c;逻辑信道305-d可以具有CA信道186-d和数据信道190-d;逻辑信道305-e可以具有CA信道186-e和数据信道190-e;且逻辑信道305-f可以具有CA信道186-f和数据信道190-f。另外,存储器装置110-b可以具有四个逻辑信道305共有的CK信道188-b。在一些情况下,存储器装置110-b可以具有用于每个逻辑信道305的CK信道188。
每个CA信道186可以在主机装置与CA接口310之间传送命令。每个数据信道190可以在主机装置与存储器阵列315之间通信。例如,CA信道186-c可以携载去往或来自CA接口310-c的命令,并且数据信道190-c可以携载去往或来自存储器阵列315-c的数据。另外,CA信道186-d可以携载去往或来自CA接口310-d的命令,并且数据信道190-d可以携载去往或来自存储器阵列315-d的数据。另外,CA信道186-e可以携载去往或来自CA接口310-e的命令,并且数据信道190-e可以携载去往或来自存储器阵列315-e的数据。另外,CA信道186-f可以携载去往或来自CA接口310-f的命令,并且数据信道190-f可以携载去往或来自存储器阵列315-f的数据。一般而言,命令和数据可能来自主机装置。另外,每个CA接口310可以经由内部信道320向存储器阵列315转发命令。例如,CA接口310-c可以经由内部信道320-d向存储器阵列315-c转发命令;CA接口310-d可以经由内部信道320-e向存储器阵列315-d转发命令;CA接口310-e可以经由内部信道320-f向存储器阵列315-e转发命令;并且CA接口310-f可以经由内部信道320-g向存储器阵列315-f转发命令。
为了执行读取操作,CA接口310-c、310-d、310-e或310-f中的一个可以分别通过CA信道186-c、186-d、186-e或186-f从主机装置接收读取命令。如果CA接口310-c接收到读取命令,则CA接口310-c可以(例如,经由内部信道320-d)将读取命令转发到存储器阵列315-c。如果CA接口310-d接收到读取命令,则CA接口310-d可以(例如,经由内部信道320-e)将读取命令转发到存储器阵列315-d。如果CA接口310-e接收到读取命令,则CA接口310-e可以(例如,经由内部信道320-f)将读取命令转发到存储器阵列315-e。如果CA接口310-f接收到读取命令,则CA接口310-f可以(例如,经由内部信道320-g)将读取命令转发到存储器阵列315-f。在接收到转发的读取命令时,存储器阵列315-c、315-d、315-e或315-f可分别通过数据信道190-c、190-d、190-e或190-f传输与读取命令相对应的数据。主机装置可以接收传输的数据。
为了执行写入操作,CA接口310-c、310-d、310-e或310-f中的一个可以从主机装置接收写入命令。如果CA接口310-c接收到写入命令,则CA接口310-c可以(例如,经由内部信道320-d)将写入命令转发到存储器阵列315-c。如果CA接口310-d接收到写入命令,则CA接口310-d可以(例如,经由内部信道320-e)将写入命令转发到存储器阵列315-d。如果CA接口310-e接收到写入命令,则CA接口310-e可以(例如,经由内部信道320-f)将写入命令转发到存储器阵列315-e。如果CA接口310-f接收到写入命令,则CA接口310-f可以(例如,经由内部信道320-g)将写入命令转发到存储器阵列315-f。在接收到转发的写入命令后,存储器阵列315-c、315-d、315-e、315-f可以分别写入通过数据信道190-c、190-d、190-e或190-f从主机装置接收的数据。
图4B可示出存储器装置110-b的不同信道配置400-b的实例。信道配置400-b可以是4-CA接口配置的实例。在其它实例中,信道配置400-b可以用于任何数量的CA接口。例如,CA接口310-d可以被去激活并从存储器阵列315-d去耦合,并且CA接口310-f可以被去激活并从存储器阵列315-f去耦合。另外或替代地,当存储器装置110-b从主机装置接收命令时,CA接口310-d和310-f可以被存储器装置110-b忽略。另外,CA接口310-c可以经由内部信道320-h与存储器阵列315-d耦合,并且CA接口310-e可以经由内部信道320-i与存储器阵列315-f耦合。可以至少部分地基于与CA接口310-c、310-d、310-e和310-f耦合的选择组件325-b来实现这种耦合和去耦合过程。可以参考图6B描述关于耦合和去耦合过程的更多细节。
为了从信道配置400-a转换到信道配置400-b,CA接口310-c或310-e可以分别通过CA信道186-c或186-e从主机装置接收配置命令(例如,模式寄存器设置命令)。替代地,配置命令可由CA接口310-d或310-f分别通过CA信道186-d或186-f接收。在任何情况下,在接收到配置命令之后,选择组件325-b可以去激活CA接口310-d和310-f(例如,使CA接口310-d和310-f休眠)并且可以分别断开内部信道320-e和320-g。另外,选择组件325-b可以连接CA接口310-c与存储器阵列315-d之间的内部信道320-h以及CA接口310-e与存储器阵列315-f之间的内部信道320-i。可以关于图5讨论关于接收配置命令的更多细节。
为了从信道配置400-b转换回信道配置400-a,CA接口310-c或310-e可以分别通过CA信道186-c或186-e从主机装置接收配置命令(例如,模式寄存器设置命令)。在接收到配置命令之后,选择组件325-b可以激活CA接口310-d并且可以连接内部信道320-e。另外,选择组件325-b可以激活CA接口310-f并且可以连接内部信道320-g。另外,选择组件325-b可以断开CA接口310-c与存储器阵列315-d之间的内部信道320-h以及CA接口310-e与存储器阵列315-f之间的内部信道320-i。
一旦在信道配置400-b中,CA接口310-d和310-f可不对外部信号作出反应并且可停止接收和解码命令。相反,可以经由CA接口310-c接收用于CA接口310-d的命令并且可以经由CA接口310-e接收用于CA接口310-f的命令。另外,如果每个逻辑信道305具有对应时钟(例如,对应CK信道188),则可以不使用与逻辑信道305-d和305-f相关联的CK信道188。
在信道配置400-b中,执行读取命令可以涉及CA接口310-c或310-e分别通过CA信道186-c或186-e从主机装置接收读取命令。在一些情况下,CA接口310-c可以(例如,分别经由内部信道320-d和320-h)将接收到的读取命令转发到存储器阵列315-c和315-d,并且CA接口310-e可以(例如,分别经由内部信道320-f和320-i)将接收到的读取命令转发到存储器阵列315-e和315-f。在从CA接口310-c接收到读取命令后,存储器阵列315-c可以检索与接收到的读取命令相对应的数据集合并通过数据信道190-c进行传输,并且存储器阵列315-d可以检索与接收到的读取命令相对应的数据集合并通过数据信道190-d进行传输。在从CA接口310-e接收到读取命令后,同时地,存储器阵列315-e可以检索与接收到的读取命令相对应的数据集合并通过数据信道190-e进行传输,并且存储器阵列315-f可以检索与接收到的读取命令相对应的数据集合并通过数据信道190-f进行传输。一般而言,在信道配置400-b中,数据信道190-c可以与数据信道190-d同步操作并且数据信道190-e可以与数据信道190-f同步操作,并且它们对应的存储器阵列315可以大约同时传输或检索它们对应的数据集合。
在信道配置400-b中,执行写入命令可以涉及CA接口310-c或310-e分别通过CA信道186-c或186-e从主机装置接收写入命令。在一些情况下,CA接口310-c可以(例如,分别经由内部信道320-d和320-h)将接收到的写入命令转发到存储器阵列315-c和315-d,并且CA接口310-e可以(例如,分别经由内部信道320-f和320-i)将接收到的写入命令转发到存储器阵列315-e和315-f。在从CA接口310-c接收到写入命令后,存储器阵列315-c可以将通过数据信道190-c从主机装置接收的数据集合写入存储器,并且存储器阵列315-d可以将通过数据信道190-d从主机装置接收的数据集合写入存储器。在从CA接口310-e接收到写入命令后,同时地,存储器阵列315-e可以将通过数据信道190-e从主机装置接收的数据集合写入存储器,并且存储器阵列315-f可以将通过数据信道190-f从主机装置接收的数据集合写入存储器。一般而言,在信道配置400-b中,数据信道190-c可以与数据信道190-d同步操作并且数据信道190-e可以与数据信道190-f同步操作,并且它们对应的存储器阵列315可以大约同时接收或写入它们对应的数据集合。
图4C可示出存储器装置110-b的不同信道配置400-c的实例。信道配置400-c可以是4-CA接口配置的实例。在其它实例中,信道配置400-c可以用于任何数量的CA接口。例如,CA接口310-d可以被去激活并从存储器阵列315-d去耦合;CA接口310-e可以被去激活并从存储器阵列315-e去耦合;并且CA接口310-f可以被去激活并从存储器阵列315-f去耦合。另外或替代地,当存储器装置110-b从主机装置接收命令时,CA接口310-d、310-e和310-f可以被存储器装置110-b忽略。另外,CA接口310-c可以经由内部信道320-h与存储器阵列315-d耦合,经由内部信道320-j与存储器阵列315-e耦合,并经由内部信道320-k与存储器阵列315-f耦合。可以至少部分地基于与CA接口310-c、310-d、310-e和310-f耦合的选择组件325-b来实现这种耦合和去耦合过程。可以参考图6B描述关于耦合和去耦合过程的更多细节。
为了从信道配置400-a转换到信道配置400-c,CA接口310-c可以通过CA信道186-c从主机装置接收配置命令(例如,模式寄存器设置命令)。替代地,配置命令可由CA接口310-d、310-e或310-f中的一个分别通过CA信道186-d、186-e或186-f接收。在任何情况下,在接收到配置命令之后,选择组件325-b可以去激活CA接口310-d、310-e和310-f(例如,使CA接口310-d、310-e和310-f休眠)并且可以禁用内部信道320-e、320-f和320-g。另外,选择组件325-b可以连接CA接口310-c与存储器阵列315-d之间的内部信道320-h、CA接口310-c与存储器阵列315-e之间的内部信道320-j以及CA接口310-c与存储器阵列315-f之间的内部信道320-k。
为了从信道配置400-c转换回信道配置400-a,CA接口310-c可以通过CA信道186-c从主机装置接收另一配置命令。在CA接口310-c接收到另一配置命令之后,选择组件325-b可以激活CA接口310-d、310-e和310-f并且可以分别连接内部信道320-e、320-f和320-g。另外,选择组件325-b可以断开CA接口310-c与存储器阵列315-d之间的内部信道320-h、CA接口310-c与存储器阵列315-e之间的内部信道320-j以及CA接口310-c与存储器阵列315-f之间的内部信道320-k。
以类似方式,为了从信道配置400-b转换到信道配置400-c,CA接口310-c或310-e可以通过CA信道186-c或186-e从主机装置接收配置命令。在接收到切换命令之后,选择组件325-b可以去激活CA接口310-e(例如,使CA接口310-e休眠)并且可以断开内部信道320-i。另外,选择组件325-b可以连接CA接口310-c与存储器阵列315-e之间的内部信道320-j以及CA接口310-c与存储器阵列315-f之间的内部信道320-k。
为了从信道配置400-c转换回信道配置400-b,CA接口310-c可以通过CA信道186-c从主机装置接收另一配置命令。在CA接口310-c接收到其它配置命令之后,选择组件325-b可以激活CA接口310-e并且可以连接内部信道320-i。此外,选择组件325-b可以断开CA接口310-c与存储器阵列315-e之间的内部信道320-j以及CA接口310-c与存储器阵列315-f之间的内部信道320-k。可以关于图5讨论关于接收配置命令的更多细节。
一旦在信道配置400-c中,CA接口310-d、310-e和310-f可不对外部信号作出反应并且可停止接收和解码命令。相反,可以经由CA接口310-c接收命令并且可以从CA接口310-c导出对数据信道190-d、190-e和190-f的控制。另外,如果每个逻辑信道305具有对应时钟(例如,对应CK信道188),则可以不使用与逻辑信道305-d、305-e和305-f相关联的CK信道188。
在信道配置400-c中,执行读取命令可以涉及CA接口310-c通过CA信道186-c从主机装置接收读取命令。在一些情况下,CA接口310-c可以(例如,分别通过内部信道320-d、320-h、320-j和320-k)将读取命令转发到存储器阵列315-c、315-d、315-e和315-f。在接收到读取命令后,存储器阵列315-c可以检索与读取命令相对应的第一数据集合并通过数据信道190-c进行传输;存储器阵列315-d可以检索与读取命令相对应的第二数据集合并通过数据信道190-d进行传输;存储器阵列315-e可以检索与读取命令相对应的第三数据集合并通过数据信道190-e进行传输;并且存储器阵列315-f可以检索与读取命令相对应的第四数据集合并通过数据信道190-f进行传输。主机装置可以接收四个数据集合。一般而言,数据信道190-c、190-d、190-e和190-f可以在信道配置400-c中同步操作,并且它们对应的存储器阵列315可以大约同时传输或检索它们对应的数据集合。
在信道配置400-c中,执行写入命令可以涉及CA接口310-c通过CA信道186-c从主机装置接收写入命令。在一些情况下,CA接口310-c可以(例如,分别经由内部信道320-d、320-h、320-j和320-k)将写入命令转发到存储器阵列315-c、315-d、315-e和315-f。在接收到写入命令后,存储器阵列315-c可以写入通过数据信道190-c从主机装置接收的第一数据集合;存储器阵列315-d可以写入通过数据信道190-d从主机装置接收的第二数据集合;存储器阵列315-e可以写入通过数据信道190-e从主机装置接收的第三数据集合;并且存储器阵列315-f可以写入通过数据信道190-f从主机装置接收的第四数据集合。一般而言,数据信道190-c、190-d、190-e和190-f可以在信道配置400-c中同步操作,并且它们对应的存储器阵列315可以大约同时接收或写入它们对应的数据集合。
在一些情况下,信道配置400-a、400-b或400-c可以在启动时设置。在此类情况下,至少一些CA接口310的一或多个引脚可以被拉到预定义逻辑电平(例如,高逻辑电平或低逻辑电平)。存储器装置110-b可以利用RESET输入的未激活边沿锁存此逻辑电平并且可以存储此值。存储器装置110-b可以存储此值直到存储器装置110-b断电或者直到发出后续复位。在一些情况下,当在启动时设置时,存储器装置110-b可以处于静态配置中(例如,始终处于信道配置400-b或400-c中)。如果信道配置400-b是这种情况,则可以不包含选择组件325-b、CA接口310-d和CA接口310-f。如果信道配置400-c是这种情况,则可以不包含选择组件325-b和CA接口310-d、310-e和310-f。
在一些情况下,信道配置400可能不被配置命令设置。例如,信道配置400-a、400-b或400-c可以硬连线在构成存储器装置110-b的PCB上。一般而言,配置选择(例如,在信道配置400-a、400-b和400-c之间)可能对存储器装置110-b的数据信道190没有影响。然而,配置可能影响CA接口310和它们相关的命令解码器。
与信道配置400-b相关联的存取粒度可以是与信道配置400-a相关联的粒度的两倍。另外,与信道配置400-c相关联的存取粒度可以是与信道配置400-b相关联的粒度的两倍和/或与信道配置400-a相关联的粒度的四倍。例如,信道配置400-c可以与一百二十八(128)字节粒度相关联,信道配置400-b可以与64字节粒度相关联,并且信道配置400-a可以与32字节粒度相关联。
图5示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的流程图500的实例。在一些情况下,流程图500可以由参考图1和3A-4C描述的存储器装置110来实施。
在505,存储器装置110可以在第一CA接口310处通过CA信道186从主机装置接收配置命令。第一CA接口310可以与存储器装置110的第一逻辑信道305相关联。
在510,存储器装置110可以对配置命令进行解码。如果存储器装置110确定配置命令被解码为“合并”命令,则存储器装置110可以进行到515。如果存储器装置110将配置命令解码为“取消合并”命令,则存储器装置110可以进行到525。
在515,存储器装置110可以禁用其它逻辑信道305(例如,第一逻辑信道305旁边的逻辑信道305)中的一或多个其它CA接口310。另外,存储器装置可以在第一CA接口310和与其它逻辑信道305相关联的存储器阵列315之间建立连接。
在520,第一CA接口310可以将后续命令转发到其它逻辑信道。例如,存储器装置110可以接收命令并且可以经由连接将所述命令转发到其它逻辑信道305中的存储器阵列315。
在525,存储器装置110可以启用其它逻辑信道305(例如,第一逻辑信道305旁边的逻辑信道305)中的一或多个其它CA接口。另外,存储器装置可以断开第一CA接口310与其它逻辑信道305中的存储器阵列315之间的连接。
在530,第一CA接口310可以不将在第一CA接口处接收的后续命令转发到其它逻辑信道。例如,存储器装置110可以接收命令并且可以不将所述命令转发到其它逻辑信道305中的存储器阵列315。相反,存储器装置110可以将命令转发到第一逻辑信道305内的存储器阵列315。
图6A示出路由方案600-a的实例,其示出根据本文公开的实例配置成在CA接口310与存储器阵列315之间路由命令的选择组件325-c。在一些实例中,选择组件325-c可以是参考图3A和3B描述的选择组件325-a的实例。路由方案600-a可以表示选择组件325-c可以如何在CA接口310与存储器阵列315之间路由命令。路由方案600-a中所示的路径可以表示参考图3A-3B描述的内部信道320的至少一部分。
选择组件325-c可以各种配置进行配置。例如,选择组件325-c可以处于信道A配置中,其中从内部信道605-a接收的信号被路由到存储器阵列315-g和315-h。替代地,选择组件325-c可以处于信道AB配置中,其中从内部605-a接收的信号被路由到存储器阵列315-g并且从内部信道605-b接收的信号被路由到存储器阵列315-h。一般而言,处于信道A配置中的选择组件325-c可以对应于处于信道配置300-a中的存储器装置110。处于信道AB配置中的选择组件325-c可以对应于处于信道配置300-b中的存储器装置110。
为了实现此类路由,选择组件325-c可以包含复用器610-a和锁存组件615-a。复用器610-a可以与第一CA接口310-g、第二CA接口310-h和存储器阵列315-h耦合。复用器610-a还可通过选择信号路径620-a与锁存组件615-a耦合。锁存组件615-a可以通过选择信号路径620-a输出选择信号,所述选择信号使得复用器610-a基于选择信号的值选择性地将存储器阵列315-h与第一CA接口310-g或第二CA接口310-h任一者耦合。
复用器610-a所处的配置可取决于从锁存组件615-a接收的选择信号的值。例如,如果选择信号处于低值(例如,逻辑0),则复用器610-a可配置成(例如,经由内部信道605-a和内部信道635-a)将第一CA接口310-g与存储器阵列315-h耦合。在此类情况下,选择组件325-c可以处于信道A配置中。如果选择信号处于高值(例如,逻辑1),则复用器610-a可配置成(例如,经由内部信道605-b和内部信道635-a)将第二CA接口310-h与存储器阵列315-h耦合。在此类情况下,选择组件325-c可以处于信道AB配置中。锁存组件615-a可以通过利用RESET_n输入630-a的上升沿对CONFIG输入625-a的电平进行采样来确定选择信号的值。
在一些实例中,命令可由CA接口310-g通过CA信道186-g接收。CA接口310-g可以通过内部信道605-a将命令转发到存储器阵列315-g。CA接口310-g可以与存储器阵列315-g耦合,而不管选择组件325-c是处于信道A配置还是信道AB配置中。因此,CA接口310-g可以通过内部信道605-a将命令转发到存储器阵列315-g,而不管选择组件325-c是处于信道A配置还是信道AB配置中。内部信道605-a可以对应于图3A和3B中的内部信道320-a。如果选择组件325-c处于信道AB配置中,则可不将命令转发到存储器阵列315-h(例如,复用器610-a可能将CA接口310-g与存储器阵列315-h隔离)。然而,如果选择组件325-c处于信道A配置中,则可以通过内部信道605-a和635-a将命令转发到存储器阵列315-h。内部信道605-a与内部信道635-a的组合可以对应于参考图3B描述的内部信道320-c。
在其它实例中,命令可由CA接口310-h通过CA信道186h接收。CA接口310-h可以通过内部信道605-b将命令转发到复用器610-a。如果选择组件325-c处于信道AB配置中,则可以通过内部信道605-b和635-a将命令转发到存储器阵列315-h。内部信道605-b与内部信道635-a的组合可以对应于参考图3A描述的内部信道320-b。如果选择组件325-c处于信道A配置中,则可不将命令转发到存储器阵列315-h(例如,复用器610-a可能将CA接口310-h与存储器阵列315-h隔离)。
图6B示出路由方案600-b的实例,其示出根据本文公开的实例配置成在CA接口310与存储器阵列315之间路由命令的选择组件325-d。在一些实例中,选择组件325-d可以是参考图4A、4B和4C描述的选择组件325-b的实例。路由方案600-b可以表示选择组件325-d可以如何在CA接口310与存储器阵列315之间路由命令。路由方案600-b中所示的路径可以表示参考图4A-4C描述的内部信道320的至少一部分。
选择组件325-d可以各种配置进行配置。例如,选择组件325-d可以处于信道A配置中,其中从内部信道605-c接收的信号被路由到存储器阵列315-i、315-j、315-k和315-l。替代地,选择组件325-d可以处于信道AC配置中,其中从内部信道605-c接收的信号被路由到存储器阵列315-i和315-j并且从内部信道605-e接收的信号被路由到存储器阵列315-k和315-l。替代地,选择组件325-d可以处于信道ABCD配置中,其中从内部信道605-c接收的信号被路由到存储器阵列315-i;从内部信道605-d接收的信号被路由到存储器阵列315-j;从内部信道605-e接收的信号被路由到存储器阵列315-k并且从内部信道605-f接收的信号被路由到存储器阵列315-l。一般而言,处于信道A配置中的选择组件325-d可以对应于处于信道配置400-c中的存储器装置110;处于AB配置中的选择组件325-d可以对应于处于信道配置400-b中的存储器装置110;并且处于ABCD配置中的选择组件325-d可以对应于处于信道配置400-a中的存储器装置110。
为了实现此类路由,选择组件325-d可以包含复用器610的集合。复用器610的集合可以包含复用器610-b、610-c、610-d和610-e。复用器610-b可以与第一CA接口310-i、第二CA接口310-j和存储器阵列315-j耦合。复用器610-c可以与第三CA接口310-k、第四CA接口310-l和复用器610-e耦合。复用器610-d可以与第一CA接口310-i、第三CA接口310-k和存储器阵列315-k耦合。复用器610-e可以与第一CA接口310-i、复用器610-c和存储器阵列315-l耦合。
选择组件325-d还可以包含锁存组件615的集合。锁存组件615的集合可以包含锁存组件615-b和615-c。复用器610-b和610-c可以通过选择信号路径620-b与锁存组件615-b耦合。锁存组件615-b可以通过选择信号路径620-b输出第一选择信号,所述第一选择信号使得复用器610-b基于第一选择信号的值选择性地将存储器阵列315-j与第一CA接口310-i或第二CA接口310-j任一者耦合。另外,第一选择信号可以基于第一选择信号的值使复用器610-c选择性地将复用器610-e与第三CA接口310-k或第四CA接口310-l耦合。同时地,复用器610-d和610-e可以通过选择信号路径620-c与锁存组件615-c耦合。锁存组件615-c可以通过选择信号路径620-c输出第二选择信号,所述第二选择信号使得复用器610-d基于第二选择信号的值选择性地将存储器阵列315-k与第一CA接口310-i或第三CA接口310-k耦合。另外,第二选择信号可以基于第二选择信号的值使复用器610-e选择性地将存储器阵列315-l与第一CA接口310-i或复用器610-c耦合。
复用器610-b所处的配置可取决于从锁存组件615-b接收的选择信号的值。例如,如果选择信号处于低值(例如,逻辑0),则复用器610-b可配置成(例如,经由内部信道605-c和635-b)将第一CA接口310-i与存储器阵列315-j耦合。在此类情况下,选择组件325-d可以处于信道A或信道AC配置中。如果选择信号处于高值(例如,逻辑1),则复用器610-b可配置成(例如,经由内部信道605-d和635-b)将第二CA接口310-j与存储器阵列315-j耦合。在此类情况下,选择组件325-c可以处于ABCD配置中。锁存组件615-b可以通过利用RESET_n输入630-b的上升沿对CONFIG0输入625-b的电平进行采样来确定选择信号的值。
复用器610-c所处的配置可取决于从锁存组件615-b接收的选择信号的值。例如,如果选择信号处于低值(例如,逻辑0),则复用器610-c可配置成(例如,经由内部信道605-e和635-c)将第三CA接口310-k与复用器610-e耦合。在此类情况下,选择组件325-d可以处于信道A配置或信道AC配置中。如果选择信号处于高值(例如,逻辑1),则复用器610-c可配置成(例如,经由内部信道605-f和635-c)将第四CA接口310-l与复用器610-e耦合。在此类情况下,选择组件325-c可以处于ABCD配置中。在一些情况下,复用器610-c可以在复用器610-b将第一CA接口310-i与存储器阵列315-j耦合时将第三CA接口310-k与复用器610-e耦合,并且在复用器610-b将第二CA接口310-j与存储器阵列315-j耦合时将第四CA接口310-l与复用器610-e耦合。
复用器610-d所处的配置可取决于从锁存组件615-c接收的选择信号的值。例如,如果选择信号处于低值(例如,逻辑0),则复用器610-d可配置成(例如,经由内部信道605-c和640-a)将第一CA接口310-i与存储器阵列315-k耦合。在此类情况下,选择组件325-d可以处于信道A配置中。如果选择信号处于高值(例如,逻辑1),则复用器610-d可配置成(例如,经由内部信道605-e和640-a)将第三CA接口310-k与存储器阵列315-k耦合。在此类情况下,选择组件325-d可以处于AC配置中。锁存组件615-c可以通过利用RESET_n输入630-b的上升沿对CONFIG1输入625-c的电平进行采样来确定选择信号的值。
复用器610-e所处的配置可取决于从锁存组件615-c接收的选择信号的值。例如,如果选择信号处于低值(例如,逻辑0),则复用器610-e可配置成(例如,经由内部信道605-c和640b)将第一CA接口310-i与存储器阵列315-l耦合。在此类情况下,选择组件325-d可以处于信道A配置中。如果选择信号处于高值(例如,逻辑1),则复用器610-e可配置成(例如,经由内部信道635-c)将复用器610-c与存储器阵列315-l耦合。在此类情况下,选择组件325-d可以处于AC或ABCD配置中。选择组件325-d是处于AC配置还是ABCD配置中可取决于来自锁存组件615-b的选择信号。在一些情况下,复用器610-e可以在复用器610-d将第一CA接口310-i与存储器阵列315-k耦合时将第一CA接口310-i与存储器阵列315-l耦合,并且在复用器610-d将第三CA接口310-k与存储器阵列315-k耦合时将复用器610-c与存储器阵列315-l耦合。
在一些实例中,第一CA接口310-i可以通过CA信道186i接收命令。第一CA接口310-i可以通过内部信道605-c将命令转发到存储器阵列315-i。第一CA接口310-i可以与存储器阵列315-i耦合,而不管选择组件325-d是处于信道A配置、信道AC配置还是信道ABCD配置中。因此,第一CA接口310-i可以通过内部信道605-c转发命令,而无论选择组件325-d处于什么配置中。内部信道605-c可以对应于图4A、4B和4C中的内部信道320-d。如果选择组件325-d处于信道ABCD配置中,则可不将命令转发到存储器阵列315-j、315-k或315-l,这可能是由于复用器610-b、610-d和610-e将第一CA接口310-i分别与存储器阵列315-j、315-k和315-l隔离。然而,如果选择组件325-d处于信道A或AC配置中,则可以通过内部信道605-c和635-b将命令转发到存储器阵列315-j。内部信道605-c和635-b组合可以对应于图4B和4C中的内部信道320-h。如果选择组件325-d处于信道AC配置中,则可不将命令转发到存储器阵列315-k或315-l,这可能是由于复用器610-d和610-e将第一CA接口310-i分别与存储器阵列315-k和315-l隔离。然而,如果选择组件325-d处于信道A配置中,则命令可以通过内部信道605-c和640-a转发到存储器阵列315-k并且可以通过内部信道605-c和640-b转发到存储器阵列315-l。内部信道605-c和640-a的组合可以对应于图4C中的内部信道320-j,并且内部信道605-c和640-b可以对应于图4C中的内部信道320-k。
在其它实例中,命令可由第二CA接口310-j通过CA信道186j接收。第二CA接口310-j可以通过内部信道605-d将命令转发到复用器610-b。如果选择组件325-d处于信道ABCD配置中,则可以通过内部信道605-d和635-b将命令转发到存储器阵列315-j。内部信道605-d与内部信道635-b的组合可以对应于参考图4A描述的内部信道320-e。如果选择组件325-d处于信道A或AC配置中,则可不将命令转发到存储器阵列315-j(例如,复用器610-b可将第二CA接口310-j与存储器阵列315-j隔离)。
在其它实例中,命令可由第三CA接口310-k通过CA信道186-k接收。第三CA接口310-k可以通过内部信道605-e将命令转发到复用器610-d。第三CA接口310-k可以与复用器610-d耦合,而不管选择组件325-d是处于信道A配置、信道AC配置还是信道ABCD配置中。因此,第三CA接口310-i可以通过内部信道605-e转发命令,而不管选择组件325-d处于什么配置中。如果选择组件325-d处于信道A配置中,则可以将命令转发到复用器610-e,但是不将命令转发到存储器阵列315-k或315-l,这可能是由于复用器610-d和610-e将第三CA接口310-k分别与存储器阵列315-k和315-l隔离。如果选择组件325-d处于信道AC或ABCD配置中,则可以通过内部信道605-e和640-a将命令转发到存储器阵列315-k。内部信道605-e和640-a组合可以对应于图4A和4B中的内部信道320-f。如果选择组件325-d处于信道AC配置中,则可以通过内部信道605-e、635-c和640b将命令转发到存储器阵列315-l。内部信道605-e、635-c和640b组合可以对应于图4B中的内部信道320-i。如果选择组件325-d处于信道ABCD配置中,则可不将命令转发到复用器610-e,并且相关地,可不将命令转发到存储器阵列315-l,这可能是由于复用器610-c将第三CA接口310-k与复用器610-e隔离。
在其它实例中,命令可由第四CA接口310-l通过CA信道186-l接收。第四CA接口310-l可以通过内部信道605-f将命令转发到复用器610-c。如果选择组件325-d处于信道ABCD配置中,则可以通过内部信道605-f、635-c和640b将命令转发到存储器阵列315-l。内部信道605-f、635-c和640b的组合可以对应于图4A中的内部信道320-g。如果选择组件325-d处于信道A或AC配置中,则可不将命令转发到存储器阵列315-l(例如,复用器610-c可能将第四CA接口310-l与复用器610-e隔离)。
图7示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的存储器装置705的框图700。存储器装置705可以是参考图1到6描述的存储器装置的方面的实例。存储器装置705可以包含CA接口组件710、选择组件715、存储器阵列组件720和CA接口激活组件725。这些模块中的每一个可彼此直接或间接通信(例如,经由一或多个总线)。
CA接口组件710可以在与第一存储器阵列耦合的第一命令/地址(CA)接口处接收指示包含第一CA接口的CA接口集合的配置的命令。在一些实例中,CA接口组件710可以在与第一控制信道、第一存储器阵列和第二存储器阵列耦合的命令/地址(CA)接口处接收读取命令,第一存储器阵列与第一数据信道耦合且第二存储器阵列与第二数据信道耦合。在一些实例中,CA接口组件710可以识别读取命令是针对第二存储器阵列的。在一些实例中,CA接口组件710可以基于将第一CA接口与第二存储器阵列耦合而在第一CA接口处接收针对第二存储器阵列的读取命令。在一些实例中,CA接口组件710可以将读取命令从第一CA接口转发到第一存储器阵列和第二存储器阵列,其中检索数据是基于将读取命令转发到第二存储器阵列,并且其中检索额外数据是基于将读取命令转发到第一存储器阵列。在一些实例中,CA接口组件710可以在第一CA接口处接收用于将第二CA接口与第二存储器阵列相关联的第二命令。在一些实例中,CA接口组件710可以通过第一控制信道在CA接口处接收写入命令。在一些情况下,在包含第一CA接口的存储器装置已经执行启动过程之后接收命令。在一些情况下,作为包含第一CA接口的存储器装置的启动过程的一部分,通过第一CA接口的一或多个专用引脚接收命令。
选择组件715可以基于接收到命令而将集合中的第二CA接口与第二存储器阵列隔离。在一些实例中,选择组件715可以基于将第二CA接口与第二存储器阵列隔离而将第一CA接口与第二存储器阵列耦合。在一些实例中,选择组件715可以基于接收到第二命令而将第一CA接口与第二存储器阵列隔离。在一些实例中,选择组件715可以基于将第一CA接口与第二存储器阵列隔离而将第二CA接口与第二存储器阵列耦合。
存储器阵列组件720可以基于接收到读取命令而从第二存储器阵列中检索数据集合。在一些实例中,存储器阵列组件720可以基于从第二存储器阵列中检索到数据集合而通过第二数据信道传输数据集合。在一些实例中,存储器阵列组件720可以基于在第一CA接口处接收到读取命令而从第二存储器阵列中检索数据。在一些实例中,存储器阵列组件720可以基于在第一CA接口处接收到读取命令而从第一存储器阵列中检索额外数据。在一些实例中,存储器阵列组件720可以基于在CA接口处接收到写入命令而通过第二数据信道接收第二数据集合。在一些实例中,存储器阵列组件720可以基于接收到写入命令和第二数据集合而将第二数据集合写入第二存储器阵列。在一些实例中,存储器阵列组件720可以基于接收到读取命令而从第一存储器阵列中检索第二数据集合。在一些实例中,存储器阵列组件720可以基于从第一存储器阵列中检索第二数据集合而通过第一数据信道传输第二数据集合。在一些实例中,存储器阵列组件720可以基于在CA接口处接收到读取命令而从与第三数据信道耦合的第三存储器阵列中检索第二数据集合。在一些实例中,存储器阵列组件720可以基于从第三存储器阵列中检索第二数据集合而通过第三数据信道传输第二数据集合。
CA接口激活组件725可以基于在第一CA接口处接收到命令而去激活第二CA接口,其中将第一CA接口与第二存储器阵列耦合是基于去激活第二CA接口。在一些实例中,CA接口激活组件725可以基于在第一CA接口处接收到命令而去激活与第二CA接口相关联的时钟。在一些实例中,CA接口激活组件725可以基于在第一CA接口处接收到第二命令而激活第二CA接口。
图8示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的主机装置805的框图800。主机装置805可以是参考图1和3-5描述的主机装置的方面的实例。主机装置805可以包含信息大小确定组件810、配置确定组件815、命令传输组件820、CA接口数量组件825和数据传输组件830。这些模块中的每一个可彼此直接或间接通信(例如,经由一或多个总线)。
信息大小确定组件810可以由主机装置确定与由存储器装置执行的存取命令相关联的信息的大小。
配置确定组件815可以基于确定与存取命令相关联的信息的大小来确定存储器装置的命令/地址(CA)接口集合中的至少一个CA接口的配置。
在一些情况下,配置指示CA接口与第一存储器阵列和第二存储器阵列耦合并且第二CA接口被去激活。
命令传输组件820可以向集合中的CA接口传输指示配置的命令。
CA接口数量组件825可以基于确定与存取命令相关联的信息的大小而识别存储器装置的可重新配置CA接口的数量,其中确定配置是基于识别可重新配置CA接口的数量。
数据传输组件830可以基于将配置传输到存储器装置而通过数据信道传输具有所述大小的数据。
图9示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的一或多种方法900的流程图。可由如本文描述的存储器装置或其组件实施方法900的操作。例如,可由如参考图7描述的存储器装置执行方法900的操作。在一些实例中,存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地,存储器装置可使用专用硬件执行所描述的功能的方面。
在905,存储器装置可以在与第一存储器阵列耦合的第一CA接口处接收指示包含第一CA接口的CA接口集合的配置的命令。905的操作可根据本文描述的方法来执行。在一些实例中,905的操作的各方面可由参考图7描述的CA接口组件来执行。
在910,存储器装置可以基于接收到命令而将所述集合中的第二CA接口与第二存储器阵列隔离。910的操作可根据本文描述的方法来执行。在一些实例中,910的操作的各方面可由参考图7描述的选择组件来执行。
在915,存储器装置可以基于将第二CA接口与第二存储器阵列隔离而将第一CA接口与第二存储器阵列耦合。915的操作可根据本文描述的方法来执行。在一些实例中,915的操作的各方面可由参考图7描述的选择组件来执行。
在一些实例中,如本文描述的设备可以执行一或多种方法,例如方法900。所述设备可以包含用于以下项的特征、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):在与第一存储器阵列耦合的第一CA接口处接收指示包含第一CA接口的CA接口集合的配置的命令;基于接收到命令而将所述集合中的第二CA接口与第二存储器阵列隔离;以及基于将第二CA接口与第二存储器阵列隔离而将第一CA接口与第二存储器阵列耦合。
方法900和本文描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令:基于在第一CA接口处接收到命令而去激活第二CA接口,其中将第一CA接口与第二存储器阵列耦合可以基于去激活第二CA接口。
在方法900和本文描述的设备的一些实例中,去激活第二CA接口可以包含用于以下项的操作、特征、构件或指令:基于在第一CA接口处接收到命令而去激活与第二CA接口相关联的时钟。
方法900和本文描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令:基于将第一CA接口与第二存储器阵列耦合而在第一CA接口处接收针对第二存储器阵列的读取命令,以及基于接收到读取命令而在第一CA接口处从第二存储器阵列中检索数据。
方法900和本文描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令:基于在第一CA接口处接收到读取命令而从第一存储器阵列中检索额外数据。
方法900和本文描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令:将读取命令从第一CA接口转发到第一存储器阵列和第二存储器阵列,其中检索数据可以基于将读取命令转发到第二存储器阵列,并且其中检索额外数据可以基于将读取命令转发到第一存储器阵列。
方法900和本文描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令:在第一CA接口处接收用于将第二CA接口与第二存储器阵列相关联的第二命令;基于接收到第二命令而将第一CA接口与第二存储器阵列隔离;以及基于将第一CA接口与第二存储器阵列隔离而将第二CA接口与第二存储器阵列耦合。
方法900和本文描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令:基于在第一CA接口处接收到第二命令而激活第二CA接口。
在方法900和本文描述的设备的一些实例中,可以在包含第一CA接口的存储器装置可能已经执行启动过程之后接收命令。
在方法900和本文描述的设备的一些实例中,作为包含第一CA接口的存储器装置的启动过程的一部分,可以通过第一CA接口的一或多个专用引脚接收命令。
图10示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的一或多种方法1000的流程图。可由如本文描述的存储器装置或其组件实施方法1000的操作。例如,可由如参考图7描述的存储器装置执行方法1000的操作。在一些实例中,存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地,存储器装置可使用专用硬件执行所描述的功能的方面。
在1005,存储器装置可以在与第一控制信道、第一存储器阵列和第二存储器阵列耦合的CA接口处接收读取命令,第一存储器阵列与第一数据信道耦合且第二存储器阵列与第二数据信道耦合。1005的操作可根据本文描述的方法来执行。在一些实例中,1005的操作的各方面可由参考图7描述的CA接口组件来执行。
在1010,存储器装置可以识别读取命令是针对第二存储器阵列的。在一些情况下,存储器装置还可以识别读取命令是针对第一存储器阵列的。1010的操作可根据本文描述的方法来执行。在一些实例中,1010的操作的各方面可由参考图7描述的CA接口组件来执行。
在1015,存储器装置可以基于接收到读取命令而从第二存储器阵列中检索数据集合。在一些情况下,存储器装置可以基于接收到读取命令而从第一存储器阵列中检索额外数据集合。1015的操作可根据本文描述的方法来执行。在一些实例中,1015的操作的各方面可由参考图7描述的存储器阵列组件来执行。
在1020,存储器装置可以基于从第二存储器阵列中检索到数据集合而通过第二数据信道传输数据集合。1020的操作可根据本文描述的方法来执行。在一些实例中,1020的操作的各方面可由参考图7描述的存储器阵列组件来执行。
在一些实例中,如本文描述的设备可以执行一或多种方法,例如方法1000。所述设备可以包含用于以下项的特征、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):在与第一控制信道、第一存储器阵列和第二存储器阵列耦合的CA接口处接收读取命令,第一存储器阵列与第一数据信道耦合且第二存储器阵列与第二数据信道耦合;识别读取命令是针对第二存储器阵列的;基于接收到读取命令而从第二存储器阵列中检索数据集合;以及基于从第二存储器阵列中检索到数据集合而通过第二数据信道传输数据集合。
方法1000和本文描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令:通过第一控制信道在CA接口处接收写入命令;基于在CA接口处接收到写入命令而通过第二数据信道接收第二数据集合;以及基于接收到写入命令和第二数据集合而将第二数据集合写入第二存储器阵列。
方法1000和本文描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令:基于接收到读取命令而从第一存储器阵列中检索第二数据集合;以及基于从第一存储器阵列中检索第二数据集合而通过第一数据信道传输第二数据集合。
方法1000和本文描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令:基于在CA接口处接收到读取命令而从与第三数据信道耦合的第三存储器阵列中检索第二数据集合;以及基于从第三存储器阵列中检索到第二数据集合而通过第三数据信道传输第二数据集合。
图11示出根据本文公开的实例支持用于存储器装置的可重新配置信道接口的一或多种方法1100的流程图。可由如本文描述的主机装置或其组件实施方法1100的操作。例如,可由如参考图8描述的主机装置执行方法1100的操作。在一些实例中,主机装置可执行指令集合以控制主机装置的功能元件来执行所描述的功能。另外或替代地,主机装置可使用专用硬件来进行所描述功能的各方面。
在1105,主机装置可以由主机装置确定与由存储器装置执行的存取命令相关联的信息的大小。1105的操作可根据本文描述的方法来执行。在一些实例中,1105的操作的各方面可由参考图8描述的信息大小确定组件来执行。
在1110,主机装置可以基于确定与存取命令相关联的信息的大小来确定存储器装置的CA接口集合中的至少一个CA接口的配置。1110的操作可根据本文描述的方法来执行。在一些实例中,1110的操作的各方面可由参考图8描述的配置确定组件来执行。
在1115,主机装置可以向所述集合中的CA接口传输指示配置的命令。1115的操作可根据本文描述的方法来执行。在一些实例中,1115的操作的各方面可由参考图8描述的命令传输组件来执行。
在一些实例中,如本文描述的设备可以执行一或多种方法,例如方法1100。所述设备可以包含用于以下项的特征、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):由主机装置确定与由存储器装置执行的存取命令相关联的信息的大小;基于确定与存取命令相关联的信息的大小来确定存储器装置的命令/地址(CA)接口集合中的至少一个CA接口的配置;以及向所述集合中的CA接口传输指示配置的命令。
在方法1100和本文描述的设备的一些实例中,配置指示CA接口可以与第一存储器阵列和第二存储器阵列耦合并且第二CA接口可以被去激活。
方法1100和本文描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令:基于确定与存取命令相关联的信息的大小而识别存储器装置的可重新配置CA接口的数量,其中确定配置可以基于识别可重新配置CA接口的数量。
方法1100和本文描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令:基于将配置传输到存储器装置而通过数据信道传输具有所述大小的数据。
应注意,上文所描述的方法描述了可能的实施方案,且操作和步骤可经重新布置或以其它方式修改,且其它实施方案是可能的。另外,可组合来自所述方法中的两种或更多种的部分。
描述一种设备。所述设备可以包含与第一数据信道耦合的第一存储器阵列、与第二数据信道耦合的第二存储器阵列、与第一控制信道耦合且与第一存储器阵列相关联的第一CA接口、与第二控制信道耦合且与第二存储器阵列相关联的第二CA接口,以及选择组件,选择组件与第一CA接口和第二CA接口耦合且配置成在第一时间选择性地将第二存储器阵列与第一CA接口耦合且在第二时间选择性地将第二存储器阵列与第二CA接口耦合。
一些实例可进一步包含:针对第二存储器阵列的命令可以是基于第二存储器阵列与第一CA接口耦合而通过第一控制信道接收的。
所述设备的一些实例可以包含与第三数据信道耦合的第三存储器阵列、与第四数据信道耦合的第四存储器阵列、与第三控制信道耦合且与第三存储器阵列相关联的第三CA接口,以及与第四控制信道耦合且与第四存储器阵列相关联的第四CA接口,其中选择组件可以与第三CA接口和第四CA接口耦合。
在一些实例中,第一CA接口可以使用选择组件与第一存储器阵列、第二存储器阵列、第三存储器阵列和第四存储器阵列耦合。在一些实例中,选择组件可以进一步配置成选择性地将第四存储器阵列与第三CA接口或第四CA接口耦合。
在一些实例中,选择组件可以进一步配置成选择性地将第三存储器阵列与第一CA接口或第三CA接口耦合且选择性地将第四存储器阵列与第一CA接口或第四CA接口耦合。在一些实例中,第一存储器阵列、第二存储器阵列、第三存储器阵列和第四存储器阵列或其组合包含DRAM存储器单元。
在一些实例中,选择组件可以包含用于以下项的操作、特征、构件或指令:与第一CA接口和第二CA接口耦合的复用器。在一些实例中,选择组件可进一步包含用于以下项的操作、特征、构件或指令:配置成将选择信号传输到复用器的锁存组件。
在一些实例中,选择组件可进一步包含用于以下项的操作、特征、构件或指令:与第三CA接口和第四CA接口耦合的第二复用器,其中第三CA接口可以与第三控制信道耦合且与第三存储器阵列相关联,并且第四CA接口可以与第四控制信道耦合且与第四存储器阵列相关联,并且其中锁存组件可以进一步配置成将选择信号传输到第二复用器。
在一些实例中,选择组件可进一步包含用于以下项的操作、特征、构件或指令:与第一CA接口和第三CA接口耦合的第三复用器、与第一CA接口和第四CA接口耦合的第四复用器,以及配置成将第二选择信号传输到第三复用器和第四复用器的第二锁存组件。
描述一种设备。所述设备可以包含:与第一数据信道耦合的第一存储器阵列和与第二数据信道耦合的第二存储器阵列;以及CA接口,其与第一控制信道、第一存储器阵列和第二存储器阵列耦合,且配置成接收写入命令并识别写入命令是针对第二存储器阵列的,其中第二存储器阵列配置成基于CA接口接收到写入命令而通过第二数据信道接收数据集合并且基于接收到数据集合而将数据集合写入第二存储器阵列。
在一些实例中,CA接口可配置成接收读取命令并识别读取命令可以是针对第二存储器阵列的,并且第二存储器阵列可配置成基于CA接口接收到读取命令而检索第二数据集合,且基于检索而通过与第二存储器阵列耦合的第二数据信道传输第二数据集合。
所述设备的一些实例可以包含第二CA接口,其与第二控制信道耦合,且配置成当CA接口接收到针对第二存储器阵列的写入命令时与第二存储器阵列隔离。
所述设备的一些实例可以包含第三存储器阵列,其与第三数据信道耦合且配置成基于与第一控制信道耦合的CA接口接收到写入命令而通过第三数据信道接收第三数据集合,且基于接收到第三数据集合而将第三数据集合写入第三存储器阵列;以及第四存储器阵列,其与第四数据信道耦合且配置成基于与第一控制信道耦合的CA接口接收到写入命令而通过第四数据信道接收第四数据集合,且基于接收到第四数据集合而将第四数据集合写入第四存储器阵列。
所述设备的一些实例可以包含第三CA接口,其与第三控制信道耦合且配置成当与第一控制信道耦合的CA接口接收到写入命令时与第三存储器阵列分离;以及第四CA接口,其与第四控制信道耦合且配置成当与第一控制信道耦合的CA接口接收到写入命令时与第四存储器阵列分离。
在一些实例中,第一存储器阵列可配置成基于与第一控制信道耦合的CA接口接收到写入命令而通过第一数据信道接收第二数据集合。
可使用多种不同技术和技艺中的任一个来表示本文描述的信息和信号。例如,可以通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能引用的数据、指令、命令、信息、信号、位、符号和码片。一些图可将信号示为单个信号;然而,所属领域的一般技术人员应理解,信号可表示信号的总线,其中总线可具有各种位宽度。
如本文所使用,术语“虚拟接地”是指保持在大约零伏(0V)的电压下而不直接与地耦合的电路节点。因此,虚拟接地的电压可能会暂时波动并返回到大约0V。可以使用例如由运算放大器和电阻器构成的分压器等各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“被虚拟接地”意味着连接到大约0V。
术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径,那么组件被视为彼此电子连通(或彼此导电接触,或彼此连接,或彼此耦合)。在任何给定时间,基于包含所连接组件的装置的操作,彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径,或所连接组件之间的导电路径可以是可以包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些情况下,可例如使用如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件,在开路关系中,信号当前无法通过导电路径在组件之间传送,在闭路关系中,信号能够通过导电路径在组件之间传送。当例如控制器等组件将其它组件耦合在一起时,组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路,则组件彼此隔离。例如,由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器分隔开两个组件时,所述控制器实现以下改变:阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文描述的包含存储器阵列的装置可形成在半导体衬底上,例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下,衬底为半导体晶片。在其它状况下,衬底可以是绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP),或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间,通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET),且包括包含源极、漏极和栅极的三端子装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可以是导电的,且可包括经重掺杂,例如简并,半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型(例如,大部分载流子为信号),那么FET可以被称作n型FET。如果沟道是p型的(即,大部分载体为空穴),那么FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如,将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时,晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时,晶体管可“断开”或“去激活”。
本文结合附图阐述的描述内容描述了实例配置,且并不表示可以实施的或在权利要求书的范围内的所有实例。本文所用的术语“示例性”意指“充当实例、例子或说明”,而不是“优选”或“优于其它实例”。详细描述包含具体细节,以提供对所描述技术的理解。然而,可以在没有这些具特定细节的情况下实践这些技术。在一些情况下,以框图形式示出熟知结构和装置,以免混淆所描述实例的概念。
在附图中,类似组件或特征可以具有相同的参考标记。另外,可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记,那么描述适用于具有相同第一参考标记的类似组件中的任一者,与第二参考标记无关。
可使用多种不同技术和技艺中的任一个来表示本文描述的信息和信号。例如,可以通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能引用的数据、指令、命令、信息、信号、位、符号和码片。
结合本文公开内容描述的各种说明性块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或设计成执行本文描述的功能的其任何组合来实施或执行。通用处理器可以是微处理器,但在替代方案中,处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可以实施为计算装置的组合(例如,DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器,或任何其它此类配置)。
本文描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施,那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施在本公开和所附权利要求书的范围内。例如,由于软件的本质,上文所描述的功能可以使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一者的组合来实施。实施功能的特征还可物理上位于各种位置处,包含经分布以使得功能的部分在不同物理位置处实施。并且,如本文中所使用,包含在权利要求书中,项目的列表(例如,以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表,使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即,A和B和C)。另外,如本文所使用,短语“基于”不应理解为提及封闭条件集。例如,在不脱离本公开的范围的情况下,描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说,如本文所用,短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可以是可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制,非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、压缩光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置,或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。并且,适当地将任何连接称作计算机可读媒体。例如,如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件,那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文所使用,磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘,其中磁盘通常以磁性方式复制数据,而光盘使用激光以光学方式复制数据。以上各者的组合也包含在计算机可读媒体的范围内。
提供本文中的描述使得所属领域技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改,且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此,本公开不限于本文描述的实例和设计,而是被赋予与本文公开的原理和新颖特征一致的最宽范围。
Claims (35)
1.一种用于操作存储器装置的方法,其包括:
在与第一存储器阵列耦合的第一命令/地址接口处接收指示包含所述第一命令/地址接口的多个命令/地址接口的配置的命令,其中所述多个命令/地址接口中的每个命令/地址接口与包括至少所述第一存储器阵列的多个存储器阵列的相应存储器阵列耦合;
至少部分地基于接收到所述命令而将所述多个命令/地址接口中的第二命令/地址接口与所述多个存储器阵列中的第二存储器阵列隔离;以及
至少部分地基于将所述第二命令/地址接口与所述第二存储器阵列隔离而将所述第一命令/地址接口与所述第二存储器阵列耦合,其中所述第一命令/地址接口至少部分地基于所述配置与所述第一存储器阵列和所述第二存储器阵列两者耦合。
2.根据权利要求1所述的方法,其进一步包括:
至少部分地基于在所述第一命令/地址接口处接收到所述命令而去激活所述第二命令/地址接口,其中将所述第一命令/地址接口与所述第二存储器阵列耦合至少部分地基于去激活所述第二命令/地址接口。
3.根据权利要求2所述的方法,其中去激活所述第二命令/地址接口包括:
至少部分地基于在所述第一命令/地址接口处接收到所述命令而去激活与所述第二命令/地址接口相关联的时钟。
4.根据权利要求1所述的方法,其进一步包括:
至少部分地基于将所述第一命令/地址接口与所述第二存储器阵列耦合而在所述第一命令/地址接口处接收针对所述第二存储器阵列的读取命令;以及
至少部分地基于在所述第一命令/地址接口处接收到所述读取命令而从所述第二存储器阵列中检索数据。
5.根据权利要求4所述的方法,其进一步包括:
至少部分地基于在所述第一命令/地址接口处接收到所述读取命令而从所述第一存储器阵列中检索额外数据。
6.根据权利要求5所述的方法,其进一步包括:
将所述读取命令从所述第一命令/地址接口转发到所述第一存储器阵列和所述第二存储器阵列,其中检索所述数据是至少部分地基于将所述读取命令转发到所述第二存储器阵列,并且其中检索所述额外数据是至少部分地基于将所述读取命令转发到所述第一存储器阵列。
7.根据权利要求1所述的方法,其进一步包括:
在所述第一命令/地址接口处接收用于将所述第二命令/地址接口与所述第二存储器阵列相关联的第二命令;
至少部分地基于接收到所述第二命令而将所述第一命令/地址接口与所述第二存储器阵列隔离;以及
至少部分地基于将所述第一命令/地址接口与所述第二存储器阵列隔离而将所述第二命令/地址接口与所述第二存储器阵列耦合。
8.根据权利要求7所述的方法,其进一步包括:
至少部分地基于在所述第一命令/地址接口处接收到所述第二命令而激活所述第二命令/地址接口。
9.根据权利要求1所述的方法,其中所述命令是在包括所述第一命令/地址接口的存储器装置已经执行启动过程之后接收的。
10.根据权利要求1所述的方法,其中作为包括所述第一命令/地址接口的存储器装置的启动过程的一部分,通过所述第一命令/地址接口的一或多个专用引脚接收所述命令。
11.一种存储器装置,其包括:
第一存储器阵列,其与第一数据信道耦合,所述第一数据信道经配置以在所述第一存储器阵列和存储器控制器之间传送第一数据;
第二存储器阵列,其不同于所述第一存储器阵列且与第二数据信道耦合,所述第二数据信道经配置以在所述第二存储器阵列和所述存储器控制器之间传送第二数据;
第一命令/地址接口,其与第一控制信道耦合且与所述第一存储器阵列相关联;
第二命令/地址接口,其与第二控制信道耦合且与所述第二存储器阵列相关联;以及
选择组件,其与所述第一命令/地址接口和所述第二命令/地址接口耦合,并且配置成在第一时间选择性地将所述第二存储器阵列与所述第一命令/地址接口耦合且在第二时间选择性地将所述第二存储器阵列与所述第二命令/地址接口耦合,其中所述第一命令/地址接口在所述第一时间和所述第二时间与所述第一存储器阵列耦合。
12.根据权利要求11所述的存储器装置,其中:
针对所述第二存储器阵列的命令是至少部分地基于所述第二存储器阵列与所述第一命令/地址接口耦合而通过所述第一控制信道接收的。
13.根据权利要求11所述的存储器装置,其进一步包括:
第三存储器阵列,其与第三数据信道耦合;
第四存储器阵列,其与第四数据信道耦合;
第三命令/地址接口,其与第三控制信道耦合且与所述第三存储器阵列相关联;以及
第四命令/地址接口,其与第四控制信道耦合且与所述第四存储器阵列相关联,其中所述选择组件与所述第三命令/地址接口和所述第四命令/地址接口耦合。
14.根据权利要求13所述的存储器装置,其中所述第一命令/地址接口使用所述选择组件与所述第一存储器阵列、所述第二存储器阵列、所述第三存储器阵列和所述第四存储器阵列耦合。
15.根据权利要求13所述的存储器装置,其中所述选择组件进一步配置成选择性地将所述第四存储器阵列与所述第三命令/地址接口或所述第四命令/地址接口耦合。
16.根据权利要求13所述的存储器装置,其中所述选择组件进一步配置成选择性地将所述第三存储器阵列与所述第一命令/地址接口或所述第三命令/地址接口耦合且选择性地将所述第四存储器阵列与所述第一命令/地址接口或所述第四命令/地址接口耦合。
17.根据权利要求13所述的存储器装置,其中所述第一存储器阵列、所述第二存储器阵列、所述第三存储器阵列和所述第四存储器阵列或其组合包括动态随机存取存储器(DRAM)存储器单元。
18.根据权利要求11所述的存储器装置,其中所述选择组件包括与所述第一命令/地址接口和所述第二命令/地址接口耦合的复用器。
19.根据权利要求18所述的存储器装置,其中所述选择组件进一步包括配置成将选择信号传输到所述复用器的锁存组件。
20.根据权利要求19所述的存储器装置,其中所述选择组件进一步包括与第三命令/地址接口和第四命令/地址接口耦合的第二复用器,其中所述第三命令/地址接口与第三控制信道耦合且与第三存储器阵列相关联,并且所述第四命令/地址接口与第四控制信道耦合且与第四存储器阵列相关联,并且其中所述锁存组件进一步配置成将所述选择信号传输到所述第二复用器。
21.根据权利要求20所述的存储器装置,其中所述选择组件进一步包括:
第三复用器,其与所述第一命令/地址接口和所述第三命令/地址接口耦合;
第四复用器,其与所述第一命令/地址接口和所述第四命令/地址接口耦合;以及
第二锁存组件,其配置成将第二选择信号传输到所述第三复用器和所述第四复用器。
22.一种用于操作存储器装置的方法,其包括:
在与第一控制信道、第一存储器阵列和第二存储器阵列耦合的命令/地址接口处接收读取命令,所述第一存储器阵列与第一数据信道耦合且所述第二存储器阵列与不同于所述第一数据信道的第二数据信道耦合;
识别所述读取命令是针对所述第二存储器阵列的;
至少部分地基于接收到所述读取命令而从所述第二存储器阵列中检索数据集合;以及
至少部分地基于从所述第二存储器阵列中检索到所述数据集合而通过所述第二数据信道传输所述数据集合。
23.根据权利要求22所述的方法,其进一步包括:
通过所述第一控制信道在所述命令/地址接口处接收写入命令;
至少部分地基于在所述命令/地址接口处接收到所述写入命令而通过所述第二数据信道接收第二数据集合;以及
至少部分地基于接收到所述写入命令和所述第二数据集合而将所述第二数据集合写入所述第二存储器阵列。
24.根据权利要求22所述的方法,其进一步包括:
至少部分地基于接收到所述读取命令而从所述第一存储器阵列中检索第二数据集合;以及
至少部分地基于从所述第一存储器阵列中检索到所述第二数据集合而通过所述第一数据信道传输所述第二数据集合。
25.根据权利要求22所述的方法,其进一步包括:
至少部分地基于在所述命令/地址接口处接收到所述读取命令而从与第三数据信道耦合的第三存储器阵列中检索第二数据集合;以及
至少部分地基于从所述第三存储器阵列中检索到所述第二数据集合而通过所述第三数据信道传输所述第二数据集合。
26.一种存储器装置,其包括:
与第一数据信道耦合的第一存储器阵列和与第二数据信道耦合的第二存储器阵列;以及
命令/地址接口,其与第一控制信道、所述第一存储器阵列和所述第二存储器阵列耦合,且配置成接收写入命令并识别所述写入命令是针对所述第二存储器阵列的,其中:所述命令/地址接口经配置以将所述写入命令通过内部信道转发至所述第二存储器阵列;且所述第二存储器阵列配置成至少部分地基于所述写入命令而通过所述第二数据信道接收数据集合并且至少部分地基于接收到所述数据集合而将所述数据集合写入所述第二存储器阵列。
27.根据权利要求26所述的存储器装置,其中:
所述命令/地址接口配置成接收读取命令并识别所述读取命令是针对所述第二存储器阵列的;并且
所述第二存储器阵列配置成至少部分地基于所述命令/地址接口接收到所述读取命令而检索第二数据集合,且至少部分地基于检索所述第二数据集合而通过与所述第二存储器阵列耦合的所述第二数据信道传输所述第二数据集合。
28.根据权利要求26所述的存储器装置,其进一步包括:
第二命令/地址接口,其与第二控制信道耦合,且配置成当所述命令/地址接口接收到针对所述第二存储器阵列的所述写入命令时与所述第二存储器阵列隔离。
29.根据权利要求28所述的存储器装置,其进一步包括:
第三存储器阵列,其与第三数据信道耦合且配置成至少部分地基于与所述第一控制信道耦合的所述命令/地址接口接收到所述写入命令而通过所述第三数据信道接收第三数据集合,且至少部分地基于接收到所述第三数据集合而将所述第三数据集合写入所述第三存储器阵列;以及
第四存储器阵列,其与第四数据信道耦合且配置成至少部分地基于与所述第一控制信道耦合的所述命令/地址接口接收到所述写入命令而通过所述第四数据信道接收第四数据集合,且至少部分地基于接收到所述第四数据集合而将所述第四数据集合写入所述第四存储器阵列。
30.根据权利要求29所述的存储器装置,其进一步包括:
第三命令/地址接口,其与第三控制信道耦合且配置成当与所述第一控制信道耦合的所述命令/地址接口接收到所述写入命令时与所述第三存储器阵列分离;以及
第四命令/地址接口,其与第四控制信道耦合且配置成当与所述第一控制信道耦合的所述命令/地址接口接收到所述写入命令时与所述第四存储器阵列分离。
31.根据权利要求26所述的存储器装置,其中所述第一存储器阵列配置成至少部分地基于与所述第一控制信道耦合的所述命令/地址接口接收到所述写入命令而通过所述第一数据信道接收第二数据集合。
32.一种用于操作存储器装置的方法,其包括:
由主机装置确定与由所述存储器装置执行的存取命令相关联的信息的大小;
至少部分地基于确定与所述存取命令相关联的所述信息的所述大小而确定所述存储器装置的多个命令/地址接口中的至少一个的配置;以及
向所述多个命令/地址接口中的命令/地址接口传输指示所述配置的命令。
33.根据权利要求32所述的方法,其中所述配置指示所述命令/地址接口与第一存储器阵列和第二存储器阵列耦合并且第二命令/地址接口被去激活。
34.根据权利要求32所述的方法,其进一步包括:
至少部分地基于确定与所述存取命令相关联的所述信息的所述大小而识别所述存储器装置的可重新配置命令/地址接口的数量,其中确定所述配置是至少部分地基于识别所述可重新配置命令/地址接口的数量。
35.根据权利要求32所述的方法,其进一步包括:
至少部分地基于将所述配置传输到所述存储器装置而通过数据信道传输具有所述大小的数据。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962855305P | 2019-05-31 | 2019-05-31 | |
US62/855,305 | 2019-05-31 | ||
US16/858,286 US11308017B2 (en) | 2019-05-31 | 2020-04-24 | Reconfigurable channel interfaces for memory devices |
US16/858,286 | 2020-04-24 | ||
PCT/US2020/030099 WO2020242693A1 (en) | 2019-05-31 | 2020-04-27 | Reconfigurable channel interfaces for memory devices |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113939877A CN113939877A (zh) | 2022-01-14 |
CN113939877B true CN113939877B (zh) | 2023-02-21 |
Family
ID=73550334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080039387.5A Active CN113939877B (zh) | 2019-05-31 | 2020-04-27 | 用于存储器装置的可重新配置信道接口 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11308017B2 (zh) |
EP (1) | EP3977453A4 (zh) |
KR (1) | KR20210158415A (zh) |
CN (1) | CN113939877B (zh) |
WO (1) | WO2020242693A1 (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7406572B1 (en) * | 2004-03-26 | 2008-07-29 | Cypress Semiconductor Corp. | Universal memory circuit architecture supporting multiple memory interface options |
CN103052948A (zh) * | 2010-07-07 | 2013-04-17 | 马维尔国际贸易有限公司 | 用于非易失性半导体存储器的接口管理控制系统和方法 |
CN103761204A (zh) * | 2008-02-19 | 2014-04-30 | 美光科技公司 | 存储器装置与芯片上网络方法、设备及系统 |
CN105913872A (zh) * | 2015-02-20 | 2016-08-31 | 株式会社东芝 | 存储器系统 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1102007A (en) * | 1979-05-15 | 1981-05-26 | Prem L. Sood | Duplicated memory system having status indication |
US7363422B2 (en) * | 2000-01-05 | 2008-04-22 | Rambus Inc. | Configurable width buffered module |
US7218137B2 (en) * | 2004-04-30 | 2007-05-15 | Xilinx, Inc. | Reconfiguration port for dynamic reconfiguration |
US9171585B2 (en) * | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
US7466603B2 (en) * | 2006-10-03 | 2008-12-16 | Inapac Technology, Inc. | Memory accessing circuit system |
EP3200189B1 (en) * | 2007-04-12 | 2021-06-02 | Rambus Inc. | Memory system with point-to-point request interconnect |
US8166238B2 (en) * | 2007-10-23 | 2012-04-24 | Samsung Electronics Co., Ltd. | Method, device, and system for preventing refresh starvation in shared memory bank |
US8621128B2 (en) * | 2009-12-04 | 2013-12-31 | St-Ericsson Sa | Methods and systems for reliable link startup |
WO2013028854A1 (en) * | 2011-08-24 | 2013-02-28 | Rambus Inc. | Methods and systems for mapping a peripheral function onto a legacy memory interface |
US9117496B2 (en) * | 2012-01-30 | 2015-08-25 | Rambus Inc. | Memory device comprising programmable command-and-address and/or data interfaces |
KR101975528B1 (ko) * | 2012-07-17 | 2019-05-07 | 삼성전자주식회사 | 패스트 어레이 영역을 갖는 반도체 메모리 셀 어레이 및 그것을 포함하는 반도체 메모리 |
US8964443B2 (en) * | 2013-06-10 | 2015-02-24 | Intel Corporation | Method for improving bandwidth in stacked memory devices |
US9928177B2 (en) * | 2013-08-21 | 2018-03-27 | Lite-On Electronics (Guangzhou) Limited | Managing method for cache memory of solid state drive |
EP3447770B1 (en) | 2013-11-11 | 2022-01-05 | Rambus Inc. | High capacity memory system using standard controller component |
US9720860B2 (en) * | 2014-06-06 | 2017-08-01 | Toshiba Corporation | System and method for efficient processing of queued read commands in a memory system |
US9792965B2 (en) * | 2014-06-17 | 2017-10-17 | Rambus Inc. | Memory module and system supporting parallel and serial access modes |
KR102215826B1 (ko) | 2014-12-22 | 2021-02-16 | 삼성전자주식회사 | 입출력 부하를 감소하는 적층형 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템 |
US20170236566A1 (en) | 2016-02-17 | 2017-08-17 | Intel Corporation | Data transfer for multi-loaded source synchrous signal groups |
CN108630249B (zh) * | 2017-03-24 | 2022-03-04 | 铠侠股份有限公司 | 半导体存储装置 |
US10884951B2 (en) * | 2018-11-29 | 2021-01-05 | Micron Technology, Inc. | Memory disablement for data security |
-
2020
- 2020-04-24 US US16/858,286 patent/US11308017B2/en active Active
- 2020-04-27 CN CN202080039387.5A patent/CN113939877B/zh active Active
- 2020-04-27 KR KR1020217041864A patent/KR20210158415A/ko not_active Application Discontinuation
- 2020-04-27 WO PCT/US2020/030099 patent/WO2020242693A1/en unknown
- 2020-04-27 EP EP20815439.3A patent/EP3977453A4/en not_active Withdrawn
-
2022
- 2022-04-12 US US17/719,316 patent/US20220237139A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7406572B1 (en) * | 2004-03-26 | 2008-07-29 | Cypress Semiconductor Corp. | Universal memory circuit architecture supporting multiple memory interface options |
CN103761204A (zh) * | 2008-02-19 | 2014-04-30 | 美光科技公司 | 存储器装置与芯片上网络方法、设备及系统 |
CN103052948A (zh) * | 2010-07-07 | 2013-04-17 | 马维尔国际贸易有限公司 | 用于非易失性半导体存储器的接口管理控制系统和方法 |
CN105913872A (zh) * | 2015-02-20 | 2016-08-31 | 株式会社东芝 | 存储器系统 |
Also Published As
Publication number | Publication date |
---|---|
CN113939877A (zh) | 2022-01-14 |
KR20210158415A (ko) | 2021-12-30 |
US20220237139A1 (en) | 2022-07-28 |
EP3977453A1 (en) | 2022-04-06 |
EP3977453A4 (en) | 2022-11-30 |
US11308017B2 (en) | 2022-04-19 |
US20200379936A1 (en) | 2020-12-03 |
WO2020242693A1 (en) | 2020-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11853578B2 (en) | Systems, devices, and methods for data migration | |
TWI742769B (zh) | 用於記憶體裝置之電源管理之方法及設備 | |
US11442648B2 (en) | Data migration dynamic random access memory | |
KR20210107890A (ko) | 결합된 액세스 동작을 위한 적층형 메모리 다이 | |
US11709613B2 (en) | Data migration for memory operation | |
US11449249B2 (en) | Configuring command/address channel for memory | |
US11907546B2 (en) | Memory system and operations of the same | |
US20230013927A1 (en) | Multi-voltage operation for driving a multi-mode channel | |
CN113939877B (zh) | 用于存储器装置的可重新配置信道接口 | |
CN113192945A (zh) | 具有内部信道的多芯片存储器封装 | |
KR20210061449A (ko) | 유연한 버스 관리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |