CN113192945A - 具有内部信道的多芯片存储器封装 - Google Patents

具有内部信道的多芯片存储器封装 Download PDF

Info

Publication number
CN113192945A
CN113192945A CN202110109014.7A CN202110109014A CN113192945A CN 113192945 A CN113192945 A CN 113192945A CN 202110109014 A CN202110109014 A CN 202110109014A CN 113192945 A CN113192945 A CN 113192945A
Authority
CN
China
Prior art keywords
volatile memory
memory
die
controller
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110109014.7A
Other languages
English (en)
Other versions
CN113192945B (zh
Inventor
A·维吉兰特
D·A·帕尔默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113192945A publication Critical patent/CN113192945A/zh
Application granted granted Critical
Publication of CN113192945B publication Critical patent/CN113192945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本申请案涉及具有内部信道的多芯片存储器封装。多芯片存储器封装可包含至少两个裸片，所述至少两个裸片包含不同类型的存储器，例如一个裸片包含非易失性存储器，另一裸片包含易失性存储器。所述封装可包含支持在所述两种类型的存储器之间的内部数据传送的封装内信道。例如，用于每一类型的存储器的相应控制器也可包含于所述封装中且可经由封装内接口而彼此耦合。在某些情况下，可响应于单个读取或写入命令而从一个类型的存储器读取数据且将所述数据写入到另一类型的存储器，而无需通过所述封装外部的任何接口。

Description

具有内部信道的多芯片存储器封装
相关申请案的交叉引用
本专利申请案主张于2020年1月29日提交的Vigilante等人的题为“具有内部信道的多芯片存储器封装(MULTICHIP MEMORY PACKAGE WITH INTERNAL CHANNEL)”的第16/776,402号美国专利申请案的优先权，所述美国专利申请案转让给本受让人且以全文引用的方式明确地并入本文中。
技术领域
本技术领域涉及具有内部信道的多芯片存储器封装。
背景技术
下文大体上涉及一种系统，其包含至少一个存储器装置且更具体地说，涉及多芯片存储器封装。
存储器装置广泛地用于将信息存储在各种电子装置中，例如计算机、无线通信装置、相机、数字显示器等。通过编程存储器装置的不同状态来存储信息。例如，二进制装置最经常存储两个状态中的一个，通常由逻辑1或逻辑0表示。在其它装置中，可存储多于两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、与非(NAND)存储器、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性的或非易失性的。即使在没有外部电源的情况下，非易失性存储器(例如，NAND)也可在很长一段时间内维持其存储的逻辑状态。易失性存储器装置(例如，DRAM)可在与外部电源断开连接时失去其所存储状态。
在一些存储器配置中，主机装置可与多种类型的存储器存储区(例如，易失性和非易失性存储器)进行通信，以便执行一或多个存取操作(例如，读取或写入操作)。用于主机装置与多种类型的存储器存储区之间的通信的一些配置可引入等待时间且增加功率消耗。
发明内容
描述了一种设备。所述设备可包含：第一裸片，其在封装内且包括非易失性存储器；第二裸片，其在所述封装内且包括易失性存储器；用于所述非易失性存储器的控制器，所述控制器在所述封装内并且与所述非易失性存储器耦合；以及信道，其在所述封装内并且被配置成在用于所述非易失性存储器的所述控制器与所述第二裸片中的所述易失性存储器之间载运数据。
描述了一种方法。所述方法可包含：在封装内的用于非易失性存储器的控制器处接收对存储于所述非易失性存储器中的数据的读取命令，所述非易失性存储器包含于所述封装内的第一裸片中；响应于所述读取命令，通过用于所述非易失性存储器的所述控制器从所述第一裸片中的所述非易失性存储器读取所述数据；在所述读取之后且经由包含于所述封装内的信道将所述数据从用于所述非易失性存储器的所述控制器传送到包含于所述封装内的第二裸片中的易失性存储器；以及至少部分地基于所述传送而将所述数据存储在所述第二裸片中的所述易失性存储器中。
描述了一种方法。所述方法可包含：在封装内的用于非易失性存储器的控制器处接收对存储在易失性存储器中的数据的写入命令，其中所述非易失性存储器包含于所述封装内的第一裸片中，且所述易失性存储器包含于所述封装内的第二裸片中；响应于所述写入命令，经由包含于所述封装内的信道将所述数据从所述第二裸片中的所述易失性存储器传送到用于所述非易失性存储器的所述控制器；以及至少部分地基于所述传送而将所述数据写入到所述第一裸片中的所述非易失性存储器。
附图说明
图1说明根据如本文中所公开的实例的支持多芯片存储器封装的系统的实例。
图2说明根据如本文中所公开的实例的支持多芯片存储器封装的存储器系统的实例。
图3说明根据如本文中所公开的实例的支持多芯片存储器封装的存储器系统的实例。
图4说明根据如本文中所公开的实例的支持多芯片存储器封装的过程流程的实例。
图5说明根据如本文中所公开的实例的支持多芯片存储器封装的过程流程的实例。
图6展示根据本公开的各方面的支持多芯片存储器封装的存储器装置的框图。
图7至10展示说明根据如本文中所公开的实例的支持多芯片存储器封装的一或多种方法的流程图。
具体实施方式
存储器装置可为或包含多芯片封装(MCP)，其中单个封装包含多个存储器裸片，所述存储器裸片可被替代地称作芯片。每个裸片可包含一或多个存储器阵列。例如，存储器装置可包含两个或更多个存储器单元，其中如本文中所使用的存储器单元可指代包含相应类型的存储器(例如，易失性或非易失性存储器)的一或多个裸片。存储器单元还可包含用于与主机装置进行通信的接口，且在某些情况下可独立于与存储器装置相关联的其它存储器单元而与主机装置进行通信。在存储器装置包含多个存储器单元的情况下，存储器单元可经由单独逻辑接口与主机装置交换信息，所述单独逻辑接口可使用或可不使用单独物理接口来实施。在某些情况下，主机装置可从存储器装置中的一个存储器单元(例如，非易失性存储器单元)读取数据，且接着将所述数据写入到同一存储器装置内的第二存储器单元(例如，易失性存储器单元)。因此，可将数据从同一存储器装置(例如，MCP)中传送出去且接着回到所述同一存储器装置(例如，MCP)中，这可引入不期望的等待时间和功率消耗的量。
如本文中所描述，存储器装置可被配置成包含封装内通信信道，由此存储器装置内的两个或更多个存储器单元可彼此直接进行通信。与封装内信道耦合的裸片可包含经由信道进行通信的对应接口。因此，存储器单元可使用相应的封装内接口来与包含于同一封装中的其它存储器单元传送数据和其它信息。例如，封装内接口可包含于控制器或对应存储器单元的另一部分中或与之耦合。如本文中所描述的封装内接口和封装内信道可支持减少主机装置与存储器装置之间的数据传送，并且相关联地减少功率消耗和等待时间以及主机装置的开销，以及可由所属领域的一般技术人员了解的其它益处。例如，封装内接口和封装内信道可用于将数据从第一存储器单元直接传送到第二存储器单元，或反之亦然(例如，当执行与第一存储器单元相关联的读取命令或与第一存储器单元相关联的写入命令时)。此类通信可在数据传送过程中不包含主机装置的情况下在存储器单元之间进行。因此，主机装置和存储器装置可针对给定的通信过程执行较少的步骤，从而减少等待时间、功率消耗和主机装置开销。
在一些实例中，存储器单元的存储器阵列可划分成一或多个区段或分区以存储从一或多个其它存储器单元接收到的数据。存储器单元可使用一或多个分区或其它存储器存储区以存储与一或多个其它存储器单元相关联的数据。例如，此类数据可包含映射数据、奇偶校验管理数据或系统数据。
首先在如参考图1所描述的存储器系统的上下文中描述本公开的特征。如参考图2至5所描述，在系统和过程流程的上下文中描述本公开的特征。通过涉及如参考图6至10所描述的多芯片存储器封装的设备图和流程图来进一步说明和描述本公开的这些和其它特征。
图1说明根据如本文中所公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器或主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的一或多个信道115。系统100可包含一或多个存储器装置，但为了易于描述，可将一或多个存储器装置描述为单个存储器装置110。在一些实例中，存储器装置110可为或包含MCP，且可包含呈单个封装内的一或多个存储器单元的形式(例如，安装在单个衬底上(与之耦合))的多种类型的存储器，例如易失性和非易失性存储器。在某些情况下，本文中所描述的关于存储器装置110的实例可另外或替代地适用于存储器装置110的个别存储器单元。
系统100可为或包含电子装置的部分，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝式电话、可穿戴装置、连接因特网的装置等的实例。存储器装置110可为被配置成存储系统100的一或多个其它组件的数据的系统的组件。
系统100的至少部分可为主机装置105的实例。主机装置105可指代实施用于存储器装置110的外部存储器控制器的功能的硬件、固件、软件或其组合。根据本公开的一些方面，主机装置105可与存储器装置110耦合且因此与其中的一或多个存储器单元耦合，以进行通信和数据传送。主机装置105可配置以将读取命令或写入命令传输到存储器装置110的一个存储器单元，且所述读取或写入命令可包含与存储器单元有关的信息，或用于存储器单元将数据直接传送(经由封装内接口)到存储器装置110的第二存储器单元或(经由封装内接口)向其请求数据的指示。
在某些情况下，存储器装置110可为被配置成与系统100的其它组件进行通信且提供潜在地由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置以与至少一或多个不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可用于支持调制方案以调制信号、用于传送信号的不同引脚设计、系统100和存储器装置110的相异封装、系统100和存储器装置110之间的时钟信令和同步、定时惯例和/或其它因素。
存储器装置110可被配置成存储系统100的组件的数据。在某些情况下，存储器装置110可充当系统100的从属型装置(例如，响应于并执行由系统100通过主机装置105提供的命令)。此类命令可包含存取操作的存取命令，例如写入操作的写入命令、读取操作的读取命令，刷新操作的刷新命令或其它命令。存储器装置110可包含两个或更多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的期望或指定容量。在存储器装置110包含具有同一封装的两个或更多个存储器裸片的情况下，存储器装置110可被称为MCP。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可使用总线140来彼此进行电子通信。
处理器120可被配置成控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类情况下，处理器120可为中央处理单元(CPU)、图形处理单元(GPU)、通用图形处理单元(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。如下文所描述，在某些情况下，主机装置105可由处理器120实施或包含于所述处理器中。
BIOS组件125可为包含作为固件操作的BIOS的软件组件，其可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件(例如，外围组件130、I/O控制器135等)之间的数据流。BIOS组件125可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可为可集成到系统100中或与所述系统集成的任何输入装置或输出装置或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽，例如外围组件互连(PCI)或专用图形端口。外围组件130可为所属领域的技术人员理解为外围设备的其它组件。
I/O控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或与所述系统集成的外围设备。在某些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。
输入装置145可表示系统100外部的装置或信号，所述输入装置将信息、信号或数据提供到系统100或其组件。这可包含用户接口或与其它装置的接口或在所述其它装置之间的接口。在某些情况下，输入装置145可为经由一或多个外围组件130与系统100介接的外围设备或可由I/O控制器135管理。
输出装置150可表示被配置成从系统100或其组件中的任一者接收输出的系统100外部的装置或信号。输出装置150的实例可包含显示器、音频扬声器、印刷装置或印刷电路板上的另一处理器等。在某些情况下，输出装置150可为经由一或多个外围组件130与系统100介接的外围设备或可由I/O控制器135管理。
系统100的组件可由通用或专用电路系统组成，所述电路系统被设计以执行其功能。这可包含各种电路元件，例如，导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件，所述电路元件被配置成执行本文中所描述的功能。
存储器装置110可包含一或多个装置存储器控制器155和一或多个存储器裸片160。每个存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，网格)，其中每个存储器单元被配置成存储至少一个位的数字数据。参考图2更详细地描述存储器阵列170和/或存储器单元的一些特征。
装置存储器控制器155可包含被配置成控制存储器装置110的操作或控制存储器装置110的一或多个存储器单元的操作的电路或组件。因此，装置存储器控制器155可包含使存储器装置110能够执行命令且可被配置成接收、传输或执行命令、数据或控制与存储器装置110有关的信息的硬件、固件和软件。装置存储器控制器155可被配置成与外部存储器控制器或主机装置105、一或多个存储器裸片160或处理器120进行通信。在某些情况下，存储器装置110可从主机装置105接收数据和/或命令。例如，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储特定数据的写入命令，或指示存储器装置110将存储于存储器裸片160中的特定数据提供到系统100的组件(例如，处理器120)的读取命令。
在某些情况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制存储器装置110内的一或多个存储器单元的操作。包含于装置存储器控制器155和/或本地存储器控制器165中的组件的实例可包含高速缓冲存储器、用于实施控制和处理功能的电路系统、用于解调从主机装置105接收到的信号的接收器、用于调制和传输信号到主机装置105的解码器、逻辑、解码器、放大器、滤波器等。在一些实例中，装置存储器控制器155可例如经由接口和一或多个信道与主机装置105进行通信。装置存储器控制器155可配置以与同一存储器装置内的另一存储器控制器或同一存储器装置内的多个存储器阵列进行通信，以支持存储器装置的不同存储器单元之间的通信。
本地存储器控制器165(例如，在存储器裸片160的本地)可被配置成控制存储器裸片160的操作。并且，本地存储器控制器165可被配置成与装置存储器控制器155进行通信(例如，接收和传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110或存储器单元的操作。在某些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器或主机装置105可执行本文中所描述的各种功能。因此，本地存储器控制器165可被配置成与装置存储器控制器155、与其它本地存储器控制器165或直接与主机装置105或处理器120进行通信。在一些实例中，本地存储器控制器165可例如经由接口和一或多个信道与主机装置105进行通信。本地存储器控制器165可配置以与同一存储器装置内的另一存储器控制器(例如，另一本地存储器控制器165或装置存储器控制器155)或同一存储器装置内的多个存储器阵列进行通信，以支持存储器装置的不同存储器单元之间的通信。
主机装置105可被配置成实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的通信。主机装置105可充当系统100的组件与存储器装置110之间的联络，使得系统100的组件可不必知道存储器装置的操作的细节。系统100的组件可将主机装置105满足的请求(例如，读取命令或写入命令)呈现给主机装置105。主机装置105可转换或变换系统100的组件与存储器装置110之间交换的通信。在某些情况下，主机装置105可包含产生共同(源极)系统时钟信号的系统时钟。在某些情况下，主机装置105可包含产生共同(源极)数据时钟信号的共同数据时钟。
在某些情况下，外部存储器控制器或系统100的其它组件或本文中所描述的其功能可由处理器120实施。例如，外部存储器控制器可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。虽然将外部存储器控制器描述为在存储器装置110外部，但在某些情况下，本文中所描述的外部存储器控制器或其功能可由存储器装置110实施。例如，外部存储器控制器可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在某些情况下，外部存储器控制器可跨越处理器120和存储器装置110而分布，使得外部存储器控制器的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在某些情况下，本文归于装置存储器控制器155或本地存储器控制器165的一或多个功能可在某些情况下由外部存储器控制器(与处理器120分离或如包含于所述处理器中)执行。
系统100的组件可使用一或多个信道115与存储器装置110交换信息。在一些实例中，信道115可实现主机装置105与存储器装置110之间的通信。每个信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输介质(例如，导体)。例如，信道115可包含第一端子，其包含在主机装置105处的一或多个引脚或衬垫及在存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可被配置成充当信道的部分。
在某些情况下，端子的引脚或衬垫可为信道115的信号路径的部分。额外信号路径可与信道的端子耦合以用于在系统100的组件内路由信号。例如，存储器装置110可包含信号路径(例如，存储器装置110内部的信号路径或其组件，例如存储器裸片160内部)，其将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。
信道115可使用多种不同架构和协议将主机装置105与存储器装置110耦合。各种架构的实例可包含总线、点到点连接、纵横接线器、高密度插入件(例如，硅插入件)或形成于有机衬底中的信道或其某一组合。例如，在某些情况下，信号路径可至少部分地包含高密度插入件，例如硅插入件或玻璃插入件。在一些实例中，信道115可将主机装置105上的接口与存储器装置110的存储器单元上的接口耦合(例如，与存储器单元的控制器耦合)。封装内信道还可耦合存储器装置110的两个或更多个存储器单元(例如，耦合两个或更多个存储器单元的接口，例如，与控制器耦合的接口)，使得所述两个或更多个存储器单元可在不通过主机装置105通信的情况下将数据或其它信息传送到彼此。直接在存储器单元之间传送的数据传送可包含读取数据(例如，与读取命令相关联)、写入数据(例如，与写入命令相关联)等。
经由信道115传送的信号可使用多种不同调制方案来调制。在某些情况下，可使用二进制符号(或二进制层级)调制方案来调制在主机装置105与存储器装置110之间传送的信号。二进制符号调制方案可为其中M等于二的M进制调制方案的实例。二进制符号调制方案的每个符号可被配置成表示一位数字数据(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号(例如PAM2)的脉冲幅度调制(PAM)等。
在某些情况下，可使用多符号(或多层级)调制方案来调制在主机装置105与存储器装置110之间传送的信号。多符号调制方案可为其中M大于或等于三的M进制调制方案的实例。多符号调制方案的每个符号可被配置成表示多于一位数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM3、PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等。多符号信号(例如，PAM3信号或PAM4信号)可为使用调制方案调制的信号，所述调制方案包含至少三个层级以对每符号多于一位的信息进行编码。多符号调制方案和符号可替代地被称作非二进制、多位或高阶调制方案和符号。
如本文所描述，存储器装置110可包含单个封装内的多个存储器单元连同支持存储器装置110的存储器单元中的两个或更多个之间的定向通信的封装内接口。封装内接口可与一或多个封装内信道耦合，其中所述一或多个封装内信道可支持与一或多个其它存储器单元通信。因而，封装内接口和封装内信道可支持与主机装置105的减少的外部通信以及功率消耗和等待时间的相关联的减少。举例来说，封装内接口和封装内信道可用于将数据从第一存储器单元传送到存储器装置110的第二存储器单元，或反之亦然。在一些实例中，存储器单元的存储器阵列可划分成一或多个区段或分区以存储从主机装置105接收的数据和从一或多个其它存储器单元接收的数据。存储器单元可使用一或多个分区或其它存储器存储区来存储与主机装置105或与另一存储器单元相关联的数据。此类数据可包含映射数据、奇偶校验管理数据或系统数据。
图2说明根据如本文中所公开的实例的系统200的实例。系统200可以是参考图1所描述的系统100的实例。举例来说，系统200可包含可与存储器装置210耦合的主机装置205。主机装置205和存储器装置210可经由一或多个信道215交换数据(例如，对应于读取或写入命令)或其它通信，其可为参考图1所描述的一或多个信道115的实例。在一些情况下，信道215-a和信道215-b可为利用不同协议但可实施为单独物理信道或实施为单个物理信道的单独逻辑信道。
存储器装置210可为或包含MCP，其包含多个存储器裸片或存储器阵列(例如，以便节省空间)。举例来说，存储器装置210可包含两个或更多个存储器单元220(例如，每个存储器单元220包含一或多个存储器芯片或裸片)。在一个实例中，存储器装置210可包含两个存储器单元220-a和220-b，其可为对应于不同类型的存储器(例如，非易失性对易失性)的存储器单元220的实例。存储器单元220可包含相同类型的存储器存储区的一或多个存储器裸片或存储器阵列240连同相关控制器，所述相关控制器可包含于单独裸片中或可包含于与存储器阵列240相同的裸片中。
存储器单元220-a可对应于非易失性存储器的类型(例如，与非(NAND))存储器、铁电存储器、相变存储器(PCM)等)，且存储器单元220-b可对应于易失性存储器的类型(例如，随机存取存储器(RAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)等)。每个存储器单元220可包含对应于与存储器单元220相关联的存储器的类型的存储器(例如，包含存储器阵列240)的一或多个裸片。在一些情况下，每个存储器单元还可包含控制器245，其可为如参考图1所描述的本地存储器控制器或装置存储器控制器的实例。在一些情况下，存储器单元220中的一个可包含可充当用于两个存储器单元220的控制器的控制器245。控制器245还可被称作逻辑和仲裁器电路以支持使用封装内接口230-b和接口225-b，如本文所论述(例如，相对于例如DRAM的易失性存储器单元220)。在一些实例中，控制器245或控制器245的功能可包含于存储器单元220的存储器阵列240的一或多个裸片中。在一些实例中，控制器245或控制器245的功能可包含于存储器单元220的一或多个专用裸片中(例如，存储器单元的一或多个裸片可专用于控制器功能)。
举例来说，控制器245-a或控制器245-a的功能可包含于存储器单元220-a的一或多个存储器裸片中(例如，包含存储器阵列240-a、240-b或240-c中的一或多个的存储器裸片)。另外或替代地，存储器单元220-a的一或多个裸片可专用于控制器245-a的功能。类似地，控制器245-b或控制器245-b的功能可包含于存储器单元220-b的一或多个存储器裸片中(例如，包含存储器阵列240-d的存储器裸片)。另外或替代地，存储器单元220-b的一或多个裸片可专用于控制器245-b的功能。
在一些实例中，存储器单元220-a可包含呈NAND存储器(例如，包含多个NAND存储器单元)的形式的非易失性存储器。在一些实例中，NAND存储器可另外表示管理NAND(MNAND)存储器，其中存储器单元220-a可包含专用控制器245-a以控制NAND存储器阵列240。控制器245-a可包含于单独的裸片中。控制器245-a可为通用闪存存储(UFS)控制器，或可为嵌入式多媒体控制器(eMMC)，除其它实例外，且控制器245-a可在适用时根据UFS或eMMC协议经由信道215-a与主机装置205交换信息。控制器245-a可包含嵌入式同步RAM(SRAM)或其它存储器作为高速缓冲存储器，其可支持执行本文中所描述的控制器或其它功能中的一或多个。
在一些NAND存储器架构中，存储器单元可包含具有浮动栅极的晶体管(例如，金属氧化物半导体(MOS)晶体管)和/或可包含用于存储表示逻辑状态的电荷的电介质材料。晶体管可具有控制栅极、第一节点(例如，源极或漏极)和第二节点(例如，漏极或源极)，且可进一步包含夹在电介质材料之间的浮动栅极。逻辑状态可通过将一定量的电子(例如，电荷)放置(例如，写入、存储)于浮动栅极上而存储于晶体管中。待存储于浮动栅极上的电荷量可取决于待存储的逻辑状态。存储于浮动栅极上的电荷可影响晶体管的阈值电压，进而影响当晶体管被激活时可流动穿过晶体管的电流量。可通过将电压施加到控制栅极(例如，在控制节点处)以激活晶体管且测量(例如，检测、感测)在第一节点与第二节点之间流动的所得电流量来读取存储于晶体管中的逻辑状态。
举例来说，感测组件可确定单层级NAND存储器单元是否以二进制方式存储逻辑状态0或逻辑状态1；例如，基于来自存储器单元的电流的存在或不存在，或基于电流是高于还是低于阈值电流。然而，对于多层级NAND单元，感测组件可基于电流的各种中间层级确定存储于存储器单元中的逻辑状态。类似地，可通过将两个电压(例如，高于阈值的电压或低于阈值的电压)中的一个施加到存储器单元来写入单层级NAND存储器单元，以将表示两个可能逻辑状态中的一个的电荷存储(或不存储)于浮动栅极上。相比而言，可通过以更精细粒度级施加电压来写入多层级NAND单元以更精细地控制存储于浮动栅极上的电荷量，进而使得能够表示一组更大的逻辑状态。
电荷捕获NAND存储器单元可以类似于浮动栅极NAND存储器单元的方式操作，但替代(或除了)将电荷存储于浮动栅极上，电荷捕获快闪存储器单元可将表示状态的电荷存储于电介质材料中(例如，在控制栅极下方)。因此，电荷捕获NAND存储器单元可包含或可不包含浮动栅极。
在一个实例中，存储器单元220-b可表示包含呈DRAM存储器(例如，包含多个DRAM存储器单元)形式的易失性存储器的存储器装置。在一些实例中，存储器单元220-b可表示低功耗DRAM(LPDRAM)。控制器245-b可根据对应协议，例如，LPDDR(低功耗双数据速率)或其它协议，在适用时，经由信道215-b与主机装置205交换信息。
DRAM存储器单元可将表示其可编程状态(例如，两个或更多个状态)的电荷存储于电容器中。DRAM架构可包含电容器，所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件是可能的。举例来说，可采用非线性(例如，铁电)电介质材料或其它材料。DRAM存储器单元可包含逻辑存储组件(例如，电容器)和开关组件。
在读取操作期间，DRAM存储器单元的电容器可将信号输出(例如，使电荷放电)到对应线(例如，数字线)。信号可能使线的电压发生改变。感测组件可被配置成将从存储器单元接收的信号与参考信号(例如，参考电压)进行比较。感测组件可基于所述比较确定存储器单元的所存储状态。举例来说，在二进制信令中，如果线具有比参考信号高的电压，则感测组件可以确定存储器单元的所存储状态为逻辑1，且如果线具有比参考信号低的电压，则感测组件可以确定存储器单元的所存储状态为逻辑0。在一些情况下，可在单个读取操作期间感测多个存储器单元。
在写入操作期间，存储器单元可被编程为存储所要逻辑状态。在一些情况下，可在单个写入操作期间编程多个存储器单元。在写入操作中，控制器可激活一或多个线(例如，通过将电压施加到字线和/或数字线)以存取目标存储器单元。控制器可在写入操作期间经由线将特定信号(例如，电压)施加到存储器单元以将特定状态(例如，电荷)存储于存储器单元的电容器中。特定状态(例如，电荷)可指示所要逻辑状态。
在一些情况下，易失性或非易失性存储器阵列可包含三维(3D)存储器阵列，其中多个二维(2D)存储器阵列形成于彼此之上。相比于2D阵列，此可增加可放置或产生于单个裸片或衬底上的存储器单元的数量，这反过来可减少制造成本，或增加存储器阵列的性能，或这两个。在一些实例中，层级可由电绝缘材料分隔开。每个层级可对准或定位成使得存储器单元可跨每个层级彼此对准(准确对准、重叠对准或大致对准)，从而形成存储器单元堆叠。在一些情况下，存储器单元堆叠可以被称作存储器单元串。
在易失性或非易失性存储器的一些实例中，存储器单元的每个行可连接到字线，且存储器单元的每个列可连接到数字线。因此，一个存储器单元可位于字线与数字线的交叉点处。此交叉点可以被称作存储器单元的地址。数字线有时被称作位线。在一些情况下，字线和数字线可大体上彼此垂直且可产生存储器单元的阵列。在一些情况下，字线和数字线两个可一般被称作存取线或选择线。对存取线、字线和数字线或其类似物的参考可互换，但不失去理解或操作。激活或选择字线或数字线可包含将电压施加到相应线。
可通过行解码器和列解码器控制存取易失性或非易失性存储器单元。举例来说，行解码器可从控制器接收行地址，并基于接收到的行地址激活适当字线。类似地，列解码器可从存储器控制器接收列地址并激活适当数字线。因此，通过激活一个字线和一个数字线，可存取一个存储器单元。在存取之后，可通过感测组件读取或感测存储器单元。举例来说，感测组件可被配置成基于由存取存储器单元产生的信号来确定存储器单元的所存储逻辑状态。信号可包含电压或电流或这两个，且感测组件可包含电压感测放大器、电流感测放大器或这两个。
感测组件可包含各种晶体管或放大器，以便检测和放大数字线或其它存取线上的信号(例如，电流或电压)。可接着经由输入/输出块输出存储器单元的检测到的逻辑状态。在一些情况下，感测组件可以是列解码器或行解码器的一部分，或感测组件可以其它方式连接到列解码器或行解码器，或者与列解码器或行解码器电子通信。可通过类似地激活相关字线和数字线，来设置或写入存储器单元，以使得能够将逻辑状态(例如，表示信息的一或多个位)存储于存储器单元中。列解码器或行解码器可(例如)从输入/输出块接受待写入到存储器单元的数据。
一或多个控制器可通过本文中所描述的组件(例如，行解码器、列解码器和感测组件)控制易失性或非易失性存储器单元的操作(例如，读取、写入、重写、刷新)。在一些情况下，行解码器、列解码器和感测组件中的一或多个可与控制器位于同一地点。控制器可生成行和列地址信号以便启动所要字线和数字线。控制器还可生成并控制在存储器装置(例如，存储器装置210、存储器单元220-a或220-b)的操作期间使用的各种电压或电流。
存储器单元220可包含用于经由信道215与主机装置205通信的接口225，且在一些情况下可独立于与存储器装置210相关联的其它存储器单元220与主机装置205通信。举例来说，存储器单元220-a可独立于存储器单元220-b与主机装置205(例如，经由接口225-a)通信，且反之亦然。在一些情况下，接口225可包含于对应存储器单元220的控制器245中或与对应存储器单元220的控制器245耦合。接口还可与与信道215相关联的一或多个信道215或物理实体(例如，信号路径)耦合，其中所述一或多个信道215可支持与主机装置205通信。与信道相关联的物理实体可为或包含一或多个线(例如，导线)、迹线、引线或其它信号承载实体。
根据本公开的一些方面，存储器单元220还可包含用于经由封装内信道与一或多个其它存储器单元220通信的至少一个封装内接口230。举例来说，存储器单元220-a和220-b可分别包含封装内接口230-a和230-b。存储器单元220-a和220-b可使用其相应的封装内接口230来将数据和其它信息彼此传送。在一些情况下，封装内接口230可包含于对应存储器单元220的控制器245中或与对应存储器单元220的控制器245耦合。封装内接口230可为并行接口或串行接口(例如，高速串行接口)。封装内接口230还可与一或多个封装内信道235或与封装内信道235相关联的物理实体耦合，其中所述一或多个封装内信道235可支持一或多个其它存储器单元220之间的通信。封装内接口230和一或多个对应的封装内信道235可包含于存储器装置210内(例如，MCP内)。尽管图2说明耦合两个存储器单元220的封装内接口230和封装内信道235的实例，相同原理可适用于包含于存储器装置210中(例如，在MCP中)的多于两个存储器单元。
封装内接口230和对应的封装内信道235可支持存储器装置210的存储器单元220之间的直接通信(例如，数据传送)。因而，封装内接口230和封装内信道235可支持主机装置205与存储器装置210之间的数据传送的减少，且因此可减少主机装置205的额外负荷，同时还减少功率消耗和等待时间。举例来说，封装内接口230和封装内信道235可用于将数据从存储器单元220-a传送到存储器单元220-b(例如，当执行从存储器单元220-a读取数据的读取命令时)或将数据从存储器单元220-b传送到存储器单元220-a(例如，当执行将数据写入到存储器单元220-a的写入命令时)。可在数据传送过程中不包含主机装置205的情况下在存储器单元220-a和220-b之间进行通信，且无数据传送到存储器装置210外部(即，不传送到MCP封装外部)。参考图4描述实例读取命令过程(用于从存储器单元220-a读取数据)，且参考图5描述实例写入命令过程(用于将数据写入到存储器单元220-a)。
在一些实例中，存储器单元(例如，存储器单元220-b)的存储器阵列240(例如，存储器阵列240-d)可划分成一或多个区段或分区以存储从一或多个其它存储器单元220(例如，存储器单元220-a)接收的数据。参考图3进一步描述划分和分区或区段使用。存储器单元220可使用一或多个分区或其它存储器存储区来存储与另一存储器单元220相关联的一或多种类型的数据。此类数据可包含映射数据、奇偶校验管理数据或系统数据。
图3说明根据本文所公开的实例的支持多芯片存储器封装的存储器系统300的实例。存储器系统300可为参考图1所描述的系统100的实例，或可为参考图2所描述的系统200的实例。举例来说，存储器系统300可包含可与存储器装置310耦合的主机装置305。存储器装置310可为或包含MCP，其包含多个存储器裸片或存储器阵列。举例来说，存储器装置310可包含两个或更多个存储器单元315(例如，每个存储器单元315包含一或多个存储器芯片、存储器裸片或存储器阵列)。在一个实例中，存储器装置310可包含两个存储器单元315-a和315-b，其可为对应于不同类型的存储器的存储器单元315的实例。存储器单元315可为参考图2所描述的存储器单元220的实例。
如参考图2所描述，存储器单元315-a可对应于一种类型的非易失性存储器(例如，NAND存储器、铁电存储器、PCM等)，且存储器单元315-b可对应于一种类型的易失性存储器(例如，RAM、DRAM、SDRAM等)。在一些情况下，每个存储器单元315还可包含控制器360，其中控制器360可包含于存储器单元315的单独裸片上或可与存储器单元315的存储器阵列330的各部分共享裸片。如参考图2所描述，存储器单元315还可包含用于与一或多个其它存储器单元315通信的封装内接口320。举例来说，存储器单元315-a和315-b可分别包含封装内接口320-a和320-b。封装内接口320可与一或多个封装内信道325或与封装内信道325相关联的物理实体耦合，其中所述一或多个封装内信道325可支持一或多个其它存储器单元315之间的通信。尽管图3说明耦合两个存储器单元315的封装内接口320和封装内信道325的实例，相同原理可适用于包含于存储器装置310中的多于两个存储器单元315(例如，可用于耦合存储器单元315)。
在一些实例中，存储器单元315的存储器阵列330可划分成两个或更多个分区以存储从一或多个其它存储器单元315接收的数据。举例来说，存储器阵列330-b(例如，易失性存储器阵列330)可分割成主阵列345、共享主机数据缓冲器350和非易失性存储器数据高速缓冲存储器355，以及其它实例。主阵列345可由主机装置305且由存储器单元315-a存取，且可包含由主机装置305使用且可由存储器单元315-a存取以执行读取和写入命令(例如，相对于存储器单元315-a或存储器单元315-b)的一般易失性存储器存储区。共享主机数据缓冲器350还可由主机装置305和由存储器单元315-a存取，且可包含由主机装置305使用且可由存储器单元315-a存取以执行读取和写入命令的一般易失性存储器存储区。在一些情况下，共享主机数据缓冲器350可表示用以临时存储数据以用于数据传送(例如，读取或写入命令)的缓冲器，其中数据可在完成对应命令之后对一或多个存储器单元315(例如，存储器单元315-a)不可存取的。举例来说，可在完成对应命令之后在不同区段中删除、擦除或高速缓冲存储数据。相比而言，主阵列345中的数据可在执行对应命令之后可用，使得可在完成对应命令(例如，数据传送命令，例如读取或写入命令)之后读取或写入主阵列345中的数据一或多次。非易失性存储器数据高速缓冲存储器355可表示存储器阵列330-b的一部分或分区，其可用于存储与存储器单元315-a的一或多个其它存储器阵列330(例如，存储器阵列330-a)相关联的元数据或其它数据。举例来说，非易失性存储器数据高速缓冲存储器355可存储映射信息、奇偶校验管理信息、非易失性系统数据等。
在一个实例中，控制器360-a可与非易失性存储器阵列330-a相关联，且控制器360-a可包含SRAM 365以存储控制器类型数据或元数据。当与易失性存储器阵列330-b的容量相比较时，SRAM 365的存储器存储容量(例如，两个到四个兆字节(MB))可相对较小。因而，用于存储器阵列330-a的控制器数据或元数据可另外或替代地存储于存储器阵列330-b中(例如，在非易失性存储器数据高速缓冲存储器355中)。控制器数据或元数据可指代与控制器360-a的非易失性存储器阵列330-a的管理有关的数据，例如地址映射数据、奇偶校验(例如，差错校正)数据、状态信息、擦除周期计数器、垃圾收集数据或与非易失性存储器阵列330-a的管理有关的其它数据。在一些情况下，可将主机数据335(例如，所存储的非易失性数据)和元数据340存储于存储器阵列330-a中，但可在与存储器阵列330-b中的数据相比较时相对缓慢地存取元数据340。因而，用于存储器阵列330-a的一些元数据可另外或替代地存储于存储器阵列330-b中(例如，在非易失性存储器数据高速缓冲存储器355中)。
作为第一实例，存储器阵列330-b可存储用于存储器阵列330-a的逻辑到物理(L2P)数据映射或表，其可将与数据相关联的逻辑地址映射到存储器阵列330-a内的物理地址，使得可将映射数据卸载到存储器阵列330-b(例如，在非易失性存储器数据高速缓冲存储器355中)。因而，主机装置305可能不涉及协调L2P数据的传送，存储器单元315-a可直接从存储器单元315-b(例如，经由封装内接口320-a和320-b以及一或多个封装内信道325)接收所述数据。与主机装置305的交互的此卸载可降低主机装置305的复杂性且增加可用于L2P数据的存储器存储空间的量。存储器阵列330-a可识别L2P或其它映射数据，且可将数据传送(例如，自主地)到存储器阵列330-b以用于经由封装内接口320-a和320-b以及一或多个封装内信道325在非易失性存储器数据高速缓冲存储器355中存储。
作为第二实例，存储器阵列330-b可另外或替代地存储用于存储器单元315-a的状态或系统信息。存储器单元315-a可在休眠模式或低功耗模式中花费大部分活动时间(例如，95％)。当存储器单元315-a处于此模式时，状态或系统信息可存储于非易失性存储器阵列330-a内(例如，或控制器360-a内)以支持稍后退出或从所述模式唤醒，但存储于非易失性存储器阵列330-a内的数据的存取速度比存储在易失性存储器阵列330-b内的数据慢。因而，状态或系统信息可作为存储器单元315-a的一部分或为存储器单元315-a进入休眠或低功耗模式做准备而存储于存储器阵列330-b中(例如，在非易失性存储器数据高速缓冲存储器355中)，这可在存储器单元315-a退出休眠或低功耗模式(从中唤醒)时将此信息加载到控制器360-a时，增加状态或系统信息的存取速度。信息可经由封装内接口320-a和320-b以及一或多个封装内信道325从存储器单元315-b传送到存储器单元315-a。举例来说，存储器阵列330-a可识别系统数据且可将数据传送到存储器阵列330-b。
作为第三实例，存储器阵列330-b可另外或替代地存储与存储器单元315-a和存储器阵列330-a相关联的奇偶校验信息或数据。奇偶校验数据可用于在存储器阵列330内重新构建损坏的数据，且当存储较大量奇偶校验数据时，用于重新构建损坏的数据的奇偶校验数据的能力可增加。奇偶校验数据可包含RAIN(独立节点的冗余阵列)奇偶校验数据，以及其它实例。在存储器单元315-a内存储这些较大量的数据可在SRAM 365或存储器阵列330-a内过载或绑定更多的存储器，且因此，可有利地卸载到存储器阵列330-b以释放存储器空间或增加可用存储器存储空间。举例来说，如果用于奇偶校验信息的存储器存储区受到限制，则存储器单元315-a可将奇偶校验信息(例如，临时奇偶校验信息)临时高速缓冲在存储器阵列330-b中(例如，非易失性存储器数据高速缓冲存储器355中)。信息可经由封装内接口320-a和320-b以及一或多个封装内信道325从存储器单元315-b传送到存储器单元315-a。存储器阵列330-b可具有比存储器阵列330-a或SRAM365更高的性能且使用比存储器阵列330-a或SRAM 365更低的功耗，且可因此节省功耗且在存储奇偶校验数据或信息时提升存储器使用效率。本文中所描述的实例中的任一个可减少主机装置305处的处理时间和复杂性，如参考第一实例所描述。
图4说明根据本文所公开的实例的支持多芯片存储器封装的过程流程400的实例。过程流程400可由可与存储器装置410耦合的主机装置405实施。存储器装置410可为或包含MCP，其包含多个存储器裸片或存储器阵列。举例来说，存储器装置410可包含两个或更多个存储器单元415-a和415-b，其可为参考图2和3所描述的存储器单元的实例且可对应于不同类型的存储器。在一些实例中，存储器单元415-a可对应于一种类型的非易失性存储器(例如，NAND存储器、铁电存储器、PCM等)，且存储器单元415-b可对应于一种类型的易失性存储器(例如，RAM、DRAM、SDRAM等)。在一些情况下，存储器单元415还可包含控制器，其中控制器可包含于存储器单元415的单独裸片上或可与存储器单元415的存储器阵列的各部分共享裸片。如参考图2和3所描述，存储器单元415还可包含用于与存储器装置410的一或多个其它存储器单元415通信的封装内接口。封装内接口可与可支持与一或多个其它存储器单元415通信的一或多个封装内信道或与封装内信道相关联的物理实体(例如，信号路径)耦合。
在过程流程400的以下描述中，主机装置405、非易失性存储器单元415-a和易失性存储器单元415-b中的任一个之间的操作可以与所展示的次序不同的次序传输，或由主机装置405、非易失性存储器单元415-a和易失性存储器单元415-b执行的操作可以不同次序或在不同时间执行。也可从过程流程400省略特定操作，或可将其它操作添加到过程流程400。尽管展示主机装置405、非易失性存储器单元415-a和易失性存储器单元415-b执行过程流程400的操作，但一些操作的一些方面也可由另一装置执行。举例来说，存储器装置410可包含多于两个存储器单元415，且过程流程400的操作中的一些可由存储器装置410的其它存储器单元415执行。
在420处，主机装置405可使用存储器装置410确定起始读取操作(例如，相对于存储器单元415-a)。读取操作可包含存取存储于非易失性存储器单元415-a中的数据且将所述数据直接传送到易失性存储器单元415-b(例如，不将数据传送到主机装置405)。确定起始读取操作可基于正由主机装置405或包含主机装置405的系统执行的一或多个程序，其中可基于从非易失性存储器单元415-a读取数据而执行所述一或多个程序。
在425处，主机装置405可将存储于非易失性存储器单元415-a的非易失性存储器中的数据的读取命令传输到非易失性存储器单元415-a的控制器。在一些情况下，如参考图2所描述，非易失性存储器可包含于存储器装置410内的第一裸片中(例如，在封装或MCP内)。在一些实例中，读取命令可提供易失性存储器单元415-b的易失性存储器(例如，在主阵列中或在共享主机数据缓冲器中)的指针或地址(例如，逻辑地址、物理地址或这两个)，以用于存储与读取命令相关联的数据。在一些实例中，读取命令可包含用于存取与读取命令相关联的数据的非易失性存储器的指针或地址。在一些情况下，地址可包含与一或多个存储器位置相关联的逻辑块地址、长度和指针。在一些情况下，地址可包含逻辑地址或物理地址或这两个。
在430处，非易失性存储器单元415-a可响应于读取命令而从非易失性存储器读取数据。在一些情况下，数据可由非易失性存储器单元415-a的控制器读取并存储，所述非易失性存储器单元可进一步与存储器装置410的其它部分通信。
在435处，非易失性存储器单元415-a可在读取之后且经由包含于存储器装置410内的信道(例如，封装内信道)将数据从非易失性存储器单元415-a的控制器传送到易失性存储器单元415-b。在一些情况下，数据可由非易失性存储器单元415-a的控制器传送。在一些情况下，如参考图2所描述，易失性存储器可包含于存储器装置410内(例如，封装或MCP内)的第二裸片中。非易失性存储器单元415-a还可将控制数据传输到易失性存储器单元415-b，所述易失性存储器单元可指示易失性存储器中的地址或指针存储数据、数据量、完成指示的请求等。
在440处，易失性存储器单元415-b(例如，用于易失性存储器单元415-b的控制器)可基于传送将数据存储在易失性存储器中。举例来说，易失性存储器单元415-b可将数据存储在读取命令(例如，指定存储器位置)中所指示的地址或指针处。在一些情况下，读取命令中的地址或指针可指示待存储在易失性存储器单元415-b的主阵列中或易失性存储器单元415-b的共享主机数据缓冲器中的数据，且易失性存储器单元415-b可相应地存储所述数据。
在445处，非易失性存储器单元415-a或易失性存储器单元415-b中的一个或两个可基于传送和/或存储数据而传输读取命令已完成的指示。
图5说明根据本文所公开的实例的支持多芯片存储器封装的过程流程500的实例。过程流程500可由可与存储器装置510耦合的主机装置505实施。存储器装置510可为或包含MCP，其包含多个存储器裸片或存储器阵列。举例来说，存储器装置510可包含两个或更多个存储器单元515-a和515-b，其可为参考图2和3所描述的存储器单元的实例且可对应于不同类型的存储器。在一些实例中，存储器单元515-a可对应于一种类型的非易失性存储器(例如，NAND存储器、铁电存储器、PCM等)，且存储器单元515-b可对应于一种类型的易失性存储器(例如，RAM、DRAM、SDRAM等)。在一些情况下，存储器单元515还可包含控制器，其中控制器可包含于存储器单元515的单独裸片上或可与存储器单元515的存储器阵列的各部分共享裸片。如参考图2和3所描述，存储器单元515还可包含用于与存储器装置510的一或多个其它存储器单元515通信的封装内接口。封装内接口可与可支持与一或多个其它存储器单元515通信的一或多个封装内信道或与封装内信道相关联的物理实体耦合。
在过程流程500的以下描述中，主机装置505、非易失性存储器单元515-a和易失性存储器单元515-b中的任一个之间的操作可以与所展示的次序不同的次序传输，或由主机装置505、非易失性存储器单元515-a和易失性存储器单元515-b执行的操作可以不同次序或在不同时间执行。也可从过程流程500省略特定操作，或可将其它操作添加到过程流程500。尽管展示主机装置505、非易失性存储器单元515-a和易失性存储器单元515-b执行过程流程500的操作，但一些操作的一些方面也可由另一装置执行。举例来说，存储器装置510可包含多于两个存储器单元515，且过程流程500的操作中的一些可由存储器装置510的其它存储器单元515执行。
在520处，主机装置505可确定使用存储器装置510(例如，相对于存储器单元515-a)发起写入操作。写入操作可包含存取存储在易失性存储器单元515-b中的数据，且将所述数据直接传送到非易失性存储器单元515-a(例如，不将所述数据传送到主机装置505)。确定发起写入操作可基于正由主机装置505执行的一或多个过程，或包含所述主机装置505的系统，其中所述一或多个过程可基于将数据写入到非易失性存储器单元515-a而执行。
在525处，在一些情况下，主机装置505可将数据传送到易失性存储器单元515-b。例如，当运行与易失性存储器单元515-b相关联的一或多个应用程序或过程时，主机装置505可将数据传送到所述易失性存储器单元515-b(例如，可传送所述数据以在所述主机装置505处或在包含所述主机装置505的系统处执行一或多个应用程序或过程)。在一些情况下，数据可与写入操作(例如，未来写入操作)相关联。虽然展示为在520之后发生，但主机装置505可已在包含520处的确定之前的任何时间将数据传送到易失性存储器单元515-b。在一些实例中，主机装置505可指示易失性存储器单元515-b将数据存储在一或多个存储器位置(例如，一或多个逻辑或物理地址或这两者)中，且在535处，所述易失性存储器单元515-b可基于从所述主机装置505接收所述数据而存储所述数据。在一些情况下，如参考图2所描述的，易失性存储器可包含在存储器装置510内(例如，封装或多芯片封装内)的第二裸片中。
在530处，主机装置505可将用于存储在易失性存储器中的数据的写入命令传输到用于非易失性存储器单元515-a的控制器。在一些情况下，如参考图2所描述的，非易失性存储器可包含在存储器装置510内(例如，封装或多芯片封装内)的第一裸片中。在一些实例中，写入命令可提供用于易失性存储器(例如，在主阵列中或在共享主机数据缓冲器中)的指针或地址(例如，逻辑地址、物理地址或这两者)以用于存取与所述写入命令相关联的数据。在一些实例中，写入命令可包含用于非易失性存储器的指针或地址以用于存储与所述写入命令相关联的数据。在一些情况下，地址可包含与一或多个存储器位置相关联的逻辑块地址、长度和指针。在一些情况下，地址可包含逻辑地址或物理地址或这两者。
在540处，易失性存储器单元515-b可经由包含在存储器装置510内的信道将数据从所述易失性存储器单元515-b传送到非易失性存储器单元515-a。在一些情况下，数据可传送到非易失性存储器单元515-a的控制器和/或从易失性存储器单元515-b的控制器传送。在一些情况下，非易失性存储器单元515-a(例如，所述非易失性存储器单元515-a的控制器)可请求来自易失性存储器单元515-b的数据，且可基于所述请求接收所述数据。易失性存储器单元515-b还可将控制数据传输到非易失性存储器单元515-a，所述易失性存储器单元可指示数据量、用于完成指示的请求等。
在545处，非易失性存储器单元515-a(例如，用于非易失性存储器单元515-a的控制器)可基于传送将数据写入到非易失性存储器。举例来说，易失性存储器单元515-b可将数据存储在写入命令(例如，一或多个指定的存储器位置)中所指示的地址或指针处。在一些情况下，写入命令可省略用于待存储在非易失性存储器的指定位置中的数据的指示，且非易失性存储器单元515-a的控制器可确定用于存储所述数据的位置。在一些情况下，非易失性存储器单元515-a可在非易失性存储器单元515-a的高速缓冲存储器启用的情况下存储数据，或可等待存储所述数据直至所述高速缓冲存储器启用。
在550处，非易失性存储器单元515-a或易失性存储器单元515-b中的一者或两者可基于传送和/或存储数据而传输写入命令已完成的指示。在一个实例中，如果非易失性存储器单元515-a的高速缓冲存储器启用，那么所述非易失性存储器单元515-a可在存储数据之后用信号通知主机装置505。在另一实例中，如果非易失性存储器单元515-a的高速缓冲存储器停用，那么所述非易失性存储器单元515-a(例如，所述非易失性存储器单元515-a的控制器)可在从易失性存储器单元515-b接收数据传送之后用信号通知主机装置505。
图6展示根据如本文所公开的实例的支持多芯片存储器封装的存储器装置605的框图600。存储器装置605可以是如参考图1-5所描述的存储器装置的各方面的实例。存储器装置605可包含读取命令组件610、非易失性存储器组件615、数据传送组件620、易失性存储器组件625、写入命令组件630、完成指示组件635和存储器地址组件640。这些模块中的每个可直接或间接地(例如，经由一或多个总线)彼此通信。
读取命令组件610可在封装内的用于非易失性存储器的控制器处接收用于存储在所述非易失性存储器中的数据的读取命令，所述非易失性存储器包含在所述封装内的第一裸片中。响应于读取命令，非易失性存储器组件615可通过用于非易失性存储器的控制器从第一裸片中的所述非易失性存储器读取数据。在一些实例中，非易失性存储器组件615可基于传送而将数据写入到第一裸片中的非易失性存储器。
数据传送组件620可在读取之后且经由包含在封装内的信道将数据从用于非易失性存储器的控制器传送到包含在所述封装内的第二裸片中的易失性存储器。在一些实例中，响应于写入命令，数据传送组件620可经由包含在封装内的信道将数据从第二裸片中的易失性存储器传送到用于非易失性存储器的控制器。
在一些情况下，第二裸片包含用于易失性存储器的第二控制器，且其中所述第二控制器经由信道与用于非易失性存储器的控制器耦合。在一些情况下，第二裸片包含用于易失性存储器的第二控制器，且其中传送在所述第二控制器与用于非易失性存储器的控制器之间。
易失性存储器组件625可基于传送而将数据存储于第二裸片中的易失性存储器中。写入命令组件630可在封装内的用于非易失性存储器的控制器处接收用于存储在易失性存储器中的数据的写入命令，其中所述非易失性存储器包含在所述封装内的第一裸片中，且所述易失性存储器包含在所述封装内的第二裸片中。完成指示组件635可基于传送而传输读取命令已完成的指示。在一些实例中，完成指示组件635可基于写入而传输写入命令已完成的指示。
存储器地址组件640可基于第一地址而从第一裸片中的非易失性存储器读取数据。在一些实例中，存储器地址组件640可基于第二地址而将数据存储在第二裸片中的易失性存储器中。在一些实例中，存储器地址组件640可基于写入命令和地址而从第二裸片中的易失性存储器读取数据。在一些实例中，存储器地址组件640可基于逻辑地址而将数据写入到第一裸片中的非易失性存储器。在一些情况下，读取命令指示与第一裸片中的非易失性存储器相关联的第一地址和与第二裸片中的易失性存储器相关联的第二地址。在一些情况下，第一地址包含与存储在第一裸片中的非易失性存储器中的数据相关联的逻辑地址。在一些情况下，第二地址包含与第二裸片中的易失性存储器相关联的物理地址。在一些情况下，第一地址包含与存储在第一裸片中的非易失性存储器中的数据相关联的逻辑地址。在一些情况下，第二地址包含与第二裸片中的易失性存储器相关联的逻辑地址。在一些情况下，地址包含与存储在第二裸片中的易失性存储器中的数据相关联的逻辑地址或物理地址。
图7展示根据本公开的各方面的支持多芯片存储器封装的一或多个方法700的流程图。方法700的操作可由如本文所描述的存储器装置或其组件实施。例如，方法700的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制所述存储器装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行所描述的功能的各方面。
在705处，存储器装置可在封装内的用于非易失性存储器的控制器处接收用于存储在所述非易失性存储器中的数据的读取命令，所述非易失性存储器包含在所述封装内的第一裸片中。可根据本文所描述的方法来执行705的操作。在一些实例中，705的操作的各方面可由如参考图6所描述的读取命令组件执行。
在710处，响应于读取命令，存储器装置可通过用于非易失性存储器的控制器从第一裸片中的非易失性存储器读取数据。710的操作可根据本文所描述的方法来执行。在一些实例中，710的操作的各方面可由如参考图6所描述的非易失性存储器组件执行。
在715处，存储器装置可在读取之后且经由包含在封装内的信道将数据从用于非易失性存储器的控制器传送到包含在所述封装内的第二裸片中的易失性存储器。715的操作可根据本文所描述的方法来执行。在一些实例中，715的操作的各方面可由如参考图6所描述的数据传送组件执行。
在720处，存储器装置可基于传送而将数据存储在第二裸片中的易失性存储器中。720的操作可根据本文所描述的方法来执行。在一些实例中，720的操作的各方面可由如参考图6所描述的易失性存储器组件执行。
在一些实例中，如本文所描述的设备可执行一或多个方法，例如方法700。设备可包含部件、构件或指令(例如，可由处理器执行的非瞬态计算机可读媒体存储指令)以用于：在封装内的用于非易失性存储器的控制器处接收用于存储在所述非易失性存储器中的数据的读取命令，所述非易失性存储器包含在所述封装内的第一裸片中；响应于所述读取命令，通过用于所述非易失性存储器的控制器从所述第一裸片中的所述非易失性存储器读取数据；在读取之后且经由包含在所述封装内的信道将所述数据从用于所述非易失性存储器的控制器传送到包含在所述封装内的第二裸片中的易失性存储器；并且基于所述传送而将所述数据存储在所述第二裸片中的所述易失性存储器中。
在本文所描述的方法700和设备的一些实例中，读取命令指示与第一裸片中的非易失性存储器相关联的第一地址和与第二裸片中的易失性存储器相关联的第二地址。
本文所描述的方法700和设备的一些实例可进一步包含操作、部件、构件或指令，以用于基于第一地址从第一裸片中的非易失性存储器读取数据且基于第二地址将所述数据存储在第二裸片中的易失性存储器中。
在本文所描述的方法700和设备的一些实例中，第一地址包含与存储在第一裸片中的非易失性存储器中的数据相关联的逻辑地址，且第二地址包含与第二裸片中的易失性存储器相关联的物理地址。
在本文所描述的方法700和设备的一些实例中，第一地址包含与存储在第一裸片中的非易失性存储器中的数据相关联的逻辑地址，且第二地址包含与第二裸片中的易失性存储器相关联的逻辑地址。
在本文所描述的方法700和设备的一些实例中，第二裸片包含用于易失性存储器的第二控制器，且其中所述第二控制器可经由信道与用于非易失性存储器的控制器耦合。
本文所描述的方法700和设备的一些实例可进一步包含操作、部件、构件或指令，以用于基于传送而传输读取命令可能已完成的指示。
图8展示说明根据本公开的各方面的支持多芯片存储器封装的一或多个方法800的流程图。方法800的操作可由如本文所描述的存储器装置或其组件实施。例如，方法800的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制所述存储器装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行所描述的功能的各方面。
在805处，存储器装置可在封装内的用于非易失性存储器的控制器处接收用于存储在所述非易失性存储器中的数据的读取命令，所述非易失性存储器包含在所述封装内的第一裸片中。805的操作可根据本文所描述的方法来执行。在一些实例中，805的操作的各方面可由如参考图6所描述的读取命令组件执行。
在810处，响应于读取命令，存储器装置可通过用于非易失性存储器的控制器从第一裸片中的非易失性存储器读取数据。810的操作可根据本文所描述的方法来执行。在一些实例中，810的操作的各方面可由如参考图6所描述的非易失性存储器组件执行。
在815处，存储器装置可在读取之后且经由包含在封装内的信道将数据从用于非易失性存储器的控制器传送到包含在所述封装内的第二裸片中的易失性存储器。815的操作可根据本文所描述的方法来执行。在一些实例中，815的操作的各方面可由如参考图6所描述的数据传送组件执行。
在820处，存储器装置可基于传送而将数据存储在第二裸片中的易失性存储器中。820的操作可根据本文所描述的方法来执行。在一些实例中，820的操作的各方面可由如参考图6所描述的易失性存储器组件执行。
在825处，存储器装置可基于传送而传输读取命令已完成的指示。825的操作可根据本文所描述的方法来执行。在一些实例中，825的操作的各方面可由如参考图6所描述的完成指示组件执行。
图9展示说明根据本公开的各方面的支持多芯片存储器封装的一或多个方法900的流程图。方法900的操作可由如本文所描述的存储器装置或其组件实施。例如，方法900的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制所述存储器装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行所描述的功能的各方面。
在905处，存储器装置可在封装内的用于非易失性存储器的控制器处接收用于存储在易失性存储器中的数据的写入命令，其中所述非易失性存储器包含在所述封装内的第一裸片中，且所述易失性存储器包含在所述封装内的第二裸片中。905的操作可根据本文所描述的方法来执行。在一些实例中，905的操作的各方面可由如参考图6所描述的写入命令组件执行。
在910处，响应于写入命令，存储器装置可经由包含在封装内的信道将数据从第二裸片中的易失性存储器传送到用于非易失性存储器的控制器。910的操作可根据本文所描述的方法来执行。在一些实例中，910的操作的各方面可由如参考图6所描述的数据传送组件执行。
在915处，存储器装置可基于传送而将数据写入到第一裸片中的非易失性存储器。915的操作可根据本文所描述的方法来执行。在一些实例中，915的操作的各方面可由如参考图6所描述的非易失性存储器组件执行。
在一些实例中，如本文所描述的设备可执行一或多个方法，例如方法900。设备可包含部件、构件或指令(例如，可由处理器执行的非瞬态计算机可读媒体存储指令)以用于：在封装内的用于非易失性存储器的控制器处接收用于存储在易失性存储器中的数据的写入命令，其中所述非易失性存储器包含在所述封装内的第一裸片中，且所述易失性存储器包含在所述封装内的第二裸片中；响应于写入命令，经由包含在所述封装内的信道将数据从所述第二裸片中的所述易失性存储器传送到用于所述非易失性存储器的所述控制器；并且基于所述传送将所述数据写入到所述第一裸片中的所述非易失性存储器中。
本文所描述的方法900和设备的一些实例可进一步包含操作、部件、构件或指令，以用于基于写入命令和地址而从第二裸片中的易失性存储器读取数据。
在本文所描述的方法900和设备的一些实例中，地址包含与存储在第二裸片中的易失性存储器中的数据相关联的逻辑地址或物理地址。
本文所描述的方法900和设备的一些实例可进一步包含操作、部件、构件或指令，以用于基于逻辑地址将数据写入到第一裸片中的非易失性存储器。
在本文所描述的方法900和设备的一些实例中，第二裸片包含用于易失性存储器的第二控制器，且其中传送可在所述第二控制器与用于非易失性存储器的控制器之间。
本文所描述的方法900和设备的一些实例可进一步包含操作、部件、构件或指令，以用于基于写入而传输写入命令可能已完成的指示。
图10展示说明根据本公开的各方面的支持多芯片存储器封装的一或多个方法1000的流程图。方法1000的操作可由如本文所描述的存储器装置或其组件实施。例如，方法1000的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制所述存储器装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行所描述的功能的各方面。
在1005处，存储器装置可在封装内的用于非易失性存储器的控制器处接收用于存储在易失性存储器中的数据的写入命令，其中所述非易失性存储器包含在所述封装内的第一裸片中，且所述易失性存储器包含在所述封装内的第二裸片中。1005的操作可根据本文所描述的方法来执行。在一些实例中，1005的操作的各方面可由如参考图6所描述的写入命令组件执行。
在1010处，响应于写入命令，存储器装置可经由包含在封装内的信道将数据从第二裸片中的易失性存储器传送到用于非易失性存储器的控制器。可根据本文所描述的方法来执行1010的操作。在一些实例中，1010的操作的各方面可由如参考图6所描述的数据传送组件执行。
在1015处，存储器装置可基于传送而将数据写入到第一裸片中的非易失性存储器。1015的操作可根据本文所描述的方法来执行。在一些实例中，1015的操作的各方面可由如参考图6所描述的非易失性存储器组件执行。
在1020处，存储器装置可基于写入而传输写入命令已完成的指示。1020的操作可根据本文所描述的方法来执行。在一些实例中，1020的操作的各方面可由如参考图6所描述的完成指示组件执行。
应注意，本文所描述的方法是可能的实施方案，且操作和步骤可以重新排列或以其它方式加以修改，且其它实施方案是可能的。此外，可以组合方法中的两个或更多个的各部分。
描述了一种设备。设备可包含：第一裸片，其在封装内且包含非易失性存储器；第二裸片，其在所述封装内且包含易失性存储器；控制器，其用于所述非易失性存储器，所述控制器在所述封装内且与所述非易失性存储器耦合；以及信道，其在所述封装内且配置成在用于所述非易失性存储器的所述控制器与所述第二裸片中的所述易失性存储器之间载运数据。
设备的一些实例可包含用于易失性存储器的第二控制器、包含在第二裸片中的所述第二控制器，其中信道可配置成在用于非易失性存储器的控制器与用于所述易失性存储器的所述第二控制器之间载运数据。设备的一些实例可包含封装内的第三裸片，其中用于非易失性存储器的控制器可包含在所述第三裸片中。
设备的一些实例可包含可用于将用于非易失性存储器的控制器与用于所述设备的主机装置耦合的接口，其中用于所述非易失性存储器的所述控制器可用于经由所述接口从所述主机装置接收针对存储在第一裸片中的非易失性存储器中的第一数据的读取命令，所述读取命令指示与所述第一裸片中的所述非易失性存储器相关联的第一地址和与第二裸片中的易失性存储器相关联的第二地址。用于非易失性存储器的控制器可进一步用于基于第一地址从第一裸片中的非易失性存储器读取第一数据，且经由封装内的信道将所述第一数据和第二地址的指示传输到第二裸片。
设备的一些实例可包含可用于将用于非易失性存储器的控制器与用于所述设备的主机装置耦合的接口，其中用于所述非易失性存储器的所述控制器可用于经由所述接口从所述主机装置接收针对存储在第二裸片中的易失性存储器中的第一数据的写入命令，所述写入命令指示与所述第二裸片中的所述易失性存储器相关联的第一地址和与第一裸片中的非易失性存储器相关联的第二地址。用于非易失性存储器的控制器可进一步用于经由封装内的信道基于第一地址而从第二裸片中的易失性存储器获得第一数据，且基于第二地址而将所述第一数据写入到第一裸片中的非易失性存储器。
在一些实例中，第二裸片中的易失性存储器的一部分包含用于非易失性存储器的控制器的专用高速缓冲存储器。在一些实例中，第二裸片中的易失性存储器的第二部分可用于由用于非易失性存储器的控制器和由用于设备的主机装置存取。一些实例可进一步包含：确定将用于存储在非易失性存储器中的数据的逻辑地址与用于第一裸片中的非易失性存储器的物理地址关联的映射信息；并且经由封装内的信道将所述映射信息传输到第二裸片中的易失性存储器，其中所述第二裸片中的所述易失性存储器可用于存储所述映射信息。一些实例可进一步包含：确定用于存储在第一裸片中的非易失性存储器中的数据的奇偶校验信息；并且经由封装内的信道将所述奇偶校验信息传输到第二裸片中的易失性存储器，其中所述第二裸片中的所述易失性存储器可用于存储所述奇偶校验信息。
一些实例可进一步包含：接收进入低功耗模式的第一命令；响应于所述第一命令，经由封装内的信道将用于第一裸片中的非易失性存储器的状态信息传输到第二裸片中的易失性存储器，其中所述第二裸片中的所述易失性存储器可用于存储针对所述第一裸片中的所述非易失性存储器的所述状态信息；接收退出所述低功耗模式的第二命令；并且响应于所述第二命令，经由所述封装内的所述信道从所述第二裸片接收所述状态信息。
在一些实例中，第一裸片中的非易失性存储器包含与非存储器，且第二裸片中的易失性存储器包含动态随机存取存储器。在一些实例中，第一裸片和第二裸片两者均可与同一衬底耦合。
本文所描述的信息和信号可使用多种不同技术和技艺中的任一个来表示。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中所述总线可具有多种位宽度。
如本文所用，术语“虚拟接地”是指保持在大约零伏(0V)的电压下而不直接与地面耦合的电路的节点。因此，虚拟接地的电压可能会暂时波动并且在稳定状态下恢复到大约0V。可使用例如由运算放大器和电阻器组成的分压器的各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到大约0V。
术语“电子通信”、“导电接触”、“连接”和“耦合”可是指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可以在任何时间支持信号在组件之间流动的任何导电路径，那么认为组件彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可以包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些情况下，可例如使用例如开关或晶体管的一或多个中间组件使所连接组件之间的信号的流动中断一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前无法通过导电路径在所述组件之间传达，在所述闭路关系中，信号能够通过所述导电路径在所述组件之间传达。当例如控制器的组件将其它组件耦合在一起时，所述组件发起允许信号通过先前不准许信号流动的导电路径在所述其它组件之间流动的改变。
术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，则所述组件彼此隔离。例如，由定位在两个组件之间的开关间隔开的两个组件在所述开关断开时彼此隔离。当控制器隔离两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
如本文所用，术语“大体上”意指修饰后的特征(例如，由所述术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以实现所述特征的优点。
本文所论述的包含存储器阵列的装置可形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底是半导体晶片。在其它情况下，衬底可以是绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOS)，或另一衬底上的半导体材料的外延层。衬底或衬底的子区的导电性可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制。掺杂可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来进行。
本文所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端可通过例如金属的导电材料连接到其它电子元件。源极和漏极可以是导电的，并且可包括经重掺杂半导体区，例如简并半导体区。源极和漏极可通过经轻掺杂半导体区或信道隔离。如果信道是n型(即，大部分载体是信号)，那么场效应晶体管可被称作n型场效应晶体管。如果信道是p型(即，大部分载体是电穴)，那么场效应晶体管可被称作p型场效应晶体管。信道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制信道导电性。例如，将正电压或负电压分别施加到n型场效应晶体管或p型场效应晶体管可使得所述信道具有导电性。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可被“启用”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可被“停用”或“去激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文所使用的术语“示例性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。具体实施方式包含提供对所描述技术的理解的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构和装置以免混淆所描述实例的概念。
在附图中，类似组件或部件可具有相同参考标记。此外，可通过在参考标记后加上破折号和在类似组件中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述内容适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任何一个。
结合本文的公开内容所描述的各种说明性块和模块可使用设计成执行本文所描述的功能的通用处理器、数字信号处理器、专用集成电路、现场可编程门阵列或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，数字信号处理器与微处理器的组合、多个微处理器、一或多个微处理器结合数字信号处理器核心，或任何其它这类配置)。
本文所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果在由处理器执行的软件中实施，那么功能可作为一或多个指令或代码而存储在计算机可读媒体上或通过计算机可读媒体传输。其它实例和实施方案在本公开和所附权利要求书的范围内。例如，由于软件的性质，所描述的功能可以使用由处理器、硬件、固件、硬连线或这些中的任何一个的组合执行的软件实施。实施功能的部件还可在物理上位于各个位置处，包含分布成使得功能的各部分在不同物理位置处实施。并且，如本文所用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如，A、B或C中的至少一个的列表意味着A或B或C或者AB或AC或BC或者ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应被理解为指代一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传送到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可以是可以由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括随机存取存储器、只读存储器、电可擦除可编程只读存储器(EEPROM)、光盘(CD)只读存储器或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于承载或存储呈指令或数据结构形式的所期望程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文所用，磁盘和光盘包含光盘、激光光盘、光学光盘、数字多功能光盘(DVD)、软磁盘和蓝光光盘，其中所述磁盘通常以磁性方式再现数据，而所述光盘用激光以光学方式再现数据。以上各项的组合也包含在计算机可读媒体的范围内。
提供本文的描述以使得所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将清楚对本公开的各种修改，且本文所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变化形式。因此，本公开不限于本文所描述的实例和设计，而是被赋予与本文所公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种设备，其包括：
第一裸片，其在封装内且包括非易失性存储器；
第二裸片，其在所述封装内且包括易失性存储器；
用于所述非易失性存储器的控制器，所述控制器在所述封装内并且与所述非易失性存储器耦合；以及
信道，其在所述封装内并且被配置成在用于所述非易失性存储器的所述控制器与所述第二裸片中的所述易失性存储器之间载运数据。
2.根据权利要求1所述的设备，其进一步包括：
用于所述易失性存储器的第二控制器，所述第二控制器包含于所述第二裸片中，其中所述信道被配置成在用于所述非易失性存储器的所述控制器与用于所述易失性存储器的所述第二控制器之间载运数据。
3.根据权利要求1所述的设备，其进一步包括：
第三裸片，其在所述封装内，其中用于所述非易失性存储器的所述控制器包含于所述第三裸片中。
4.根据权利要求1所述的设备，其进一步包括：
接口，其能够用于耦合用于所述非易失性存储器的所述控制器与用于所述设备的主机装置，其中用于所述非易失性存储器的所述控制器能够用于：
经由所述接口从所述主机装置接收对存储于所述第一裸片中的所述非易失性存储器中的第一数据的读取命令，所述读取命令指示与所述第一裸片中的所述非易失性存储器相关联的第一地址以及与所述第二裸片中的所述易失性存储器相关联的第二地址；
至少部分地基于所述第一地址而从所述第一裸片中的所述非易失性存储器读取所述第一数据；并且
经由所述封装内的所述信道将所述第一数据和所述第二地址的指示传输到所述第二裸片。
5.根据权利要求1所述的设备，其进一步包括：
接口，其能够用于耦合用于所述非易失性存储器的所述控制器与用于所述设备的主机装置，其中用于所述非易失性存储器的所述控制器能够用于：
经由所述接口从所述主机装置接收对存储于所述第二裸片中的所述易失性存储器中的第一数据的写入命令，所述写入命令指示与所述第二裸片中的所述易失性存储器相关联的第一地址以及与所述第一裸片中的所述非易失性存储器相关联的第二地址；
经由所述封装内的所述信道至少部分地基于所述第一地址而从所述第二裸片中的所述易失性存储器获得所述第一数据；并且
至少部分地基于所述第二地址而将所述第一数据写入所述第一裸片中的所述非易失性存储器。
6.根据权利要求1所述的设备，其中所述第二裸片中的所述易失性存储器的部分包括用于所述非易失性存储器的所述控制器的专用高速缓冲存储器。
7.根据权利要求6所述的设备，其中所述第二裸片中的所述易失性存储器的第二部分能够用于由用于所述非易失性存储器的所述控制器以及用于所述设备的主机装置存取。
8.根据权利要求1所述的设备，其中用于所述非易失性存储器的所述控制器能够用于：
确定使存储于所述非易失性存储器中的数据的逻辑地址与所述第一裸片中的所述非易失性存储器的物理地址相关联的映射信息；并且
经由所述封装内的所述信道将所述映射信息传输到所述第二裸片中的所述易失性存储器，其中所述第二裸片中的所述易失性存储器能够用于存储所述映射信息。
9.根据权利要求1所述的设备，其中用于所述非易失性存储器的所述控制器能够用于：
确定存储于所述第一裸片中的所述非易失性存储器中的数据的奇偶校验信息；并且
经由所述封装内的所述信道将所述奇偶校验信息传输到所述第二裸片中的所述易失性存储器，其中所述第二裸片中的所述易失性存储器能够用于存储所述奇偶校验信息。
10.根据权利要求1所述的设备，其中用于所述非易失性存储器的所述控制器能够用于：
接收进入低功耗模式的第一命令；
响应于所述第一命令，经由所述封装内的所述信道将所述第一裸片中的所述非易失性存储器的状态信息传输到所述第二裸片中的所述易失性存储器，其中所述第二裸片中的所述易失性存储器能够用于存储所述第一裸片中的所述非易失性存储器的所述状态信息；
接收退出所述低功耗模式的第二命令；并且
响应于所述第二命令，经由所述封装内的所述信道从所述第二裸片接收所述状态信息。
11.根据权利要求1所述的设备，其中：
所述第一裸片中的所述非易失性存储器包括与非NAND存储器；并且
所述第二裸片中的所述易失性存储器包括动态随机存取存储器DRAM。
12.根据权利要求1所述的设备，其中所述第一裸片和所述第二裸片均与同一衬底耦合。
13.一种方法，其包括：
在封装内的用于非易失性存储器的控制器处接收对存储于所述非易失性存储器中的数据的读取命令，所述非易失性存储器包含于所述封装内的第一裸片中；
响应于所述读取命令，由用于所述非易失性存储器的所述控制器从所述第一裸片中的所述非易失性存储器读取所述数据；
在所述读取之后且经由包含于所述封装内的信道将所述数据从用于所述非易失性存储器的所述控制器传送到包含于所述封装内的第二裸片中的易失性存储器；以及
至少部分地基于所述传送而将所述数据存储在所述第二裸片中的所述易失性存储器中。
14.根据权利要求13所述的方法，其中所述读取命令指示与所述第一裸片中的所述非易失性存储器相关联的第一地址以及与所述第二裸片中的所述易失性存储器相关联的第二地址。
15.根据权利要求14所述的方法，其进一步包括：
至少部分地基于所述第一地址而从所述第一裸片中的所述非易失性存储器读取所述数据；并且
至少部分地基于所述第二地址而将所述数据存储在所述第二裸片中的所述易失性存储器中。
16.根据权利要求14所述的方法，其中：
所述第一地址包括与存储于所述第一裸片中的所述非易失性存储器中的所述数据相关联的逻辑地址；并且
所述第二地址包括与所述第二裸片中的所述易失性存储器相关联的物理地址。
17.根据权利要求14所述的方法，其中：
所述第一地址包括与存储于所述第一裸片中的所述非易失性存储器中的所述数据相关联的逻辑地址；并且
所述第二地址包括与所述第二裸片中的所述易失性存储器相关联的逻辑地址。
18.根据权利要求14所述的方法，其中所述第二裸片包含用于所述易失性存储器的第二控制器，且其中所述第二控制器经由所述信道与用于所述非易失性存储器的所述控制器耦合。
19.根据权利要求13所述的方法，其进一步包括：
至少部分地基于所述传送而传输所述读取命令已完成的指示。
20.一种方法，其包括：
在封装内的用于非易失性存储器的控制器处接收对存储在易失性存储器中的数据的写入命令，其中所述非易失性存储器包含于所述封装内的第一裸片中，且所述易失性存储器包含于所述封装内的第二裸片中；
响应于所述写入命令，经由包含于所述封装内的信道将所述数据从所述第二裸片中的所述易失性存储器传送到用于所述非易失性存储器的所述控制器；以及
至少部分地基于所述传送而将所述数据写入到所述第一裸片中的所述非易失性存储器。
21.根据权利要求20所述的方法，其中所述写入命令指示与所述第二裸片中的所述易失性存储器相关联的地址，所述方法进一步包括：
至少部分地基于所述写入命令和所述地址而从所述第二裸片中的所述易失性存储器读取所述数据。
22.根据权利要求21所述的方法，其中所述地址包括与存储于所述第二裸片中的所述易失性存储器中的所述数据相关联的逻辑地址或物理地址。
23.根据权利要求20所述的方法，其中所述写入命令指示与所述第一裸片中的所述非易失性存储器相关联的逻辑地址，所述方法进一步包括：
至少部分地基于所述逻辑地址而将所述数据写入到所述第一裸片中的所述非易失性存储器。
24.根据权利要求20所述的方法，其中所述第二裸片包含用于所述易失性存储器的第二控制器，且其中在所述第二控制器与用于所述非易失性存储器的所述控制器之间进行所述传送。
25.根据权利要求20所述的方法，其进一步包括：
至少部分地基于所述写入而传输所述写入命令已完成的指示。
CN202110109014.7A 2020-01-29 2021-01-27 具有内部信道的多芯片存储器封装 Active CN113192945B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/776,402 US20210233585A1 (en) 2020-01-29 2020-01-29 Multichip memory package with internal channel
US16/776,402 2020-01-29

Publications (2)

Publication Number Publication Date
CN113192945A true CN113192945A (zh) 2021-07-30
CN113192945B CN113192945B (zh) 2024-06-21

Family

ID=76970838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110109014.7A Active CN113192945B (zh) 2020-01-29 2021-01-27 具有内部信道的多芯片存储器封装

Country Status (2)

Country Link
US (1) US20210233585A1 (zh)
CN (1) CN113192945B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685718B2 (en) * 2018-10-29 2020-06-16 Micron Technnology, Inc. Dynamic delay of NAND read commands

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090046533A1 (en) * 2004-10-29 2009-02-19 Jo Seong-Kue Multichip system and method of transferring data therein
US20110022781A1 (en) * 2009-07-24 2011-01-27 Nir Jacob Wakrat Controller for optimizing throughput of read operations
US20120030413A1 (en) * 2010-07-30 2012-02-02 Masaki Miyagawa Memory management device, information processing device, and memory management method
US20120151159A1 (en) * 2010-01-28 2012-06-14 Naveen Muralimanohar Interface methods and apparatus for memory devices
US20140003145A1 (en) * 2012-06-29 2014-01-02 Jason B. Akers Architectures and techniques for providing low-power storage mechanisms
US20140181362A1 (en) * 2011-08-18 2014-06-26 Industry Academic Cooperation Foundation Of Yeungnam University Electronic device for storing data on pram and memory control method thereof
US9941007B2 (en) * 2012-11-20 2018-04-10 Thstyme Bermuda Limited Solid state drive architectures
CN109213622A (zh) * 2017-07-03 2019-01-15 爱思开海力士有限公司 存储系统及其操作方法
CN109992537A (zh) * 2018-01-02 2019-07-09 爱思开海力士有限公司 存储系统及其操作方法
CN110289030A (zh) * 2018-03-19 2019-09-27 美光科技公司 具有可配置输入/输出接口的存储器装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008131058A2 (en) * 2007-04-17 2008-10-30 Rambus Inc. Hybrid volatile and non-volatile memory device
US10185515B2 (en) * 2013-09-03 2019-01-22 Qualcomm Incorporated Unified memory controller for heterogeneous memory on a multi-chip package
KR102446677B1 (ko) * 2015-11-26 2022-09-23 삼성전자주식회사 스토리지 컨트롤러의 동작 방법 및 상기 스토리지 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법
US10977119B2 (en) * 2018-09-28 2021-04-13 Apple Inc. Techniques for utilizing volatile memory buffers to reduce parity information stored on a storage device
CN110731012B (zh) * 2019-04-15 2021-01-29 长江存储科技有限责任公司 具有处理器和异构存储器的一体化半导体器件及其形成方法
US11055220B2 (en) * 2019-08-19 2021-07-06 Truememorytechnology, LLC Hybrid memory systems with cache management

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090046533A1 (en) * 2004-10-29 2009-02-19 Jo Seong-Kue Multichip system and method of transferring data therein
US20110022781A1 (en) * 2009-07-24 2011-01-27 Nir Jacob Wakrat Controller for optimizing throughput of read operations
US20120151159A1 (en) * 2010-01-28 2012-06-14 Naveen Muralimanohar Interface methods and apparatus for memory devices
US20120030413A1 (en) * 2010-07-30 2012-02-02 Masaki Miyagawa Memory management device, information processing device, and memory management method
US20140181362A1 (en) * 2011-08-18 2014-06-26 Industry Academic Cooperation Foundation Of Yeungnam University Electronic device for storing data on pram and memory control method thereof
US20140003145A1 (en) * 2012-06-29 2014-01-02 Jason B. Akers Architectures and techniques for providing low-power storage mechanisms
US9941007B2 (en) * 2012-11-20 2018-04-10 Thstyme Bermuda Limited Solid state drive architectures
CN109213622A (zh) * 2017-07-03 2019-01-15 爱思开海力士有限公司 存储系统及其操作方法
CN109992537A (zh) * 2018-01-02 2019-07-09 爱思开海力士有限公司 存储系统及其操作方法
CN110289030A (zh) * 2018-03-19 2019-09-27 美光科技公司 具有可配置输入/输出接口的存储器装置

Also Published As

Publication number Publication date
CN113192945B (zh) 2024-06-21
US20210233585A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
TWI742769B (zh) 用於記憶體裝置之電源管理之方法及設備
CN111199761B (zh) 数据迁移动态随机存取存储器
CN111312310B (zh) 相位电荷共享
CN116034431B (zh) 用于总线反转的信令机制
CN111198654A (zh) 用于存储器操作的数据迁移
US12001358B2 (en) Status check using signaling from a memory device
US11907546B2 (en) Memory system and operations of the same
CN112997158A (zh) 用于错误校正的方法和装置
CN113192945B (zh) 具有内部信道的多芯片存储器封装
US20230229348A1 (en) Metadata implementation for memory devices
US20230009642A1 (en) Programmable metadata
US20220406344A1 (en) Programmable column access
CN115605956A (zh) 具有多路复用选择线的存储器阵列
CN113939877B (zh) 用于存储器装置的可重新配置信道接口
US20240354028A1 (en) Metadata communication by a memory device
CN117063167A (zh) 共享虚拟地址空间
CN118820143A (zh) 通过存储器装置进行元数据通信
CN118471313A (zh) 用于存储器系统的逻辑计数器
CN116505956A (zh) 用于启用和停用串行器/解串行器的技术

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant