CN102405512A - 用于高深宽比的电介质蚀刻的方法及装置 - Google Patents

用于高深宽比的电介质蚀刻的方法及装置 Download PDF

Info

Publication number
CN102405512A
CN102405512A CN2010800175400A CN201080017540A CN102405512A CN 102405512 A CN102405512 A CN 102405512A CN 2010800175400 A CN2010800175400 A CN 2010800175400A CN 201080017540 A CN201080017540 A CN 201080017540A CN 102405512 A CN102405512 A CN 102405512A
Authority
CN
China
Prior art keywords
bottom electrode
top electrode
source
processing chamber
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800175400A
Other languages
English (en)
Other versions
CN102405512B (zh
Inventor
埃里克·A·埃德尔伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN102405512A publication Critical patent/CN102405512A/zh
Application granted granted Critical
Publication of CN102405512B publication Critical patent/CN102405512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

提供了用于蚀刻高深宽比的特征的设备。提供了等离子体处理室，其包括形成等离子体处理室封壳的室壁、下电极、上电极、进气口和出气口。高频射频(RF)功率源电气连接到至少一个上电极或下电极。偏置功率源系统电气连接到上电极和下电极，其中偏置功率源系统能够提供相对于上电极和下电极幅值为至少为500伏的偏压，其中相对于下电极的偏压被间歇性脉冲化。气体源与进气口流体连接。控制器可控地连接气体源、高频射频功率源和偏置功率源系统。

Description

用于高深宽比的电介质蚀刻的方法及装置
技术领域
本发明涉及通过使用等离子体蚀刻由掩模定义的电介质层获得半导体晶片上的结构的方法。
背景技术
等离子体蚀刻工艺通常用于制造半导体器件。一般来说，光致抗蚀剂材料在要蚀刻的晶片表面上形成特征图案，然后通过使晶片曝露于特定类型的蚀刻气体从而将特征蚀刻到晶片中。等离子体蚀刻所面临的挑战之一是为满足设计要求而需要的不断增加的深宽比，特别是对超高密度结构。当在半导体晶片上蚀刻特征时，蚀刻特征的深宽比被定义为特征的深度(d)和特征的宽度(w)或直径之比。随着越来越多的特征被封装在单件晶片上以创造更高密度的结构，每一个单个特征的宽度(w)或直径必然减小，而特征的深度保持不变或增加。因此，随着设备特征收缩，每一个单个特征的深宽比增加。
在超高深宽比(UHAR)蚀刻期间的困难是扭曲和/或变形，这一般定义为特征底部附近的位置、方向、形状和尺寸与特征顶部上的掩模所定义的图案的偏差。当特征的深宽比达到一定的阈值时，尽管特征的宽度非常小，扭曲仍发生，特别是在特征的底部附近。此外，这样的超高深宽比的蚀刻会遭遇深宽比影响蚀刻(ARDE)。这些困难进一步公开在美国专利申请号11/562,335、2006年11月21日提交的、纪(Ji)等人的题为《REDUCINGTWISTING IN ULTRA-HIGH ASPECT RATIO DIELECTRIC ETCH(减少超高深宽比电介质蚀刻中的扭曲)》，这里通过引用将其纳入用作所有目的。
发明内容
要实现上述目标和按照本发明的目的，提供了用于在电介质层蚀刻高深宽比特征的设备。提供了等离子体处理室，其包括：形成等离子体处理室封壳的室壁、用于为等离子体处理室封壳提供功率的支持基板的下电极、用于为在下电极之上间隔开的等离子体处理室封壳提供功率的上电极、用于提供气体到等离子体处理室封壳的进气口和用于从等离子体处理室封壳排出气体的出气口。高频射频(RF)功率源电气连接到至少一个上电极或下电极。偏置功率源系统电气连接到上电极和下电极，其中偏置功率源系统能够提供幅值为至少500伏的偏压至上电极和下电极，其中至上电极的偏压产生二次电子，并且其中至下电极的偏压被脉冲化，以使产生的等离子体鞘层间歇性塌陷。气体源与进气口流体连接，气体源包括电介质蚀刻气体源。控制器可控地连接到气体源、高频射频功率源和偏置功率源系统。
在本发明的另一种表现形式中，提供了用于在电介质层蚀刻高深宽比的特征的设备。提供了等离子体处理室，包括：形成等离子体处理室封壳的室壁、用于为等离子体处理室封壳提供功率的支持基板的下电极、用于为在下电极之上间隔开的等离子体处理室封壳提供功率的上电极、用于提供气体到等离子体处理室封壳的进气口和用于从等离子体处理室封壳排出气体的出气口。高频射频(RF)功率源电气连接到至少一个上电极或下电极。偏置功率源系统电气连接到上电极和下电极，且包括低频RF源和开关，开关在低频RF源与上电极和下电极之间电气连接以可替换地在上电极和下电极之间切换。气体源与进气口流体连接，包括电介质蚀刻气体源。控制器可控地连接到气体源、高频射频功率源和偏置功率源系统。
在本发明的另一种表现形式中，提供了用于在等离子体处理室中的基板之上的电介质层蚀刻高深宽比特征的设备。基板被置于具有上电极和下电极的等离子体处理室中，其中基板被置于下电极上，其中上电极在下电极与基板之上间隔开。提供蚀刻气体到等离子体处理室中。等离子体形成在等离子体处理室中，在上电极和下电极之间。至少为500伏的偏压被提供给上电极，以形成二次电子。提供至少为500伏的脉冲化偏压给下电极，以蚀刻电介质层。
下面将结合附图在本发明的详细描述中更具体地说明本发明的这些和其它特征。
附图说明
本发明是通过以附图图中例例示的方式而不是以限制式的方式说明的，在图中，类似的参考数字指示类似的元素，其中：
图1是一个创造性的蚀刻工艺的流程图。
图2A-C是使用创造性的工艺和设备形成特征的示意图。
图3是可用来实施本发明的设备的示意图。
图4A-B是可用来实施本发明的计算机系统的示意图。
图5A-B是在实施本发明期间在不同状态下的系统的示意图。
图6是可用来实施本发明的另一设备的示意图。
具体实施方式
现在将参照附图中所绘的几个优选实施方案详细说明本发明。在下面的说明中，说明了许多具体的细节以提供对本发明的透彻的了解。然而，显而易见，对本领域的技术人员，本发明可以没有这些具体细节的一部分或全部而实施。在其它的情况下，众所周知的工艺步骤和/或结构没有进行详细说明，以免不必要地模糊本发明。
不希望受下面内容约束，初步论证扭曲是超高深宽比(UHAR)特征中的不对称蚀刻的结果。当特征深宽比增大时，有几种机制促进了不对称蚀刻。主要机制是在超高深宽比特征的底部附近的入射离子轨迹的不对称偏转。各向异性反应离子蚀刻(RIE)是在暴露的电介质表面和来自等离子体的反应性中性自由基和离子之间的复杂反应的结果。朝向特征底部的中性粒子的通量是由Knudsen扩散和粒子对特征侧壁的粘着系数主导的。通常在电介质蚀刻中使用的氟碳自由基具有高的粘着系数，因此其对特征底部的通量强烈依赖于特征的深宽比(AR)。
当特征的AR增加(通常大于10∶1)时，到达特征的底部的中性通量变得大大减少，不再能驱动蚀刻反应。在高深宽比特别是超高深宽比(通常大于10∶1特别是大于15∶1)下，蚀刻反应被离子流驱动到特征的底部。到特征的底部的离子流是由等离子体密度、离子能量分布和由于差分充电(differential charging)造成的特征底部的势主导的。离子首先是被穿过等离子体鞘层的电场加速的。鞘层电场是由体等离子体(bulk plasma)势和由所施加的射频(RF)场驱动的晶片的表面势决定的。虽然本发明能够提供超高的深宽比的特征，本发明也能够提供具有减少的变形、扭曲和ARDE的AR比大于10∶1的高深宽比的特征。
在先进的等离子体蚀刻机中，使用多个射频驱动等离子体。例如，27兆赫(MHz)和/或60MHz的RF功率也被称为“源高频HF射频RF功率”，被用来保持等离子体的密度，而2MHz的射频功率也被称为“低频LF或偏置RF功率”，是用来驱动等离子体鞘层的势。在晶片的顶部的表面，电荷平衡是通过在射频周期期间当等离子体鞘层塌陷时的瞬时电子通量实现的。然而，电子流不是方向性的，因而不能有效地到达超高深宽比的特征的底部。因此，超高深宽比的特征的底部累积的剩余正电荷超过射频周期的剩余正电荷。这被称为差分充电。
差分充电导致超高深宽比的特征的底部的势增加，这延缓或偏转了入射离子向着超高深宽比的特征的底部。差分充电也导致AR增加时蚀刻率减缓，这种现象被公知地称为深宽比影响蚀刻(ARDE)。换句话说，当入射能量低于差分充电势时，离子偏转。另一方面，当入射能量高于差分充电势时，离子放缓但不偏离，导致在超高深宽比下的较低的蚀刻率。如果由于在超高深宽比下的聚合物残留物或者电荷的一些随机的优先的积累而使差分充电是不对称的，离子偏转就变为不对称。非对称离子偏转导致在一些随机的方向上的不对称蚀刻，于是蚀刻前端变为不对称。这是一个前馈机制：不对称的蚀刻前端增强了不对称差分充电，这进一步传播了不对称的蚀刻前端，如此等等。因此，扭曲发生在超高深宽比的蚀刻处。
图1是本发明的一个实施方案的高级的流程图。在此实施方案中，图案化的有机掩模是形成在电介质层之上(步骤104)。图2A是基板210的示意性的横截面，其中电介质层208已经布置在基板210上，图案化的掩模204则形成在电介质层208上。一个或多个中间层可以布置在基板(晶片)210和电介质层208之间。诸如抗反射涂层之类的一个或多个中间层可设置在电介质层208和图案化的掩模204之间。
基板210放置在等离子体处理室中(步骤106)。图3是可用于本发明的优选实施方案的等离子体处理室300的示意图。在此实施方案中，等离子体处理室300包括限制环302、上电极304、下电极308、气体源310和排气泵320。上电极304和下电极308是平行板电极。气体源310可包括第一气体源312、第二气体源314和第三气体源316。在等离子体处理室300中，基板210被置在下电极308上。下电极308采用了用于将基板210夹持在下电极308之上的合适的基板夹持机构(例如，静电、机械夹紧或类似的机构)。反应器顶部328采用被置于正对着下电极308的上电极304。上电极304、下电极308和限制环302定义受限的等离子体容积腔340。气体被气体源310通过进气口343提供到受限的等离子体容积腔，并由排气泵320通过限制环302和排气口从受限的等离子体容积腔40排出。排气泵320形成等离子体处理室的出气口。第一高频射频源344电气连接到上电极304。第二高频射频信号源348电气连接到下电极308。在本应用中，高频(HF)射频被定义为超过10MHz的频率。室壁352定义置有限制环302、上电极304和下电极308的等离子体的封壳。第一高频射频源344和第二高频射频源348可能包括60MHz的功率源和27MHz的功率源。连接高频射频功率到电极的不同组合是可能的。控制器335可控地连接到第一高频射频信号源344、第二高频射频源348和排气泵320，第一控制阀337连接到气体源312，第二控制阀339连接到第二气体源314，第三控制阀341连接到第三气体源316。进气口343将气体从气体源312、314、316提供到等离子体处理封壳中。喷头(showerhead)可以连接到进气口343。进气口343可以是用于每一气体源的单一入口、用于每一气体源的不同入口、用于每一气体源的多个入口或其它可能的组合的入口。加利福尼亚州弗里蒙特市的LAM Research
Figure BDA0000100481710000071
制造的一种改进的Flex-45电介质蚀刻可用于本发明的优选实施方案中。修改之一是，第一高频射频源和第二高频射频源344和348不提供低频射频。相反，单独的低频射频信号源366提供给和连接到与上电极和下电极304、308连接的开关362。开关362和低频射频源366可控连接到控制器335。
图4A及4B图示了适合于使用控制器335的计算机系统400。图4A示出了可用作控制器335的计算机系统的一种可能的形体形式。当然，计算机系统可以有许多种从集成电路、印刷电路板、小的手持设备到巨大的超级计算机的形体形式。计算机系统400包括监控器402、显示器404、壳体406、磁盘驱动器408、键盘410和鼠标412。磁盘414是用于传输数据到计算机系统400和从计算机系统400传输数据的计算机可读介质。
图4B是计算机系统400的框图的一例。连接到系统总线420的是各种各样的子系统。处理器422(也称作中央处理单元或CPU)被耦合到包括存储器424的存储设备。存储器424包括随机存取存储器(RAM)和只读存储器(ROM)。如本领域所公知的，ROM操作以单向传输数据和指令到CPU，RAM通常用作以双向的方式传输数据和指令。这些类型的存储器中的二者都可包括下文所述的计算机可读介质的任何合适的类型。固定磁盘426也双向耦合到CPU 422；它提供了额外的数据存储容量，还可包括下文所述的任何计算机可读介质。固定磁盘426可用于存储程序、数据和类似物，通常是比主存储慢的次级存储介质(诸如硬盘之类)。应该理解，在合适的状况下，固定磁盘426内保留的信息将被以标准的方式作为虚拟存储器纳入存储器424。可移动磁盘414可采取下文所述的计算机可读介质中的任意的形式。
CPU422还可耦合到诸如显示器404、键盘410、鼠标412和扬声器430之类的多种输入/输出设备。一般地，输入/输出设备可以是任意的视频显示器、跟踪球、鼠标、键盘、麦克风、触摸敏感显示器、传感器卡阅读器、磁带或纸带阅读机、书写板、铁笔(styluses)、语音或手写识别器、生物测定阅读器或其他计算机。CPU422可选地可使用网络接口440耦合到另一计算机或电信网络。有了这样的网络接口，预期在执行上面说明的方法的步骤的过程中，CPU可能会从网络接收信息或可能输出信息到网络。另外，本发明的方法的实施方案可完全依赖CPU422执行，或可在一个网络(如Internet)上结合共享部分处理的远程CPU执行。
此外，本发明的实施方案还涉及具有计算机可读介质的计算机存储产品，有用于执行各种计算机实施操作的计算机代码于其上。介质和计算机代码可以是为了本发明的目的而专门设计和建造的，也可以是计算机软件技术的技术人员众所周知的和可获取的。有形的计算机可读介质的例子包括但不仅限于：诸如硬盘、软盘和磁带之类磁介质；诸如CD-ROM和全息照相设备之类光学介质；诸如光磁软盘之类磁光介质；诸如特定应用集成电路(ASIC)、可编程逻辑器件(PLD)和ROM和RAM器件之类专门配置为存储和执行程序代码的硬件设备。计算机代码的例子包括如由编译器产生的机器代码和含有由使用编译器的计算机执行的更高层次的代码的文件。计算机可读介质也可以是由体现在载波中的计算机数据信号传输的、代表处理器可执行的指令序列的计算机代码。
蚀刻气体是从气体源310通过进气口343提供到等离子体处理室300的(步骤108)。将蚀刻气体形成等离子体(步骤110)。在优选的实施方案中，至少一个第一高频射频源或第二高频射频源344、348提供高频射频功率到上电极或下电极304和308，从而使蚀刻气体形成等离子体。
提供至少为500伏的鞘层电压的偏压被施加到上电极304以形成二次电子(步骤112)。至少有500伏的高偏压导致从等离子体来的离子与上电极304碰撞，产生二次电子，二次电子通过偏压从上电极304加速离开。
提供了具有至少为500伏的幅值的脉冲电压的脉冲偏压被提供给下电极，其中偏压导致蚀刻层的蚀刻并且偏压的去除使等离子体鞘层塌陷(步骤116)。图5A是当至少有500伏的偏置电压施加到下电极308时的等离子体处理室300的简视图。许多等离子体处理室300的组件没有示出，以更清楚理解本发明。在这个例子中，设置开关362以使低频射频源提供低频射频偏置电压给下电极308而不提供给上电极304。对下电极308的偏压施加负的偏置电压在下电极308上。负的偏置电压导致了在下电极上的大的鞘层，造成体等离子体位置更接近上电极。这种负偏置电压使正离子向下电极308加速。加速的正离子蚀刻电介质层。在下电极308上的负偏置电压也排斥等离子体鞘层504中的电子使其远离下电极308。图2B是当至少为500伏的偏压施加到下电极308时的基板210的横截面的概略示意图。正离子被下电极308上的负偏压加速进入电介质层的部分蚀刻孔，造成孔的蚀刻。离子212是这样的用于蚀刻孔214的底部的一个例子。带正电的离子击打和蚀刻孔214的底部造成了正电荷在孔214的底部的累积，既然被蚀刻层是电介质，正电荷就用加号符号表示于孔214的底部。离子216表示在孔的底部处被正电荷偏转的离子。正电荷提供了力，导致离子216偏转入孔的壁。偏转离子216造成孔的壁将被蚀刻，从而造成孔的扭曲和变形。
图5B是当至少有500伏的偏置电压施加到上电极304时的等离子体处理室300的简视图。在这个例子中，设置开关362使得低频射频源提供了低频射频偏置电压给上电极304而不给下电极308。对上电极304的偏压将负的偏置电压施加在上电极304上，从而使正离子向上电极304加速。加速的正离子撞击上电极304或靠近上电极304的层以产生二次电子。上电极304上的负偏置电压也加速和排斥二次电子通过等离子体鞘层504。负偏置电压增加了在上电极304的鞘层厚度，造成体等离子体位置更接近下电极308。图2C是当至少为500伏的偏压施加到上电极304时的基板210的横截面的示意图。正离子被上电极304上的负偏压加速，进入上电极304或相邻层，造成上电极304产生二次电子，二次电子被加速离开上电极304朝向电介质层208。二次电子224是这样的加速到孔214的底部的二次电子的一个例子。孔214的充正电的底部将二次电子224向孔224的底部加速，从而减少在孔214的底部的正电荷。优选的实施方案使用了至少为500伏的偏压，以提供给二次电子足够的能量和通量以通过等离子体鞘层和到达孔。一旦二次电子到达孔或特征，在孔或特征的底部的正电荷将二次电子向孔或特征的底部加速。在这个实施方案中，高频射频源不在上电极和下电极之间交替。
在孔底部的正电荷减少时，开关362能够返回到如图5A所示的位置，正离子能够被用来继续进行减少偏转的蚀刻，从而减少扭曲、变形和深宽比影响蚀刻(ARDE)。这个切换过程可以继续，直到蚀刻完成为止。
虽然在一些实施方案中，对于上电极的偏压是非脉冲或非切换的，但由于二次电子可以不断生成，在上面的优选实施方案中，在基板之上的等离子体鞘层塌陷和绝缘层不被蚀刻时，偏压的交替导致上电极只生成二次电子。这减少了上电极上的磨损，其中不是所有的时间都溅射上电极，但在需要的时候则相反。
开关和单个的低频射频源的使用可以要求最小的低频射频源，这是优选的，虽然其它的实施方案可以通过有单独的偏置源来替代偏置。
在这个实施方案中，尽管提供蚀刻气体可以在将气体形成等离子体前开始，但有时，提供蚀刻气体、将气体形成等离子体和提供交替的偏压是发生在同一时间即同时。
各种实施方案
在上面的实施方案中，低频射频源366、开关362和开关362间的连接形成电气连接上电极和下电极的偏置功率源系统，其中偏置功率源系统能够提供至少为500伏的偏压到上电极和下电极，其中至上电极的偏压生成二次电子，其中至下电极的偏压被脉冲化，以用二次电子间歇性塌陷所产生的等离子体鞘层。可提供这样的系统的其它实施方案。例如，图6示出了具有偏置功率源系统的等离子体处理室300的另一实施方案，其第一低频射频偏置源670连接到上电极304，第二低频射频偏置源666连接到下电极308。第一脉冲源674连接到第一低频偏置源670以从低频射频偏置源670脉冲出信号。第二脉冲源662连接到第二低频偏置源674以从第二低频射频偏置源666脉冲出信号。在此实施方案中，从第一低频射频偏压源670来的信号被脉冲出来。优选的是，这样的脉冲在上电极和下电极之间生成交替的偏压，但可以使用其它的脉冲计划。在另一实施方案中，即使偏压未切换，顶电极偏压的脉冲也具有等于下电极偏压的脉冲频率的频率，并且偏压不是完全同步。
优选的是，在一段时间内提供蚀刻气体、将蚀刻气体形成等离子体和脉冲化偏压重叠，使它们在一段时间内一起发生。在替代的实施方案中，从第一低频射频来的信号不是脉冲化的。在另一个实施方案中，低频射频偏置源中的一个或多个可能被至少为500伏的直流偏压所替换。在本说明书中，低频射频是具有低于10MHz的频率的射频。
在另一种实施方案中，单个的低频射频源连接到上电极和下电极。开关在低频射频信号源和下电极之间连接以提供脉冲化的偏压给下电极。在另一个实施方案中，使用两个开关，一个开关用于低频射频源和上电极之间，一个开关用于低频射频源和下电极之间。优选地，开关被定时，使得在一段时间上电极有偏压而下电极没有偏压。在另一个实施方案中，单个复杂的开关可用作两个开关。
高频射频源的各种配置可用于不同的实施方案中。在一个实施方案中，高频射频源连接到下电极但不连接到上电极。在这种情况下，上电极可能有到接地的低阻抗。在另一个实施方案中，高频射频连接到上电极但不连接到下电极。
本发明的优选实施方案通过蚀刻提供了超高的深宽比。优选地，用于本发明的特征的超高深宽比(UHAR)定义为深宽比大于15∶1。优选地，用于本发明的特征的超高深宽比(UHAR)定义为深宽比大于20∶1。此外，优选地，本发明适用于在宽度不超过300纳米(nm)的电介质层中蚀刻特征。更优选地，本发明适用于在宽度不超过200nm的电介质层中蚀刻特征。最优选地，本发明适用于在宽度不超过150nm的电介质层中蚀刻特征。
其它的实施方案可以有为上电极提供了162MHz的信号的高频射频源和为下电极提供了13.56MHz的信号的另一个高频射频信号源。另一种实施方案可以提供为上电极提供60MHz的信号的高频射频源。另一种实施方案可以提供为下电极提供40MHz的信号的高频射频信号源和为上电极提供4MHz的信号的低频射频信号源。
例子
在本发明的例子中，电介质层可以是硅氧基的，其中电介质层主要是由氧化硅形成，混有的其它类型的物质的数量较少。更优选地，电介质层是诸如有机硅酸盐玻璃之类低k电介质。在另一实施方案中，电介质层是有机电介质层。
在一个氧化硅基电介质蚀刻的例示方法中，蚀刻室压强是30毫托(mTorr)。蚀刻气体包括150标准立方厘米/分钟(sccm)的氩气(Ar)、4sccm的C4F6、18sccm的C4F8和17至25sccm的氧气(O2)。源高频射频功率其频率为27MHz，功率为2000瓦(w)。低频射频功率其频率为2MHz，其功率为4000W。低频射频功率是在上下电极之间交替。传递到上电极和下电极的2MHz功率可以有不同的幅度，并可以调整以获得最佳效果。
优选地，低频射频功率是在10Hz到100kHz的切换频率交替。如果相反地是到下电极的偏置功率被脉冲化，那么优选地是偏置功率是以10Hz到100kHz之间的频率脉冲化的。
虽然本发明已经按照几个优选实施方案进行了说明，但有替换、变换和各种替代等同落入本发明的范围内。还应当指出，有许多实施本发明的方法和设备的替代的方法。因此，目的在于将后面所附的权利要求解释为将所有这些替换、变换和替代等同作为在本发明的真正精神和范围之内。

Claims (19)

1.一种用于在电介质层蚀刻高深宽比的特征的设备，其包括：
等离子体处理室，其包括：
形成所述等离子体处理室封壳的室壁；
用于为所述等离子体处理室封壳提供功率的支持基板的下电极；
用于为在所述下电极之上间隔开的所述等离子体处理室封壳提供功率的上电极；
用于提供气体到所述等离子体处理室封壳的进气口；和
用于从所述等离子体处理室封壳排出气体的出气口；
高频射频功率源，其电气连接到所述上电极或所述下电极中的至少一个上；
偏置功率源系统，其电气连接到所述上电极和所述下电极，其中所述偏置功率源系统能够提供幅值为至少500伏的偏压至所述上电极和所述下电极，其中至所述上电极的所述偏压产生二次电子，其中至所述下电极的所述偏压被脉冲化，以用所述二次电子间歇性塌陷产生的等离子体鞘层；
与所述进气口流体连接的气体源，其包括电介质蚀刻气体源；
控制器，其可控地连接到所述气体源、所述高频射频功率源和所述偏置功率源系统。
2.如权利要求1所述的设备，其中所述偏置功率源系统包括：
偏置功率源；和
可替换地连接所述偏置功率源到所述上电极和所述下电极的开关。
3.如权利要求2所述的设备，其中所述偏置功率源是低频射频功率源。
4.如权利要求3所述的设备，其中所述控制器包括：
处理器；和
计算机可读介质，其包括：
用于从所述电介质蚀刻气体源提供电介质蚀刻气体到所述等离子体处理室的计算机可读代码；
用于从所述高频射频功率源提供功率以使所述蚀刻气体形成蚀刻等离子体的计算机可读代码；
用于切换所述开关以可替换地连接所述偏置功率源到所述上电极和下电极的计算机可读代码。
5.如权利要求4所述的设备，其中用于切换所述开关的所述计算机可读代码以在10Hz到100kHz之间的频率执行切换。
6.如权利要求1所述的设备，其中所述控制器包括：
处理器；和
计算机可读介质，其包括：
用于从所述电介质蚀刻气体源提供电介质蚀刻气体到所述等离子体处理室的计算机可读代码；
用于从所述高频射频功率源提供功率以使所述蚀刻气体形成蚀刻等离子体的计算机可读代码；
用于脉冲化至所述下电极的所述偏压的计算机可读代码。
7.如权利要求6所述的设备，其中用于提供所述脉冲化的偏置功率至所述下电极的所述计算机可读代码以10Hz到100kHz之间的频率提供所述脉冲化的偏置功率。
8.如权利要求1所述的设备，其中至所述上电极的所述偏压是以与至所述下电极的脉冲化的偏置功率的频率相等的频率脉冲化的。
9.如权利要求1所述的设备，其中所述偏置功率源系统包括：
电气连接所述上电极的第一偏置源；
电气连接所述第一偏置源的第一脉冲源；
电气连接所述下电极的第二偏置源；和
电气连接所述第二偏置源的第二脉冲源。
10.如权利要求1所述的设备，其中所述上电极和所述下电极是平行板电极。
11.一种在电介质层中蚀刻高深宽比特征的设备，包括：
等离子体处理室，其包括：
形成等离子体处理室封壳的室壁；
用于为所述等离子体处理室封壳提供功率的支持基板的下电极；
用于为在所述下电极之上间隔开的所述等离子体处理室封壳提供功率的上电极；
用于提供气体到所述等离子体处理室封壳中的进气口；和
用于从所述等离子体处理室封壳排出气体的出气口；
高频射频功率源，其电气连接到所述上电极或所述下电极中的至少一个；
偏置功率源系统，其电气连接到所述上电极和所述下电极，包括：
低频射频源；和
用于可替换地在所述上电极和所述下电极之间切换的、在所述低频射频源与所述上电极和所述下电极之间电气连接的开关。
与所述进气口流体连接的气体源，包括电介质蚀刻气体源；知
控制器，其可控地连接到所述气体源、所述高频射频功率源和所述偏置功率源系统。
12.如权利要求11所述的设备，其中所述控制器包括：
处理器；和
计算机可读介质，其包括：
用于从所述电介质蚀刻气体源提供电介质蚀刻气体到所述等离子体处理室的计算机可读代码；
用于从所述高频射频功率源提供功率以使所述蚀刻气体形成蚀刻等离子体的计算机可读代码；
用于切换所述开关以可替换地将所述偏置功率源连接到所述上电极和所述下电极的计算机可读代码。
13.如权利要求11所述的设备，其中用于切换所述开关的计算机可读代码是以在10Hz到100kHz之间的频率执行切换。
14.如权利要求11所述的设备，其中所述上电极和所述下电极是平行板电极。
15.一种用于在等离子体处理室中的基板上的电介质层蚀刻高深宽比特征的方法，包括：
将所述基板放在有上电极和下电极的所述等离子体处理室中，其中所述基板被放置在所述下电极上，并且其中所述上电极在所述下电极和所述基板之上间隔开；
提供蚀刻气体到所述等离子体处理室中；
在所述等离子体处理室内、在所述上电极和所述下电极之间形成等离子体；
提供偏压至所述上电极以形成二次电子，其中所述偏压至少为500伏；和
提供偏压到所述下电极以用于蚀刻所述介电层，其中所述偏压是脉冲化的并且至少为500伏。
16.如权利要求15所述的方法，其中所述提供偏压至所述上电极包括脉冲化至所述上电极的所述偏压，以便在所述上电极和所述下电极之间交替偏压。
17.如权利要求16所述的方法，其中所述提供偏压至所述上电极还包括向所述上电极提供低频射频功率，并且其中所述提供偏压到所述下电极包括向所述下电极提供低频射频功率。
18.如权利要求15所述的方法，其中所述提供偏压到所述上电极和所述提供偏压到所述下电极包括在所述上电极和下电极之间切换偏压。
19.如权利要求18所述的方法，其中所述切换是以在10Hz到100kHz之间的频率进行的。
CN201080017540.0A 2009-04-24 2010-04-15 用于高深宽比的电介质蚀刻的方法及装置 Active CN102405512B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/429,940 2009-04-24
US12/429,940 US8475673B2 (en) 2009-04-24 2009-04-24 Method and apparatus for high aspect ratio dielectric etch
PCT/IB2010/051649 WO2010122459A2 (en) 2009-04-24 2010-04-15 Method and apparatus for high aspect ratio dielectric etch

Publications (2)

Publication Number Publication Date
CN102405512A true CN102405512A (zh) 2012-04-04
CN102405512B CN102405512B (zh) 2015-03-18

Family

ID=42992524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080017540.0A Active CN102405512B (zh) 2009-04-24 2010-04-15 用于高深宽比的电介质蚀刻的方法及装置

Country Status (7)

Country Link
US (2) US8475673B2 (zh)
JP (1) JP5631386B2 (zh)
KR (1) KR101703366B1 (zh)
CN (1) CN102405512B (zh)
SG (1) SG175158A1 (zh)
TW (1) TWI529800B (zh)
WO (1) WO2010122459A2 (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887146A (zh) * 2012-12-19 2014-06-25 中微半导体设备(上海)有限公司 利用可切换功率发生器的高深宽比微结构刻蚀方法
CN104103510A (zh) * 2013-04-05 2014-10-15 朗姆研究公司 用于半导体制造的内部等离子体格栅
CN104782233A (zh) * 2012-08-28 2015-07-15 先进能源工业公司 控制开关模式离子能量分布系统的方法
US9767988B2 (en) 2010-08-29 2017-09-19 Advanced Energy Industries, Inc. Method of controlling the switched mode ion energy distribution system
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
TWI607577B (zh) * 2014-05-29 2017-12-01 應用材料股份有限公司 用於處理管路中的氣體的設備
CN108573867A (zh) * 2017-03-13 2018-09-25 北京北方华创微电子装备有限公司 硅深孔刻蚀方法
US10134605B2 (en) 2013-07-11 2018-11-20 Lam Research Corporation Dual chamber plasma etcher with ion accelerator
US10224221B2 (en) 2013-04-05 2019-03-05 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US10607813B2 (en) 2017-11-17 2020-03-31 Advanced Energy Industries, Inc. Synchronized pulsing of plasma processing source and substrate bias
US10707055B2 (en) 2017-11-17 2020-07-07 Advanced Energy Industries, Inc. Spatial and temporal control of ion bias voltage for plasma processing
US10811227B2 (en) 2017-11-17 2020-10-20 Advanced Energy Industries, Inc. Application of modulating supplies in a plasma processing system
US11189454B2 (en) 2012-08-28 2021-11-30 Aes Global Holdings, Pte. Ltd. Systems and methods for monitoring faults, anomalies, and other characteristics of a switched mode ion energy distribution system
US11615941B2 (en) 2009-05-01 2023-03-28 Advanced Energy Industries, Inc. System, method, and apparatus for controlling ion energy distribution in plasma processing systems
US11670487B1 (en) 2022-01-26 2023-06-06 Advanced Energy Industries, Inc. Bias supply control and data processing
US11887812B2 (en) 2019-07-12 2024-01-30 Advanced Energy Industries, Inc. Bias supply with a single controlled switch
US11942309B2 (en) 2022-01-26 2024-03-26 Advanced Energy Industries, Inc. Bias supply with resonant switching
US11978613B2 (en) 2022-09-01 2024-05-07 Advanced Energy Industries, Inc. Transition control in a bias supply
US12046448B2 (en) 2022-01-26 2024-07-23 Advanced Energy Industries, Inc. Active switch on time control for bias supply
US12125674B2 (en) 2020-05-11 2024-10-22 Advanced Energy Industries, Inc. Surface charge and power feedback and control using a switch mode bias system

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
US9059116B2 (en) * 2007-11-29 2015-06-16 Lam Research Corporation Etch with pulsed bias
KR101500995B1 (ko) 2008-11-06 2015-03-18 삼성전자 주식회사 플라즈마 식각장치
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
US20130059448A1 (en) * 2011-09-07 2013-03-07 Lam Research Corporation Pulsed Plasma Chamber in Dual Chamber Configuration
US8828883B2 (en) 2010-08-24 2014-09-09 Micron Technology, Inc. Methods and apparatuses for energetic neutral flux generation for processing a substrate
US8420545B2 (en) * 2011-05-23 2013-04-16 Nanya Technology Corporation Plasma etching method and plasma etching apparatus for preparing high-aspect-ratio structures
US9039911B2 (en) 2012-08-27 2015-05-26 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
CN103531429B (zh) * 2013-10-31 2016-03-02 中微半导体设备(上海)有限公司 等离子体刻蚀装置及其刻蚀方法
KR102167603B1 (ko) 2014-01-06 2020-10-19 삼성전자주식회사 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
GB201608926D0 (en) * 2016-05-20 2016-07-06 Spts Technologies Ltd Method for plasma etching a workpiece
US10854430B2 (en) * 2016-11-30 2020-12-01 Tokyo Electron Limited Plasma etching method
US10504744B1 (en) * 2018-07-19 2019-12-10 Lam Research Corporation Three or more states for achieving high aspect ratio dielectric etch
US20200058469A1 (en) * 2018-08-14 2020-02-20 Tokyo Electron Limited Systems and methods of control for plasma processing
US11043387B2 (en) * 2019-10-30 2021-06-22 Applied Materials, Inc. Methods and apparatus for processing a substrate
JP7344821B2 (ja) * 2020-03-17 2023-09-14 東京エレクトロン株式会社 プラズマ処理装置
JP7504686B2 (ja) * 2020-07-15 2024-06-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
KR102482734B1 (ko) * 2020-11-13 2022-12-30 충남대학교산학협력단 고주파 펄스 소스 및 저주파 펄스 바이어스를 이용한 플라즈마 극고종횡비 식각 방법
JP7576484B2 (ja) * 2021-02-16 2024-10-31 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244250A (ja) * 2000-03-01 2001-09-07 Hitachi Ltd 表面処理方法および装置
JP2002184766A (ja) * 2000-09-12 2002-06-28 Hitachi Ltd プラズマ処理装置および方法
US20040149221A1 (en) * 2001-05-15 2004-08-05 Chishio Koshimizu Plasma processor
US7022611B1 (en) * 2003-04-28 2006-04-04 Lam Research Corporation Plasma in-situ treatment of chemically amplified resist
US20080188082A1 (en) * 2007-02-05 2008-08-07 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
US20090084987A1 (en) * 2007-09-28 2009-04-02 Varian Semiconductor Equipment Associates, Inc. Charge neutralization in a plasma processing apparatus

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
US5779807A (en) * 1996-10-29 1998-07-14 Applied Materials, Inc. Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers
JP2000012529A (ja) * 1998-06-26 2000-01-14 Hitachi Ltd 表面加工装置
US6020592A (en) * 1998-08-03 2000-02-01 Varian Semiconductor Equipment Associates, Inc. Dose monitor for plasma doping system
JP3411240B2 (ja) * 1999-06-16 2003-05-26 株式会社半導体先端テクノロジーズ 半導体試料の処理装置及び処理方法
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
WO2002033729A2 (en) * 2000-10-16 2002-04-25 Tokyo Electron Limited Plasma reactor with reduced reaction chamber
JP4877884B2 (ja) * 2001-01-25 2012-02-15 東京エレクトロン株式会社 プラズマ処理装置
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
JP4753276B2 (ja) * 2002-11-26 2011-08-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US7083903B2 (en) * 2003-06-17 2006-08-01 Lam Research Corporation Methods of etching photoresist on substrates
KR20050004995A (ko) * 2003-07-01 2005-01-13 삼성전자주식회사 플라즈마를 이용하는 기판 가공 장치
US8110814B2 (en) * 2003-10-16 2012-02-07 Alis Corporation Ion sources, systems and methods
US7771562B2 (en) * 2003-11-19 2010-08-10 Tokyo Electron Limited Etch system with integrated inductive coupling
JP4515755B2 (ja) * 2003-12-24 2010-08-04 東京エレクトロン株式会社 処理装置
US20060005856A1 (en) * 2004-06-29 2006-01-12 Applied Materials, Inc. Reduction of reactive gas attack on substrate heater
US20060004289A1 (en) * 2004-06-30 2006-01-05 Wei-Cheng Tian High sensitivity capacitive micromachined ultrasound transducer
US7767561B2 (en) * 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US20060051965A1 (en) * 2004-09-07 2006-03-09 Lam Research Corporation Methods of etching photoresist on substrates
US7452823B2 (en) * 2005-03-08 2008-11-18 Tokyo Electron Limited Etching method and apparatus
US20080119055A1 (en) * 2006-11-21 2008-05-22 Lam Research Corporation Reducing twisting in ultra-high aspect ratio dielectric etch
US7682986B2 (en) * 2007-02-05 2010-03-23 Lam Research Corporation Ultra-high aspect ratio dielectric etch
US20090004836A1 (en) * 2007-06-29 2009-01-01 Varian Semiconductor Equipment Associates, Inc. Plasma doping with enhanced charge neutralization
US20090068767A1 (en) * 2007-09-12 2009-03-12 Lam Research Corporation Tuning via facet with minimal rie lag
US8263499B2 (en) * 2008-03-31 2012-09-11 Tokyo Electron Limited Plasma processing method and computer readable storage medium
US20100159120A1 (en) * 2008-12-22 2010-06-24 Varian Semiconductor Equipment Associates, Inc. Plasma ion process uniformity monitor
JP5221403B2 (ja) * 2009-01-26 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
JP5171683B2 (ja) * 2009-02-18 2013-03-27 東京エレクトロン株式会社 プラズマ処理方法
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
US20120000421A1 (en) * 2010-07-02 2012-01-05 Varian Semicondutor Equipment Associates, Inc. Control apparatus for plasma immersion ion implantation of a dielectric substrate
US20120021136A1 (en) * 2010-07-20 2012-01-26 Varian Semiconductor Equipment Associates, Inc. System and method for controlling plasma deposition uniformity

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244250A (ja) * 2000-03-01 2001-09-07 Hitachi Ltd 表面処理方法および装置
JP2002184766A (ja) * 2000-09-12 2002-06-28 Hitachi Ltd プラズマ処理装置および方法
US20040149221A1 (en) * 2001-05-15 2004-08-05 Chishio Koshimizu Plasma processor
US7022611B1 (en) * 2003-04-28 2006-04-04 Lam Research Corporation Plasma in-situ treatment of chemically amplified resist
US20080188082A1 (en) * 2007-02-05 2008-08-07 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
US20090084987A1 (en) * 2007-09-28 2009-04-02 Varian Semiconductor Equipment Associates, Inc. Charge neutralization in a plasma processing apparatus

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011349B2 (en) 2009-05-01 2021-05-18 Aes Global Holdings, Pte. Ltd. System, method, and apparatus for controlling ion energy distribution in plasma processing systems
US11615941B2 (en) 2009-05-01 2023-03-28 Advanced Energy Industries, Inc. System, method, and apparatus for controlling ion energy distribution in plasma processing systems
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
US9767988B2 (en) 2010-08-29 2017-09-19 Advanced Energy Industries, Inc. Method of controlling the switched mode ion energy distribution system
CN104782233B (zh) * 2012-08-28 2018-12-25 先进能源工业公司 控制开关模式离子能量分布系统的方法
US11189454B2 (en) 2012-08-28 2021-11-30 Aes Global Holdings, Pte. Ltd. Systems and methods for monitoring faults, anomalies, and other characteristics of a switched mode ion energy distribution system
CN104782233A (zh) * 2012-08-28 2015-07-15 先进能源工业公司 控制开关模式离子能量分布系统的方法
CN103887146A (zh) * 2012-12-19 2014-06-25 中微半导体设备(上海)有限公司 利用可切换功率发生器的高深宽比微结构刻蚀方法
US9633846B2 (en) 2013-04-05 2017-04-25 Lam Research Corporation Internal plasma grid applications for semiconductor fabrication
US10224221B2 (en) 2013-04-05 2019-03-05 Lam Research Corporation Internal plasma grid for semiconductor fabrication
CN104103510A (zh) * 2013-04-05 2014-10-15 朗姆研究公司 用于半导体制造的内部等离子体格栅
US11171021B2 (en) 2013-04-05 2021-11-09 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US10134605B2 (en) 2013-07-11 2018-11-20 Lam Research Corporation Dual chamber plasma etcher with ion accelerator
TWI607577B (zh) * 2014-05-29 2017-12-01 應用材料股份有限公司 用於處理管路中的氣體的設備
CN108573867A (zh) * 2017-03-13 2018-09-25 北京北方华创微电子装备有限公司 硅深孔刻蚀方法
CN108573867B (zh) * 2017-03-13 2020-10-16 北京北方华创微电子装备有限公司 硅深孔刻蚀方法
US10607813B2 (en) 2017-11-17 2020-03-31 Advanced Energy Industries, Inc. Synchronized pulsing of plasma processing source and substrate bias
US10896807B2 (en) 2017-11-17 2021-01-19 Advanced Energy Industries, Inc. Synchronization between an excitation source and a substrate bias supply
US10811227B2 (en) 2017-11-17 2020-10-20 Advanced Energy Industries, Inc. Application of modulating supplies in a plasma processing system
US10811229B2 (en) 2017-11-17 2020-10-20 Advanced Energy Industries, Inc. Synchronization with a bias supply in a plasma processing system
US10707055B2 (en) 2017-11-17 2020-07-07 Advanced Energy Industries, Inc. Spatial and temporal control of ion bias voltage for plasma processing
US10811228B2 (en) 2017-11-17 2020-10-20 Advanced Energy Industries, Inc. Control of plasma processing systems that include plasma modulating supplies
US11842884B2 (en) 2017-11-17 2023-12-12 Advanced Energy Industries, Inc. Spatial monitoring and control of plasma processing environments
US11887812B2 (en) 2019-07-12 2024-01-30 Advanced Energy Industries, Inc. Bias supply with a single controlled switch
US12125674B2 (en) 2020-05-11 2024-10-22 Advanced Energy Industries, Inc. Surface charge and power feedback and control using a switch mode bias system
US11670487B1 (en) 2022-01-26 2023-06-06 Advanced Energy Industries, Inc. Bias supply control and data processing
US11942309B2 (en) 2022-01-26 2024-03-26 Advanced Energy Industries, Inc. Bias supply with resonant switching
US12046448B2 (en) 2022-01-26 2024-07-23 Advanced Energy Industries, Inc. Active switch on time control for bias supply
US11978613B2 (en) 2022-09-01 2024-05-07 Advanced Energy Industries, Inc. Transition control in a bias supply

Also Published As

Publication number Publication date
US8475673B2 (en) 2013-07-02
SG175158A1 (en) 2011-11-28
CN102405512B (zh) 2015-03-18
TW201101389A (en) 2011-01-01
KR101703366B1 (ko) 2017-02-06
WO2010122459A3 (en) 2011-03-24
US20100273332A1 (en) 2010-10-28
KR20120027159A (ko) 2012-03-21
JP5631386B2 (ja) 2014-11-26
WO2010122459A2 (en) 2010-10-28
US20130264201A1 (en) 2013-10-10
TWI529800B (zh) 2016-04-11
JP2012524994A (ja) 2012-10-18

Similar Documents

Publication Publication Date Title
CN102405512A (zh) 用于高深宽比的电介质蚀刻的方法及装置
CN101506939B (zh) 在斜面蚀刻处理期间避免低k损伤
US10014192B2 (en) Apparatus for atomic layering etching
CN105702550A (zh) 通过rf脉冲形状进行离子能量控制
TW201628045A (zh) 使用離子束蝕刻以產生環繞式閘極結構
WO2013084459A1 (ja) プラズマ処理方法及びプラズマ処理装置
CN101542691B (zh) 在超高纵横比电介质刻蚀中减少扭曲
US20210287907A1 (en) Methods and apparatus for processing a substrate
JP2008243568A (ja) 基板のプラズマ処理装置及びプラズマ処理方法
TWI552221B (zh) 高蝕刻速率之提供方法
TW201426861A (zh) 半導體結構的刻蝕方法
US7060931B2 (en) Neutral beam source having electromagnet used for etching semiconductor device
US9418869B2 (en) Method to etch a tungsten containing layer
JP2009188344A (ja) ミリング装置及びミリング方法
CN109997212B (zh) 在有机层蚀刻中生成竖直轮廓的方法
TWI713691B (zh) 電漿處理裝置及電漿處理方法
CN111937114A (zh) 用于在加工等离子体时控制离子能量分布的装置和方法
CN107785253B (zh) 利用侧边溅射的线边缘粗糙表面改进
CN109427551A (zh) 一种基片刻蚀方法及相应的处理装置
KR100735668B1 (ko) 개선된 이온빔 소오스 및 이온빔 추출방법
KR20230147596A (ko) 플라스마 처리 방법
Zhao et al. Fragmentation and electronegativity of C4F8 plasmas in both inductive and ca-pacitive discharges

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant