TWI529800B - 高深寬比之介電層蝕刻方法與裝置 - Google Patents

高深寬比之介電層蝕刻方法與裝置 Download PDF

Info

Publication number
TWI529800B
TWI529800B TW099112918A TW99112918A TWI529800B TW I529800 B TWI529800 B TW I529800B TW 099112918 A TW099112918 A TW 099112918A TW 99112918 A TW99112918 A TW 99112918A TW I529800 B TWI529800 B TW I529800B
Authority
TW
Taiwan
Prior art keywords
lower electrode
upper electrode
bias
etching
source
Prior art date
Application number
TW099112918A
Other languages
English (en)
Other versions
TW201101389A (en
Inventor
艾瑞克 依德柏格
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201101389A publication Critical patent/TW201101389A/zh
Application granted granted Critical
Publication of TWI529800B publication Critical patent/TWI529800B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)

Description

高深寬比之介電層蝕刻方法與裝置
本發明係關於半導體晶圓上之結構之獲得方法，其係利用電漿以蝕穿由遮罩所定義之介電層。
電漿蝕刻處理通常被使用在半導體元件之製造。一般而言，光阻材料在待蝕刻晶圓之表面上形成特徵部圖案，接著，藉由使晶圓暴露至特定種類之蝕刻氣體，特徵部被蝕刻在晶圓中。為了滿足設計需求所持續增加的深寬比，是電漿蝕刻中所面臨之挑戰之一，尤其是超高密度結構之設計需求。當蝕刻半導體晶圓上之特徵部時，被蝕刻的特徵部之深寬比係定義為特徵部之深度(d)與特徵部之寬度(w)或直徑之間的比例。當為了產生較高密度結構而在單一片晶圓上塞入更多特徵部時，每個各別的特徵部之寬度(w)或直徑必需減少，然而特徵部之深度係保持不變或增加。因此，當元件特徵部變小時，每個各別的特徵部之深寬比係增加。
在超高深寬比(UHAR)蝕刻時之一個難題是扭曲(twisting)及/或變形，其通常係定義為在特徵部之底部附近、與在特徵部之頂部上由遮罩所定義之圖案之間之位置、位向、形狀及大小之偏差。若特徵部之寬度非常小，當特徵部之深寬比到達某個臨界值時，扭曲出現，尤其是在特徵部之底部附近。此外，這樣的UHAR蝕刻遭受到深寬比相依蝕刻(ARDE)。這些難題進一步揭示於2006年11月21日所提出、標題為「REDUCING TWISTING IN ULTRA-HIGH ASPECT RATIO DIELECTRIC ETCH」之美國專利申請案第11/562,335號，其係合併於此做為參考文獻。
為實現上述且依據本發明之目的，提出一種用於在介電層中蝕刻高深寬比特徵部之裝置。提出一種電漿處理室，包括：室壁，形成電漿處理室封閉空間；下電極，用於提供功率至電漿處理室封閉空間，基板係支托於其上；上電極，用於提供功率至電漿處理室封閉空間，間隔地分開在下電極上；氣體入口，用於提供氣體至電漿處理室封閉空間中；及氣體出口，用於從電漿處理室封閉空間排出氣體。高頻射頻(RF)電力源係電連接至上電極或下電極之至少一者。偏壓電源系統係電連接至上電極及下電極兩者，其中偏壓電源系統能夠提供大小至少為500伏特之偏壓至上電極及下電極，其中至上電極之偏壓產生二次電子，至下電極之偏壓係脈衝式地產生，以間歇地瓦解經產生的電漿鞘。氣體源係流體連接至氣體入口，包括介電質蝕刻氣體源。控制器係以可控制的方式連接至氣體源、高頻RF電力源、及偏壓電源系統。
在本發明之另一態樣中，提出一種用於在介電層中蝕刻高深寬比特徵部之裝置。提出一種電漿處理室，包括：室壁，形成電漿處理室封閉空間；下電極，用於提供功率至電漿處理室封閉空間，基板係支托於其上；上電極，用於提供功率至電漿處理室封閉空間，間隔地分開在下電極上；氣體入口，用於提供氣體至電漿處理室封閉空間中；及氣體出口，用於從電漿處理室封閉空間排出氣體。高頻射頻(RF)電力源係電連接至上電極或下電極之至少一者。偏壓電源系統係電連接至上電極及下電極兩者，並且包括低頻RF源及切換器，切換器係電連接於低頻RF源與上電極及下電極之間，用於在上電極與下電極之間交替地切換。氣體源係流體連接至氣體入口，包括介電質蝕刻氣體源。控制器係以可控制的方式連接至氣體源、高頻RF電力源、及偏壓電源系統。
在本發明之另一態樣中提出一種方法，用於在電漿處理室中之基板上之介電層中蝕刻高深寬比特徵部。放置基板在具有上電極及下電極之電漿處理室中，其中基板係放置在下電極上，上電極係間隔地分開在下電極及基板上。提供蝕刻氣體至電漿處理室中。形成電漿於電漿處理室之上電極與下電極之間。提供至少500伏特之偏壓至上電極，以形成二次電子。提供至少500伏特之脈衝式偏壓至下電極，以蝕刻介電層。
利用下述之本發明之實施方式與相關的圖式，將詳細地說明本發明之這些及其它特徵。
本發明在附圖中藉由實例來加以說明，而非做為限制，其中，類似的元件符號係表示類似的元件。
本發明將參考說明於附圖之數個較佳實施例而加以詳細說明。以下的描述中將提出數個特定細節，以提供對於本發明之徹底了解。然而，對於熟悉此項技藝者而言，明顯地，缺少這些特定細節之部分或全部，亦可實施本發明。在其它例子中，並未詳盡地描述習知的處理步驟及/或結構，以避免不必要地模擬了本發明。
不希望被下文所約束，吾人暫時地推測，扭曲係超高深寬比(UHAR)特徵部之不對稱蝕刻之結果。當特徵部深寬比增加時，有數個機制促成不對稱蝕刻。主要的機制係在UHAR特徵部之底部附近、入射離子軌跡之不對稱偏斜。非等向性反應性離子蝕刻(RIE)係在暴露的介電質表面與來自電漿之反應性中性自由基及離子之複雜反應之結果。中性物種至特徵部底部之流量，係由物種對於特徵部側壁之粘著係數、及克努森擴散(Knudsen diffusion)所控制。常常使用在介電質蝕刻之氟碳化物自由基通常具有高粘著係數，因此，其到達特徵部底部之流量，大大地取決於特徵部之深寬比(AR)。
當特徵部之AR增加時(通常大於10比1)，抵達特徵部底部之中性物種流量大大地減少，而且不再能夠引發蝕刻反應。在高深寬比、及尤其是超高深寬比時(通常大於10比1、尤其是大於15比1)，蝕刻反應係由到達特徵部底部之離子流量所引發。到達特徵部底部之離子流量係由電漿離子密度、離子能量分佈、及差別荷電(differential charging)所造成之特徵部底部電位所控制。首先，離子被橫跨電漿鞘之電場所加速。鞘電場之決定因素係主體電漿電位及晶圓表面電位，其係由所施加的射頻(RF)場所引發。雖然本發明能夠提供超高深寬比特徵部，本發明也能夠提供AR大於10比1之高深寬比特徵部，且具有縮小的變形、扭曲、及ARDE。
在先進的電漿蝕刻器中，多重射頻被使用於引發電漿。例如，27百萬赫玆(MHz)及/或60 MHz射頻功率(習知為“來源高頻HF射頻RF功率”)被使用於保持電漿密度；2 MHz RF功率(習知為“低頻LF或偏壓RF功率”)則被使用於引發電漿鞘電位。在晶圓之上表面，藉由當電漿鞘在RF週期期間中瓦解時之瞬間電子流，因而達成電荷平衡。然而，電子流不是指向性的，因此不能有效地到達UHAR特徵部之底部。因此，UHAR特徵部之底部在一RF週期期間累積殘餘正電荷。此被稱為差別荷電。
差別荷電在UHAR特徵部之底部造成電位之增加，其妨礙入射離子朝向UHAR特徵部之底部、或使之轉向。隨著AR之增加，差別荷電也造成蝕刻率之下降，此係習知為深寬比相依蝕刻(ARDE)之現象。換言之，當入射能量低於差別荷電電位時，離子被轉向。另一方面，當入射能量高於差別荷電電位時，離子被減速、但並未轉向，因此造成在超高深寬比處之低蝕刻率。如果在超高深寬比處之電荷或高分子殘留物之某些隨機、優先的增加使得差別荷電是不對稱的，則離子轉向變成不對稱。不對稱離子轉向造成在某些隨機方向之不對稱蝕刻，所以蝕刻前緣(etch front)變成不對稱。此為一前饋機制：不對稱蝕刻前緣增加不對稱差別荷電，其又進一步產生不對稱蝕刻前緣，諸如此類。因此，扭曲出現在UHAR蝕刻。
圖1係本發明之一實施例之高階流程圖。在此實施例中，圖案化有機遮罩被形成在介電層上(步驟104)。圖2A係基板210之概要橫剖面圖，介電層208係配置在基板210上，圖案化遮罩204已經形成在介電層208上。一或多個中間層可能配置在基板(晶圓)210與介電層208之間。一或多個中間層，例如抗反射塗佈層，可能配置在介電層208與圖案化遮罩204之間。
基板210被放置在電漿處理室中(步驟106)。圖3係本發明之較佳實施例中可能使用之電漿處理室300之示意圖。在此實施例中，電漿處理室300包括限制環302、上電極304、下電極308、氣體源310、及排氣幫浦320。上電極304及下電極308係平行板電極。氣體源310可包括第一氣體源312、第二氣體源314、及第三氣體源316。在電漿處理室300中，基板210係放置在下電極308上。下電極308包含適當的基板夾持機構(例如靜電、機械夾鉗之類)，用於將基板210支托在下電極308上。反應器頂部328包含上電極304，上電極304係直接配置在下電極308之對面。上電極304、下電極308、及限制環302界定出限制電漿容積340。氣體源310將氣體經由氣體入口343供應至限制電漿容積；排氣幫浦320經由限制環302及排氣口將氣體從限制電漿容積340排出。排氣幫浦320形成電漿處理室之氣體出口。第一HF RF源344係電連接至上電極304。第二HF RF源348係電連接至下電極308。在本申請案中，高頻(HF)RF係定義為具有超過10 MHz之頻率。室壁352界定出電漿封閉空間，在其中配置著限制環302、上電極304、及下電極308。第一HF RF源344及第二HF RF源348兩者可包括60 MHz電力源及27 MHz電力源。將HF RF電源連接至電極之不同結合是有可能的。控制器335係以可控制的方式連接至第一HF RF源344、第二HF RF源348、排氣幫浦320、連接至第一氣體源312之第一控制閥337、連接至第二氣體源314之第二控制閥339、及連接至第三氣體源316之第三控制閥341。氣體入口343將來自氣體源312、314、316之氣體提供至電漿處理封閉空間中。噴淋頭可被連接至氣體入口343。氣體入口343可能是每一氣體源具有單一入口、每一氣體源具有不同入口、每一氣體源具有複數入口、或其它可能的組合。在本發明之一較佳實施例中，可使用LAM Research CorporationTM所製造之經修改Flex-45介電質蝕刻器。其中一個修改係第一及第二HF RF源344及348不提供低頻RF。反之，單獨的LF RF源366被提供、並且連接至切換器362，切換器362係連接至上及下電極304、308。切換器362及LF RF源366係以可控制的方式連接至控制器335。
圖4A及4B說明一電腦系統400，其適合使用做為控制器335。圖4A顯示可使用做為控制器335之電腦系統之一種可能的物理形式。當然，電腦系統可能具有許多物理形式，從積體電路、印刷電路板、及小型的手持裝置，到大型的超級電腦。電腦系統400包括監視器402、顯示屏404、外殼406、磁碟機408、鍵盤410、及滑鼠412。碟片414係電腦可讀媒體，用於將資料傳送到或傳送出電腦系統400。
圖4B係電腦系統400之方塊圖之一例。連接至系統匯流排420的是多種的次系統。處理器422(也稱為中央處理單元或CPU)係耦合至儲存裝置，包括記憶體424。記憶體424包括隨機存取記憶體(RAM)及唯讀記憶體(ROM)。如同此項技術領域所習知，ROM用於單向地將資料及指令傳送至CPU，RAM通常用於以雙向的方式傳送資料及指令。這兩種記憶體可包括下述之任何適當種類之電腦可讀媒體。固定磁碟426也是雙向地耦合至CPU 422；它提供額外的資料儲存容量，也可包括下述之任何電腦可讀媒體。固定磁碟426可使用於儲存程式、資料之類，並且通常是比主要儲存慢的輔助儲存媒體(例如硬碟)。應當了解，在適當情況下，保存在固定磁碟426中之資訊可能以標準方式被併入做為記憶體424中之虛擬記憶體。可移動碟片414可採取下述之電腦可讀媒體之任何型式。
CPU 422也可耦合至各種輸入輸出裝置，例如顯示屏404、鍵盤410、滑鼠412、及喇叭430。一般而言，輸入輸出裝置可能是視訊顯示器、軌跡球、滑鼠、鍵盤、麥克風、觸感式顯示器、轉換器讀卡機、磁或紙帶讀取機、數位板(tablet)、電筆(stylus)、語音或手寫辨識器、生物讀取器、或其它電腦之任何一者。CPU 422可選擇性地使用網路介面440耦合至另外的電腦或通信網路。藉由這樣的網路介面，應當了解，CPU可以在執行上述之方法步驟之過程中輸出資訊至網路、或可以從網路接收資訊。此外，本發明之方法實施例可以單獨地在CPU 422上加以執行、或可以透過網路(例如網際網路)與分享部分處理之遠端CPU連接而加以執行。
此外，本發明之實施例更關於具有電腦可讀媒體之電腦儲存產品，在電腦可讀媒體上具有電腦碼，用於執行各種電腦實施的操作。該媒體和電腦碼可以是為了本發明之目的而特別設計和製造的，或者也可以是熟悉電腦軟體技術者所熟知及可得的種類。實際的電腦可讀媒體之例子包括，但不限於：磁性媒體(例如硬碟、軟碟、磁帶)、光學媒體(例如CD-ROM、全像裝置)、磁光媒體(例如軟磁光碟)、以及特別用來儲存和執行程式碼之硬體裝置(例如特定應用積體電路ASIC、可程式邏輯裝置PLD、及ROM和RAM裝置)。電腦碼之例子包括機器碼(例如由編譯程式所產生)、以及包含利用解譯器在電腦上執行之較高階程式碼之檔案。電腦可讀媒體也可能是利用電腦資料信號加以傳輸之電腦碼，該電腦資料信號係以載波之方式加以體現，並且代表可被處理器執行之一連串指令。
將來自氣體源310之蝕刻氣體經由氣體入口343提供至電漿處理室300中(步驟108)。使蝕刻氣體形成為電漿(步驟110)。在一較佳實施例中，第一或第二HF RF源344、348之至少一者提供HF RF功率到上或下電極304、308之至少一者，其使蝕刻氣體形成為電漿。
施加偏壓至上電極304以形成二次電子，該偏壓提供至少500伏特之鞘電壓(步驟112)。至少500伏特之高偏壓使得來自電漿之離子與上電極304相撞而產生二次電子，二次電子被該偏壓加速離開上電極304。
將脈衝式電壓振幅之大小為至少500伏特之脈衝式偏壓提供至下電極，在此處偏壓造成蝕刻層之蝕刻，偏壓之移除則造成電漿鞘之瓦解(步驟116)。圖5A係當至少500伏特之偏壓電壓被施加至下電極308時，電漿處理室300之簡圖。電漿處理室300之許多構件並未顯示於圖中，以便更清楚地了解本發明。在此例中，切換器362係設定為俾使LF RF源提供LF RF偏壓電壓至下電極308，但不提供至上電極304。至下電極308之偏壓在下電極308上放置負偏壓電壓。負偏壓電壓在下電極上產生大的鞘，造成主體電漿被配置為較靠近上電極。負偏壓電壓使正離子加速至下電極308。經加速的正離子蝕刻介電層。在下電極308上之負偏壓電壓也排斥電漿鞘504中之電子，使其遠離下電極308。圖2B係當至少500伏特之偏壓被施加於下電極308時，基板210之概要橫剖面圖。下電極308上之負偏壓使正離子加速進入介電層之已部分蝕刻的介層窗中，造成介層窗之蝕刻。離子212係被使用於蝕刻介層窗214底部之此類離子之一例。因為被蝕刻層是介電質，撞擊及蝕刻介層窗214底部之正電荷離子造成正電荷在介層窗底部之增加，其係以介層窗214底部之加號加以表示。離子216表示受到介層窗底部之正電荷而轉向之離子。正電荷提供一力量，其造成離子216之轉向至介層窗之壁中。轉向離子216導致介層窗之壁被蝕刻，因而造成介層窗之扭曲及變形。
圖5B係當至少500伏特之偏壓電壓被施加至上電極304時，電漿處理室300之簡圖。在此例中，切換器362係設定為俾使LF RF源提供LF RF偏壓電壓至上電極304，但不提供至下電極308。至上電極304之偏壓在上電極304上放置負偏壓電壓，其使正離子加速到上電極304。經加速的正離子撞擊上電極304、或在上電極304附近之一層，以產生二次電子。在上電極304上之負偏壓電壓也加速及排斥二次電子，使其通過電漿鞘504。負偏壓電壓增加在上電極304處之鞘厚度，造成主體電漿被配置為較靠近下電極308。圖2C係當至少500伏特之偏壓被施加於上電極304時，基板210之概要橫剖面圖。上電極304上之負偏壓使正離子加速至上電極304中、或鄰近的一層，使得上電極304產生二次電子，其被加速離開上電極304至介電層208。二次電子224係被加速至介層窗214底部之此類二次電子之一例。帶正電的介層窗214底部使二次電子224加速至介層窗214底部，其減少在介層窗214底部之正電荷。為了提供具有足夠能量及流量之二次電子以通過電漿鞘並且抵達介層窗，較佳實施例係使用至少500伏特之偏壓。一旦二次電子抵達介層窗或特徵部，在特徵部或介層窗之底部之正電荷使二次電子加速至特徵部或介層窗之底部。在此實施例中，HF RF源並未在上及下電極之間切換。
當介層窗底部之正電荷減少時，切換器362能夠回到如圖5A所示之位置，且正離子能夠以縮小之轉向繼續進行蝕刻，因而使扭曲、變形、及深寬比依附蝕刻(ARDE)減少。此切換步驟可以持續到蝕刻完成。
雖然在某些實施例中，至上電極之偏壓不是脈衝式的或被切換的，因為二次電子可以連續地產生，在上述較佳實施例中，當基板上之電漿鞘瓦解而且介電層沒有被蝕刻時，偏壓之切換使得上電極僅僅產生二次電子。其藉由需要時才噴濺上電極，而非一直噴濺，因而減少上電極之耗損。
切換器與單一LF RF源之採用，容許最少LF RF源之要求，此係較佳的；雖然其它實施例可能具有個別的偏壓源而交替地施加偏壓。
在此實施例中，雖然在使氣體形成為電漿之前，就可以開始提供蝕刻氣體，但是有時候，提供蝕刻氣體、使蝕刻氣體形成為電漿、及提供交替的偏壓係發生在同一時間，亦即同時發生。
在上述實施例中，LF RF源366、切換器362、及設置於其間之接線，形成電連接至上電極及下電極兩者之偏壓電源系統，其中偏壓電源系統能夠提供至少500伏特之偏壓至上及下電極，其中至上電極之偏壓產生二次電子，至下電極之偏壓係脈衝式的，以利用二次電子間歇地瓦解經產生的電漿鞘。也可能提出此類系統之其它實施例。例如，圖6說明具有偏壓電源系統之電漿處理室300之另一實施例，該偏壓電源系統具有連接至上電極304之第一低頻RF偏壓源670、及連接至下電極308之第二低頻RF偏壓源666。第一脈衝源674係連接至第一低頻偏壓源670，以脈衝式地產生來自第一低頻RF偏壓源670之訊號。第二脈衝源662係連接至第二低頻RF偏壓源666，以脈衝式地產生來自第二低頻RF偏壓源666之訊號。在此實施例中，來自第一LF RF偏壓源670之訊號係脈衝式地產生。較佳地，此類的脈衝在上及下電極之間產生交替的偏壓，然而，也可以使用其它脈衝方案。在另一實施例中，即使偏壓並未被切換，上電極偏壓之脈衝頻率等於下電極偏壓之脈衝頻率，且施加偏壓並非完全同步的。
較佳為在某個時間，提供蝕刻氣體、使蝕刻氣體形成為電漿、及脈衝式產生偏壓係部分重疊的，因為它們在某些時間係一起發生。在另一選項中，並未使來自第一LF RF之訊號產生脈衝。在另一實施例中，一或多個LF RF偏壓源可能被至少500伏特之DC偏壓所取代。在本說明書中，低頻RF係頻率小於10 MHz之RF。
在另一實施例中，單一LF RF源係連接至上及下電極兩者。切換器係連接於LF RF源及下電極之間，以提供脈衝式偏壓至下電極。在另一實施例中使用兩個切換器，其中，一個切換器係使用於LF RF源及上電極之間，另一個切換器係使用於LF RF源及下電極之間。較佳地，切換之時間被安排，俾使在某些時間上電極具有偏壓，而下電極沒有偏壓。在另一實施例中，單一個精密切換器可以使用於此兩種切換。
在不同實施例中可以使用不同形態之HF RF源。在一實施例中，HF RF源係連接至下電極，而不是上電極。在這樣的例子中，上電極可能具有低的對地阻抗。在另一實施例中，HF RF係連接至上電極而不是下電極。
本發明之較佳實施例提出一種超高深寬比介層窗蝕刻。較佳地，本發明之特徵部之超高深寬比(UHAR)係定義為大於15比1之深寬比。更佳地，本發明之特徵部之UHAR係定義為至少20比1。此外，較佳地，本發明係應用於在介電層中蝕刻寬度不大於300奈米(nm)之特徵部。更佳地，本發明係應用於在介電層中蝕刻寬度不大於200 nm之特徵部。最佳地，本發明係應用於在介電層中蝕刻寬度不大於150 nm之特徵部。
其它實施例可能具有一個提供162 MHz訊號至上電極之HF RF源、及另一個提供13.56 MHz訊號至下電極之HF RF源。另一實施例可能提供一個HF RF源，其提供60 MHz訊號至上電極。又一實施例可能提供：提供40 MHz訊號至底電極之HF RF源、及提供4 MHz訊號至下電極之LF RF源、及施加於上電極之DC偏壓。
<範例>
在本發明之範例中，介電層可能是基於氧化矽的，其中介電層主要係由氧化矽所形成，並且具有少量的其它種類物質混合於其中。較佳地，介電層是低介電常數介電質，例如有機矽酸鹽玻璃。在另一實施例中，介電層是有機介電層。
在氧化矽基介電質蝕刻之例示配方中，蝕刻室之壓力係30毫托(mTorr)。蝕刻氣體包括150標準立方公分/分鐘(sccm)之氬(Ar)、4 sccm之C4F6、18 sccm之C4F8、及17至25 sccm之氧(O2)。來源HF RF功率係2000瓦特(W)及27 MHz之頻率。LF RF功率係4000 W及2 MHz之頻率。LF RF功率係在上及下電極之間交替。輸送至上及下電極之2 MHz功率可能不是相同大小、並且可以被調整以達到最理想的結果。
較佳地，LF RF功率係在10 Hz至100 kHz之切換頻率下交替。然而，如果至下電極之偏壓功率係脈衝式地產生，較佳地，偏壓功率係形成頻率為10 Hz至100 kHz之脈衝。
雖然本發明已利用數個實施例加以說明，仍有落入本發明之範疇內之修改、變更、及各種替代均等物。應當注意，有許多替代方式可實施本發明之方法及設備。因此，隨附之申請專利範圍應被解釋為，包含落入本發明之精神與範疇內之所有此類修改、變更及替代均等物。
204．．．遮罩
208．．．介電層
210．．．基板
212．．．離子
214．．．介層窗
216．．．離子
224．．．二次電子
300．．．電漿處理室
302．．．限制環
304．．．上電極
308．．．下電極
310．．．氣體源
312．．．第一氣體源
314．．．第二氣體源
316．．．第三氣體源
320．．．排氣幫浦
328．．．反應器頂部
335．．．控制器
337．．．第一控制閥
339．．．第二控制閥
340．．．限制電漿容積
341．．．第三控制閥
343．．．氣體入口
344．．．第一HF RF源
348．．．第二HF RF源
352．．．室壁
362．．．切換器
366．．．LF RF源
400．．．電腦系統
402．．．監視器
404．．．顯示屏
406．．．外殼
408．．．磁碟機
410．．．鍵盤
412．．．滑鼠
414．．．碟片
420．．．系統匯流排
422．．．處理器
424．．．記憶體
426．．．固定磁碟
430．．．喇叭
440．．．網路介面
504．．．電漿鞘
662．．．第二脈衝源
666．．．第二低頻RF偏壓源
670．．．第一低頻RF偏壓源
674．．．第一脈衝源
圖1係本發明之蝕刻處理之流程圖。
圖2A-C係利用本發明之處理及設備之特徵部形成之示意圖。
圖3係可用於實施本發明之設備之示意圖。
圖4A-B係可用於實施本發明之電腦系統之示意圖。
圖5A-B係實施本發明時，在各種狀態之系統之示意圖。
圖6係可用於實施本發明之另一設備之示意圖。
210．．．基板
300．．．電漿處理室
304．．．上電極
308．．．下電極
320．．．排氣幫浦
328．．．反應器頂部
343．．．氣體入口
344．．．第一HF RF源
348．．．第二HF RF源
352．．．室壁
362．．．切換器
366．．．LF RF源
504．．．電漿鞘

Claims (19)

  1. 一種用於在介電層中蝕刻高深寬比特徵部之設備，包括：一電漿處理室，包括：一室壁，形成一電漿處理室封閉空間；一下電極，用於提供功率至該電漿處理室封閉空間，基板係支托於其上；一上電極，用於提供功率至該電漿處理室封閉空間，間隔地分開在該下電極上；一氣體入口，用於提供氣體至該電漿處理室封閉空間中；及一氣體出口，用於從該電漿處理室封閉空間排出氣體；一高頻射頻(RF)電力源，電連接至該上電極或該下電極之至少一者；一偏壓電源系統，電連接至該上電極及該下電極兩者，其中該偏壓電源系統可提供大小至少為500伏特之一偏壓至該上電極及該下電極，至該上電極之該偏壓產生具有足夠能量以通過電漿鞘至介層窗的複數二次電子，在該介層窗之底部之正電荷使該複數二次電子加速至該介層窗之底部，至該下電極之該偏壓係脈衝式地產生，以利用該等二次電子間歇地瓦解一經產生的電漿鞘；一氣體源，流體連接至該氣體入口，包括一介電質蝕刻氣體源；及一控制器，以可控制的方式連接至該氣體源、該高頻RF電力源、及該偏壓電源系統。
  2. 如申請專利範圍第1項之用於在介電層中蝕刻高深寬比特徵部之設備，其中該偏壓電源系統包括：一偏壓電力源；及一切換器，用於交替地連接該偏壓電力源至該上電極及該下電極。
  3. 如申請專利範圍第2項之用於在介電層中蝕刻高深寬比特徵部之設備，其中該偏壓電力源係一低頻RF電力源。
  4. 如申請專利範圍第3項之用於在介電層中蝕刻高深寬比特徵部之設備，其中該控制器包括：一處理器；及電腦可讀媒體，包括：用於提供介電質蝕刻氣體之電腦可讀碼，將介電質蝕刻氣體從該介電質蝕刻氣體源提供至該電漿處理室中；用於提供功率之電腦可讀碼，從該高頻RF電力源提供功率以使該蝕刻氣體形成為一蝕刻電漿；用於切換切換器之電腦可讀碼，交替地連接該偏壓電力源至該上電極及該下電極。
  5. 如申請專利範圍第4項之用於在介電層中蝕刻高深寬比特徵部之設備，其中該用於切換切換器之電腦可讀碼係以介於10Hz至100kHz之頻率執行切換。
  6. 如申請專利範圍第1項之用於在介電層中蝕刻高深寬比特徵部之設備，其中該控制器包括：一處理器；及電腦可讀媒體，包括：用於提供介電質蝕刻氣體之電腦可讀碼，將介電質蝕刻氣體從該介電質蝕刻氣體源提供至該電漿處理室中；用於提供功率之電腦可讀碼，從該高頻RF電力源提供功率以使該蝕刻氣體形成為一蝕刻電漿；用於脈衝式產生偏壓至下電極之電腦可讀碼。
  7. 如申請專利範圍第6項之用於在介電層中蝕刻高深寬比特徵部之設備，其中用於脈衝式產生偏壓至下電極之電腦可讀碼係以介 於10Hz至100kHz之頻率提供脈衝式偏壓功率。
  8. 如申請專利範圍第1項之用於在介電層中蝕刻高深寬比特徵部之設備，其中至該上電極之該偏壓係脈衝式地產生，其頻率等於至該下電極之脈衝式偏壓功率之頻率。
  9. 如申請專利範圍第1項之用於在介電層中蝕刻高深寬比特徵部之設備，其中該偏壓電源系統包括：一第一偏壓源，電連接至該上電極；一第一脈衝源，電連接至該第一偏壓源；一第二偏壓源，電連接至該下電極；及一第二脈衝源，電連接至該第二偏壓源。
  10. 如申請專利範圍第1項之用於在介電層中蝕刻高深寬比特徵部之設備，其中該上電極及該下電極係平行板電極。
  11. 一種用於在介電層中蝕刻高深寬比特徵部之設備，包括：一電漿處理室，包括：一室壁，形成一電漿處理室封閉空間；一下電極，用於提供功率至該電漿處理室封閉空間，基板係支托於其上；一上電極，用於提供功率至該電漿處理室封閉空間，間隔地分開在該下電極上；一氣體入口，用於提供氣體至該電漿處理室封閉空間中；及一氣體出口，用於從該電漿處理室封閉空間排出氣體；一高頻射頻(RF)電力源，電連接至該上電極或該下電極之至少一者；一偏壓電源系統，電連接至該上電極及該下電極兩者，其中該偏壓電源系統可提供大小至少為500伏特之一偏壓至該上電極 及該下電極，且至該上電極之偏壓產生具有足夠能量之複數二次電子，該能量足以使該複數二次電子加速至介層窗之底部，該偏壓電源系統包括：一低頻RF源；及一切換器，電連接於該低頻RF源與該上電極及該下電極之間，用於交替地在該上電極及該下電極之間切換；一氣體源，流體連接至該氣體入口，包括一介電質蝕刻氣體源；及一控制器，以可控制的方式連接至該氣體源、該高頻RF電力源、及該偏壓電源系統。
  12. 如申請專利範圍第11項之用於在介電層中蝕刻高深寬比特徵部之設備，其中該控制器包括：一處理器；及電腦可讀媒體，包括：用於提供介電質蝕刻氣體之電腦可讀碼，將介電質蝕刻氣體從該介電質蝕刻氣體源提供至該電漿處理室中；用於提供功率之電腦可讀碼，從該高頻RF電力源提供功率以使該蝕刻氣體形成為一蝕刻電漿；用於切換切換器之電腦可讀碼，交替地連接該偏壓電力源至該上電極及該下電極。
  13. 如申請專利範圍第11項之用於在介電層中蝕刻高深寬比特徵部之設備，其中該用於切換切換器之電腦可讀碼係以介於10Hz至100kHz之頻率執行切換。
  14. 如申請專利範圍第11項之用於在介電層中蝕刻高深寬比特徵部之設備，其中該上電極及該下電極係平行板電極。
  15. 一種介電層中之高深寬比特徵部之蝕刻方法，該介電層係在一 電漿處理室中之一基板上，該方法包括：放置該基板在具有一上電極及一下電極之該電漿處理室中，其中該基板係放置在該下電極上，其中該上電極係間隔地分開在該下電極及該基板上；提供一蝕刻氣體至該電漿處理室中；形成一電漿在該電漿處理室中，介於該上電極及該下電極之間；提供偏壓至該上電極，以形成具有足夠能量以通過電漿鞘至介層窗的複數二次電子，該偏壓係至少500伏特，其中在該介層窗之底部之正電荷使該複數二次電子加速至該介層窗之底部；及提供脈衝式偏壓至該下電極，以蝕刻該介電層，該脈衝式偏壓係至少500伏特。
  16. 如申請專利範圍第15項之介電層中之高深寬比特徵部之蝕刻方法，其中該提供偏壓至該上電極包括：脈衝式產生該偏壓至該上電極，俾使偏壓係交替在該上電極及該下電極之間。
  17. 如申請專利範圍第16項之介電層中之高深寬比特徵部之蝕刻方法，其中該提供偏壓至該上電極更包括提供一低頻RF功率至該上電極，其中該提供脈衝式偏壓至該下電極包括提供一低頻RF功率至該下電極。
  18. 如申請專利範圍第15項之介電層中之高深寬比特徵部之蝕刻方法，其中該提供偏壓至該上電極及提供偏壓至該下電極包括：切換一偏壓在該上電極及該下電極之間。
  19. 如申請專利範圍第18項之介電層中之高深寬比特徵部之蝕刻方法，其中該切換係以介於10Hz至100kHz之頻率加以執行。
TW099112918A 2009-04-24 2010-04-23 高深寬比之介電層蝕刻方法與裝置 TWI529800B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/429,940 US8475673B2 (en) 2009-04-24 2009-04-24 Method and apparatus for high aspect ratio dielectric etch

Publications (2)

Publication Number Publication Date
TW201101389A TW201101389A (en) 2011-01-01
TWI529800B true TWI529800B (zh) 2016-04-11

Family

ID=42992524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099112918A TWI529800B (zh) 2009-04-24 2010-04-23 高深寬比之介電層蝕刻方法與裝置

Country Status (7)

Country Link
US (2) US8475673B2 (zh)
JP (1) JP5631386B2 (zh)
KR (1) KR101703366B1 (zh)
CN (1) CN102405512B (zh)
SG (1) SG175158A1 (zh)
TW (1) TWI529800B (zh)
WO (1) WO2010122459A2 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
US9059116B2 (en) * 2007-11-29 2015-06-16 Lam Research Corporation Etch with pulsed bias
KR101500995B1 (ko) 2008-11-06 2015-03-18 삼성전자 주식회사 플라즈마 식각장치
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
US9767988B2 (en) 2010-08-29 2017-09-19 Advanced Energy Industries, Inc. Method of controlling the switched mode ion energy distribution system
US11615941B2 (en) 2009-05-01 2023-03-28 Advanced Energy Industries, Inc. System, method, and apparatus for controlling ion energy distribution in plasma processing systems
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
US20130059448A1 (en) * 2011-09-07 2013-03-07 Lam Research Corporation Pulsed Plasma Chamber in Dual Chamber Configuration
US8828883B2 (en) * 2010-08-24 2014-09-09 Micron Technology, Inc. Methods and apparatuses for energetic neutral flux generation for processing a substrate
US8420545B2 (en) * 2011-05-23 2013-04-16 Nanya Technology Corporation Plasma etching method and plasma etching apparatus for preparing high-aspect-ratio structures
US9039911B2 (en) 2012-08-27 2015-05-26 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
JP6329543B2 (ja) * 2012-08-28 2018-05-23 アドバンスト・エナジー・インダストリーズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｅｎｅｒｇｙ Ｉｎｄｕｓｔｒｉｅｓ， Ｉｎｃ． 切り替えモードイオンエネルギー分布システムを制御する方法
US9685297B2 (en) 2012-08-28 2017-06-20 Advanced Energy Industries, Inc. Systems and methods for monitoring faults, anomalies, and other characteristics of a switched mode ion energy distribution system
CN103887146B (zh) * 2012-12-19 2016-08-31 中微半导体设备(上海)有限公司 利用可切换功率发生器的高深宽比微结构刻蚀方法
US9245761B2 (en) 2013-04-05 2016-01-26 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US9230819B2 (en) 2013-04-05 2016-01-05 Lam Research Corporation Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing
US9147581B2 (en) 2013-07-11 2015-09-29 Lam Research Corporation Dual chamber plasma etcher with ion accelerator
CN103531429B (zh) * 2013-10-31 2016-03-02 中微半导体设备(上海)有限公司 等离子体刻蚀装置及其刻蚀方法
KR102167603B1 (ko) 2014-01-06 2020-10-19 삼성전자주식회사 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
US9378928B2 (en) 2014-05-29 2016-06-28 Applied Materials, Inc. Apparatus for treating a gas in a conduit
GB201608926D0 (en) * 2016-05-20 2016-07-06 Spts Technologies Ltd Method for plasma etching a workpiece
US10854430B2 (en) * 2016-11-30 2020-12-01 Tokyo Electron Limited Plasma etching method
CN108573867B (zh) * 2017-03-13 2020-10-16 北京北方华创微电子装备有限公司 硅深孔刻蚀方法
TW202329762A (zh) 2017-11-17 2023-07-16 新加坡商Aes 全球公司 用於在空間域和時間域上控制基板上的電漿處理之系統和方法，及相關的電腦可讀取媒體
JP2021503702A (ja) 2017-11-17 2021-02-12 エーイーエス グローバル ホールディングス， プライベート リミテッド プラズマ処理システムにおける変調供給源の改良された印加
PL3711080T3 (pl) 2017-11-17 2023-12-11 Aes Global Holdings, Pte. Ltd. Zsynchronizowane pulsowanie źródła przetwarzania plazmy oraz polaryzacji podłoża
US10504744B1 (en) * 2018-07-19 2019-12-10 Lam Research Corporation Three or more states for achieving high aspect ratio dielectric etch
US20200058469A1 (en) * 2018-08-14 2020-02-20 Tokyo Electron Limited Systems and methods of control for plasma processing
JP2022541004A (ja) 2019-07-12 2022-09-21 エーイーエス グローバル ホールディングス， プライベート リミテッド 単一制御型スイッチを伴うバイアス供給装置
US11043387B2 (en) * 2019-10-30 2021-06-22 Applied Materials, Inc. Methods and apparatus for processing a substrate
JP7344821B2 (ja) * 2020-03-17 2023-09-14 東京エレクトロン株式会社 プラズマ処理装置
JP7504686B2 (ja) * 2020-07-15 2024-06-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
KR102482734B1 (ko) * 2020-11-13 2022-12-30 충남대학교산학협력단 고주파 펄스 소스 및 저주파 펄스 바이어스를 이용한 플라즈마 극고종횡비 식각 방법
JP2022124668A (ja) * 2021-02-16 2022-08-26 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11670487B1 (en) 2022-01-26 2023-06-06 Advanced Energy Industries, Inc. Bias supply control and data processing
US12046448B2 (en) 2022-01-26 2024-07-23 Advanced Energy Industries, Inc. Active switch on time control for bias supply
US11942309B2 (en) 2022-01-26 2024-03-26 Advanced Energy Industries, Inc. Bias supply with resonant switching
US11978613B2 (en) 2022-09-01 2024-05-07 Advanced Energy Industries, Inc. Transition control in a bias supply

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
US5779807A (en) * 1996-10-29 1998-07-14 Applied Materials, Inc. Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers
JP2000012529A (ja) * 1998-06-26 2000-01-14 Hitachi Ltd 表面加工装置
US6020592A (en) * 1998-08-03 2000-02-01 Varian Semiconductor Equipment Associates, Inc. Dose monitor for plasma doping system
JP3411240B2 (ja) * 1999-06-16 2003-05-26 株式会社半導体先端テクノロジーズ 半導体試料の処理装置及び処理方法
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
JP2001244250A (ja) * 2000-03-01 2001-09-07 Hitachi Ltd 表面処理方法および装置
JP3621900B2 (ja) * 2000-09-12 2005-02-16 株式会社日立製作所 プラズマ処理装置および方法
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
WO2002033729A2 (en) * 2000-10-16 2002-04-25 Tokyo Electron Limited Plasma reactor with reduced reaction chamber
JP4877884B2 (ja) * 2001-01-25 2012-02-15 東京エレクトロン株式会社 プラズマ処理装置
JP4819244B2 (ja) * 2001-05-15 2011-11-24 東京エレクトロン株式会社 プラズマ処理装置
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
JP4753276B2 (ja) * 2002-11-26 2011-08-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US7022611B1 (en) * 2003-04-28 2006-04-04 Lam Research Corporation Plasma in-situ treatment of chemically amplified resist
US7083903B2 (en) * 2003-06-17 2006-08-01 Lam Research Corporation Methods of etching photoresist on substrates
KR20050004995A (ko) * 2003-07-01 2005-01-13 삼성전자주식회사 플라즈마를 이용하는 기판 가공 장치
US8110814B2 (en) * 2003-10-16 2012-02-07 Alis Corporation Ion sources, systems and methods
US7771562B2 (en) * 2003-11-19 2010-08-10 Tokyo Electron Limited Etch system with integrated inductive coupling
JP4515755B2 (ja) * 2003-12-24 2010-08-04 東京エレクトロン株式会社 処理装置
US20060005856A1 (en) * 2004-06-29 2006-01-12 Applied Materials, Inc. Reduction of reactive gas attack on substrate heater
US20060004289A1 (en) * 2004-06-30 2006-01-05 Wei-Cheng Tian High sensitivity capacitive micromachined ultrasound transducer
US7767561B2 (en) * 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US20060051965A1 (en) * 2004-09-07 2006-03-09 Lam Research Corporation Methods of etching photoresist on substrates
US7452823B2 (en) * 2005-03-08 2008-11-18 Tokyo Electron Limited Etching method and apparatus
US20080119055A1 (en) * 2006-11-21 2008-05-22 Lam Research Corporation Reducing twisting in ultra-high aspect ratio dielectric etch
US7682986B2 (en) * 2007-02-05 2010-03-23 Lam Research Corporation Ultra-high aspect ratio dielectric etch
US7547636B2 (en) * 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
US20090004836A1 (en) * 2007-06-29 2009-01-01 Varian Semiconductor Equipment Associates, Inc. Plasma doping with enhanced charge neutralization
US20090068767A1 (en) * 2007-09-12 2009-03-12 Lam Research Corporation Tuning via facet with minimal rie lag
US20090084987A1 (en) * 2007-09-28 2009-04-02 Varian Semiconductor Equipment Associates, Inc. Charge neutralization in a plasma processing apparatus
US8263499B2 (en) * 2008-03-31 2012-09-11 Tokyo Electron Limited Plasma processing method and computer readable storage medium
US20100159120A1 (en) * 2008-12-22 2010-06-24 Varian Semiconductor Equipment Associates, Inc. Plasma ion process uniformity monitor
JP5221403B2 (ja) * 2009-01-26 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
JP5171683B2 (ja) * 2009-02-18 2013-03-27 東京エレクトロン株式会社 プラズマ処理方法
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
US20120000421A1 (en) * 2010-07-02 2012-01-05 Varian Semicondutor Equipment Associates, Inc. Control apparatus for plasma immersion ion implantation of a dielectric substrate
US20120021136A1 (en) * 2010-07-20 2012-01-26 Varian Semiconductor Equipment Associates, Inc. System and method for controlling plasma deposition uniformity

Also Published As

Publication number Publication date
CN102405512B (zh) 2015-03-18
JP2012524994A (ja) 2012-10-18
US20130264201A1 (en) 2013-10-10
KR20120027159A (ko) 2012-03-21
KR101703366B1 (ko) 2017-02-06
US20100273332A1 (en) 2010-10-28
SG175158A1 (en) 2011-11-28
WO2010122459A3 (en) 2011-03-24
US8475673B2 (en) 2013-07-02
WO2010122459A2 (en) 2010-10-28
CN102405512A (zh) 2012-04-04
JP5631386B2 (ja) 2014-11-26
TW201101389A (en) 2011-01-01

Similar Documents

Publication Publication Date Title
TWI529800B (zh) 高深寬比之介電層蝕刻方法與裝置
US12057329B2 (en) Selective etch using material modification and RF pulsing
KR102046193B1 (ko) 플라스마 에칭 방법 및 플라스마 에칭 장치
CN101506939B (zh) 在斜面蚀刻处理期间避免低k损伤
KR101494923B1 (ko) 고애스펙트비 구조의 식각시 마이크로로딩의 감소 방법
KR102326635B1 (ko) 플라즈마 처리 장치의 클리닝 방법
TW201334063A (zh) 具有增加的遮罩選擇性之蝕刻
KR101423354B1 (ko) 초-고 종횡비 유전체 에칭에서의 트위스팅 감소
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2012175105A (ja) 疑似ハードマスクのためのウィグリング制御
US10192750B2 (en) Plasma processing method
TW201411720A (zh) 具有混合模式脈動之蝕刻
US20210287907A1 (en) Methods and apparatus for processing a substrate
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
TWI552221B (zh) 高蝕刻速率之提供方法
TWI591719B (zh) 用於平滑側壁快速交替式蝕刻程序之受控氣體混合
JP6504827B2 (ja) エッチング方法
KR20110018318A (ko) 헬륨 디스커밍
JP2007116031A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2007059666A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
TW201413811A (zh) 用於縮小及調整溝槽／通孔臨界尺寸之方法
TW202320166A (zh) 離子束蝕刻系統及方法