JP2022124668A - エッチング方法及びプラズマ処理装置 - Google Patents

エッチング方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2022124668A
JP2022124668A JP2021022434A JP2021022434A JP2022124668A JP 2022124668 A JP2022124668 A JP 2022124668A JP 2021022434 A JP2021022434 A JP 2021022434A JP 2021022434 A JP2021022434 A JP 2021022434A JP 2022124668 A JP2022124668 A JP 2022124668A
Authority
JP
Japan
Prior art keywords
gas
substrate
silicon oxide
chamber
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021022434A
Other languages
English (en)
Inventor
誠一 渡部
Seiichi Watabe
学 佐藤
Manabu Sato
真之 澤田石
Masayuki Sawadaishi
紘己 山田
Hiroki Yamada
慎司 織茂
Shinji Orimo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021022434A priority Critical patent/JP2022124668A/ja
Priority to CN202210120965.9A priority patent/CN114944333A/zh
Priority to KR1020220016961A priority patent/KR20220117149A/ko
Priority to US17/672,217 priority patent/US20220262601A1/en
Publication of JP2022124668A publication Critical patent/JP2022124668A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】エッチング停止層に対するシリコン酸化膜のエッチング選択比を向上させる技術を提供する。【解決手段】エッチング方法は、（ａ）チャンバ内においてシリコン酸化膜を有する基板を準備する工程を含む。基板は、シリコン酸化膜内に配置された複数のエッチング停止層を備える。シリコン酸化膜の厚さ方向における複数のエッチング停止層の位置は互いに異なっている。複数のエッチング停止層のそれぞれは、タングステン及びモリブデンのうち少なくとも１つを含む。エッチング方法は、（ｂ）タングステン及びモリブデンのうち少なくとも１つを含有するガス、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む処理ガスをチャンバ内に供給する工程と、（ｃ）処理ガスからプラズマを生成して、シリコン酸化膜をエッチングすることによって、複数のエッチング停止層にそれぞれ到達する複数の凹部をシリコン酸化膜に形成する工程とを含む。【選択図】図３

Description

本開示の例示的実施形態は、エッチング方法及びプラズマ処理装置に関するものである。
特許文献１は、多層膜に深さの異なる複数のホールを形成するプラズマ処理方法を開示する。多層膜は、酸化層と、酸化層の上面よりも積層方向の下方に配置され、積層方向において異なる位置に配置されたタングステンからなる複数のエッチング停止層とを有する。処理ガスからプラズマを発生して、酸化層の上面から複数のエッチング停止層に至るまでエッチングすることにより、複数のホールが形成される。処理ガスは、フルオロカーボン系ガス、貴ガス及び窒素を含む。
特開２０１４－９００２２号公報
本開示は、エッチングによりシリコン酸化膜に凹部を形成する際にエッチング停止層に対するシリコン酸化膜のエッチング選択比を向上させる技術を提供する。
一つの例示的実施形態において、エッチング方法は、（ａ）チャンバ内においてシリコン酸化膜を有する基板を準備する工程であり、前記基板は、前記シリコン酸化膜内に配置された複数のエッチング停止層を備え、前記シリコン酸化膜の厚さ方向における前記複数のエッチング停止層の位置は互いに異なっており、前記複数のエッチング停止層のそれぞれは、タングステン及びモリブデンのうち少なくとも１つを含む、工程と、（ｂ）タングステン及びモリブデンのうち少なくとも１つを含有するガス、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む処理ガスを前記チャンバ内に供給する工程と、（ｃ）前記処理ガスからプラズマを生成して、前記シリコン酸化膜をエッチングすることによって、前記複数のエッチング停止層にそれぞれ到達する複数の凹部を前記シリコン酸化膜に形成する工程と、を含む。
一つの例示的実施形態によれば、エッチングによりシリコン酸化膜に凹部を形成する際にエッチング停止層に対するシリコン酸化膜のエッチング選択比を向上させる技術が提供される。
一つの例示的実施形態に係るエッチング方法の流れ図である。 一例の基板の部分拡大断面図である。 エッチング後における一例の基板の部分拡大断面図である。 下部電極に与えられる電気バイアス及び上部電極に与えられる電気バイアスの時間変化を示すタイミングチャートの一例である。 一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。
以下、種々の例示的実施形態について説明する。
一つの例示的実施形態において、エッチング方法は、（ａ）チャンバ内においてシリコン酸化膜を有する基板を準備する工程であり、前記基板は、前記シリコン酸化膜内に配置された複数のエッチング停止層を備え、前記シリコン酸化膜の厚さ方向における前記複数のエッチング停止層の位置は互いに異なっており、前記複数のエッチング停止層のそれぞれは、タングステン及びモリブデンのうち少なくとも１つを含む、工程と、（ｂ）タングステン及びモリブデンのうち少なくとも１つを含有するガス、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む処理ガスを前記チャンバ内に供給する工程と、（ｃ）前記処理ガスからプラズマを生成して、前記シリコン酸化膜をエッチングすることによって、前記複数のエッチング停止層にそれぞれ到達する複数の凹部を前記シリコン酸化膜に形成する工程と、を含む。
上記エッチング方法によれば、（ｃ）において、各凹部が各エッチング停止層に到達すると、プラズマ中においてタングステン及びモリブデンのうち少なくとも１つを含有するガスから生成された物質が、各凹部の底に堆積する。その結果、エッチング停止層のエッチングレートが低下するので、エッチング停止層に対するシリコン酸化膜のエッチング選択比を向上させることができる。
一つの例示的実施形態において、タングステン及びモリブデンのうち少なくとも１つを含有する前記ガスが、六フッ化タングステンガス及び六フッ化モリブデンガスのうち少なくとも１つを含んでもよい。
一つの例示的実施形態において、前記（ｃ）における前記チャンバ内の圧力は、２．０Ｐａ以上、３．３Ｐａ以下に設定されてもよい。
一つの例示的実施形態において、前記処理ガスの流量に対する前記処理ガス中のタングステン及びモリブデンのうち少なくとも１つを含有する前記ガスの流量の割合は、５体積％以下であってもよい。
一つの例示的実施形態において、前記（ｃ）において、前記基板を支持する基板支持器の温度が０℃以上、１２０℃以下の温度に設定されてもよい。
一つの例示的実施形態において、前記処理ガスは、炭素及びフッ素を含有する前記ガスとして、フルオロカーボンガスを含んでもよい。
一つの例示的実施形態において、前記（ｃ）は、前記基板を支持する基板支持器に負のパルス電圧を周期的に印加することを含んでもよい。
一つの例示的実施形態において、前記（ｃ）において前記基板支持器に印加される前記パルス電圧の絶対値は、１５０Ｖ以上、１０００Ｖ以下であってもよい。
一つの例示的実施形態において、前記（ｃ）において前記基板支持器に周期的に印加される前記パルス電圧は、５０％以上、１００％以下のデューティ比を有してもよい。
一つの例示的実施形態において、前記（ｃ）において前記パルス電圧が前記基板支持器に印加される周期を規定する周波数は、１００ｋＨｚ以上、１ＭＨｚ以下であってもよい。
一つの例示的実施形態において、プラズマ処理装置は、チャンバと、前記チャンバ内において基板を支持するための基板支持器であり、前記基板はシリコン酸化膜を有し、前記基板は、前記シリコン酸化膜内に配置された複数のエッチング停止層を備え、前記シリコン酸化膜の厚さ方向における前記複数のエッチング停止層の位置は互いに異なっており、前記複数のエッチング停止層のそれぞれは、タングステン及びモリブデンのうち少なくとも１つを含む、基板支持器と、タングステン及びモリブデンのうち少なくとも１つを含有するガス、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む処理ガスを前記チャンバ内に供給するように構成されたガス供給部と、前記チャンバ内で前記処理ガスからプラズマを生成するように構成されたプラズマ生成部と、制御部と、を備え、前記制御部は、前記プラズマを生成して、前記シリコン酸化膜をエッチングすることによって、前記複数のエッチング停止層にそれぞれ到達する複数の凹部を前記シリコン酸化膜に形成するように、前記ガス供給部及び前記プラズマ生成部を制御するように構成される。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一つの例示的実施形態に係るエッチング方法の流れ図である。図１に示すエッチング方法（以下、「方法ＭＴ」という）は、基板のシリコン酸化膜をエッチングして、シリコン酸化膜に凹部を形成するために行われる。
図２は、一例の基板の部分拡大断面図である。方法ＭＴは、図２に示す基板Ｗに適用され得る。基板Ｗは、例えば三次元ＮＡＮＤデバイスを形成するための基板である。図２に示すように、基板Ｗは、シリコン酸化膜ＳＦを有する。基板Ｗは、マスクＭＫ及び下地領域ＵＲを更に有していてもよい。シリコン酸化膜ＳＦは、下地領域ＵＲ上に設けられている。マスクＭＫは、シリコン酸化膜ＳＦ上に設けられている。マスクＭＫは、多結晶シリコン又はアモルファスカーボンのような有機材料から形成される。マスクＭＫは、エッチングによってシリコン酸化膜ＳＦに転写されるパターンを有する。マスクＭＫは、複数の開口ＯＰ１～ＯＰ８を有する。開口ＯＰ１～ＯＰ８のそれぞれは、例えばホールパターンを有する。図２の例では、開口ＯＰ１～ＯＰ８の径は、互いに異なっているが、開口ＯＰ１～ＯＰ８の径は互いに同一であってもよい。
シリコン酸化膜ＳＦは、シリコン及び酸素を含む少なくとも一つ材料から形成されている。シリコン酸化膜ＳＦは、シリコン酸化膜の単層膜から形成されていてもよい。基板Ｗは、シリコン酸化膜ＳＦ内に配置された複数のエッチング停止層ＥＳ１～ＥＳ８を備える。シリコン酸化膜ＳＦの厚さ方向における複数のエッチング停止層ＥＳ１～ＥＳ８の位置は、互いに異なっており、エッチング停止層ＥＳ１～ＥＳ８の順で深くなっている。エッチング停止層ＥＳ１はマスクＭＫに最も近い。エッチング停止層ＥＳ１とマスクＭＫとの間には、シリコン酸化膜ＳＦが配置される。エッチング停止層ＥＳ８は下地領域ＵＲに最も近い。エッチング停止層ＥＳ８は下地領域ＵＲとの間には、シリコン酸化膜ＳＦが配置される。シリコン酸化膜ＳＦの厚さ方向において隣り合うエッチング停止層（例えばエッチング停止層ＥＳ１とエッチング停止層ＥＳ２）間にはシリコン酸化膜ＳＦが配置される。複数のエッチング停止層ＥＳ１～ＥＳ８は、それぞれ対応するマスクＭＫの複数の開口ＯＰ１～ＯＰ８と下地領域ＵＲとの間に位置する端部を有する。複数のエッチング停止層ＥＳ１～ＥＳ８のそれぞれは、タングステン及びモリブデンのうち少なくとも１つを含む。複数のエッチング停止層ＥＳ１～ＥＳ８のそれぞれは、タングステン層であってもよいし、モリブデン層であってもよい。
図１に示すように、方法ＭＴは、工程ＳＴａで開始する。工程ＳＴａ、工程ＳＴｂ及び工程ＳＴｃは、順に行われる。工程ＳＴｃが完了すると、方法ＭＴは終了する。工程ＳＴｂ及び工程ＳＴｃは、同時に行われてもよい。
工程ＳＴａでは、プラズマ処理装置のチャンバ内において基板Ｗが準備される。基板Ｗは、チャンバ内の基板支持器上に載置される。
工程ＳＴｂでは、プラズマ処理装置のチャンバ内に処理ガスが供給される。処理ガスは、タングステン及びモリブデンのうち少なくとも１つを含有するガス（以下、「Ｗ／Ｍｏ含有ガス」という）、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む。処理ガスは、例えば貴ガス等の不活性ガスを更に含んでいてもよい。
Ｗ／Ｍｏ含有ガスは、六フッ化タングステンガス（ＷＦ６ガス）及び六フッ化モリブデンガス（ＭｏＦ６ガス）のうち少なくとも１つを含んでもよい。Ｗ／Ｍｏ含有ガスは、エッチング停止層ＥＳ１～ＥＳ８に含まれる金属と同じ金属を含有してもよい。例えば、エッチング停止層ＥＳ１～ＥＳ８がタングステンを含む場合、Ｗ／Ｍｏ含有ガスはタングステンを含有してもよい。エッチング停止層ＥＳ１～ＥＳ８がモリブデンを含む場合、Ｗ／Ｍｏ含有ガスはモリブデンを含有してもよい。チャンバ内に供給される処理ガスの流量に対するＷ／Ｍｏ含有ガスの流量の割合は、５体積％以下であってもよいし、０．５体積％以上、２．０体積％以下であってもよい。炭素及びフッ素を含有するガスは、フルオロカーボンガスを含んでもよい。フルオロカーボンガスは、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、Ｃ３Ｆ８ガス、及びＣＦ４ガスのうち一つ以上を含み得る。酸素含有ガスは、Ｏ２ガス、ＣＯガス、及びＣＯ２ガスのうち一つ以上を含み得る。
工程ＳＴｃでは、処理ガスからプラズマを生成して、シリコン酸化膜ＳＦをエッチングする。これにより、図３に示されるように、複数のエッチング停止層ＥＳ１～ＥＳ８にそれぞれ到達する複数の凹部ＲＣ１～ＲＣ８がシリコン酸化膜ＳＦに形成される。図３は、エッチング後における図２の基板Ｗの部分拡大断面図である。凹部ＲＣ１～ＲＣ８のそれぞれは、例えばコンタクトホールである。凹部ＲＣ１～ＲＣ８のそれぞれは、シリコン酸化膜ＳＦの厚さ方向に直交する断面において例えば円形状を有する。凹部ＲＣ１～ＲＣ８の径は、互いに異なっており、凹部ＲＣ１～ＲＣ８の順で大きくなっている。凹部ＲＣ１～ＲＣ８の径は、それぞれマスクＭＫの開口ＯＰ１～ＯＰ８の径と同じである。
工程ＳＴｃは、工程ＳＴｂにおけるチャンバ内への処理ガスの供給中に行われる。工程ＳＴｃが行われている期間において、チャンバ内の圧力は、２．０Ｐａ以上、３．３Ｐａ以下（１５ｍＴｏｒｒ以上、２５ｍＴｏｒｒ以下）の圧力に設定されてもよい。工程ＳＴｃが行われている期間において、基板支持器の温度は、０℃以上、１２０℃以下の温度に設定されてもよい。工程ＳＴｃにおける基板支持器の温度が０℃よりも低い場合には、マスクＭＫに対する堆積物の付着係数が高いので、マスクＭＫ上の堆積物による閉塞（クロッギング）が生じて、エッチングの不良が生じ得る。また、工程ＳＴｃにおける基板支持器の温度が１２０℃よりも高い場合には、マスクＭＫに対する堆積物の付着係数が低いので、凹部ＲＣ１～ＲＣ８内の堆積物の量が過剰となって、エッチングの不良が生じ得る。
工程ＳＴｃのシリコン酸化膜ＳＦのエッチングは、複数のエッチング停止層ＥＳ１～ＥＳ８において停止され得る。工程ＳＴｃでは、凹部ＲＣ１～ＲＣ８がそれぞれエッチング停止層ＥＳ１～ＥＳ８に到達すると、プラズマ中でＷ／Ｍｏ含有ガスから生成された物質が凹部ＲＣ１～ＲＣ８の底に堆積する。その結果、堆積膜ＤＰが形成されると推定される。プラズマ中でＷ／Ｍｏ含有ガスから生成された物質は、例えばタングステンを含むラジカル又はモリブデンを含むラジカルである。堆積膜ＤＰは、凹部ＲＣ１～ＲＣ８の底の近くにおいて凹部ＲＣ１～ＲＣ８の側壁にも形成されると推定される。堆積膜ＤＰは、マスクＭＫの上面及び開口ＯＰ１～ＯＰ８の側壁にも形成されると推定される。
方法ＭＴによれば、エッチング停止層ＥＳ１～ＥＳ８のエッチングが抑制される。これは、凹部ＲＣ１～ＲＣ８の底に堆積膜ＤＰが形成されるからと推定される。その結果、エッチング停止層ＥＳ１～ＥＳ８のエッチングレートが低下するので、エッチング停止層ＥＳ１～ＥＳ８に対するシリコン酸化膜ＳＦのエッチング選択比を向上させることができる。一例において、ＷＦ６ガスを用いた場合、エッチング停止層に対するシリコン酸化膜のエッチング選択比は、ＷＦ６ガスを用いなかった場合に比べて６５％増加する。また、マスクＭＫのエッチングが抑制される。これは、マスクＭＫの表面に堆積膜ＤＰが形成されるからと推定される。その結果、マスクＭＫのエッチングレートが低下するので、マスクＭＫに対するシリコン酸化膜ＳＦのエッチング選択比を向上させることができる。一例において、ＷＦ６ガスを用いた場合、マスクに対するシリコン酸化膜のエッチング選択比は、ＷＦ６ガスを用いなかった場合に比べて７０％増加する。したがって、エッチングによるマスクＭＫ及びエッチング停止層ＥＳ１～ＥＳ８の減少量を小さく維持しつつ、シリコン酸化膜ＳＦのエッチングのエッチングレートを大きくすることができる。さらに、Ｗ／Ｍｏ含有ガスがフッ素を含む場合、プラズマ中で生成されたフッ素ラジカルがシリコン酸化膜ＳＦのエッチングを促進する。そのため、シリコン酸化膜ＳＦのエッチングレートを大きくすることができる。一例において、ＷＦ６ガスを用いた場合、シリコン酸化膜のエッチングレートは、ＷＦ６ガスを用いなかった場合に比べて８．８％増加する。さらに、Ｗ／Ｍｏ含有ガスを用いると、凹部ＲＣ１～ＲＣ８の底の形状の歪（ｄｉｓｔｏｒｔｉｏｎ）を小さくできる。一例において、ＷＦ６ガスを用いた場合、歪の小ささを示す指標は、ＷＦ６ガスを用いなかった場合に比べて８７％増加する。歪の小ささを示す指標は、円形状を有する凹部の底の最小径を最大径で割った値である。
Ｗ／Ｍｏ含有ガスが、エッチング停止層ＥＳ１～ＥＳ８に含まれる金属と同じ金属を含有する場合、当該金属（例えば堆積膜ＤＰ）によるエッチング停止層ＥＳ１～ＥＳ８の抵抗値の変化が小さくなる。よって、凹部ＲＣ１～ＲＣ８内に充填される導体部がエッチング停止層ＥＳ１～ＥＳ８に含まれる金属と同じ金属を含む場合、導体部とエッチング停止層ＥＳ１～ＥＳ８との間の抵抗値を小さくできる。また、エッチング停止層ＥＳ１～ＥＳ８のエッチングダメージが当該金属（例えば堆積膜ＤＰ）によって補修される。
図４は、下部電極に与えられる電気バイアス及び上部電極に与えられる電気バイアスの時間変化を示すタイミングチャートの一例である。このタイミングチャートは、方法ＭＴにおける工程ＳＴｃに関連する。工程ＳＴｃは、基板Ｗを支持する基板支持器に電気バイアスＥＢ（負のパルス電圧）が与えられることにより、基板Ｗに負の電位を周期的に生じさせることを含んでもよい。一例では、図４に示すように、電気バイアスＥＢとして、負の直流電圧が、基板支持器の下部電極に周期ＣＹで周期的に印加される。周期ＣＹは、期間ＰＡ及び期間ＰＢを含む。負の直流電圧は、期間ＰＡにおいて基板支持器の下部電極に印加される。期間ＰＢでは、基板支持器の下部電極に対する負の直流電圧の印加は停止される。期間ＰＡにおいて基板支持器の下部電極に印加される負の直流電圧の絶対値は、１５０Ｖ以上、１０００Ｖ以下であり得る。周期ＣＹにおいて期間ＰＡが占める割合、即ち工程ＳＴｃにおいて下部電極に周期的に印加される負の直流電圧が有するデューティ比は、５０％以上、１００％以下であり得る。デューティ比は、６０％以上、８０％以下であってもよい。また、周期ＣＹを規定する周波数は、１００ｋＨｚ以上、１ＭＨｚ以下であり得る。周期ＣＹを規定する周波数は、３００ｋＨｚ以上、８００ｋＨｚ以下であってもよい。なお、周期ＣＹの時間長は、周期ＣＹを規定する周波数の逆数である。電気バイアスＥＢは、図４において矩形波を描いているが、三角波又はインパルスを描いてもよい。
一実施形態において、方法ＭＴにおいて用いられるプラズマ処理装置は、容量結合型のプラズマ処理装置であってもよい。即ち、プラズマ処理装置は、上部電極を更に備えていてもよい。上部電極は、基板支持器の上方に設けられる。工程ＳＴｃでは、上部電極に別の電気バイアスＤＣＳが与えられてもよい。具体的には、図４に示すように、工程ＳＴｃでは、電気バイアスＤＣＳとして、負の直流電圧が、周期ＣＹ内の期間ＰＢにおいて上部電極に印加される。なお、期間ＰＡにおいて、上部電極に対する負の直流電圧の印加は停止されてもよい。或いは、期間ＰＡにおいて上部電極に印加される負の直流電圧の絶対値は、期間ＰＢにおいて上部電極に印加される負の直流電圧の絶対値よりも小さくてもよい。
以下、方法ＭＴの実行に用いられ得るプラズマ処理装置について説明する。図５は、一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。図５に示すプラズマ処理装置１は、方法ＭＴにおいて用いられ得る。プラズマ処理装置１は、容量結合型のプラズマ処理装置である。
プラズマ処理装置１は、チャンバ１０を備えている。チャンバ１０は、その中に内部空間１０ｓを提供している。チャンバ１０の中心軸線は、鉛直方向に延びる軸線ＡＸである。一実施形態において、チャンバ１０は、チャンバ本体１２を含んでいる。チャンバ本体１２は、略円筒形状を有している。内部空間１０ｓは、チャンバ本体１２の中に提供されている。チャンバ本体１２は、例えばアルミニウムから構成されている。チャンバ本体１２は、電気的に接地されている。チャンバ本体１２の内壁面上には、耐腐食性を有する膜が設けられている。耐腐食性を有する膜は、酸化アルミニウム、酸化イットリウムといったセラミックから形成された膜であり得る。
チャンバ本体１２は、その側壁において通路１２ｐを提供している。基板Ｗは、内部空間１０ｓとチャンバ１０の外部との間で搬送されるときに、通路１２ｐを通過する。通路１２ｐは、ゲートバルブ１２ｇにより開閉可能となっている。ゲートバルブ１２ｇは、チャンバ本体１２の側壁に沿って設けられている。
プラズマ処理装置１は、基板支持器１６を更に備えている。基板支持器１６は、チャンバ１０内で基板Ｗを支持するように構成されている。基板Ｗは、略円盤形状を有し得る。基板支持器１６は、支持体１５によって支持されていてもよい。支持体１５は、チャンバ本体１２の底部から上方に延在している。支持体１５は、略円筒形状を有している。支持体１５は、石英といった絶縁材料から形成されている。
基板支持器１６は、下部電極１８を含んでいる。基板支持器１６は、静電チャック２０を更に含んでいてもよい。また、基板支持器１６は、電極プレート１９を更に含んでいてもよい。電極プレート１９は、アルミニウムといった導電性材料から形成されている。電極プレート１９は略円盤形状を有しており、その中心軸線は軸線ＡＸである。下部電極１８は、電極プレート１９上に設けられている。下部電極１８は、アルミニウムといった導電性材料から形成されている。下部電極１８は略円盤形状を有しており、その中心軸線は軸線ＡＸである。下部電極１８は、電極プレート１９に電気的に接続されている。
下部電極１８は、その内部において流路１８ｆを提供している。流路１８ｆは、熱交換媒体（例えば冷媒）用の流路である。流路１８ｆは、供給装置（例えば、チラーユニット）からの熱交換媒体を、配管２３ａを介して受ける。この供給装置は、チャンバ１０の外部に設けられている。流路１８ｆに供給された熱交換媒体は、流路１８ｆを流れて、配管２３ｂを介して供給装置に戻される。熱交換媒体の供給装置は、プラズマ処理装置１の温度調整機構を構成する。
静電チャック２０は、下部電極１８上に設けられている。基板Ｗは、静電チャック２０の上面の上に載置される。静電チャック２０は、本体及び電極（チャック電極）を有する。静電チャック２０の本体は、誘電体から形成されている。静電チャック２０及びその本体の各々は、略円盤形状を有しており、その中心軸線は軸線ＡＸである。静電チャック２０のチャック電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０のチャック電極は、スイッチを介して直流電源に接続されている。直流電源からの電圧が静電チャック２０の電極に印加されると、静電チャック２０と基板Ｗとの間で静電引力が発生する。発生した静電引力により、基板Ｗは、静電チャック２０に引き付けられ、静電チャック２０によって保持される。なお、後述するように、静電チャック２０内にバイアス電極を設ける場合には、静電チャック２０の表面（基板Ｗが載置される面）側にチャック電極が設けられ、静電チャック２０の裏面（下部電極１８と対向する面）側にバイアス電極が設けられてよい。
基板支持器１６は、その上に配置されるエッジリングＥＲを更に支持してもよい。エッジリングＥＲは、シリコン、炭化シリコン、又は石英から形成され得る。基板Ｗは、静電チャック２０上且つエッジリングＥＲによって囲まれた領域内に配置される。
プラズマ処理装置１は、ガス供給ライン２５を更に備えていてもよい。ガス供給ライン２５は、ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面（下面）との間の間隙に供給する。
プラズマ処理装置１は、筒状部２８及び絶縁部２９を更に備えていてもよい。筒状部２８は、チャンバ本体１２の底部から上方に延在している。筒状部２８は、支持体１５の外周に沿って延在している。筒状部２８は、導電性材料から形成されており、略円筒形状を有している。筒状部２８は、電気的に接地されている。絶縁部２９は、筒状部２８上に設けられている。絶縁部２９は、絶縁性を有する材料から形成されている。絶縁部２９は、例えば石英といったセラミックから形成されている。絶縁部２９は、略円筒形状を有している。絶縁部２９は、電極プレート１９の外周、下部電極１８の外周、及び静電チャック２０の外周に沿って延在している。
プラズマ処理装置１は、上部電極３０を更に備えている。上部電極３０は、基板支持器１６の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成されている。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含んでいてもよい。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成している。天板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。一実施形態においては、天板３４は、シリコンから形成されている。天板３４は、複数のガス孔３４ａを提供している。複数のガス孔３４ａは、天板３４をその板厚方向に貫通している。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムといった導電性材料から形成される。支持体３６は、その内部においてガス拡散室３６ａを提供している。支持体３６は、複数のガス孔３６ｂを更に提供している。複数のガス孔３６ｂは、ガス拡散室３６ａから下方に延びている。複数のガス孔３６ｂは、複数のガス孔３４ａにそれぞれ連通している。支持体３６は、ガス導入口３６ｃを更に提供している。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４１、流量制御器群４２、及びバルブ群４３を介して、ガスソース群４０が接続されている。ガスソース群４０、バルブ群４１、流量制御器群４２、及びバルブ群４３は、ガス供給部ＧＳを構成している。ガスソース群４０は、複数のガスソースを含んでいる。ガスソース群４０の複数のガスソースは、方法ＭＴで利用される複数のガスのソースを含んでいる。バルブ群４１及びバルブ群４３の各々は、複数の開閉バルブを含んでいる。流量制御器群４２は、複数の流量制御器を含んでいる。流量制御器群４２の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４１の対応の開閉バルブ、流量制御器群４２の対応の流量制御器、及びバルブ群４３の対応の開閉バルブを介して、ガス供給管３８に接続されている。
プラズマ処理装置１は、シールド４６を更に備えていてもよい。シールド４６は、チャンバ本体１２の内壁面に沿って着脱自在に設けられている。シールド４６は、チャンバ本体１２にプラズマ処理の副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。
プラズマ処理装置１は、バッフル部材４８を更に備えていてもよい。バッフル部材４８は、基板支持器１６を囲む部材（例えば、筒状部２８）とシールド４６との間に設けられている。バッフル部材４８は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。バッフル部材４８は、複数の貫通孔を提供している。バッフル部材４８の下方、且つ、チャンバ本体１２の底部には、排気口が設けられている。排気口には、排気装置５０が、排気管５２を介して接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプといった真空ポンプを有している。
プラズマ処理装置１は、高周波電源６１及びパルス電源６２を更に備えている。高周波電源６１は、高周波電力（以下、「高周波電力ＨＦ」という）を発生するように構成されている。高周波電力ＨＦは、プラズマの生成に適した周波数を有する。高周波電力ＨＦの周波数は、例えば２７ＭＨｚ以上、１００ＭＨｚ以下である。高周波電源６１は、整合器６１ｍを介して下部電極１８に接続されている。整合器６１ｍは、高周波電源６１の負荷側（下部電極１８側）のインピーダンスを、高周波電源６１の出力インピーダンスに整合させるための回路を有している。高周波電源６１は、一実施形態において、プラズマ生成部を構成している。なお、高周波電源６１は、整合器６１ｍを介して、上部電極３０に接続されていてもよい。
パルス電源６２は、上述した電気バイアスＥＢを下部電極１８に与えるように構成されている。即ち、パルス電源６２は、方法ＭＴの工程ＳＴｃにおいて、電気バイアスＥＢとして、基板Ｗに負の電位が生じるように構成されている。パルス電源６２は、それ自体が電気バイアスＥＢを下部電極１８に周期的に印加するように構成されてもよく、パルス電源６２の下流側に電気バイアスＥＢをパルス化するためのデバイスを備えるように構成されてよい。パルス電源６２からの電気バイアスＥＢは、上述したように、周期ＣＹ内の期間ＰＡにおいて下部電極１８に印加される。周期ＣＹ内の期間ＰＢにおいて、パルス電源６２からの電気バイアスＥＢの下部電極１８に対する印加は、停止される。なお、パルス電源６２は、下部電極１８に代えて、静電チャック２０内に設けられたバイアス電極に電気バイアスＥＢを与えるように構成されてもよい。
一実施形態において、プラズマ処理装置１は、直流電源７０を更に備えていてもよい。直流電源７０は、上述した電気バイアスＤＣＳを上部電極３０に与えるように構成されている。即ち、直流電源７０は、電気バイアスＤＣＳとして、負の直流電圧を上部電極３０に周期的に印加するように構成されている。直流電源７０からの負の直流電圧は、上述したように、周期ＣＹ内の期間ＰＢにおいて上部電極３０に印加される。周期ＣＹ内の期間ＰＡにおいて、直流電源７０からの負の直流電圧の上部電極３０に対する印加は、停止されてもよい。或いは、期間ＰＡにおいて上部電極に印加される負の直流電圧の絶対値は、期間ＰＢにおいて上部電極に印加される負の直流電圧の絶対値よりも小さくてもよい。
プラズマ処理装置１は、制御部８０を更に備えていてもよい。制御部８０は、プロセッサ、記憶装置、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１の各部を制御する。具体的に、制御部８０は、記憶装置に記憶されている制御プログラムを実行し、当該記憶装置に記憶されているレシピデータに基づいてプラズマ処理装置１の各部を制御する。制御部８０による制御により、レシピデータによって指定されたプロセスがプラズマ処理装置１において実行される。方法ＭＴは、制御部８０によるプラズマ処理装置１の各部の制御により、プラズマ処理装置１において実行され得る。
プラズマ処理装置１を用いて基板Ｗに方法ＭＴが適用される場合には、工程ＳＴａにおいて、基板Ｗが基板支持器１６上に載置される。続く工程ＳＴｂでは、制御部８０は、上述した処理ガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。続く工程ＳＴｃでは、制御部８０は、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。また、工程ＳＴｃでは、制御部８０は、チャンバ１０内で処理ガスからプラズマを生成するよう、プラズマ生成部を制御する。具体的に、制御部８０は、高周波電力ＨＦを供給するよう、高周波電源６１を制御する。また、工程ＳＴｃでは、制御部８０は、電気バイアスＥＢとして負の直流電圧を下部電極１８に周期的に印加するよう、パルス電源６２を制御してもよい。制御部８０は、工程ＳＴｃにおいて、上述した電気バイアスＤＣＳとして、負の直流電圧を周期的に上部電極３０に印加するよう、直流電源７０を制御してもよい。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
例えば、方法ＭＴにおいて用いられるプラズマ処理装置は、容量結合型以外の他のタイプのプラズマ処理装置であってもよい。そのようなプラズマ処理装置は、例えば、誘導結合型のプラズマ処理装置、電子サイクロトロン共鳴（ＥＣＲ）プラズマ処理装置、又はマイクロ波といった表面波を用いてプラズマを生成するプラズマ処理装置である。
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
１…プラズマ処理装置、１０…チャンバ、１６…基板支持器、６１…高周波電源、８０…制御部、ＥＳ１～ＥＳ８…エッチング停止層、ＧＳ…ガス供給部、ＲＣ１～ＲＣ８…凹部、ＳＦ…シリコン酸化膜、Ｗ…基板。

Claims (11)

  1. （ａ）チャンバ内においてシリコン酸化膜を有する基板を準備する工程であり、前記基板は、前記シリコン酸化膜内に配置された複数のエッチング停止層を備え、前記シリコン酸化膜の厚さ方向における前記複数のエッチング停止層の位置は互いに異なっており、前記複数のエッチング停止層のそれぞれは、タングステン及びモリブデンのうち少なくとも１つを含む、工程と、
    （ｂ）タングステン及びモリブデンのうち少なくとも１つを含有するガス、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む処理ガスを前記チャンバ内に供給する工程と、
    （ｃ）前記処理ガスからプラズマを生成して、前記シリコン酸化膜をエッチングすることによって、前記複数のエッチング停止層にそれぞれ到達する複数の凹部を前記シリコン酸化膜に形成する工程と、
    を含む、エッチング方法。
  2. タングステン及びモリブデンのうち少なくとも１つを含有する前記ガスが、六フッ化タングステンガス及び六フッ化モリブデンガスのうち少なくとも１つを含む、請求項１に記載のエッチング方法。
  3. 前記（ｃ）における前記チャンバ内の圧力は、２．０Ｐａ以上、３．３Ｐａ以下に設定される、請求項１又は２に記載のエッチング方法。
  4. 前記処理ガスの流量に対する前記処理ガス中のタングステン及びモリブデンのうち少なくとも１つを含有する前記ガスの流量の割合は、５体積％以下である、請求項１～３の何れか一項に記載のエッチング方法。
  5. 前記（ｃ）において、前記基板を支持する基板支持器の温度が０℃以上、１２０℃以下の温度に設定される、請求項１～４の何れか一項に記載のエッチング方法。
  6. 前記処理ガスは、炭素及びフッ素を含有する前記ガスとして、フルオロカーボンガスを含む、請求項１～５の何れか一項に記載のエッチング方法。
  7. 前記（ｃ）は、前記基板を支持する基板支持器に負のパルス電圧を周期的に印加することを含む、請求項１～６の何れか一項に記載のエッチング方法。
  8. 前記（ｃ）において前記基板支持器に印加される前記パルス電圧の絶対値は、１５０Ｖ以上、１０００Ｖ以下である、請求項７に記載のエッチング方法。
  9. 前記（ｃ）において前記基板支持器に周期的に印加される前記パルス電圧は、５０％以上、１００％以下のデューティ比を有する、請求項７又は８に記載のエッチング方法。
  10. 前記（ｃ）において前記パルス電圧が前記基板支持器に印加される周期を規定する周波数は、１００ｋＨｚ以上、１ＭＨｚ以下である、請求項７～９の何れか一項に記載のエッチング方法。
  11. チャンバと、
    前記チャンバ内において基板を支持するための基板支持器であり、前記基板はシリコン酸化膜を有し、前記基板は、前記シリコン酸化膜内に配置された複数のエッチング停止層を備え、前記シリコン酸化膜の厚さ方向における前記複数のエッチング停止層の位置は互いに異なっており、前記複数のエッチング停止層のそれぞれは、タングステン及びモリブデンのうち少なくとも１つを含む、基板支持器と、
    タングステン及びモリブデンのうち少なくとも１つを含有するガス、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む処理ガスを前記チャンバ内に供給するように構成されたガス供給部と、
    前記チャンバ内で前記処理ガスからプラズマを生成するように構成されたプラズマ生成部と、
    制御部と、
    を備え、
    前記制御部は、前記プラズマを生成して、前記シリコン酸化膜をエッチングすることによって、前記複数のエッチング停止層にそれぞれ到達する複数の凹部を前記シリコン酸化膜に形成するように、前記ガス供給部及び前記プラズマ生成部を制御するように構成される、プラズマ処理装置。

JP2021022434A 2021-02-16 2021-02-16 エッチング方法及びプラズマ処理装置 Pending JP2022124668A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021022434A JP2022124668A (ja) 2021-02-16 2021-02-16 エッチング方法及びプラズマ処理装置
CN202210120965.9A CN114944333A (zh) 2021-02-16 2022-02-09 蚀刻方法和等离子体处理装置
KR1020220016961A KR20220117149A (ko) 2021-02-16 2022-02-09 에칭 방법 및 플라즈마 처리 장치
US17/672,217 US20220262601A1 (en) 2021-02-16 2022-02-15 Etching method and plasma processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021022434A JP2022124668A (ja) 2021-02-16 2021-02-16 エッチング方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
JP2022124668A true JP2022124668A (ja) 2022-08-26

Family

ID=82800485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021022434A Pending JP2022124668A (ja) 2021-02-16 2021-02-16 エッチング方法及びプラズマ処理装置

Country Status (4)

Country Link
US (1) US20220262601A1 (ja)
JP (1) JP2022124668A (ja)
KR (1) KR20220117149A (ja)
CN (1) CN114944333A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101555725B1 (ko) * 2007-11-29 2015-09-25 램 리써치 코포레이션 마이크로로딩을 제어하기 위한 펄스화된 바이어스 플라즈마 프로세스
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
JP6096470B2 (ja) * 2012-10-29 2017-03-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10741407B2 (en) * 2018-10-19 2020-08-11 Lam Research Corporation Reduction of sidewall notching for high aspect ratio 3D NAND etch

Also Published As

Publication number Publication date
US20220262601A1 (en) 2022-08-18
KR20220117149A (ko) 2022-08-23
CN114944333A (zh) 2022-08-26

Similar Documents

Publication Publication Date Title
JP5848140B2 (ja) プラズマ処理装置
US20060207725A1 (en) Substrate mounting table, substrate processing apparatus and substrate processing method
JP7174634B2 (ja) 膜をエッチングする方法
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
TWI822731B (zh) 蝕刻方法及電漿處理裝置
JP7110034B2 (ja) エッチングする方法及びプラズマ処理装置
US20190198336A1 (en) Etching method
JP2023118883A (ja) プラズマ処理装置
JP2019201086A (ja) 処理装置、部材及び温度制御方法
JP6063181B2 (ja) プラズマ処理方法、及びプラズマ処理装置
JPWO2010092758A1 (ja) 薄膜形成装置および薄膜形成方法
JP2022124668A (ja) エッチング方法及びプラズマ処理装置
US20210082712A1 (en) Method of etching silicon oxide film and plasma processing apparatus
US11081351B2 (en) Method of processing substrate, device manufacturing method, and plasma processing apparatus
JP7309799B2 (ja) エッチング方法及びプラズマ処理装置
JP2016096342A (ja) プラズマ処理装置
US20190043721A1 (en) Method of etching multilayered film
US20200294773A1 (en) Plasma processing method and plasma processing apparatus
WO2023214521A1 (ja) プラズマ処理方法及びプラズマ処理装置
JP2022074000A5 (ja)
KR102700600B1 (ko) 에칭 방법
WO2022059440A1 (ja) エッチング方法、プラズマ処理装置、及び基板処理システム
JP7198609B2 (ja) エッチング方法及びプラズマ処理装置
JP2024033846A (ja) 基板処理方法及びプラズマ処理装置
JP2022032235A (ja) エッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240702