CN102388535A - 具有栅地阴地放大器电路的开关装置 - Google Patents

Abstract

一种用于在第一端子（1）和第二端子（2）之间切换电流的开关装置具有如下栅地阴地放大器电路：该栅地阴地放大器电路具有第一半导体开关（M）和第二半导体开关（J）的串联电路，其中两个半导体开关（M，J）通过公共点（13）相互连接，以及·第一半导体开关（M）借助第一控制输入端根据在第一控制输入端和第一端子（1）之间的电压而被激励，以及·第二半导体开关（J）借助第二控制输入端（4）根据在第二控制输入端（4）与公共点（13）之间的电压而被激励。在此，在第二端子（2）与控制输入端中的至少一个之间连接具有可预先给定的大小的电容（C）的控制电路。

Description

具有栅地阴地放大器电路的开关装置

技术领域

本发明涉及电子电路技术的领域并且尤其是涉及一种具有根据权利要求1的前序部分所述的栅地阴地放大器电路（Kaskodeschaltung）的开关装置。

背景技术

用于在高工作电压的情况下快速切换电流的、尤其是具有低导通损耗的电子装置可以根据DE 196 10 135 C1或者US 6,157,049来实现。在此，该电子装置基于MOSFET M的特定互连和JFET J（结型场效应晶体管（Junction Field Effect Transistor）或者阻挡层FET），通过图1图示。两个开关被布置在第一端子1和第二端子2之间并且通过MOSFET M的控制端子3来控制。

示例性地，对现有技术的说明并且紧接着也对本发明的说明在以下针对具有电感性负载的半桥拓扑结构来予以描述，如在图2中所示的那样。具有功率电子开关M、J、M₁、J₁和连接在第三端子5与第二端子2之间的电感性负载L的半桥表明了如在许多功率电子系统中发生的那样的典型的布局。在第一端子1与第二端子2之间的下部栅地阴地放大器电路通过下部MOSFET M和下部JFET J形成。在第二端子2与第三端子5之间的上部栅地阴地放大器电路通过上部MOSFET M₁和JFET J₁形成。第三端子5在此例如处于中间电路电压上，第一端子1处于相反的中间电路电压上或者处于多相系统的星形接点上。在此，代替上部栅地阴地放大器电路，也可以使用阴极端子在第三端子5上的二极管。

当下部栅地阴地放大器电路接通、即导通时，电感L中的外施的（eingepraegt）电流从第二端子2流向第一端子1。在下部MOSFET M关断时，在串联布置的下部JFET J上施加负的夹断（Pinch-off）电压，该负的夹断电压使下部JFET J截止。在此，电流从下部栅地阴地放大器电路换向到上部栅地阴地放大器电路。该电流接着流经电感L并且从第二端子2经过上部MOSFET M₁和上部JFET J₁的沟道/体二极管流向第三端子5。沟道/体二极管在附图中分别与相应的开关反并联地绘出。这些沟道/体二极管在此因此用作反并联的续流二极管。

由于开关的结构造成的寄生开关电容，电荷传输的时间或开关的截止电压的建立与电流有关。通过电感L的电流越大，则换向进行得越快并且截止电压在相应的开关上建立得越快。这导致，可形成非常高的电压变化（du/dt）的值，这些电压变化（du/dt）的值可非常强烈地影响EMV（电磁兼容性）特性。

如下极高的du/dt不与负载电流有关：如果下部栅地阴地放大器电路将电流换向离（abkommutieren）上部续流二极管，则在接通MOSFET和JFET的特定互连时可以达到该极高的du/dt。但是，在接通时得到的非常陡的电压边沿也可以强烈地影响EMV特性。

因而，不同的应用要求（不仅在接通时而且在关断时）控制开关速度并且由此要求一种能够与负载电路无关地控制电压边沿的方法，以便由此减小或者消除耦合输入的干扰。在用于各个分立的晶体管的公知方法中，不仅在接通晶体管时而且在关断晶体管时，在此尤其是修改栅极驱动电路并且由此已获得对换向的显著控制。

另一公知的为了（在单个MOSFET的情况下）影响du/dt控制特性的可能性是增大相关的栅极漏极电容并且因此延长限制栅极电流的密勒（Miller）效应。通过附加的栅极漏极电容，增强从漏极到栅极的负反馈，并且尤其是延长接通持续时间以及也延长关断持续时间。相对应地，du/dt值变得更小。

但是，在MOSFET M和JFET J的特定互连中，公知的方法、如栅极驱动电路的修改不能被使用，因为这仅改变MOSFET的特性而不改变施加有高工作电压的JFET的特性。

发明内容

因此，本发明的任务是提出一种用于控制开头所述类型的du/dt特性的开关装置和方法，所述开关装置和方法排除了上述缺点。尤其是，任务是限制开关上的电压变化的速度或者将该电压变化的速度调整到预先给定的程度，而对开关装置的其他重要特性没有不利影响。

带有权利要求1的特征的具有MOSFET和JFET的串联电路的开关装置解决该任务。

用于在第一端子和第二端子之间切换电流的开关装置因此具有带有第一半导体开关和第二半导体开关的串联电路的栅地阴地放大器电路，其中两个半导体开关通过公共点彼此连接，以及

● 第一半导体开关借助第一控制输入端根据在第一控制输入端与第一端子之间的电压被激励，以及

● 第二半导体开关借助第二控制输入端根据在第二控制输入端与公共点之间的电压被激励。

在此，在第二端子与控制输入端中的至少一个之间连接具有可预先给定的大小的电容的控制电路。

所述电容这样增大（与内部漏极栅极开关电容并联的）漏极-栅极电容，其中优选地阻尼电阻在此有助于衰减出现的振荡并且同时限制针对该电容的充电/放电电流。通常，控制电路因此优选地为RC元件（Glied）。

电容被选择得越大，则对控制输入端的负反馈就越大并且密勒效应就越大，该密勒效应导致使接通速度或关断速度放慢并且因此使电压变化的陡度降低到低的值。

在本发明的优选的实施形式中，第一半导体开关是IGFET、尤其是MOSFET，而第二半导体开关是JFET。为了简便起见，在下文还只谈到MOSFET或JFET，其中所述的内容但是通常也适于在栅地阴地放大器电路中共同作用的第一半导体开关和第二半导体开关。常用的术语“MOSFET”在本申请中分别也意指涉及更一般的名称MISFET（金属绝缘体半导体FET）或者一般而言IGFET（具有绝缘栅极的FET）的半导体器件。

在本发明的另一优选的实施形式中，在第二控制输入端与第一端子之间连接有电阻装置。该电阻装置用于使在第二半导体开关的该控制输入端与连接到第二端子上的端子之间的内部电容上的充电过程放慢。

电阻装置、例如单个附加电阻是JFET的合闸电阻。尤其是，该合闸电阻与JFET的栅极源极电容一起形成另一RC元件并且由此使JFET的栅极源极电容到夹断电压或到为0伏特的接通电压的充电或放电放慢。

通过附加电阻也进一步限制了控制电路的电容的充电或放电电流，其中也对阻尼电阻予以考虑。由于电容的充电或放电电流，如下电压短时地在附加电阻上：该电压提高或降低至JFET的栅极端子的第四端子（或者第二控制输入端）的电势并且因此抵制JFET的关断或也抵制JFET的接通。

在本发明的另一实施形式中，附加的串联电阻被连接在JFET的栅极端子之前、即在栅极端子与第四端子之间，以便由此保证了对JFET的尽可能最优的激励并且尤其是单独地确定开关速度。

在本发明的另一优选的实施形式中，通过另一网络被连接在第四端子与第一端子之间，在接通时和在关断时的开关特征彼此独立地被调整并且因此实现不同的du/dt值或被同步的du/dt值。带有二极管和不同的阻尼电阻的网络可以针对JFET的接通或关断分开地被设计并且被优化。

基本上，作为在第四端子和第二端子之间的控制电路的RC元件也可以是并联电路，或者是用于接通或关断的具有可适配的阻尼电阻的并联电路或者可单独适配的并联电路，在所述并联电路中不仅阻尼电阻而且电容都可以与接通特性或关断特性相适配。

在本发明的另一优选的实施形式中，电容被安置在第三端子（或者第一控制输入端）与第二端子之间。在此，第一控制输入端等于MOSFET的栅极端子。由此实现了第二端子对MOSFET的栅极端子的负反馈，由于附加需要的不能由栅极驱动电路提供的载流子而增大了密勒效应并且延长了密勒平台（Miller Plateau），并且因此减低了在接通时以及在关断时的开关速度。

在第二端子与第三端子之间的电容基本上也可以被连接在（非反相的）放大器电路之前并且接着该放大器电路被连接到第三端子。

其他的优选实施形式由从属权利要求得知。

附图说明

在下文中，参照在所附的附图中示出的优选实施例更为详细地阐述了本发明主题。分别示意性地：

图1示出了根据现有技术的MOSFET和阻挡层FET的串联电路；

图2示出了根据现有技术的这种电路的示例性应用；

图3示出了本发明的第一实施形式；

图4示出了本发明的第二实施形式；

图5示出了本发明的具有控制电路的不同变形方案的第三实施形式；

图6示出了本发明的第四实施形式；以及

图7示出了本发明的第五实施形式。

基本上在附图中给相同的部分配备有相同的附图标记。

具体实施方式

图3示出了本发明的第一实施形式：单个开关装置（典型地作为例如在逆变器中的更广泛的开关装置的部分）具有带有第一半导体开关和第二半导体开关的栅地阴地放大器电路。在此并且在以下的例子中分别谈到JFET和MOSFET开关，并且在附图中绘制了n沟道半导体元件。然而，本发明以类似的方式也能利用p沟道元件、在相反的极性的情况下并且也针对双极晶体管来实现。

图3以及图4-7的开关装置可以（相对应倍增地）在根据图2的结构的一个或多个桥接旁路中被采用。

开关装置因此一方面具有两个半导体开关，在所示的实施形式中分别为在栅地阴地放大器电路中的JFET J和MOSFET M（或IGFET）。因此，MOSFET M作为第一半导体开关被连接在第一端子1与公共端子13之间，而JFET J作为第二半导体开关被连接在共同端子13与第二端子2之间。MOSFET M通过其作为第一控制输入端3的栅极端子3而被激励。JFET J通过其栅极端子而被激励。在根据现有技术的栅地阴地放大器电路中，JFET J的栅极端子直接与第一端子连接，并且根据栅极源极电压得到对JFET J的控制。

在本发明的一个实施形式中，现在具有可预先给定的大小的电容C的控制电路12被连接在第二控制输入端4与第二端子2之间。第二控制输入端4直接与JFET J的栅极端子连接，因此在电学上看来与栅极端子相同（图3），或者通过可预先给定的串联电阻R_g与JFET J的栅极端子连接（图4）。

控制电路12在根据图3和图4的第一变形方案中具有电容C与阻尼电阻R_St的串联电路。除了控制电路之外，电阻装置7可以被布置在第二控制输入端4与第一端子1之间。电阻装置7和控制电路12共同形成针对第二控制输入端4的布线网络6。该布线网络6以如下方式允许对栅地阴地放大器电路的开关时间的受控影响：

－ 电容C提高了JFET J或整个栅地阴地放大器电路的密勒电容。

－ 阻尼电阻R_St阻止由于电容C会出现的振荡。

－ 例如具有可选的附加电阻R的电阻装置7使在JFET J的栅极与漏极之间的内部电容上的充电过程放慢。

－ 可选的串联电阻Rg引起在JFET J的截止反应或接通反应中的延迟并且与附加电阻R共同附加地使在JFET J的栅极和源极之间的内部电容的充电或放电放慢。

由于在第一半导体开关上的截止电压相对小，所以通过串联电阻Rg对栅地阴地放大器电路的开关时间的影响相对于对附加电阻R的影响相对小。尽管如此，可以有利地有针对性地选择串联电阻Rg来调整开关时间。然而必须注意的是，由附加电阻R和串联电阻Rg的串联电路得到的整个电阻未过大得被选择，以便限制在JFET的源极和栅极（在寄生二极管的雪崩工作时在源极和栅极之间）的热负荷。因而，与开关速度和工作电压无关地，串联电阻Rg相对于附加电阻R被选择得相对小（在欧姆范围之下）。

基本上，开关速度能通过控制电路的电容C以及通过附加电阻R来影响。在考虑到例如所允许的附加电阻R的大小的几何边界条件和上面所描述的热限制的情况下选择两个值的组合。其余参数是次要的，并且被确定大小，用于在电容的情况下进行限流或者进行放电。

以下根据图3 给出了用于选择控制电路和电阻装置以实现栅地阴地放大器电路的所希望的开关速度的例子：在为400V的中间电路电压和为4A的换向电流的情况下，如下地实现对du/dt特性的影响：利用如针对控制电路12的C=100pF并且R_st=100Ω和针对电阻装置7的电阻R=47Ω的参数得到了电压变化du/dt的速度为3.8kV/μs，而不是在没有布线网络的情况下的32kV/μs。

图5示出了本发明的具有控制电路8、9、10、12的不同变形方案和电阻装置7的另一变形方案的第三实施形式。电阻装置7的所示的变形方案具有选择二极管D_ON、D_OFF，借助这些选择二极管D_ON、D_OFF可以根据经过电阻装置7的电流流动的方向而选择具有不同的电阻值的另外的附加电阻R_ON、R_OFF。由此，在接通时，其中一个另外的附加电阻R_ON有效，而在关断时，另一附加电阻R_OFF有效。控制电路的另外的变形方案8、9、10是：

－ 具有电容C和阻尼电路R_St的并联电路的第二变形方案8；

－ 具有与在所有情况下通过反并联的二极管D根据电流方向可选择的两个并联阻尼电阻R_St（所述阻尼电阻R_St适宜地具有不同的电阻值）串联的电容C的第三变形方案9；

－ 具有在所有情况下通过反并联的二极管D根据电流方向可选择的两个并联支路的第四变形方案10，其中所述支路中的每个都具有与电容C同另外的阻尼电阻R_St′的并联电路相串联的阻尼电阻R_St。由此，如也在第三变形方案中那样，可以针对接通过程和关断过程分开地预先给定开关时间和电压变化的陡度，其中也可以针对接通和关断分开地选择电容C。另外的阻尼电阻R_St′也用于使电容C放电，因为这在此通过二极管D不是在任何情况下都是可能的。

图6示出了本发明的第四实施形式，其中控制电路11被连接在第二端子2与第一半导体开关、即MOSFET M或IGFET的第一控制输入端3之间，其中第一控制输入端3等于MOSFET M的栅极端子。

在控制输入端3上产生控制信号的电路的输出电阻在该实施形式中利用控制电路11以及利用MOSFET M的栅极源极电容在所有情况下形成RC元件。这两个出现的RC元件允许以如下方式对栅地阴地放大器电路的开关时间的受控的影响：

－ 输出电阻增大了两个RC元件的时间常数。

－ 具有MOSFET M的寄生电容的RC元件影响MOSFET的接通特性或关断特性，其中寄生电容通过其结构来给定。根据定律τ=R·C，输出电阻越大，则电容器的充电过程或放电过程的时间常数就越大。在栅地阴地放大器电路的特定布局中，较大的串联电阻引起较大延迟，直至整个开关操作开始。

－ 具有控制电路11和串联电阻的RC元件在开关操作开始之后影响栅地阴地放大器电路的开关速度。RC元件可针对开关装置的应用和所希望的开关速度被优化。通过输出电阻限制由于密勒电容的负反馈所需的电流。

图7示出了本发明的第五实施形式，其中控制电路11被连接在第二端子2与下部半导体开关（即MOSFET M或IGFET）的第一控制输入端3′之间，其中在此第一控制输入端3′被连接到用于激励MOSFET M的栅极端子的驱动放大器V的非反相的输入端3′。

在图6和7的实施形式中，同样通过反馈到第一控制输入端而出现密勒效应，并且由此也出现栅地阴地放大器电路的开关过程的所希望的可调整的延迟。控制电路11示例性地被绘制为单个电容C，但是也能采用该控制电路的其他变形方案8、9、10，如例如在图5中所示的那样，以便调整衰减并且以便彼此独立地影响接通过程和关断过程。

应理解的是，当在本文本中谈到两个元件彼此连接时，始终在所有情况下指的是这些元件的电连接。

Claims (13)

1.一种用于在第一端子（1）和第二端子（2）之间切换电流的开关装置，其具有带有第一半导体开关（M）和第二半导体开关（J）的串联电路的栅地阴地放大器电路，其中两个半导体开关（M，J）通过公共点（13）彼此连接，以及

第一半导体开关（M）借助第一控制输入端（3，3′）根据在第一控制输入端（3，3′）和第一端子（1）之间的电压而被激励，以及

第二半导体开关（J）借助第二控制输入端（4）根据在第二控制输入端（4）与公共点（13）之间的电压而被激励，

其特征在于，在第二端子（2）与控制输入端（3，3′，4）中的至少一个之间连接带有可预先给定的大小的电容（C）的控制电路（8，9，10，11，12）。

2.根据权利要求1所述的开关装置，其中，控制电路（8，9，10，12）被连接在第二端子（2）与第二控制输入端（4）之间。

3.根据权利要求1或2所述的开关装置，其中，第二控制输入端（4）等于第二半导体开关（J）的栅极端子或者基极端子，或者第二控制输入端（4）通过可预先给定的串联电阻（R_g）与第二半导体开关（J）的栅极端子或者基极端子连接。

4.根据权利要求1所述的开关装置，其中，控制电路（11）被连接在第二端子（2）与第一控制输入端（3，3′）之间。

5.根据权利要求4所述的开关装置，其中，第一控制输入端（3，3′）等于第一半导体开关（M）的栅极端子（3）或者基极端子，或者等于用于激励第一半导体开关（M）的栅极端子（3）或者基极端子的驱动放大器（V）的非反相的输入端（3′）。

6.根据上述权利要求之一所述的开关装置，其中，控制电路（8，9，10，11，12）具有与阻尼电阻（R_St）串联或者与阻尼电阻（R_St）并联的电容（C）。

7.根据权利要求1至6之一所述的开关装置，其中，控制电路（8，9，10，11，12）具有带有电容（C）和/或阻尼电阻（R_St）的两个并联支路，并且两个支路具有反并联的二极管（D），使得根据在控制电路上的电压的极性而电流流经两个支路中的一个支路或者另一支路。

8.根据上述权利要求之一所述的开关装置，其中，在两个控制输入端（4）与第一端子（1）之间布置有电阻装置（7）。

9.根据权利要求8所述的开关装置，其中，电阻装置（7）具有作为附加电阻（R）的单个电阻。

10.根据权利要求8所述的开关装置，其中，电阻装置（7）具有各由选择二极管（D_ON、D_OFF）与另一附加电阻（R_ON、R_OFF）的串联电路构成的并联电路，其中两个二极管彼此反并联地连接。

11.根据上述权利要求之一所述的开关装置，其中，第一半导体开关（M）是IGFET、尤其是MOSFET。

12.根据上述权利要求之一所述的开关装置，其中，第二半导体开关（J）是JFET。

13.根据上述权利要求之一所述的开关装置，其中，控制电路（8，9，10，11，12）和布线网路（6）的另外的元件（7）被参数化为使得在接通和/或关断控制电路时，该开关装置上的电压变化的速度与没有布线网络（6）的开关装置相比至少为二分之一、五分之一或者十分之一。

Images