CN118216088A - 双栅极共源共栅驱动 - Google Patents

双栅极共源共栅驱动 Download PDF

Info

Publication number
CN118216088A
CN118216088A CN202280074270.XA CN202280074270A CN118216088A CN 118216088 A CN118216088 A CN 118216088A CN 202280074270 A CN202280074270 A CN 202280074270A CN 118216088 A CN118216088 A CN 118216088A
Authority
CN
China
Prior art keywords
cascode
mosfet
gate
jfet
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280074270.XA
Other languages
English (en)
Inventor
A·巴拉
李学清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Qorvo US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qorvo US Inc filed Critical Qorvo US Inc
Publication of CN118216088A publication Critical patent/CN118216088A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

一种共源共栅电路是使用与低电压晶体管串联的高电压晶体管而形成。当所述共源共栅关断时，箝位开关装置用于将所述高电压晶体管的栅极放电。速率限制装置可用于控制所述共源共栅的接通和关断特性。速率限制装置可包含电阻器和/或晶体管。所述高电压晶体管可以是例如常开碳化硅JFET，并且所述低电压晶体管可以是硅MOSFET。

Description

双栅极共源共栅驱动
技术领域
本公开涉及高功率和高电压共源共栅电路。
背景技术
美国专利9,048,119(Kanazawa等人)“具有常闭和常开晶体管的半导体装置(Semiconductor device with normally off and normally on transistors)”(2015年6月2日授予)描述了具有常开碳化硅(SiC)JFET和常闭硅(Si)MOSFET的共源共栅半导体装置在某些操作模式中可能受到电流损坏的方式，以及此类损坏可通过控制常开SiCJFET和常闭Si型MOSFET以便具有两个晶体管都被设置为关断状态的时段的方案来减轻。
图1是使用Infineon 1EDI30J12Cx驱动器的现有技术的共源共栅电路的电气示意图。所述共源共栅电路包含与常开SiC JFET串联连接的低电压硅p沟道MOSFET。在图1的示例中，MOSFET和JFET是耦合到单个驱动器集成电路的单独专用驱动器输出的离散装置。
图2是现有技术的德州仪器(Texas Instruments)“安全共源共栅”装置的电气示意图。在图2的示例中，低电压n沟道硅MOSFET并入于驱动器芯片中。当装置处于活动状态时，MOSFET被启用。为了控制通过装置的漏极的导通，随后对耗尽型氮化镓(GaN)HEMT进行直接开关。HEMT与驱动器芯片共同封装，以最小化电感并提供快速开关。
图3和4取自美国专利9,083,343(Li等人)“共源共栅开关电路(CascodeSwitching circuit)”，所述美国专利于2015年7月14日授予。图3示出装置的栅极驱动方案，其中JFET和MOSFET的栅极通过单个驱动IC单独地控制。此技术必须要由栅极驱动电路产生两个不同的栅极脉冲。图4示出可用于JFET和MOSFET的共源共栅操作的信号。
图5示出使用Infineon 1ED3451M栅极驱动IC来驱动IGBT的现有技术电路。来自IC的CLAMPDRV信号驱动外部米勒箝位晶体管(Miller Clamp transistor)。此晶体管用于在IGBT处于关断状态时对IGBT的栅极进行分流。
当装置处于关断状态时，集电极(或漏极)处的高dV/dt可引起位移电流通过从栅极到漏极的电容Cgd(米勒电容)，所述位移电流足够高以跨关断栅极电阻器产生电压降以接通所述装置。为了防止这种情况，栅极电阻器可由CLAMPDRV引脚的输出所驱动的MOSFET进行分流。此引脚被设计成每当主功率IGBT关断时保持箝位MOSFET接通。
发明内容
示出了一种共源共栅电路的实施例。在一些实施例中，所述共源共栅电路包含具有JFET漏极、JFET源极和JFET栅极的结型场效应晶体管(JFET)。JFET漏极连接到共源共栅电路的漏极，其中所述JFET是常开n型碳化硅JFET。所述共源共栅电路还包含金属氧化物半导体场效应晶体管(MOSFET)，所述MOSFET包含MOSFET漏极、MOSFET源极和MOSFET栅极。MOSFET漏极连接到JFET源极，并且MOSFET源极连接到共源共栅电路的源极。所述MOSFET是常闭n型硅MOSFET。驱动器电路提供包含第一共源共栅栅极信号和箝位信号的输出。在一些实施例中，共源共栅栅极信号和箝位信号是互补波形，其中第一共源共栅栅极信号由MOSFET的栅极接收。箝位开关由箝位信号控制，其中箝位开关在被激活时将JFET的栅极连接到共源共栅电路的源极。在第一模式中，当箝位开关关断时，第一共源共栅栅极信号使MOSFET导通，并且电流经由JFET和MOSFET从共源共栅电路的漏极流动到共源共栅电路的源极。在第二模式中，当箝位开关接通时，箝位信号使箝位开关将JFET栅极连接到MOSFET源极。
在一些实施例中，一种共源共栅电路包含：结型场效应晶体管JFET，其包含JFET漏极、JFET源极和JFET栅极，所述JFET漏极连接到所述共源共栅电路的漏极，其中所述JFET是常开n型碳化硅JFET；金属氧化物半导体场效应晶体管MOSFET，其包含MOSFET漏极、MOSFET源极和MOSFET栅极，所述MOSFET漏极连接到所述JFET源极，并且所述MOSFET源极连接到所述共源共栅电路的源极，其中所述MOSFET是常闭n型硅MOSFET；驱动器电路，其提供包含第一共源共栅栅极信号和箝位信号的输出，所述第一共源共栅栅极信号和所述箝位信号是互补波形，其中所述第一共源共栅栅极信号连接到所述MOSFET栅极；以及箝位开关，其由所述箝位信号控制，其中所述箝位开关在被激活时将所述JFET栅极连接到所述共源共栅电路的所述源极；由此，在第一模式中，当所述箝位开关关断时，所述第一共源共栅栅极信号使所述MOSFET导通，并且电流经由所述JFET和所述MOSFET从所述共源共栅电路的所述漏极流动到所述共源共栅电路的所述源极，并且在第二模式中，当所述第一共源共栅栅极信号关断时，所述箝位信号使所述箝位开关将所述JFET栅极连接到所述MOSFET源极。在一些实施例中，第一共源共栅栅极信号直接连接到MOSFET栅极。在一些实施例中，第一速率控制装置将JFET栅极连接到共源共栅电路的源极。在一些实施例中，第一速率控制装置包含第一电阻器。在一些实施例中，第一速率控制装置包含第一晶体管。在一些实施例中，箝位开关经由第二速率控制装置连接到JFET栅极。在一些实施例中，第二速率控制装置包含第二电阻器。在一些实施例中，第二速率控制装置包含第二晶体管。在一些实施例中，所述驱动器电路还提供第二共源共栅栅极信号，所述第二共源共栅栅极信号连接到JFET栅极。在一些实施例中，第二共源共栅栅极信号经由第三速率控制装置连接到MOSFET栅极。
在一些实施例中，一种共源共栅电路包含：结型场效应晶体管JFET，其包含JFET漏极、JFET源极和JFET栅极，所述JFET漏极连接到所述共源共栅电路的漏极，其中所述JFET是常开n型碳化硅JFET；金属氧化物半导体场效应晶体管MOSFET，其包含MOSFET漏极、MOSFET源极和MOSFET栅极，所述MOSFET漏极连接到所述JFET源极，并且所述MOSFET源极连接到所述共源共栅电路的源极，其中所述MOSFET是常闭n型硅MOSFET；连接器，其接收包含第一共源共栅栅极信号和箝位信号的驱动器电路输出，所述第一共源共栅栅极信号和所述箝位信号是互补波形，其中所述第一共源共栅栅极信号连接到所述MOSFET栅极；以及箝位开关，其由所述箝位信号控制，其中所述箝位开关在被激活时将所述JFET栅极连接到所述共源共栅电路的所述源极；由此，在第一模式中，当所述箝位开关关断时，所述第一共源共栅栅极信号使所述MOSFET导通，并且电流经由所述JFET和所述MOSFET从所述共源共栅电路的所述漏极流动到所述共源共栅电路的所述源极，并且在第二模式中，所述箝位信号使所述箝位开关接通并将所述JFET栅极短接到所述MOSFET源极。在一些实施例中，第一共源共栅栅极信号直接连接到MOSFET栅极。在一些实施例中，第一速率控制装置将JFET栅极连接到共源共栅电路的源极。在一些实施例中，第一速率控制装置包含第一电阻器。在一些实施例中，第一速率控制装置包含第一晶体管。在一些实施例中，箝位开关经由第二速率控制装置连接到JFET栅极。在一些实施例中，第二速率控制装置包含第二电阻器。在一些实施例中，第二速率控制装置包含第二晶体管。在一些实施例中，所述驱动器电路输出还提供第二共源共栅栅极信号，该第二共源共栅栅极信号连接到JFET栅极。
在一些实施例中，一种共源共栅电路包含：耗尽型场效应晶体管(FET)，其具有第一漏极、第一源极和第一栅极；增强型FET，其具有第二漏极、第二源极和第二栅极，其中所述第一源极连接到所述第二漏极；以及箝位装置，其具有连接到所述第一栅极的第一箝位端子和连接到所述第二源极的第二箝位端子。
提供此发明内容来以简化形式介绍下文在具体实施方式中进一步描述的一系列概念。此发明内容并非旨在识别所要求保护的主题的关键特征或基本特征，也并非旨在用于限制所要求保护的主题的范围。此外，要求保护的主题不限于解决本公开的任何部分中提到的任何或所有缺点的限制。
附图说明
结合附图，从以下以示例给出的描述中可获得更详细的理解。
图1-5是现有技术的共源共栅电路的电气示意图。
图6是根据一些实施例的共源共栅电路的电路图。
图7是根据一些实施例的共源共栅电路的电路图。
图8是根据一些实施例的共源共栅电路的电路图。
图9是根据一些实施例的共源共栅电路的电路图。
图10示出根据一些实施例的图9的共源共栅电路以及栅极信号的波形和箝位驱动信号的波形。
图11A示出根据一些实施例的图10中的共源共栅电路的电流和电压曲线图与时间关系图。
图11B示出根据一些实施例的图6中的共源共栅电路的电流和电压曲线图与时间关系图。
图12是根据一些实施例的共源共栅电路700的实施例。
具体实施方式
共源共栅电路可用广泛多种装置和装置组合来实施。出于说明的目的，本文中的示例通常指代高电压和低电压装置类型的特定组合以及增强型和耗尽型装置的特定组合。应了解，本文中所描述的技术可同样应用于广泛组合范围中的一系列MOSFET、JFET、BJT、IGBT、晶闸管和其它装置。
在共源共栅电路中，高电压耗尽型晶体管的栅极连接到低电压增强型晶体管的源极。在“双栅极”配置中单独地驱动栅极允许有机会更好地控制共源共栅电路的开关特性。如下文进一步详细解释，共源共栅电路是通过首先关断低电压增强型晶体管从而允许其漏极电压上升而关断。低电压晶体管的漏极连接到高电压耗尽型晶体管源极的源极。由于高电压耗尽型晶体管的栅极连接到低电压增强型晶体管的源极，因此出现从耗尽型晶体管的栅极到源极的负电压，借此关断耗尽型晶体管。允许使用双栅极单独地控制耗尽型和增强型晶体管的配置允许通过使用例如电阻器、晶体管、电容器和/或其组合等简单的速率控制装置来实现灵活的开关速度控制，如下文所描述。
图6是根据一些实施例的共源共栅电路300的电路图。
在图6中，共源共栅电路300包含高电压n型JFET J1、低电压n型MOSFET M1、连接端子302、连接端子304、控制端子306和栅极返回端子308。在一些实施例中，连接端子302是共源共栅电路300的漏极。在一些实施例中，连接端子304是共源共栅电路300的源极。在一些实施例中，控制端子306是共源共栅电路300的栅极。
JFET J1与MOSFET M1以共源共栅方式连接。在一些实施例中，JFET J1和MOSFETM1以半桥配置方式连接。JFET J1是常开场效应晶体管(FET)。常开FET是耗尽型FET。常开FET(即，耗尽型FET)是当在FET的栅极与源极之间出现非负电压时保持接通的FET。因此，当在FET的栅极与源极之间出现零伏时，JFET J1保持接通。为了关断JFET J1，必须将具有关断电压电平的量值的负电压从栅极施加到源极。MOSFET M1是常闭场效应晶体管(FET)。常闭FET是增强型FET。常闭FET(即，增强型FET)是当在FET的栅极与源极之间出现零伏时关断的FET。
在图6中，JFET J1的漏极连接到连接端子302，JFET J1的源极连接到MOSFET M1的漏极，并且MOSFET M1的源极连接到连接端子304。在图6中，连接端子304连接到接地。当JFET J1和MOSFET M1两者都接通时，JFET J1和MOSFET M1两者都处于低电阻状态，并且电流被允许从端子302流动到端子304。当JFET J1和MOSFET M1两者都关断时，JFET J1和MOSFET M1两者都处于高电阻状态，并且电流(除泄漏电流外)被阻止从端子302传递到端子304。
在此实施例中，栅极返回端子308直接连接到与接地直接连接的连接端子304。JFET J1的栅极耦合到连接端子304。然而，第一速率控制装置310串联连接在MOSFET M1的栅极与控制端子306之间。驱动器电路312被配置成生成低电压MOS栅极信号LVMOS。响应于栅极信号LVMOS处于高电压状态，MOSFET M1接通。由于JFET J1的栅极连接到接地(即，非负电压)，因此JFET J1也接通。因而，共源共栅电路300允许电流从连接端子302传递到连接端子304。为了关断共源共栅电路300，在低电压状态(例如，接地)提供栅极信号LVMOS。因此，MOSFET M1关断。然而，由于JFET J1是常开FET，因此JFET J1保持接通。因此，电压在JFETJ1的源极和MOSFET M1的漏极处积聚。因此，出现从JFET J1的栅极(其连接到接地)到源极(其中电荷正在积聚)的负电压。一旦负电压达到关断电压电平，JFET J1就关断。
为了控制共源共栅电路300接通和关断的速度，在共源共栅电路300中提供第一速率控制装置310和第二速率控制装置314。速率控制装置310、314减慢JFET J1和MOSFET M1的栅极的充电和放电，借此允许通过设计预定共源共栅电路300的接通和关断速度。在此示例中，第一速率控制装置310是电阻为RM的简单电阻器。在其它实施例中，第一速率控制装置310由一个或多个电阻器、晶体管、电容器和/或其组合形成。
根据一些实施例，驱动器电路312是驱动IC。在图6的示例中，驱动器电路312提供从MOSFET M1的源极通过栅极返回端子308的栅极返回路径。
第二速率控制装置314串联连接在JFET J1的栅极与连接端子304之间。在此实施例中，第二速率控制装置314是具有电阻RJ的电阻器，其将JFET J1的栅极连接到MOSFET M1的源极。速率控制装置310、314被配置成减慢开关转换速率。值得注意的是，速率控制装置314控制总装置速度并且不连接到控制端子306。
在一些实施例中，第二速率控制装置314影响二极管恢复过程。例如，在续流操作期间，电流可在MOSFET M1的体二极管中流动。如果JFET J1的栅极短接到MOSFET M1的源极，则JFET J1接通。在典型的电感负载电路中，当MOSFET M1的体二极管关断时，MOSFET M1在JFET J1之前恢复。随着跨MOSFET M1的电压上升，MOSFET M1的漏极到源极电压(Vds)充当JFET J1上的负栅极驱动电压，如上文所解释。因此，JFET J1开始关断。然而，第二速率控制装置314减慢JFET J1关断的速度，从而导致通过JFET J1的恢复电流上升的时段，因为JFET J1没有足够快地关断。在一些实施例中，这增加了在JFET关断之前共源共栅中耗散的功率量，从而产生接通效率损失。
图7-10示出了额外的共源共栅电路，其解决此挑战，同时仍提供对开关转换速率的良好控制，借此提高功率效率。
图7是根据一些实施例的共源共栅电路400的电路图。
共源共栅电路400包含JFET J1、MOSFET M1、连接端子302、连接端子304、控制端子306、栅极返回端子308，如上文关于图3所描述。提供生成栅极信号LVMOS的驱动器电路412，如上文关于图3所描述。然而，在此实施例中，共源共栅电路400不包含速率控制装置310、314。相反，共源共栅电路400包含箝位开关402、接通控制装置404和关断控制装置406。
接通控制装置404串联连接在JFET J1的栅极与MOSFET M1的源极之间。关断控制装置406串联连接在JFET J1的栅极与MOSFET M1的源极之间。箝位开关402具有连接到JFETJ1的栅极的箝位端子420和连接到MOSFET M1的源极的箝位端子422。箝位开关402具有控制端子424，所述控制端子被配置成从驱动器电路412接收箝位驱动信号。当箝位开关402接通时，允许电荷通过箝位开关402在JFET J1的栅极与MOSFET M1的源极之间流动。当箝位开关402关断时，阻止电荷通过箝位开关402在JFET J1的栅极与MOSFET M1的源极之间流动。当箝位开关402接通时，箝位电路400处于续流二极管模式，因为电流可直接流过箝位开关402。接通控制装置404被配置成允许电荷从MOSFET M1的源极流动到JFET J1的栅极，以便控制共源共栅装置400接通的速度。关断控制装置406被配置成允许电荷从JFET J1的栅极流动到MOSFET M1的源极，以便控制共源共栅装置400关断的速度。
在此实施例中，箝位开关402包含MOSFET M2和MOSFET M3。MOSFET M2的栅极和MOSFET M3的栅极两者都连接到控制端子424以便接收箝位驱动信号。箝位端子420是MOSFET M2的漏极。MOSFET M2的源极连接到MOSFET M3的漏极。箝位端子422是MOSFET M3的源极。因此，响应于箝位驱动信号处于低电压状态而关断箝位开关402。响应于箝位驱动信号处于高电压状态而接通箝位开关402。
接通和关断控制装置404、406可例如由一个或多个电阻器、二极管和/或晶体管的各种组合形成。接通和关断控制装置404、406被配置成减慢JFET J1的栅极的充电和放电，借此控制共源共栅装置400接通和关断的速度。二极管D1具有连接到MOSFET M1的源极的阳极和连接到MOSFET M1的漏极的阴极。可在JFET J1的源极和MOSFET M1的漏极处积聚的电压由MOSFET的二极管D1的接通电压确定。箝位开关402、接通控制装置404和关断控制装置406用于控制共源共栅电路400接通和关断的速度。当箝位开关402关断时，共源共栅电路400关断的速度由通过关断装置406的充电速率确定。这是在共源共栅电路400的关断速度处于其最慢速度时。当箝位开关402关断时，共源共栅电路400接通的速度由通过接通装置404的充电速率确定。这是在共源共栅电路400的接通速度处于其最慢速度时。响应于箝位驱动信号处于低电压状态，关断箝位开关402。
当箝位开关402接通时，接通控制装置404和关断控制装置406通过箝位开关402而被绕过。因此，共源共栅电路400正在第三象限(续流二极管模式)中操作。在图7的示例中，接通控制装置404和关断控制装置406两者都通过MOSFET M2、M3响应于箝位驱动信号处于高电压状态的时间而接通而被绕过。当权利要求箝位开关402接通时，共源共栅电路400的关断速度和接通速度处于其最快速度。因而，通过控制箝位开关402接通和关断的时间，控制共源共栅电路400的接通速度和关断速度。
图8是根据一些实施例的共源共栅电路500的电路图。
共源共栅电路500与图7中的共源共栅电路400相同，不同之处在于，共源共栅电路500示出用于接通控制装置D3的具体实施例和用于关断控制装置D2的具体实施例。此外，共源共栅电路500包含电阻器502、504。在此实施例中，接通控制装置D3是具有连接到JFET J1的栅极的阴极的二极管。接通控制装置D3的阳极连接到电阻器502的一端。电阻器502的另一端连接到MOSFET M1的源极。电阻器502具有电阻Ron。电阻器502还确定从MOSFET M1的源极到JFET J1的栅极的充电速率，并且因此还确定共源共栅电路500的接通速度。
在此实施例中，关断控制装置D2是具有连接到JFET J1的栅极的阳极的二极管。关断控制装置D2的阴极连接到电阻器504的一端。电阻器504的另一端连接到MOSFET M1的源极。电阻器504具有电阻Roff。电阻器504还确定从JFET J1的栅极到MOSFET M1的源极的充电速率，并且因此还确定共源共栅电路500的关断速度。
当箝位开关402接通时，接通控制装置D3、关断控制装置D2和电阻器502、504被绕过。同样，响应于箝位开关402处于高电压状态(例如，与当共源共栅正在第三象限/续流二极管模式中操作时一致)，箝位开关402接通。
图9是根据一些实施例的共源共栅电路600的电路图。
共源共栅电路600包含JFET J1、MOSFET M1、连接端子302、连接端子304、控制端子306、栅极返回端子308、驱动器电路412和二极管D1，如上文关于图5所描述。此外，提供接通控制装置D3。然而，不同于图8中的共源共栅电路500，接通控制装置D3具有连接到MOSFETM1的源极的阳极和连接到节点N1的阴极。此外，在此实施例中，箝位开关602仅包含MOSFETM2并且不包含MOSFET M3。在此情况下，MOSFET M2的漏极是箝位端子420，并且MOSFET M2的源极是箝位端子422。箝位端子420连接到节点N1。此外，关断控制装置不是二极管D2。实际上，关断控制装置被提供为电阻器504，所述电阻器具有连接到节点N2的一端和连接到MOSFET M1的源极的相对端。电阻器502连接在节点N1与节点N2之间。节点N1连接到箝位端子420和接通控制装置D3的阳极。在一些实施例中，接通控制装置D3仅被提供为MOSFET M2的体二极管。节点N2连接到电阻器504的一端和JFET J1的栅极。
当共源共栅电路600正被关断并且箝位开关602响应于箝位驱动信号处于低电压状态而关断时，共源共栅电路600的关断速度由电阻器504确定。当共源共栅电路600正被接通并且箝位开关602响应于箝位驱动信号处于低电压状态而关断时，共源共栅电路600的接通速度由二极管D3以及电阻器502和电阻器504确定。当共源共栅电路600正被接通并且箝位开关602响应于箝位驱动信号处于高电压状态而接通时，共源共栅电路600的接通速度由电阻器502和电阻器504的并联连接确定。当共源共栅电路600正被关断并且箝位开关602响应于箝位驱动信号处于高电压状态而接通时，共源共栅电路600的关断速度由电阻器502和电阻器504的并联连接确定。因此，共源共栅电路的接通速度和关断速度由箝位开关602控制。
图10示出根据一些实施例的图9的共源共栅电路600以及栅极信号的波形(在图10中示为S1)和箝位驱动信号的波形(在图10中示为S2)。
如上文所解释，当共源共栅电路600正被接通并且箝位开关602响应于箝位驱动信号处于低电压状态而关断时，共源共栅电路600的接通速度由二极管D3以及电阻器502和电阻器504确定。当共源共栅电路600正被接通并且箝位开关602响应于箝位驱动信号处于高电压状态而接通时，共源共栅电路600的接通速度由电阻器502和电阻器504的并联连接确定。当共源共栅电路600正被关断并且箝位开关602响应于箝位驱动信号处于高电压状态而接通时，共源共栅电路600的关断速度由电阻器502和电阻器504的并联连接确定。因此，共源共栅电路的接通速度和关断速度由箝位开关602控制。因而，箝位驱动信号和栅极信号LVMOS的正负边沿之间的相位差确定共源共栅电路600的接通和关断速度。另外，箝位驱动信号和栅极信号LVMOS的占空比确定共源共栅电路600的接通和关断速度。在替代实施例中，速率控制装置可包含晶体管或晶体管和电阻器的组合以及其它装置。图10的二极管D1可以是MOSFET M1的体二极管。二极管D3可以是MOSFET M2的体二极管。
根据一些实施例，驱动器电路312是标准IGBT驱动器芯片。在一些实施例中，驱动器电路312被配置成每当到MOSFET栅极的栅极信号关断时，在高电压状态下生成箝位驱动信号。因此，速率控制装置D3、502、504可用于控制JFET J1的开关速度，并且因此控制共源共栅电路600的开关速度。
当箝位开关402接通以提供续流操作时，二极管恢复率减小。当箝位开关402关断时，体二极管D3提供通过电阻器502的路径以控制接通速度。在替代实施例中，省略速率控制装置D3、502、504中的一者或多者。
图11A示出根据一些实施例的图10中的共源共栅电路600的电流和电压曲线图与时间关系图。图11B示出根据一些实施例的图6中的共源共栅电路300的电流和电压曲线图与时间关系图。
通过比较图11A和图11B，可确定当使用箝位开关602时相对于当如图3中那样未使用箝位电路时的返回损失减小率。图11A示出根据一些实施例的共源共栅电路600的连接端子302到连接端子304的电流(Id)、控制端子306与连接端子304之间的电压(Vgs)以及连接端子302与连接端子304之间的电压。图11B示出根据一些实施例的共源共栅电路300的连接端子302到连接端子304的电流(Id)、控制端子306与连接端子304之间的电压(Vgs)以及连接端子302与连接端子304之间的电压。两个共源共栅电路300、600接通9.5微秒到约10.3微秒，然后共源共栅电路300、600保持接通。
如图11A和图11B所示，当与共源共栅电路300的电压尖峰相比时，在共源共栅电路600中由转变产生的电压尖峰较低。因此，根据一些实施例，与共源共栅电路300相比，使用箝位开关602提高了共源共栅电路600的功率效率。
图12是根据一些实施例的共源共栅电路700的实施例。
共源共栅电路700包含JFET J1、MOSFET M1、连接端子302、连接端子304、控制端子306、栅极返回端子308、二极管D1、接通控制装置D3、节点N1、节点N2、箝位开关602、电阻器502和电阻器504，如上文关于图6所描述。JFET J1、MOSFET M1、连接端子302、连接端子304、控制端子306被提供于称为共源共栅装置U1的装置中。此外，共源共栅电路700包含连接在控制端子306与MOSFET M1的栅极端子之间的电阻器310。
另外，共源共栅电路700具有另一共源共栅装置U2。共源共栅装置U2具有JFET J2、MOSFET M4、二极管D4、连接端子702、连接端子704。共源共栅装置U2中的JFET J2、MOSFETM4、二极管D4、连接端子702、连接端子704以与图10中描述的JFET J1、MOSFET M1、二极管D1、连接端子302和连接端子304相同的方式布置。电阻器710串联连接在控制端子306与MOSFET M4的栅极之间。电阻器710具有电阻Rm。电阻器720连接在节点N1与节点N3之间。电阻器720具有电阻Ron。电阻器444连接在节点N3与MOSFET M4的源极之间。电阻器444具有电阻Roff。MOSFET M4的源极连接到MOSFET M1的源极。节点N3连接到JFET J2的栅极。此方案允许单个驱动电路(图12中未明确示出，但类似于图10中的驱动电路)管理通过多个并联共源共栅装置U1,J2的导通，从而允许共源共栅电路700处理高得多的电流。在替代实施例中，单独的箝位开关用于JFET J1、J2的每个栅极。应注意，使用单独的接通和关断电阻器502、720、310、710。
封装选项
具有JFET箝位件的双栅极共源共栅电路可以多种方式封装。例如，例如Sic JFET等JFET和例如硅MOSFET等MOSFET可例如使用例如TO247等封装格式安装在单独的离散封装中。共源共栅电路的FET也可被共同封装。例如，较小的MOSFET可直接安装(“堆叠”)在较大的JFET的顶部上，并且所得芯片堆叠可按TO247封装、D2PAK-7L、TOLL、Top Cool或任何其它封装进行安装。当共同封装时，JFET和MOSFET的栅极可例如使用TO247-4L四引线封装从封装中单独地引出。类似地，速率控制和其它驱动器部件可与共源共栅FET共同封装。例如，提供驱动器电路的芯片可与共源共栅装置或多个共源共栅装置一起封装。另外，多个驱动器芯片可结合多个共源共栅装置封装，以例如产生电源电路，例如逆变器。
应了解，本文中所描述的技术可应用于以共源共栅模式操作的各种装置。例如，在一些实施例中，可利用除JFET之外的耗尽型FET。另外，可使用除MOSFET之外的增强型FET。仅为了简洁起见，已通篇描述了包含碳化硅JFET和硅MOSFET的共源共栅电路的示例。
具有米勒箝位驱动输出的标准SiC MOSFET和IGBT驱动器集成电路，例如用于逆变器应用的那些集成电路，可被重新用于共源共栅电路中以操作连接到共源共栅对的高电压晶体管的栅极的箝位装置。例如，在具有常开JFET和选通MOSFET的共源共栅中，驱动器的栅极信号可用于操作MOSFET，并且驱动器的箝位驱动可用于操作将JFET的栅极连接到共源共栅的源极的开关。这提供了具有极低接通电阻和对开关特性的良好控制两者的共源共栅。
如果单独地提供MOSFET和JFET的栅极，则复合装置可例如通过在MOSFET源极与JFET栅极之间添加电阻器而更容易地减慢。这种可控性在高电流应用中，例如在大电流逆变器中并联许多装置时，变得越来越关键。因此，在JFET栅极与MOSFET源极之间引入电阻器可用于减缓共源共栅的关断。

Claims (20)

1.一种共源共栅电路，其包括：
结型场效应晶体管JFET，其包括JFET漏极、JFET源极和JFET栅极，所述JFET漏极连接到所述共源共栅电路的漏极，其中所述JFET是常开n型碳化硅JFET；
金属氧化物半导体场效应晶体管MOSFET，其包括MOSFET漏极、MOSFET源极和MOSFET栅极，所述MOSFET漏极连接到所述JFET源极，并且所述MOSFET源极连接到所述共源共栅电路的源极，其中所述MOSFET是常闭n型硅MOSFET；
驱动器电路，其提供包括第一共源共栅栅极信号和箝位信号的输出，所述第一共源共栅栅极信号和所述箝位信号是互补波形，其中所述第一共源共栅栅极信号连接到所述MOSFET栅极；以及
箝位开关，其由所述箝位信号控制，其中所述箝位开关在被激活时将所述JFET栅极连接到所述共源共栅电路的所述源极；
由此，在第一模式中，当所述箝位开关关断时，所述第一共源共栅栅极信号使所述MOSFET导通，并且电流经由所述JFET和所述MOSFET从所述共源共栅电路的所述漏极流动到所述共源共栅电路的所述源极，并且
在第二模式中，当所述第一共源共栅栅极信号接通时，所述箝位信号使所述箝位开关将所述JFET栅极连接到所述MOSFET源极。
2.根据权利要求1所述的共源共栅电路，其中所述第一共源共栅栅极信号直接连接到所述MOSFET栅极。
3.根据权利要求1所述的共源共栅电路，其中第一速率控制装置将所述JFET栅极连接到所述共源共栅电路的所述源极。
4.根据权利要求3所述的共源共栅电路，其中所述第一速率控制装置包括第一电阻器。
5.根据权利要求3所述的共源共栅电路，其中所述第一速率控制装置包括第一晶体管。
6.根据权利要求3所述的共源共栅电路，其中所述箝位开关经由第二速率控制装置连接到所述JFET栅极。
7.根据权利要求6所述的共源共栅电路，其中所述第二速率控制装置包括第二电阻器。
8.根据权利要求6所述的共源共栅电路，其中所述第二速率控制装置包括第二晶体管。
9.根据权利要求1所述的共源共栅电路，其中所述驱动器电路还提供第二共源共栅栅极信号，所述第二共源共栅栅极信号连接到所述JFET栅极。
10.根据权利要求9所述的共源共栅电路，其中所述第二共源共栅栅极信号经由第三速率控制装置连接到所述MOSFET栅极。
11.一种共源共栅电路，其包括：
结型场效应晶体管JFET，其包括JFET漏极、JFET源极和JFET栅极，所述JFET漏极连接到所述共源共栅电路的漏极，其中所述JFET是常开n型碳化硅JFET；
金属氧化物半导体场效应晶体管MOSFET，其包括MOSFET漏极、MOSFET源极和MOSFET栅极，所述MOSFET漏极连接到所述JFET源极，并且所述MOSFET源极连接到所述共源共栅电路的源极，其中所述MOSFET是常闭n型硅MOSFET；
连接器，其接收包括第一共源共栅栅极信号和箝位信号的驱动器电路输出，所述第一共源共栅栅极信号和所述箝位信号是互补波形，其中所述第一共源共栅栅极信号连接到所述MOSFET栅极；以及
箝位开关，其由所述箝位信号控制，其中所述箝位开关在被激活时将所述JFET栅极连接到所述共源共栅电路的所述源极；
由此，在第一模式中，当所述箝位开关关断时，所述第一共源共栅栅极信号使所述MOSFET导通，并且电流经由所述JFET和所述MOSFET从所述共源共栅电路的所述漏极流动到所述共源共栅电路的所述源极，并且
在第二模式中，所述箝位信号使所述箝位开关接通并将所述JFET栅极短接到所述MOSFET源极。
12.根据权利要求11所述的共源共栅电路，其中所述第一共源共栅栅极信号直接连接到所述MOSFET栅极。
13.根据权利要求11所述的共源共栅电路，其中第一速率控制装置将所述JFET栅极连接到所述共源共栅电路的所述源极。
14.根据权利要求13所述的共源共栅电路，其中所述第一速率控制装置包括第一电阻器。
15.根据权利要求13所述的共源共栅电路，其中所述第一速率控制装置包括第一晶体管。
16.根据权利要求13所述的共源共栅电路，其中所述箝位开关经由第二速率控制装置连接到所述JFET栅极。
17.根据权利要求16所述的共源共栅电路，其中所述第二速率控制装置包括第二电阻器。
18.根据权利要求16所述的共源共栅电路，其中所述第二速率控制装置包括第二晶体管。
19.根据权利要求11所述的共源共栅电路，其中所述驱动器电路输出还提供第二共源共栅栅极信号，所述第二共源共栅栅极信号连接到所述JFET栅极。
20.一种共源共栅电路，其包括：
耗尽型场效应晶体管(FET)，其具有第一漏极、第一源极和第一栅极；
增强型FET，其具有第二漏极、第二源极和第二栅极，其中所述第一源极连接到所述第二漏极；以及
箝位装置，其具有连接到所述第一栅极的第一箝位端子和连接到所述第二源极的第二箝位端子。
CN202280074270.XA 2021-11-08 2022-11-08 双栅极共源共栅驱动 Pending CN118216088A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163276747P 2021-11-08 2021-11-08
US63/276,747 2021-11-08
PCT/US2022/049242 WO2023081503A1 (en) 2021-11-08 2022-11-08 Dual gate cascode drive

Publications (1)

Publication Number Publication Date
CN118216088A true CN118216088A (zh) 2024-06-18

Family

ID=84547192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280074270.XA Pending CN118216088A (zh) 2021-11-08 2022-11-08 双栅极共源共栅驱动

Country Status (2)

Country Link
CN (1) CN118216088A (zh)
WO (1) WO2023081503A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH700697A2 (de) * 2009-03-27 2010-09-30 Eth Zuerich Schalteinrichtung mit einer kaskodeschaltung.
DE102010027832B3 (de) * 2010-04-15 2011-07-28 Infineon Technologies AG, 85579 Halbleiterschaltanordnung mit einem selbstleitenden und einem selbstsperrenden Transistor
JP5979998B2 (ja) 2012-06-18 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置及びそれを用いたシステム
CN108988836B (zh) * 2013-12-16 2023-02-28 台达电子企业管理（上海）有限公司 控制方法及功率电路的封装结构
US9083343B1 (en) 2014-05-28 2015-07-14 United Silicon Carbide, Inc. Cascode switching circuit
FR3059497A1 (fr) * 2016-11-25 2018-06-01 Exagan Procede et circuit de commande d'un dispositif de commutation d'un circuit de puissance
JP6779932B2 (ja) * 2018-03-20 2020-11-04 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
WO2023081503A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
US11012063B2 (en) GaN switch with integrated failsafe pulldown circuit
JP6619381B2 (ja) 回路を動作させる方法及び回路
US9472549B2 (en) Cascoded semiconductor devices
US11398820B2 (en) Switching circuit
US8816666B2 (en) Semiconductor switching device drive circuit using a limited drive voltage
US20020153938A1 (en) Hybrid power MOSFET
US20120235710A1 (en) Circuit Arrangement with a MOSFET and an IGBT
US10326441B2 (en) Active gate-source capacitance clamp for normally-off HEMT
US20160248422A1 (en) Switching circuit, semiconductor switching arrangement and method
US10784768B2 (en) Conversion circuit and conversion circuitry
WO2023055677A1 (en) High-side fet two-stage adaptive turn-off
Moench et al. Single-input GaN gate driver based on depletion-mode logic integrated with a 600 V GaN-on-Si power transistor
EP3872990A1 (en) Semiconductor switching assembly and gate driver circuit
Grezaud et al. An adaptive output impedance gate drive for safer and more efficient control of wide bandgap devices
CN118216088A (zh) 双栅极共源共栅驱动
JP5704105B2 (ja) 半導体装置
US20240204774A1 (en) Voltage-source gate drive having shunt capacitors and shunt resistors
Li et al. ClampDRIVE: an improved technique for SIC Cascode FET switching behavior control
US20240195401A1 (en) Common gate drive circuit for switching high voltage device
US11456735B1 (en) Normally-off power switch with integrated failsafe pulldown circuit and controllable turn-off time
WO2023162032A1 (ja) ゲート駆動回路およびこれを用いた電力変換装置
Shu et al. Gate Driver Design for SiC Power MOSFETs with a Low-Voltage GaN HEMT for Switching Loss Reduction and Gate Protection
CN118214256A (zh) 具有分流电容器和分流电阻器的电压源栅极驱动器
CN114825879A (zh) 一种半导体开关组件及其控制方法

Legal Events

Date Code Title Description
PB01 Publication