JP6779932B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6779932B2
JP6779932B2 JP2018053571A JP2018053571A JP6779932B2 JP 6779932 B2 JP6779932 B2 JP 6779932B2 JP 2018053571 A JP2018053571 A JP 2018053571A JP 2018053571 A JP2018053571 A JP 2018053571A JP 6779932 B2 JP6779932 B2 JP 6779932B2
Authority
JP
Japan
Prior art keywords
transistor
normally
gate
semiconductor device
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018053571A
Other languages
English (en)
Other versions
JP2019165608A (ja
Inventor
健太郎 池田
健太郎 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018053571A priority Critical patent/JP6779932B2/ja
Priority to US16/115,864 priority patent/US10367501B1/en
Publication of JP2019165608A publication Critical patent/JP2019165608A/ja
Application granted granted Critical
Publication of JP6779932B2 publication Critical patent/JP6779932B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Description

本発明の実施形態は、半導体装置に関する。
次世代のパワー半導体デバイス用の材料としてＩＩＩ族窒化物、例えば、ＧａＮ（窒化ガリウム）系半導体が期待されている。ＧａＮ系半導体はＳｉ（シリコン）と比較して大きなバンドギャップを備える。このため、ＧａＮ系半導体デバイスはＳｉ（シリコン）半導体デバイスと比較して、小型で高耐圧のパワー半導体デバイスを実現出来る。また、これにより寄生容量を小さく出来るため、高速駆動のパワー半導体デバイスを実現出来る。
ＧａＮ系のトランジスタでは、一般に、２次元電子ガス（２ＤＥＧ）をキャリアとするＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）構造が適用される。通常のＨＥＭＴは、ゲートに電圧を印加しなくても導通してしまう、ノーマリーオントランジスタである。このため、ゲートに電圧を印加しない限り導通しない、ノーマリーオフトランジスタを実現することが困難であるという問題がある。
数百Ｖ〜１千Ｖという大きな電力をあつかう電源回路等では、安全面を重視してノーマリーオフの動作が要求される。そこで、ノーマリーオンのＧａＮ系トランジスタとノーマリーオフのＳｉトランジスタとをカスコード接続して、ノーマリーオフ動作を実現する回路構成が提案されている。
また、トランジスタがオフになっているにも関わらず、他のスイッチのオンオフ等の影響により、トランジスタの帰還容量を経由してトランジスタのゲートに電荷が流れ込みトランジスタがオンになるという、誤点弧に対する対策が求められている。この対策の一つとして、トランジスタのゲート電位を固定する、ミラークランプ回路が提案されている。
特開２０１４−１８７７２６号公報
特開２０１２−２５７４２１号公報
特開２０１７−１６８９２４号公報
本発明が解決しようとする課題は、誤点弧が抑制された、ノーマリーオフトランジスタとノーマリーオントランジスタがカスコード接続された半導体装置を提供することにある。
実施形態の半導体装置は、第１のソースと、第１のドレインと、第１のゲートと、を有するノーマリーオフトランジスタと、第１のドレインに電気的に接続された第２のソースと、第２のドレインと、第２のゲートと、を有するノーマリーオントランジスタと、第１の端部と、第２の端部と、を有し、第２の端部は第２のゲートに電気的に接続された第１のコンデンサと、第２の端部と第２のゲートの間に電気的に接続された第１のアノードと、第１のソース又は第２のソースに電気的に接続された第１のカソードと、を有する第１のダイオードと、第１のゲート及び第１の端部に電気的に接続されたゲートドライブ回路と、第３の端部と、第４の端部と、を有し、第３の端部は第１の端部に電気的に接続され、第４の端部は第１のソース又はグランドに電気的に接続されたスイッチと、を備え、ノーマリーオフトランジスタとノーマリーオントランジスタをオフにしている間に、スイッチをオンとし、ノーマリーオフトランジスタとノーマリーオントランジスタがオンになっている間に、スイッチをオンにならないようにした半導体装置である。
第１の実施形態の半導体装置の回路図である。 第１の実施形態の半導体装置の作用効果を示す模式図である。 第１の実施形態の半導体装置の駆動方法の一例を示す模式図である。 第２の実施形態の半導体装置の回路図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付す場合がある。また、一度説明した部材等については適宜その説明を省略する場合がある。
また、本明細書中、半導体装置とは、ディスクリート半導体等の複数の素子が組み合わされたパワーモジュール、又は、ディスクリート半導体等の複数の素子にこれらの素子を駆動する駆動回路や自己保護機能を組み込んだインテリジェントパワーモジュール、あるいは、パワーモジュールやインテリジェントパワーモジュールを備えたシステム全体を包含する概念である。
また、本明細書中、「ＧａＮ系半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）及びそれらの中間組成を備える半導体の総称である。
（第１の実施形態）
本実施形態の半導体装置は、第１のソースと、第１のドレインと、第１のゲートと、を有するノーマリーオフトランジスタと、第１のドレインに電気的に接続された第２のソースと、第２のドレインと、第２のゲートと、を有するノーマリーオントランジスタと、第１の端部と、第２の端部と、を有し、第２の端部は第２のゲートに電気的に接続された第１のコンデンサと、第２の端部と第２のゲートの間に電気的に接続された第１のアノードと、第１のカソードと、を有する第１のダイオードと、第１のゲート及び第１の端部に電気的に接続されたゲートドライブ回路と、第３の端部と、第４の端部と、を有し、第３の端部は第１の端部に電気的に接続されたスイッチと、を備えた半導体装置である。
図１は、本実施形態の半導体装置１００の回路図である。本実施形態の半導体装置１００は、例えば、定格電圧が６００Ｖや１２００Ｖのパワーモジュールである。
本実施形態の半導体装置１００は、ノーマリーオフトランジスタ１０と、ノーマリーオントランジスタ２０と、第１のコンデンサ３０と、第１のダイオード４０と、第１の抵抗４８と、第２のダイオード４４と、ゲートドライブ回路７１と、第１の信号源６８と、第２の信号源６９と、ソース端子５０と、ドレイン端子５２と、スイッチ８０と、を備える。
ノーマリーオフトランジスタ１０は、第１のソース１１と、第１のドレイン１２と、第１のゲート１３と、を有する。
ノーマリーオフトランジスタ１０は、ゲートに電圧を印加しない場合にはドレイン電流が流れないトランジスタである。ノーマリーオフトランジスタ１０は、例えば、Ｓｉ（シリコン）半導体を用いた縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。なお、ノーマリーオフトランジスタ１０は、図示しない寄生ボディダイオードを備えている。
ノーマリーオフトランジスタ１０の耐圧は、例えば１０Ｖ以上３０Ｖ以下である。
ノーマリーオントランジスタ２０は、第２のソース２１と、第２のドレイン２２と、第２のゲート２３と、を有する。第２のソース２１は、第１のドレイン１２に電気的に接続されている。
ノーマリーオントランジスタ２０は、ゲートに電圧を印加しない場合にもドレイン電流が流れるトランジスタである。ノーマリーオントランジスタ２０は、例えば、ＧａＮ（窒化ガリウム）系半導体等の窒化物半導体材料を含むＨＥＭＴである。
ノーマリーオントランジスタ２０の耐圧は、ノーマリーオフトランジスタ１０の耐圧より高い。ノーマリーオントランジスタ２０の耐圧は、例えば６００Ｖ以上１２００Ｖ以下である。
本実施形態の半導体装置１００は、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０を直接に接続した、いわゆるカスコード接続により、ノーマリーオフ動作を実現する回路構成を有する。
第１のソース１１は、ソース端子５０に電気的に接続されている。第２のドレイン２２は、ドレイン端子５２に電気的に接続されている。
寄生容量２８は、ノーマリーオントランジスタ２０のゲート−ソース間寄生容量である。
第１のコンデンサ３０は、第１の端部３１と第２の端部３２を有する。第２の端部３２は、第２のゲート２３に電気的に接続されている。
第１のダイオード４０は、第１のアノード４１と、第１のカソード４２と、を有する。第１のアノード４１は、第２の端部３２と第２のゲート２３の間に電気的に接続されている。
図１に示した半導体装置１００において、第１のカソード４２は、第１のソース１１に電気的に接続されている。
第１の抵抗４８は、第１の端部３１と第１のゲート１３の間に電気的に接続されている。言い換えると、第１の抵抗４８は、後述するゲートドライブ回路７１と第１のゲート１３の間に電気的に接続されている。
第２のダイオード４４は、第２のアノード４５と、第２のカソード４６と、を有する。第２のアノード４５は第１の端部３１及び後述するゲートドライブ回路７１に電気的に接続されている。また、第２のカソード４６は第１のゲート１３に電気的に接続されている。第２のダイオード４４は、第１の抵抗４８と並列に設けられている。
第１の信号源６８は、例えば方形波等の信号を出力する。第１の信号源６８は、例えば市販の信号源である。
ゲートドライブ回路７１は、第１の信号源６８から出力された信号に基づいて、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０を駆動する信号を出力する。
図１に示した半導体装置１００において、ゲートドライブ回路７１は、第１の端部３１に、第２の抵抗８８及び第３の抵抗８９を介して電気的に接続されている。第２の抵抗８８及び第３の抵抗８９は、ゲート抵抗である。
また、図１に示した半導体装置１００において、ゲートドライブ回路７１は、第１のゲート１３に、第１の抵抗４８及び第２のダイオード４４を介して電気的に接続されている。
ゲートドライブ回路７１は、複数の素子がワンチップ化されたＩＣ、又は、複数の電子部品が配置された電子回路基板である。
ゲートドライブ回路７１は、ゲートドライブ回路７１に基準電位を供給するための基準電位端子（端子）７３を有する。基準電位端子７３は、ゲートドライブ回路基準電位線７２を用いて第１のソースと接続されている。これにより、ゲートドライブ回路７１の基準電位は、第１のソース１１と同電位になる。なお、ゲートドライブ回路基準電位線７２は、「配線」の一例である。
スイッチ８０は、第３の端部８１と、第４の端部８２と、を有する。第３の端部８１は、第１の端部３１に電気的に接続されている。第４の端部８２は、ゲートドライブ回路基準電位線７２に電気的に接続されている。なお、第４の端部８２は、ゲートドライブ回路基準電位線７２以外の他のグランド等に接続されていても良い。
スイッチ８０は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。
第２の信号源６９は、スイッチ８０をオン・オフするため信号を出力する。第２の信号源６９は、例えば市販の信号源である。
次に、本実施形態の半導体装置１００の動作について述べる。
例えば、第１の信号源６８及びゲートドライブ回路７１を用いて、０Ｖと、ノーマリーオフトランジスタ１０をオンさせることが出来る有限の正の電圧Ｖａを往復する方形波を出力する。
第１のゲート１３にＶａが入力されているときには、ノーマリーオフトランジスタ１０は、オンになる。また、第１のゲート１３に０Ｖが入力されているときには、ノーマリーオフトランジスタ１０は、オフになる。
ゲートドライブ回路７１からＶａが出力されているとき、第１のコンデンサ３０から第１のダイオード４０を経由してソース端子５０へと電流が流れる。このとき、第２のゲート２３には、第１のダイオード４０の順方向電圧ＶＦに相当する電圧が入力される。従って、ノーマリーオントランジスタ２０は、オンになる。一方、ゲートドライブ回路７１から０Ｖが出力されているときには、寄生容量２８を経由して第１のコンデンサ３０へと逆方向の電流が流れる。一般に順方向電圧ＶＦは小さいため、第２のゲート２３には、ＶＦとＶａの差分に相当する負の電圧（ＶＦ−Ｖａ）が入力される。従って、ノーマリーオントランジスタ２０は、オフになる。
ここで、半導体装置１００がオフからオンに移行する際に、ノーマリーオントランジスタ２０よりもノーマリーオフトランジスタ１０が先にオンすることが望ましい。もし、ノーマリーオントランジスタ２０が先にオンすると、第１のドレイン１２と第２のソース２１との接続部に高い電圧が加わるため、耐圧の低いノーマリーオフトランジスタ１０の特性が劣化する恐れがあるからである。
本実施形態の半導体装置１００では、半導体装置がオフ状態からオン状態に移行する際には、電流が第１の抵抗４８に並列に設けられた第２のダイオード４４を流れる。このため、第１のゲート１３の充電は、第１の抵抗４８の影響を受けない。従って、第１のゲート１３を速やかに充電出来る。よって、半導体装置がオフ状態からオン状態に移行する際に、ノーマリーオントランジスタ２０よりもノーマリーオフトランジスタ１０を確実に先にオンさせることが可能となる。
また、第１の抵抗４８を設けることにより、ノーマリーオフトランジスタ１０のオフタイミングと、ノーマリーオントランジスタ２０のオフタイミングを所望の時間だけ遅延させることが出来る。従って、半導体装置がオン状態からオフ状態に移行する際に、ノーマリーオフトランジスタ１０よりもノーマリーオントランジスタ２０を先にオフさせることが可能となる。
次に、本実施形態の半導体装置の作用効果を記載する。
本実施形態の半導体装置のごとく、第１のソースと、第１のドレインと、第１のゲートと、を有するノーマリーオフトランジスタと、第１のドレインに電気的に接続された第２のソースと、第２のドレインと、第２のゲートと、を有するノーマリーオントランジスタと、第１の端部と、第２の端部と、を有し、第２の端部は第２のゲートに電気的に接続された第１のコンデンサと、第２の端部と第２のゲートの間に電気的に接続された第１のアノードと、第１のカソードと、を有する第１のダイオードと、第１のゲート及び第１の端部に電気的に接続されたゲートドライブ回路と、第３の端部と、第４の端部と、を有し、第３の端部は第１の端部に電気的に接続されたスイッチと、を備えたことにより、誤点弧が抑制された、ノーマリーオフトランジスタとノーマリーオントランジスタがカスコード接続された半導体装置の提供が可能となる。
ノーマリーオントランジスタ２０をミラークランプする方法として、例えば、第２のゲート２３と第２のソース２１を第２のスイッチ等により接続し、ミラークランプする間に第２のスイッチをオンにする方法が考えられる。
しかし、本実施形態のような半導体装置１００の場合は、上述のように、第１の信号源６８及びゲートドライブ回路７１から入力される信号により、第１のダイオード４０や寄生容量２８を介してノーマリーオントランジスタ２０のゲート電位やソース電位が大きく動いてしまい、一定にならない。そのため、第２のゲート２３と第２のソース２１をスイッチ等により接続しても、ノーマリーオントランジスタ２０の誤点弧を抑制することは難しいという問題があった。
また、ノーマリーオントランジスタ２０をミラークランプする他の方法として、例えば、第２のゲート２３に第３のスイッチ等を介して負電圧を生成する市販の電圧源を接続する方法が考えられる。この場合、ノーマリーオントランジスタ２０をミラークランプするときには、第２のゲート２３に電圧源を用いて負電圧を印加するためノーマリーオントランジスタ２０はより確実にオフになり、誤点弧の抑制は可能となる。
しかし、本実施形態の半導体装置１００は、０Ｖと、ノーマリーオフトランジスタ１０をオンさせることが出来る有限の正の電圧Ｖａを往復する方形波を出力する第１の信号源６８で駆動されており、ノーマリーオントランジスタ２０をオフにする負電圧を発生するための電源を用いない回路構成を有している。従って、ミラークランプのためにさらに負電圧を印加するための電源を備えると回路構成が複雑になってしまうという問題があった。
そこで、本実施形態の半導体装置１００は、第３の端部８１と、第４の端部８２と、を有し、第３の端部８１は第１の端部３１に電気的に接続されたスイッチ８０を備える。これにより、負電圧を印加するための電源を備えなくともミラークランプをすることが可能となるため、誤点弧を抑制しつつ比較的単純な回路構成を有する、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０がカスコード接続された半導体装置を得ることが可能になる。第４の端部８２は、ゲートドライブ回路基準電位線７２に電気的に接続されていれば良いし、あるいは他のグランドに接続されていても良い。
スイッチ８０としてＭＯＳＦＥＴは好ましく用いられる。
図２は、本実施形態の半導体装置１００の作用効果を示す模式図である。ここでは、図２（ａ）に示したように、トランジスタのオフ時にドレイン電圧が５０Ｖ／ｎｓの変化率で増加した場合を想定している。
図２（ｂ）のように、点線で示したスイッチ８０でミラークランプをしない場合と、実線で示したスイッチ８０でミラークランプをした場合で、ノーマリーオントランジスタ２０のゲート電圧上昇が抑制されたことが明らかとなった。これに伴い、図２（ｃ）のように、点線で示したスイッチ８０でミラークランプをしない場合と、実線で示したスイッチ８０でミラークランプをした場合で、誤点弧により流れる電流が抑制されたことが明らかとなった。
図３は、本実施形態の半導体装置１００の駆動方法の一例を示す模式図である。
第１の信号源６８を用いてノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０をオフにしている間に、第２の信号源６９を用いてスイッチ８０をオンにする。なお、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０がオンになっている時間帯に、スイッチ８０がオンにならないようにする点に留意する。
ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０がオフになってからスイッチ８０がオンになるまでの時間ｔｄ１と、スイッチ８０がオフになってからノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０がオンになるまでの時間ｔｄ２は、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０をオン又はオフさせたい時間に基づき、ゲート抵抗の値等を考慮して適宜制御する。
本実施形態の半導体装置１００によれば、誤点弧が抑制された、ノーマリーオフトランジスタとノーマリーオントランジスタがカスコード接続された半導体装置の提供が可能になる。
（第２の実施形態）
本実施形態の半導体装置は、第１のカソードが第２のソースに電気的に接続されている点で、第１の実施形態の半導体装置と異なっている。ここで、第１の実施形態と重複する内容については、記載を省略する。
図４は、本実施形態の半導体装置１１０の回路図である。
本実施形態の半導体装置１１０においても、第３の端部８１と、第４の端部８２と、を有し、第３の端部８１は第１の端部３１に電気的に接続されたスイッチ８０が設けられている。これにより、負電圧を印加するための電源を備えなくともミラークランプをすることが可能となるため、誤点弧を抑制しつつ比較的単純な回路構成を有する、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０がカスコード接続された半導体装置を得ることが可能になる。
本実施形態の半導体装置１１０によっても、誤点弧が抑制された、ノーマリーオフトランジスタとノーマリーオントランジスタがカスコード接続された半導体装置の提供が可能になる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ノーマリーオフトランジスタ
１１ 第１のソース
１２ 第１のドレイン
１３ 第１のゲート
２０ ノーマリーオントランジスタ
２１ 第２のソース
２２ 第２のドレイン
２３ 第２のゲート
２８ 寄生容量
３０ 第１のコンデンサ
３１ 第１の端部
３２ 第２の端部
４０ 第１のダイオード
４１ 第１のアノード
４２ 第１のカソード
４４ 第２のダイオード
４５ 第２のアノード
４６ 第２のカソード
４８ 第１の抵抗
５０ ソース端子
５２ ドレイン端子
６８ 第１の信号源
６９ 第２の信号源
７１ ゲートドライブ回路
７２ ゲートドライブ回路基準電位線（配線）
７３ 基準電位端子（端子）
８０ スイッチ
８１ 第３の端部
８２ 第４の端部
８８ 第２の抵抗
８９ 第３の抵抗
１００ 半導体装置
１１０ 半導体装置

Claims (6)

  1. 第１のソースと、第１のドレインと、第１のゲートと、を有するノーマリーオフトランジスタと、
    前記第１のドレインに電気的に接続された第２のソースと、第２のドレインと、第２のゲートと、を有するノーマリーオントランジスタと、
    第１の端部と、第２の端部と、を有し、前記第２の端部は前記第２のゲートに電気的に接続された第１のコンデンサと、
    前記第２の端部と前記第２のゲートの間に電気的に接続された第１のアノードと、前記第１のソース又は前記第２のソースに電気的に接続された第１のカソードと、を有する第１のダイオードと、
    前記第１のゲート及び前記第１の端部に電気的に接続されたゲートドライブ回路と、
    第３の端部と、第４の端部と、を有し、前記第３の端部は前記第１の端部に電気的に接続され、前記第４の端部は前記第１のソース又はグランドに電気的に接続されたスイッチと、
    を備え、
    前記ノーマリーオフトランジスタと前記ノーマリーオントランジスタをオフにしている間に、前記スイッチをオンとし、前記ノーマリーオフトランジスタと前記ノーマリーオントランジスタがオンになっている間に、前記スイッチをオンにならないようにした半導体装置。
  2. 前記ゲートドライブ回路は前記ゲートドライブ回路に基準電位を供給するための端子を有し、
    前記端子は配線を用いて前記第１のソースに接続されている請求項１記載の半導体装置。
  3. 前記第４の端部は前記配線に接続されている請求項２記載の半導体装置。
  4. 前記第１の端部と前記第１のゲートの間に電気的に接続された第１の抵抗と、
    前記第１の端部に電気的に接続された第２のアノードと、前記第１のゲートに電気的に接続された第２のカソードと、を有し、前記第１の抵抗と並列に設けられた第２のダイオードと、
    をさらに備えた請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記スイッチはＭＯＳＦＥＴである請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記ノーマリーオントランジスタは窒化物半導体材料を含む請求項１乃至請求項５いずれか一項記載の半導体装置。
JP2018053571A 2018-03-20 2018-03-20 半導体装置 Active JP6779932B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018053571A JP6779932B2 (ja) 2018-03-20 2018-03-20 半導体装置
US16/115,864 US10367501B1 (en) 2018-03-20 2018-08-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018053571A JP6779932B2 (ja) 2018-03-20 2018-03-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2019165608A JP2019165608A (ja) 2019-09-26
JP6779932B2 true JP6779932B2 (ja) 2020-11-04

Family

ID=67394185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018053571A Active JP6779932B2 (ja) 2018-03-20 2018-03-20 半導体装置

Country Status (2)

Country Link
US (1) US10367501B1 (ja)
JP (1) JP6779932B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020252561A1 (en) * 2019-06-17 2020-12-24 Smartd Technologies Inc. Dynamic balancing of transistors
US11716081B2 (en) 2021-04-16 2023-08-01 Innoscience (Suzhou) Technology Co., Ltd. Controller for controlling a GaN-based device and method for implementing the same
CN118216088A (zh) * 2021-11-08 2024-06-18 Qorvo美国公司 双栅极共源共栅驱动

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4444056A (en) 1982-05-05 1984-04-24 Itt Corporation Temperature compensated circuit
US20120262220A1 (en) * 2011-04-13 2012-10-18 Semisouth Laboratories, Inc. Cascode switches including normally-off and normally-on devices and circuits comprising the switches
JP5926003B2 (ja) 2011-06-10 2016-05-25 ローム株式会社 信号伝達装置及びこれを用いたモータ駆動装置
EP2693639B1 (en) * 2012-07-30 2015-09-09 Nxp B.V. Cascoded semiconductor devices
JP5996465B2 (ja) 2013-03-21 2016-09-21 株式会社東芝 半導体装置
JP5733330B2 (ja) * 2013-03-22 2015-06-10 株式会社デンソー 駆動回路
EP2787641B1 (en) * 2013-04-05 2018-08-29 Nexperia B.V. Cascoded semiconductor devices
JP6223918B2 (ja) * 2014-07-07 2017-11-01 株式会社東芝 半導体装置
JP2016139996A (ja) * 2015-01-28 2016-08-04 株式会社東芝 半導体装置
WO2017009990A1 (ja) 2015-07-15 2017-01-19 株式会社 東芝 半導体装置
US9793260B2 (en) * 2015-08-10 2017-10-17 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
JP6356718B2 (ja) 2016-03-14 2018-07-11 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2019165608A (ja) 2019-09-26
US10367501B1 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
US10084442B2 (en) Semiconductor device
JP6800906B2 (ja) 半導体装置及び半導体パッケージ
US9653449B2 (en) Cascoded semiconductor device
CN111415916B (zh) 半导体装置以及半导体封装
JP6223918B2 (ja) 半導体装置
US8723589B2 (en) Switching device with a cascode circuit
US10256811B2 (en) Cascode switch circuit including level shifter
US8536847B2 (en) Semiconductor device
US9236373B2 (en) Semiconductor device
JP6779932B2 (ja) 半導体装置
TWI624127B (zh) 半導體裝置及電路保護方法
US20120241820A1 (en) III-Nitride Transistor with Passive Oscillation Prevention
US9762232B2 (en) Semiconductor device
US20160248422A1 (en) Switching circuit, semiconductor switching arrangement and method
US20220140731A1 (en) Semiconductor device
US10771057B1 (en) Semiconductor device
JP7003194B2 (ja) 半導体パッケージ
JP2016139997A (ja) 半導体装置
JP6265849B2 (ja) 制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201014

R151 Written notification of patent or utility model registration

Ref document number: 6779932

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151