JP5151286B2 - スナバ回路 - Google Patents
スナバ回路 Download PDFInfo
- Publication number
- JP5151286B2 JP5151286B2 JP2007185321A JP2007185321A JP5151286B2 JP 5151286 B2 JP5151286 B2 JP 5151286B2 JP 2007185321 A JP2007185321 A JP 2007185321A JP 2007185321 A JP2007185321 A JP 2007185321A JP 5151286 B2 JP5151286 B2 JP 5151286B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- snubber circuit
- capacitance
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
この種のスナバ回路には、最も簡易な回路の一つとして抵抗器(制動抵抗器)とコンデンサとを直列に接続した直列回路を保護対象素子の半導体素子と並列に接続したRCスナバ回路がある。このRCスナバ回路は、特に図示しないが保護対象素子の半導体素子(例えば、IGBT)と並列に接続される。そしてIGBTに過電圧が生じた場合、RCスナバ回路は、この過電圧の原因となる電流を分流させて過電圧を抑制する。
例えば図6には、RCスナバ回路が適用されたDC−DCコンバータを示す。この図に示されるDC−DCコンバータは、電源側である一次側と、負荷側である二次側とを分離する変圧器T(絶縁変圧器)を備え、直流電源1の電力をスイッチング素子によって高速でスイッチングし、変圧器Tの一次巻線T1に与える。ちなみにスイッチング素子QをMOSFETで構成した場合、直流電源1と一次巻線T1とが接続される電流ラインには、MOSFET(Q)が直列に介装される。具体的には、一次巻線T1の一端(図6では、一次巻線T1の巻始め:黒丸で表示)が直流電源1の正極に、他端(一次巻線T1の巻終り)がMOSFET(Q)を介して直流電源1の負極に接続される。そしてMOSFET(Q)のドレインは一次巻線T1に、ソースは直流電源1にそれぞれ接続される。
このように構成されたDC−DCコンバータは、MOSFET(Q)がオンしているとき、一次巻線T1の巻終りに対して巻始めは正の電圧をもつ。次いでMOSFET(Q)をオフすると、一次巻線T1に蓄えられた電磁エネルギーによって誘起された電流が一次巻線T1の巻終りからダイオードD1からツェナダイオードZDを通り、一次巻線T1の巻始めに至る経路に流れる。このとき一次巻線T1に生じる電圧は、MOSFET(Q)がオンの状態と極性が逆になる。
つまりMOSFET(Q)のスイッチング動作を行うことで、一次巻線T1の両端には極性が時間的に変化する電圧、すなわち交流が生じる。ちなみにMOSFET(Q)のスイッチング動作の周期(スイッチング周波数)は、変圧器Tの小型化、騒音防止の観点から数十kHz以上とするのが一般的である。なお図6には、MOSFET(Q)のゲートに接続されて、このMOSFET(Q)を制御するオン・オフ制御回路を図示していない。
この図において平滑回路の二次巻線T2側に並列に接続されたダイオードD3は、還流ダイオードまたはフリーホイリングダイオードと呼ばれる。このダイオードD3は、スイッチング素子Qがオフされたとき、直流リアクトルDCL、負荷RLおよびダイオードD3で形成される閉回路に沿う電流経路を形成する。つまりダイオードD3は、直流リアクトルDCLに蓄えら得た電磁エネルギーを負荷RLに与え、負荷RLに印加される電圧を一定にする役割を担っている。
またダイオードD3には、RCスナバ回路2が並列に接続されている。このスナバ回路2は、スナバキャパシタCと抵抗器Rとを直列に接続した直列回路として構成される。そして、このスナバ回路2がダイオードD3と並列に接続される。
このRCスナバ回路2は、保護対象のダイオードD3に印加される過電圧を効果的に抑制するためダイオードD3に存在する寄生容量Cpに比べてスナバキャパシタCの静電容量を十分大きく(例えば10倍程度)している。
DC−DCコンバータのMOSFET(Q)がスイッチング動作すると、図7(a)に示すように二次巻線T2にステップ状の電圧が誘起される。このとき二次巻線T2に誘起される起電力を[E]とする。変圧器Tの二次巻線T2には、漏れリアクタンスLeが存在するので、二次巻線T2にステップ状の電圧が生じると、漏れリアクタンスLeと寄生容量Cpとによる電圧振動が生じる。この電圧振動によって寄生容量Cpの両端の電圧は、図7(b)に示すように二次巻線T2に誘起される起電力[E]の2倍[2E]まで達する。したがってダイオードD3は、この電圧に耐えるだけの高い耐電圧を有する素子を選定する必要がある。
そこで保護対象のダイオードD3と並列にRCスナバ回路2を接続し、上述した過電圧からダイオードD3を保護するとともに、過剰に高い耐電圧のダイオードD3を不要としている。ちなみにスナバ回路2を構成する抵抗器Rは、二次巻線T2に存在する漏れリアクタンスLeとスナバキャパシタCとの間に生じる共振現象を抑制する共振抑制素子(制動抵抗器)として作用する。
あるいは前述した特許文献1に記載の電力変換装置には、直流電圧源と見なせるクランプコンデンサと、可変容量コンデンサとを組み合わせたスナバ回路が開示されている。しかしながらこのスナバ回路は、可変容量コンデンサで吸収したエネルギーをクランプコンデンサで受とり、そしてこのエネルギーを直流電源に回生するものであって、回生先となる直流電圧源が存在しない回路部分には適用できないという問題があった。
本発明のスナバ回路は、上述した事情を解決するべくなされたものであり、その目的とするところは、簡単な回路でありながら電圧抑制効果が高く、電力損失が少ないだけでなくスナバエネルギーの回生先となる直流電圧源が存在しない回路部分にも適用可能なスナバ回路を提供することにある。
前記スナバ回路は、所定電圧の直流電圧源と、その両端に印加される電圧が高くなるとその静電容量が減少する一方、印加される電圧が低くなると静電容量が増加する可変容量コンデンサとが直列に接続された直列回路を具備し、前記直流電圧源は、所定容量のコンデンサと、このコンデンサを所定電圧に充電する充電手段とを備えて構成される。特にこの直流電圧源を構成する前記コンデンサの静電容量は、前記可変容量コンデンサの静電容量よりも大きいことを特徴としている。
また、上記直流電圧源は、前記半導体素子に印加される直流電圧の最大値と略等しい電圧を出力するものとして構成される。
上述のスナバ回路は、保護対象の半導体素子に印加される電圧が低いとき、前記直流電圧源が出力する電圧と、前記可変容量コンデンサの電圧が略等しい。このため可変容量コンデンサの静電容量は、小さくなる。したがって充放電による損失を低減する作用が得られる。逆に保護対象の半導体素子に印加される直流電圧が高く、ほぼ最大電圧のとき、直流電圧源の電圧は、該半導体素子の電圧と略等しい一方、可変容量コンデンサの電圧は、ほぼ零になる。このため可変容量コンデンサの静電容量は、大きくなり、保護対象の半導体素子に加わる過電圧の抑制効果を高める作用が得られる。
また本発明のスナバ回路に係る直流電圧源は、所定容量のコンデンサと、このコンデンサを所定電圧に充電する充電手段とから構成され、特に、この直流電圧源を構成するコンデンサの静電容量を可変容量コンデンサの静電容量より大きいものとして構成している。より具体的に本発明のスナバ回路における充電手段は、前記スナバ回路に電圧が印加されているときは、直流電圧源を構成するコンデンサを充電し、前記スナバ回路に電圧が印加されていないときには、前記可変容量コンデンサに蓄えられた電荷を例えば抵抗器(放電手段)によって放電している。よって本発明のスナバ回路は、簡易な回路構成でありながら保護対象の半導体素子に印加される過電圧を効果的に抑制するだけでなく、充放電に伴う損失を抑えることができる。
この実施例1は、本発明のスナバ回路をDC−DCコンバータに適用したものである。
図1において保護対象のダイオードD3には、スナバ回路10が並列に接続される。このスナバ回路10は、その両端に印加される電圧が高くなるとその静電容量が減少し、逆に印加される電圧が低くなるとその静電容量が増加する可変容量コンデンサC1と、この可変容量コンデンサC1より静電容量が大きい所定の静電容量を有するコンデンサC2および可変容量コンデンサC1に蓄えられた電荷を放電する抵抗器R1が直列に接続される。
また、ダイオードD3の通流方向と逆方向に接続されたダイオードD4は、可変容量コンデンサC1と抵抗器R1とで構成される直列回路に並列に接続される。
概略的には上述したように構成されたDC−DCコンバータ回路において、本発明のスナバ回路が特徴とするところは、その両端に印加される電圧が高くなるとその静電容量が減少し、逆に印加される電圧が低くなるとその静電容量が増加する可変容量コンデンサを用いた点にある。
このような特徴ある本発明のスナバ回路について、より詳細に説明する。
保護対象の半導体素子であるダイオードD3に電圧Vが印加されると、スナバ回路10のコンデンサC2は、ダイオードD4を介して電圧Vに略等しい電圧に充電される。このときコンデンサC2に蓄えられた電荷は、ダイオードD4によって放電が阻止される。したがってコンデンサC2の両端の電圧Vs2は、ほぼ電圧Vに近い一定値を保つ。このためコンデンサC2は、高周波電流に対して直流電圧源とみなすことができる。
ちなみにコンデンサC2には、別の充放電回路として抵抗器R1と可変容量コンデンサC1とが接続されている。しかし抵抗器R1と可変容量コンデンサC1には、直流電流が流れ得ないのでコンデンサC2の電圧値を変化させることはない。
またこのスナバ回路2において、コンデンサC2と可変容量コンデンサC1は、電気的に直列に接続された状態にある。したがってこれらコンデンサC1,C2の合成静電容量C0は、コンデンサC2の静電容量をCs2、可変容量コンデンサC1の静電容量をCs1とすれば、
C0=1/{(1/Cs1)+(1/Cs2)}
となる。
C0≒Cs2
と見なすことができる。
ここに可変容量コンデンサC1の両端の電圧Vs1は、コンデンサC2両端の電圧Vs2と、保護対象のダイオードD3における両端の電圧Vとの差電圧に等しい。すなわち可変容量コンデンサC1の両端の電圧Vs1は、
Vs1=Vs2−V
である。
一方、上述したようにコンデンサC2の両端の電圧Vs2は、ほぼダイオードD3の両端の電圧Vに等しい。したがってダイオードD3の両端の電圧Vが[0V]のときは、
Vs2=Vs1
となる。このとき可変容量コンデンサC1に印加される電圧が高くなるので、図2の電圧−静電容量特性図からわかるようにその静電容量Cs1は、小さな値となる。よって本発明のスナバ回路は、保護対象のダイオードD3に電圧が印加されるタイミングで可変容量コンデンサC1の静電容量Cs1が小さくなるため充放電による損失を抑えることができる。
ここで本発明のスナバ回路が、前述した従来のRCスナバ回路に比べて高い電圧抑制効果が得られる点をより詳細に説明する。
まず、図6に示す従来のDC−DCコンバータにおいて、従来のRCスナバ回路を適用したときを考察する。
変圧器Tの二次巻線T2に起電力Eが発生した直後、スナバキャパシタCは、充電されていないためその電圧は[0V]である。よって、漏れリアクタンスLeの両端には、起電力Eに等しい電圧が印加され、図3に示すようにRCスナバ回路に流れる電流Isが増加する。この電流Isの増加率は、スナバキャパシタCの充電に伴い減少するものの、保護対象の半導体素子(ダイオードD3)の電圧Vが起電力Eを上回るまで続く。また、抵抗器Rの制動作用を無視すると、LC共振の原理から電流Isのピーク値Ipは、
Ip=E・(Cs/L)1/2・・・(1)
で求めることができる。この式において、Lは、漏れリアクタンスLeのインダクタンス、Csは、スナバキャパシタCの静電容量である。なお、ここではダイオードD3に存在する寄生容量Cpの作用は、スナバキャパシタCの静電容量Csに比べて十分小さいものとして無視する。
△V=Ip・(L/Cs)1/2
となる。つまりこの場合、[△V=E]となり、ダイオードD3の両端における電圧Vの
ピーク値は、起電力Eの2倍程度に達する。このため、ダイオードD3は、高い耐電圧を有する必要がある。
次に本発明のスナバ回路をDC−DCコンバータに適用した場合を考察する。ここでは理解をしやすくするため、近似的にダイオードD3の両端における電圧Vが変圧器Tの二次巻線T2に生じる起電力Eを超えたとき、可変容量コンデンサC1の静電容量Cs1が増加し始めるものとする。また、ダイオードD3の両端の電圧Vが起電力Eに達する前の静電容量Cs1は、前述したスナバキャパシタCの1/4の静電容量であるとする。
次いでダイオードD3の両端の電圧Vが起電力Eを超えると、可変容量コンデンサC1の静電容量Cs1は、増加し始め、最終的にスナバキャパシタCと同じ静電容量Csに達する。このときスナバ回路10に流れる電流Isのピーク値Ipは、図4に示すように小さい。このためダイオードD3の両端における電圧Vを起電力Eに対する増加分△Vとし
て示せば、RCスナバ回路に比べてその増加分△Vは、小さくなることが理解できる。つ
まり電圧のピーク値が低くなることによってスナバ回路10に蓄積されるエネルギーが小さくなり、それゆえ最終的に制動抵抗R等で消費されるエネルギーは、小さくなることがわかる。
かくして本発明の実施例1に係るスナバ回路は、抵抗器R1と直列に接続されるコンデンサに可変容量コンデンサC1を用いているので、保護対象の半導体素子に印加される電圧が低いとき可変容量コンデンサC1の静電容量は、小さくなり充放電による損失を抑えることが可能となる。また保護対象の半導体素子の電圧が高いとき、可変容量コンデンサC1の電圧は、ほぼ零になるので、その静電容量が大きくなる。それゆえ、本発明のスナバ回路は、効果的に半導体素子に印加される過電圧を抑制することができる。
さて、図5においてTは、電源側と負荷側とを絶縁する変圧器(絶縁変圧器)Tである。この変圧器Tの一次巻線T1および二次巻線T2は、それぞれ中間タップを備える。
一次巻線T1の巻始めおよび巻終りには、2つのMOSFET(Q1,Q2)のドレインが接続される。そしてこれらMOSFET(Q1,Q2)のソースは、互いに直流電源1の負極に接続される。そして直流電源1の正極は、一次巻線T1の中間タップに接続される。
一方、二次巻線T2の巻始めおよび巻終りには、コンデンサC4を充電するための2個の整流用ダイオードD1,D2のアノードがそれぞれ接続される。また二次巻線T2の中間タップには、負荷RLに至る直流リアクトルDCLが直列に介装されている。一方、負荷RLの他端には、二つのダイオードD3,D4のアノードが接続される。この二つのダイオードD3,D4のカソードは、それぞれ二次巻線T2の巻始めおよび巻終りにそれぞれ接続される。これらのダイオードD3,D4は、整流ダイオードであると同時にMOSFET(Q1,Q2)が共にオフしたときには還流ダイオードの役割を担う。なお、負荷RLの両端には、平滑用コンデンサC3が並列に接続される。
そして可変容量コンデンサC1,C2は、それぞれ制動抵抗器の機能を司る抵抗器R1,R2と接続された直列回路を構成し、それぞれ2個の整流用ダイオードD1,D2のカソードと、二つのダイオードD3,D4のカソードとの間に接続される。
このように構成されたプッシュ・プル型DC−DCコンバータは、2個のMOSFET(Q1,Q2)を排他的にオン・オフ制御することによって変圧器Tの二次巻線T2に電圧を生じさせる。この電圧は、二つの整流用ダイオードD1,D2によって整流された後、直流リアクトルDCLおよび平滑用コンデンサC3とによって平滑されて負荷RLに与えられる。
かくして本発明の実施例2に係るスナバ回路は、還流ダイオード(保護対象の半導体素子)の役割を担う二つのダイオードD3,D4に印加される電圧が高いときは、上述した実施例1と同様に可変容量コンデンサC1,C2の静電容量が大きくなるので、高い電圧抑制効果を得ることができる。また本発明の実施例2に係るスナバ回路は、二つのダイオードD3,D4に印加される電圧が低いときには、可変容量コンデンサC1,C2の静電容量が小さくなるので充放電による損失を少なく抑えることができる等の実用上多大なる効果を奏する。
C1 可変容量コンデンサ
C4 平滑用コンデンサ
D4 ダイオード
R1 抵抗器
Claims (2)
- 保護対象の半導体素子と並列に接続されて、過電圧から該半導体素子を保護するスナバ回路であって、
前記スナバ回路は、所定電圧の直流電圧源と、
その両端に印加される電圧が高くなるとその静電容量が減少する一方、印加される電圧が低くなると静電容量が増加する可変容量コンデンサと
が直列に接続された直列回路を具備し、
前記直流電圧源は、前記可変容量コンデンサより静電容量が大きい静電容量を有するコンデンサと、
このコンデンサを所定電圧に充電する充電手段と
を備えることを特徴とするスナバ回路。 - 前記直流電圧源は、前記半導体素子に印加される直流電圧の最大値と略等しい電圧を出力するものである請求項1に記載のスナバ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007185321A JP5151286B2 (ja) | 2007-07-17 | 2007-07-17 | スナバ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007185321A JP5151286B2 (ja) | 2007-07-17 | 2007-07-17 | スナバ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009027764A JP2009027764A (ja) | 2009-02-05 |
JP5151286B2 true JP5151286B2 (ja) | 2013-02-27 |
Family
ID=40399050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007185321A Expired - Fee Related JP5151286B2 (ja) | 2007-07-17 | 2007-07-17 | スナバ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5151286B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH700697A2 (de) * | 2009-03-27 | 2010-09-30 | Eth Zuerich | Schalteinrichtung mit einer kaskodeschaltung. |
JP5403005B2 (ja) | 2010-10-20 | 2014-01-29 | 株式会社デンソー | 電力変換装置 |
US9236789B1 (en) | 2014-08-04 | 2016-01-12 | Qualcomm Incorporated | Programmable snubber circuit |
WO2018189773A1 (ja) * | 2017-04-10 | 2018-10-18 | 日産自動車株式会社 | 電力変換装置 |
JP6875253B2 (ja) * | 2017-10-27 | 2021-05-19 | 株式会社三社電機製作所 | 直流電源装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2561871B2 (ja) * | 1990-04-16 | 1996-12-11 | サンケン電気株式会社 | スイッチングレギュレータ |
-
2007
- 2007-07-17 JP JP2007185321A patent/JP5151286B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009027764A (ja) | 2009-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5581808B2 (ja) | 直流電源装置 | |
US7649757B2 (en) | Leakage-inductance energy recycling circuit and flyback converter with leakage-inductance energy recycling circuit | |
JP5693820B2 (ja) | 電源装置 | |
US10530269B2 (en) | AC-DC converter | |
JP5151286B2 (ja) | スナバ回路 | |
CN109687702B (zh) | Dc-dc转换器 | |
US6930896B2 (en) | Power regeneration circuit and power conversion system | |
US9287767B2 (en) | DC voltage conversion circuit having output voltage with a predetermined magnitude | |
JP6582175B2 (ja) | Dc−dcコンバータ装置 | |
JP2001333576A (ja) | Dc/dcコンバータの制御方法 | |
JP2017229140A (ja) | 電源制御装置、半導体集積回路、および共振型コンバータ | |
JP5578234B2 (ja) | スイッチング電源装置およびこれを用いた電源システム、電子装置 | |
EP1396926A1 (en) | DC-DC converter with active clamp circuit | |
JP4730498B2 (ja) | スイッチング電源装置 | |
JP3159261B2 (ja) | スナバ回路並びにそれを用いたスイッチング電源装置 | |
JP4784153B2 (ja) | 電源装置 | |
US20020000923A1 (en) | Switching power supply circuit | |
KR100302966B1 (ko) | 스위치전원장치 | |
JP2015228760A (ja) | スイッチング電源装置 | |
JP7286601B2 (ja) | 低損失スナバ回路および電源装置 | |
JP3400728B2 (ja) | チョッパ装置 | |
WO2018189773A1 (ja) | 電力変換装置 | |
JP2021013296A (ja) | 整流回路及びこれを用いたスイッチング電源 | |
JP2000333452A (ja) | フォワードコンバータ | |
JPH11356045A (ja) | 直流―直流変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20100514 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |