CN102375278A - 液晶显示装置 - Google Patents

液晶显示装置 Download PDF

Info

Publication number
CN102375278A
CN102375278A CN201110253672XA CN201110253672A CN102375278A CN 102375278 A CN102375278 A CN 102375278A CN 201110253672X A CN201110253672X A CN 201110253672XA CN 201110253672 A CN201110253672 A CN 201110253672A CN 102375278 A CN102375278 A CN 102375278A
Authority
CN
China
Prior art keywords
pixel
wiring
transistor
signal
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110253672XA
Other languages
English (en)
Other versions
CN102375278B (zh
Inventor
岩佐隆行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
JVCKenwood Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JVCKenwood Corp filed Critical JVCKenwood Corp
Publication of CN102375278A publication Critical patent/CN102375278A/zh
Application granted granted Critical
Publication of CN102375278B publication Critical patent/CN102375278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/002—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to project the image of a two-dimensional display, such as an array of light emitting or modulating elements or a CRT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Abstract

本发明提供一种液晶显示装置，其通过相对于假想的像素中心线，以线对称配置构成在各像素内的正极性信号侧像素电路部和负极性信号侧像素电路部中相互成为对的电路结构要素和布线，不增大像素间距地对液晶元件施加正常的驱动电压。Vdd布线(102)、Cs1连接布线(104)、数据线Di+用布线(106)等正极性信号侧像素电路部的布线和、Vdd布线(103)、Cs2连接布线(105)、数据线Di+用布线(107)等负极性信号侧像素电路部的布线是配置在线对称位置上的相对像素中心线II-II’彼此对应的布线，因此起到抑制来自左右相邻的像素的Cs1连接布线、或者Cs2连接布线的交调失真的作用。在像素的中心部附近配置数据线Di+用布线(106)以及数据线Di-用布线(107)。

Description

液晶显示装置
技术领域
本发明涉及液晶显示装置，特别涉及分别对各像素中正极性影像信号和负极性影像信号进行采样保持在两个保持电容中后，把其保持电压交替地施加在像素电极上，交流驱动液晶元件的液晶显示装置。
背景技术
近年来，在投影仪装置、投影电视机中，作为投影图像的中心部件，大多使用LCOS(Liquid Crystal on Silicon)型的液晶显示装置。作为该LCOS型的液晶显示装置，本申请人之前提出了如下液晶显示装置：在由两条数据线(列信号线)为一组的多组数据线和多条栅极(gate)线(行扫描线)的各交叉部分别把像素配置成阵列(matrix)状，在这些各像素中，分别对正极性影像信号和负极性影像信号进行采样保持在两个保持电容中后，交替地对像素电极施加这些电压，交流驱动液晶元件(例如参照专利文献1)
图9是表示该液晶显示装置的一个像素的一个例子的等价电路图。在该图中，一个像素10由用于写入正极性的影像信号以及负极性的影像信号的像素选择晶体管Q1以及Q2、并行地保持各极性的影像信号电压的独立的两个保持电容Cs1以及Cs2、晶体管Q3～Q7、以及液晶元件LC构成。另外，在图9的例子中晶体管Q1～Q7全部是N沟道场效应晶体管(FET)，但是并不限于此。液晶元件LC是在相互对置的像素电极PE和公共电极CE之间夹持液晶层(显示体)LCM的公知的构造。晶体管Q3和Q7、以及晶体管Q4和Q7分别是所谓的源极跟随缓冲器(follower buffer)，晶体管Q3和Q4是信号输入晶体管，晶体管Q7作为恒定电流负载工作。晶体管Q7配置在极性切换开关晶体管Q5、Q6的后部，即像素电极PE节点上，为共同作为正极性、负极性的源极跟随缓冲器双方的负载工作的结构。MOS晶体管的源极跟随缓冲器的输入电阻几乎无限大，保持电容Cs1以及Cs2的积蓄电荷不会发生泄漏地保持直到一个垂直扫描期间后新写入信号。
另外，像素部数据线针对各像素由正极性用数据线Di+、负极性用数据线Di-1的两条一组构成，通过未图示的数据线驱动电路供给采样后的相互间极性不同的影像信号。像素选择晶体管Q1、Q2的各漏极端子分别与正极性用数据线Di+、负极性用数据线Di-连接，各栅极端子在同一行与行扫描线(栅极线)Gj连接。另外，布线B与晶体管Q7的栅极连接。另外，布线S+、S-通过栅极控制信号用的布线分别于晶体管Q5、Q6的栅极连接。另外，行扫描线Gj分别共同连接相同行的多个像素的晶体管Q1以及Q2。
接下来，关于该像素10的交流驱动控制的概要，与图10的定时图表一起说明。图10(A)表示垂直同步信号VD，图10(B)表示施加到图9的像素10的晶体管Q7的栅极的布线B的负载特性控制信号。另外，图10(C)表示施加在上述像素10中的转送正极性侧驱动电压的开关晶体管Q5的栅极上的布线S+的栅极控制信号的波形，该图(D)表示施加在上述像素10中的转送负极性侧驱动电压的开关晶体管Q6的栅极上的布线S-的栅极控制信号的波形。
另外，图11表示写入到像素的正极性影像信号a和负极性影像信号b的从黑电平到白电平的关系。正极性影像信号a是电平最小时最小阶调的黑电平、电平最大时最大阶调的白电平，与此相对，负极性影像信号b是电平最小时最大阶调的白电平、电平最大时最小阶调的黑电平。由c表示正极性影像信号a和负极性影像信号b的反转中心。
在图9中，图10(C)所示的布线S+的栅极控制信号在高电平的期间，正极性侧开关晶体管Q5导通，当在该期间中供给布线B的负载特性控制信号如图10(B)那样成为高电平时，源极跟随缓冲器激活，像素驱动电极PE节点被充电到正极性的影像信号电平。在像素驱动电极PE的电位成为被完全充电的状态的时刻，布线B的负载特性控制信号为低电平，并且当此时的布线S+的栅极控制信号也切换到低电平时，像素驱动电极PE成为浮动(floating)，在液晶电容中保持正极性驱动电压。
另一方面，图10(D)表示的布线S-的栅极控制信号在高电平期间，负极性侧开关晶体管Q6导通，当在该期间中供给布线B的负载特性控制信号如该图(B)所示那样为高电平时，源极跟随缓冲器激活，像素驱动电极PE节点被充电到负极性的影像信号电平。在像素驱动电极PE的电位成为被完全充电的状态的时刻，布线B的负载特性控制信号为低电平，并且当此时的布线S-的栅极控制信号也切换到低电平时，像素驱动电极PE成为浮动(floating)，在液晶电容中保持负极性驱动电压。
以下，与交替导通上述的开关晶体管Q5以及Q6的开关同步，重复通过布线B的负载特性控制信号间歇地激活晶体管Q7的动作，由此，如图10(E)所示那样，在液晶元件LC的像素电极PE上施加通过正极性和负极性的各影像信号而交流化的驱动电压VPE。像素10不直接向像素电极PE转送保持电荷，而是经由源极跟随缓冲器供给电压的结构，因此，即使进行在正负极性的重复充放电，也没有电荷的中和问题，从而能够实现没有电压电平衰减的驱动。
另外，图10(F)所示的Vcom表示施加在形成于液晶显示装置的对置衬底上的公共电极CE上的电压。液晶层LCM的实质的交流驱动电压是该公共电极CE的施加电压Vcom与像素电极PE的施加电压的电压差。如图10(F)所示，公共电极CE的施加电压Vcom相对于与像素电极电位的反向基准电平Vc大致相等的基准电平，与像素极性切换同步发生反转。由此，公共电极CE的施加电压Vcom和像素驱动电极PE的施加电压的电位差的绝对值始终相同，在液晶层LCM上施加图10(G)所示那样的没有直流成分的交流电压VLC。如此，在像素10中，通过与像素电极PE反向切换公共电极CE的施加电压，能够使供给像素电极PE侧的电压的振幅变小，因此，能够降低驱动电路侧的晶体管耐压与消耗电力。
另外，采样保持在保持电容Cs1、Cs2中的正极性、负极性的各影像信号电压分别被经由作为高输入电阻的源极跟随器电路的晶体管Q3、Q4读出，如图10(C)、(D)所示，交替地通过交替地供给布线S+、S-的栅极控制信号而导通的开关晶体管Q5、Q6选择，作为正极性、负极性反转的图10(E)所示的驱动电压VPE施加到像素电极PE上。该图9表示的像素10如果在一个垂直扫描期间(一帧)内写入一次正极性、负极性的各影像信号电压到保持电容Cs1、Cs2中，则能够在下一帧的影像信号电压被保持之前的一帧期间，从保持电容Cs1、Cs2中读出几次影像信号电压，交替地切换晶体管Q5、Q6，交流驱动液晶元件LC。因此，像素10能够与影像信号的写入周期独立地通过没有垂直扫描周期频率制约的高的驱动频率交流驱动液晶元件LC。
该交流驱动频率能够与垂直扫描频率无关地通过像素电路中的反向控制周期自由地设定。例如，假设垂直扫描频率由一般的电视机影像信号中使用的60Hz、高清电视机的垂直周期扫描线数1125行构成。如果以15行期间左右的周期进行像素电路的极性切换，则液晶元件的交流驱动频率为2.25kHz(＝60(Hz)×1125÷(15×2))，与现有的液晶显示装置比较，可以飞越地提高液晶驱动频率。由此，液晶元件的交流驱动频率与低频的情形相比，能够防止余像，另外，能够大幅改善可靠性/稳定性或者摆动(shimmy)等引起的显示品质降低等。
专利文献1：日本特开2009-223289号公报
发明内容
但是，上述的液晶显示装置，如图9所示那样，在一个像素10内需要7个晶体管，因此，用于提供给各晶体管Q1～Q7的信号的布线数较多。这是因为像素电路本身中具备极性反转功能，通过以高速对其进行控制，能够实现没有垂直扫描频率制约的高频的交流驱动，因此，在像素10内配置信号写入的布线、用于控制极性切换晶体管的导通和关断的布线。该信号写入布线、用于控制极性切换晶体管的导通和关断的布线是通过把GND和电源电压作为振幅的逻辑(logic)进行驱动的布线(即逻辑布线)。
另一方面，在极性切换期间，图9所示的像素10内的正极性用保持电容Cs1和负极性用保持电容Cs2需要固定保持用于驱动液晶元件LC的正负的两极性的模拟电压。当上述的保持的模拟电压中例如有数mV的电位变动时，会在所显示的图中观测到电位变动的部分的图案。因此，保持电容Cs1以及Cs2需要固定成为浮动的正负的两极性的保持电压预定的保持时间(例如一帧)。
但是，在保持电容Cs1以及Cs2中存在附随逻辑布线的寄生电容，该寄生电容的值特别在一个像素内布线数较多的像素10内较大。因此，在该像素10内，正负的两极性的保持电压由于逻辑布线和保持电容之间的寄生电容而在预定的保持时间内发生数mV变动。理论上该寄生电容无法去除。另外，当保持电容Cs1和逻辑布线之间的第一寄生电容与保持电容Cs2和逻辑布线之间的第二寄生电容中有相对的不同时，伴随逻辑布线的信号电平变化，正负的两极性的保持电压分别发生变化，结果，液晶驱动电压的动态范围变小，发生闪烁(flicker)或亮度下降、余像这样的问题。
关于该问题，与图12一起说明。图12是表示在图9所示的一个像素的电路上包含了上述寄生电容后表现的等价电路。对图12中与图9相同的结构部分赋予相同的标号，并省略其说明。在图12中，C11、C12、C13、C14表示正极性用保持电容Cs1与布线B、Gj、S+、S-之间的寄生电容，C21、C22、C23、C24表示负极性用保持电容Cs2与布线B、Gj、S+、S-之间的寄生电容。
在图12中，布线B、S+、S-、Gj是逻辑布线，通过该布线传输的信号在关断时为0V、在导通时为5V。在上述信号为断开、保持电容Cs1和Cs2的保持电压确定的定时，在伴随保持电容Cs1的寄生电容C11～C14与伴随保持电容Cs2的寄生电容C21～C24的值不同的情况下，通过施加到像素电极PE上的正负的两极性的影像信号而交流化的像素电极驱动电压VPE的振幅不同于标准的振幅。
在此，作为一个例子，当伴随保持电容Cs1的寄生电容C11～C14的值比伴随保持电容Cs2的寄生电容C21～C24的值小时，像素电极驱动电压VPE如图13(E)所示，通过与保持电容Cs2的晶体管Q4的栅极连接的节点与逻辑布线的交调失真(crosstalk)，从保持电容Cs2读出的负极性影像信号的保持电压较大地向VDD方向变动。另一方面，上述的像素电极驱动电压VPE，与保持电容Cs1的晶体管Q3的栅极连接的节点与逻辑布线的交调失真小，因此从保持电容Cs2读出的正极性影像信号的保持电压点位不怎么变动。因此，发生像素电极驱动电压VPE的振幅与标准的振幅相比变小，动态范围也变小这样的问题。
另外，特别在振幅大的逻辑布线和保持电容之间形成的寄生电容中，如果在保持电容Cs1侧的寄生电容与保持电容Cs2侧的寄生电容值不同，则成为公共电极的施加电压Vcom偏离的主要原因，发生闪烁或亮度下降，余像。另外，图13(A)～(G)的信号波形分别与图10(A)～(G)的信号波形对应。
因此，为了保持正常的动态范围，防止发生闪烁或亮度下降、余像，考虑使伴随保持电容Cs1以及Cs2的寄生电容变小的方法。
在此，例如，只要防止传输振幅大的逻辑信号的逻辑布线和传输作为保持在保持电容Cs1以及Cs2中的模拟信号的影像信号电压的像素电极布线之间的交调失真，就可以大致正确地在像素电极PE上施加两极性的保持电压，因此，与减少伴随保持电容Cs1以及Cs2的寄生电容实质上相同。因此，本发明者根据与在日本特许第4135547号公报中公开的发明相同的原理，通过在各像素内，在逻辑布线与像素电极布线之间配置固定电位线，降低逻辑布线与像素电极布线之间的交调失真，考虑防止保持电容电压的摆动。但是，在各像素内，在像素电极布线与全部逻辑布线之间配置固定电位线，因为布线数进一步变大，因此存在招致像素间距增大的问题。
另一方面，保持在各像素内的两个保持电容中的正极性和负极性的影像信号电压即使由于伴随在逻辑布线、像素电极布线、保持电容的寄生电容发生变动，在两极性的保持电压分别偏移相同电压(绝对值)的情况下，通过调整公共电极施加电压Vcom，能够对液晶元件LC施加正常的驱动电压。
本发明是鉴于上述问题而提出的，其目的在于提供一种液晶显示装置，该液晶显示装置通过把在各像素内的正极性信号侧像素电路部与负极性信号侧像素电路部中相互成为对的电路结构要素以及布线相对假想的像素中心线以线对称配置的结构，能够不增大像素间距地对液晶元件施加正常的驱动电压。
本发明为了达成上述的目的，设置在以两条数据线为一组的多组数据线和多条行扫描线分别交叉的交叉部的多个像素分别具备：液晶层被夹持在对置的像素电极与公共电极之间的液晶元件；通过第一晶体管对正极性影像信号进行采样，并在第一保持电容中保持一定期间，并使保持在第一保持电容中的正极性影像信号电压通过构成源极跟随器的第二晶体管和第一开关晶体管施加到像素电极上的正极性侧信号像素电路部；以及通过第三晶体管对负极性影像信号进行采样，并在第二保持电容中保持一定期间，并使保持在第二保持电容中的负极性影像信号通过构成源极跟随器的第四晶体管和第二开关晶体管施加在像素电极上的负极性侧信号像素电路部，
在隔着层间膜层压在半导体衬底上的多个金属层上形成的正极性侧信号像素电路部和负极性侧信号像素电路部的相互成对的电路结构要素以及布线，相对于与金属层上的多个像素的列方向平行的第一像素中心线以及与多数金属层的截面方向平行的第二像素中心线的一方或者双方，彼此以线对称配置，并且预定的一个金属层上的第二晶体管的电源布线和第四晶体管的电源布线与第一像素中心线平行且形成在像素的外周位置，以比垂直扫描周期短的预定的周期切换第一以及第二开关晶体管，把第一以及第二保持电容中保持的正极性影像信号电压以及负极性影像信号电压交替地施加到对像素电极上，来交流驱动液晶元件。
另外，为了实现上述目的，本发明的特征在于，在一组的两条数据线中，供给第一晶体管正极性影像信号的第一数据线作为正极性侧信号像素电路部的布线、供给第三晶体管负极性影像信号的第二数据线作为负极性侧信号像素电路部的布线，分别与预定的一个金属层上的第一像素中心线平行且形成在像素的大致中央位置。
另外，为了实现上述目的，本发明的特征在于，像素电极布线电气连接像素电极和半导体衬底上的第一以及第二开关晶体管的输出端子，把用于像素电极布线的、形成在多个金属层的各层中的第一通孔以及接触点位置配置在第一像素中心线以及第二像素中心线上的位置，并且，在由多个金属层中相邻的第一以及第二金属层和该第一以及第二金属层间的层间膜形成的第一以及第二保持电容中，第一保持电容和半导体衬底上的第一以及第二晶体管由第一电容连接布线电气连接，第二保持电容和半导体衬底上的第三以及第四晶体管由第二电容连接布线电气连接，把用于第一电容连接布线的、分别形成在预定的两个以上的金属层上的正极性侧信号像素电路部内的第二通孔以及接触点位置和、用于第二电容连接布线的、分别形成在预定的两个以上的金属层上的负极性侧信号像素电路部内的第三通孔以及接触点位置相对于所述第一像素中心线以线对称、并接近第一通孔以及接触点位置地配置在像素的大致中央位置，在第一以及第二金属层中的、与半导体衬底接近的侧的一方的金属层中，仅在至少除去了第一～第三的通孔以及接触点位置的像素中央部分设置开口部。
另外，为了实现上述目的，本发明的特征在于，像素具有与第一以及第二开关晶体管一起，漏极被连接在像素电极上的恒定电流负载晶体管，在多个金属层中的与半导体衬底最接近的金属层的像素中央部形成连接线的通孔以及接触点，其用于电气连接半导体衬底上的恒定电流负载晶体管的漏极和像素电极。
根据本发明，通过相对于假想的像素中心线彼此以线对称配置在各像素内的正极性信号侧像素电路部和负极性信号侧像素电路部中相互成对的电路结构要素以及布线，均等地形成两个像素电路部的保持电容的寄生电容，另外，在两个像素电路部中也能够均等地获得布线电阻、晶体管特性，由此，可以实现没有失衡的特性，能够不增大像素间距地对液晶元件施加正常的驱动电压。
附图说明
图1是本发明的液晶显示装置的一个实施方式的整体结构图。
图2是图1表示的液晶显示装置的动作说明用定时图表。
图3是本发明的液晶显示装置的一个像素的一个实施方式的构造截面图。
图4是图3表示的像素的第一金属层的一个实施方式的平面布局图。
图5是图3表示的像素的第二金属层的一个实施方式的平面布局图。
图6是图3表示的像素的第三以及第四金属层的一个实施方式的平面布局图。
图7是图3表示的像素的第五金属层的一个实施方式的平面布局图。
图8是图3表示的像素的第六金属层的一个实施方式的平面布局图。
图9是本发明的液晶显示装置的一个像素的一个例子的等价电路图。
图10是图9的像素的动作说明用定时图表。
图11是关于图9的像素的驱动信号电平和信号反转的说明图。
图12是用于说明现有的液晶显示装置的像素中的寄生电容的一个例子的等价电路图。
图13是图12的像素的动作说明用定时图表。
符号说明
10、50像素
20液晶显示装置
101、205、306、406、504像素电极布线
102、103、202、301Vdd布线
106Di+用布线
107Di-用布线
110接触点以及通孔
203、303、403、501Cs1连接布线
204、304、404、502Cs2连接布线
206Gj布线
207、405、503、Vss布线
208B布线
209S+布线
210S-布线
310、505开口部
401正侧保持电容Cs1用电极
402负侧保持电容Cs2用电极
Q1、Q2像素选择晶体管
Q3、Q4信号输入晶体管
Q5、Q6开关晶体管
Q7恒定电流负载晶体管
Cs1以及Cs2保持电容
LC液晶元件
PE像素电极
CE公共电极
LCM液晶层(显示体)
Di+正极性用数据线
Di-负极性用数据线
Gj行扫描线
S+正极性栅极控制信号用布线
S-负极性栅极控制信号用布线
B负载特性控制信号用布线
1M～6M金属层
g3、g4、g5、g6栅极电极
51阱
52～56扩散层
57PN结二极管
60层间膜
503Vss布线
151、152由于光泄漏而特性恶化的保持电容扩散部
具体实施方式
以下，参照附图详细说明本发明的实施方式。
首先，说明本发明的液晶显示装置的整体结构的一个实施方式。本发明的液晶显示装置的整体结构本身可以与所述专利文献1中记载的液晶显示装置相同。本发明的特征在于该液晶显示装置的像素的构造。
图1表示本发明的液晶显示装置的一个实施方式的整体结构图。在该图中，液晶显示装置20由移位寄存器电路11a以及11b、一行门闩电路12、比较器13、阶调计数器14、模拟开关15、在水平方向上m个、垂直方向上n个，分别配置成阵列状的图9表示的等价电路的像素10、定时发生器17、极性切换控制电路18、垂直移位寄存器以及电平移位器(level shifter)19构成。
移位寄存器电路11a以及11b、一行门闩电路12、比较器13、以及阶调计数器14构成水平驱动电路。另外，比较器13在图1中，为方便图示，用一个框来表示，但是，实际上，设置在每个像素列中。模拟开关15是针对每个像素列配置有正极性用以及负极线用的两个一组的采样用模拟开关的结构。像素10被配置在两系统的数据线(D1+和D1-、...、Dm+和Dm-)和行扫描线(G1、...Gn)的交叉部。
极性切换控制电路18根据来自定时发生器17的定时信号，分别向所述的布线S+输出正极性栅极控制信号，向布线S-输出负极线栅极控制信号，向布线B输出负载特性控制信号。垂直移位寄存器以及电平移位器19依次在一个水平扫描周期对行扫描线G1～Gn输出行扫描选择信号，在一个水平扫描周期以各行扫描线单位依次选择行扫描线G1～Gn。
接下来，关于图1的动作，一起参照图2的定时图表进行说明。与图2(A)表示的水平同步信号HD同步的、把该图(B)表示的多位的像素数据按时间序列合成而得数字影像信号在移位寄存器电路11a、11b中作为一行量的数据被依次展开，在一行量的展开结束的时刻，通过一行门闩电路12进行锁定。
另外，图2(B)表示的像素数据(DATA)中，间隔一个放置的白地表示的水平方向的偶数列像素数据DATA(even)被供给移位寄存器电路11a、间隔一个放置的带有斜线的表示的水平方向的奇数列像素数据DATA(odd)被供给移位寄存器电路11b。这是因为容易对应在高分辨率板的高速动作。
一行门闩电路12在如图2(D)所示意的那样保持由从移位寄存器电路11a输出的奇数列像素数据DATA(odd)和从移位寄存器电路11b输出的偶数列像素数据DATA(even)构成的相同行的一行期间的像素数据DATA后，供给各像素列的比较器13的第一数据输入部。
阶调计数器14对图12(E)表示的时钟Count-CK进行计数，如该图(F)所示那样，在每个水平扫描期间，输出多个阶调值在水平扫描周期内从最小值到最大值进行一周的计数值(基准阶调数据)C-out，供给到各像素列的比较器13的第二数据输入部。比较器13比较第一数据输入部的输入像素数据DATA的值和第二数据输入部的输入基准阶调数据C-out的值(阶调值)，当在两者的值一致的定时生成一致脉冲输出。
构成模拟开关15的正极性用以及负极性用的两个一组的采样用模拟开关中的、正极性用的采样用模拟开关从未图示的照明(lamp)信号发生器对输入侧公共布线施加作为正极性用照明信号的基准照明电压Ref_Ramp(+)。另外，负极性用的采样用模拟开关从未图示的照明(lamp)信号发生器对输入侧公共布线施加作为负极性用照明信号的基准照明电压Ref_Ramp(-)。
在上述的基准照明电压Ref_Ramp(+)和Ref_Ramp(-)中，Ref_Ramp(+)是如图2(I)所示那样，在水平扫描期间周期，从影像的黑电平到白电平、朝电平上升的方向变化的周期的正极性扫描信号。另外，上述的基准照明电压Ref_Ramp(-)是如图2(J)所示那样，在水平扫描期间周期，从影像的黑电平到白电平、朝电平下降的方向变化的周期的负极性扫描信号。因此，基准照明电压Ref_Ramp(+)和Ref_Ramp(-)与预定的基准电位成反向关系。
模拟开关15接受图2(G)所示的SW-Start信号，在各水平扫描期间的开始时刻，一齐导通后，使得在从对应的像素的比较器13接受了一致脉冲的时刻转移到关断地以像素单位进行开关控制。
在图2的定时图表中，作为一个例子，图示了把与阶调电平k的像素数据DATA对应的像素列的模拟开关15的开关定时作为该图(H)表示的波形Spk。结果，构成上述像素列的模拟开关15的正极性用以及负极线用的两个一组的采样用模拟开关对在接受上述一致脉冲后同时关断的时刻的基准照明电压Ref_Ramp(+)和Ref_Ramp(-)的对应电平(图2(I)、(J)的点P、点Q)同时进行采样，分别作为所述的正极性影像信号、负极性影像信号输出到该像素列的像素数据线Di+、Di-。该图2(I)、(J)的点P、点Q的基准照明电压电平是把阶调电平k的像素数据DATA变换为数字-模拟变换后得到的模拟电压。
模拟开关15在各水平扫描期间开始全部一齐导通，但是，成为关断的定时，即采样保持基准照明电压的定时，根据此时要显示的图案而对应设置的每个像素而不同，有全部同时的时候也有不同的时候。关断的顺序也并非固定，根据图案其每次关断的顺序不同。在这样的液晶显示装置20中，根据使用了照明信号的DA变换方式的动作具有良好的直线性等特长。
接下来，说明作为本发明的特征的液晶显示装置20的像素10的构造。
图3表示本发明的液晶显示装置的一个像素的一个实施方式的构造截面图，图4～图8分别表示图3的各层的一个实施方式的平面布局图。图3是沿着图4～图8表示的各层的A-A’线的构造截面图。图3～图8中，对与图9相同结构部分赋予相同标号，并省略其说明。另外，在图4中，白色四角表示通孔，黑色四角表示接触点。
图3的构造截面图中表示的一个像素50(相当于图1的一个像素10)通过与图9表示的像素10相同的等价电路来表示。该一个像素50是在形成于半导体衬底的阱51上的晶体管的上方层压了各层间隔着层间膜60的第一金属层1M、第二金属层2M、第三金属层3M、第四金属层4M、第五金属层5M以及第六金属层6M的构造。另外，第六金属层6M构成像素电极PE，在与该像素电极PE离开一段距离相对的位置上形成公共电极CE，在像素电极PE和公共电极CE之间夹持有液晶层LCM，构成液晶元件。
图3表示的截面的像素50，相对于垂直(截面)方向的假想的像素中心线I-I’，彼此以线对称配置构成在像素50内的正极性信号侧像素电路部和负极性信号侧像素电路部内相互间成对的电路结构要素以及布线(换言之，以镜像反转进行布局配置)。上述的正极性信号侧像素电路部，在图9的像素10的情况下，由晶体管Q1、Q3以及Q5、保持电容Cs1以及数据线Di+构成。另外，上述的负极性信号侧像素电路部，在图9的像素10的情况下，由晶体管Q2、Q4以及Q6、保持电容Cs2以及数据线Di-构成。但是，如后述那样，晶体管Q1～Q6形成在半导体衬底的阱51上，在金属层1M～6M上配置其以外的电路结构要素以及布线。
在阱51中，晶体管Q3以及Q5的各栅极电极g3以及g5与晶体管Q4以及Q6的各栅极电极g4以及g6以像素中心线I-I’左右对称地配置形成。这些栅极电极g3、g5、g4、g6由多晶硅形成。另外，在阱51中，在栅极电极g3和g5之间形成成为晶体管Q3的源极和晶体管Q5的漏极的扩散层52，另外，在栅极电极g4和g6之间形成成为晶体管Q4的源极和晶体管Q6的漏极的扩散层53。另外，在阱51中形成成为晶体管Q3、Q4的漏极的扩散层55、56和成为晶体管Q4、Q5的各源极的扩散层54。上述的扩散层54经接触点和通孔与第一金属层1M的像素电极布线101电气连接。另外，上述的扩散层55、56分别与第一金属层101的Vdd布线102、103电气连接。
另外，在图3中，在金属层1M、2M、3M、5M的各上面和下面、以及金属层6M的下面，分别形成以粗实线表示的反射防止膜。该反射防止膜由Ti、或者TiN等金属膜形成，作为金属层的一部分起作用。反射防止膜吸收从像素电极的间隙照射的光，反射未吸收的成分。因此，反射光的光路长度越长(越重复反射)，反射光越衰减。
图4表示第一金属层1M的一个实施方式的平面布局图。该图中，对与图3相关结构部分赋予相同标号。在图4中，像素50的第一金属层1M，在像素平面中相对与数据线Di的较长方向(即，配置成阵列状的像素组的列方向)平行的假想的像素中心线II-II’，彼此以线对称配置构成在像素50内的正极性信号侧电路部和负极性信号侧电路部中互相成对的电路结构要素以及布线。
即，在图4中，关于Vdd布线102、Cs1连接布线104、数据线Di+用布线106等的正极性信号侧电路部的布线和、Vdd布线103、Cs2连接布线105、数据线Di-用布线107等的负极性信号侧电路部的布线，相对像素中心线II-II’对应的布线彼此被配置在线对称位置。另外，正极性信号侧电路部和负极性信号侧电路部中公共的像素电极布线101和晶体管Q7被配置在像素中心线II-II’上的位置。
另外，数据线Di+用布线106与形成在图3的阱51上的晶体管Q1的漏极电极电气连接。同样地，数据线Di-用布线107与形成在图3的阱51上的晶体管Q2的漏极电极电气连接。另外，像素电极布线101与晶体管Q5、Q6、Q7的漏极电极电气连接。
在此，如图4所示，Vdd布线102和Vdd布线103被配置在一个像素内的左右两端，因此发挥抑制来自由左右两个相邻的像素的第一金属层1M构成的Cs1连接布线或Cs2连接布线的交调失真的保护模式的功能。由此，保持电容Cs1和Cs2不会受不要的电压摆动，能够保持稳定的电压。另外，Vdd布线102和Vdd布线103用于连接上下两个相邻的像素的Vdd布线。另外，如图4所示，数据线Di+用布线106以及数据线Di-用布线107被配置在像素的中心部附近，由此，使从外部或者相邻的像素的Vdd布线向数据线Di+、Di-的交调失真的影响最小。
图5表示第二金属层2M的一个实施方式的平面布局图。该图中，对与图3、图4相同的结构部分赋予相同标号。如图3所示那样，第二金属层2M隔着层间膜60形成在图4所示的平面布局的第一金属层1M上。在图5中，第二金属层2M，相对与图4相同的假想的像素中心线II-II’，彼此以线对称配置构成像素50内的正极性信号侧电路部和负极性信号侧电路部中相互成对的像素结构要素以及布线。
即，在图5中，关于Vdd布线201、Cs1连接布线203等正极性信号侧电路部的布线和、Vdd布线202、Cs2连接布线204等负极性信号侧电路部的布线，相对像素中心线II-II’对应的布线彼此被配置在线对称位置。另外，正极性信号侧电路部和负极性信号侧电路部中公共的像素电极布线205被线对称地配置在像素中心线II-II’的位置。
另外，行扫描线Gj用布线206、正极性栅极控制信号用布线S+用的布线(以下称S+布线)209、负极性栅极控制信号布线S+用的布线(以下称S-布线)210在与像素组的行方向(即与像素中心线II-II’正交的方向)平行的方向上使较长的方向延长地形成。另外，负载特性控制信号线B用的布线(以下称为B布线)208在与像素组的行方向平行的方向上使较长的方向延长地形成，但是，在第二金属层2M的中心附近一部分断续地形成。另外，Vss布线207形成T字状，其一边以线对称配置在像素中心线II-II’的位置。
另外，考虑布线的情形，把S+布线209的通孔t1和S-布线210通孔t2配置在相对像素中心线II-II’非线对称的位置上。通孔也配置未图示的接触点。因此，S+布线209经由通孔t1与第一金属层1M的晶体管Q5的栅极电极g5电气连接，S-布线210经由通孔t2与第一金属层1M的晶体管Q6的栅极电极g6电气连接。
另外，Gj布线206经由通孔与晶体管Q1以及Q2的栅极电极g1、g2电气连接，Vss布线207经由通孔与晶体管Q7的漏极电气连接，B布线208经由通孔与晶体管Q7的栅极电极g7电气连接，Cs1连接布线203经由通孔与晶体管Q3的栅极电极g3和晶体管Q1的源极电气连接，Cs2连接布线204经由通孔与晶体管Q4的栅极电极g4和晶体管Q2的源极电气连接。另外，像素电极布线205如图3所示那样，经由通孔与第一金属层1M的像素电极布线101电气连接。
图6表示第三金属层3M和第四金属层4M的一个实施方式的平面布局图。该图中，对与图3、图5相同结构部分赋予相同标号。第三金属层3M如图3所示那样，隔着层间膜60形成在图5表示的平面布局的第二金属层2M上。另外，第四金属层4M，如图3所示那样，隔着层间膜60形成在图5表示的平面布局的第三金属层3M上。另外，图6省略层间膜60的图示，表示通过上侧的第四金属层4M，能够看见下侧的第三金属层3M的平面图。
在图6中，第三、第四金属层3M、4M，相对与图4以及图5同样的假想的像素中心线II-II’，彼此以线对称配置构成像素50内的正极性信号侧像素电路部和负极性信号侧像素电路部中相互成对的电路结构要素以及布线。
即，第四金属层4M，把正侧保持电容Cs1用电极401、Cs1连接布线403等的正极性信号侧像素电路部和、负侧保持电容Cs2用电极402、Cs2连接布线404等的负极性信号侧像素电路部相对中心线II-II’配置在线对称位置。另外，在正极性信号侧像素电路部和负极性信号侧像素电路部中，公共的Vss布线405以及像素电极布线406被以线对称配置像素中心线II-II’的位置。
另外，关于第三金属层3M，表面是形成大致整面图案的Vdd布线，在一个像素内的中央下部位置具有开口部310，位于正侧保持电容Cs1用电极401的下侧部分的区域部分通过非导电体层间膜60和正侧保持电容Cs1用电极401构成正极性信号侧像素电路部的电路结构要素的正侧保持电容Cs1。另外，关于第三金属层3M，位于负侧保持电容Cs2用电极402的下侧部分的区域部分通过非导电体层间膜60和负侧保持电容Cs2用电极402构成负极性信号侧像素电路部的电路结构要素的正侧保持电容Cs2。另外，第三金属层3M和第四金属层4M之间的层间膜60的膜厚，例如形成100nm程度，能够形成使保持电容Cs1、Cs2变大的值。
另外，在图6中，通过第四金属层4M隐藏起来，看不见，但是，第三金属层3M，在第四金属层4M的像素电极布线406的下侧的对应的位置形成像素电极布线(图3的306)。另外，第三金属层3M，在第四金属层4M的Cs1连接布线403、Cs2连接布线404的下侧的对应的各位置上形成Cs1连接布线(图3的303)、Cs2连接布线(图3的304)。像素电极布线406和306电气连接。同样地，Cs1连接布线403以及303之间、Cs2连接布线404以及304之间也电气连接。另外，第三金属层3M在Vss布线405下侧的对应的位置形成Vss布线。
图7表示第五金属层5M的一个实施方式的平面布局图。该图中，对与图3、图6相同结构部分赋予相同标号。第五金属层5M，如图3所示，隔着层间膜60形成在图6所示的平面布局的第四金属层4M上。在图7中，第五金属层5M，相对与图4～图6相同的假想的像素中心II-II’，彼此以线对称配置形成在像素50内的正极性信号侧像素电路部和负极性信号侧像素电路部中相互成对的电路结构要素以及布线。
即，在图7中，第五金属层5M在中心具有开口部505，外周边缘部由Vss布线503构成，另外，Cs1连接布线501等正极性信号侧像素电路部的布线和Cs2连接布线502等负极性信号侧像素电路部的布线配置在相对像素中心线II-II’的位置。另外，在正极性信号侧像素电路部和负极性信号侧像素电路部中，公共的像素电极布线504被以线对称地配置在像素中心线II-II’的位置。
另外，Vss布线503，其一部分被以线对称地配置在像素中心线II-II’的位置。另外，像素电极布线504如图3所示那样，与第四金属层4M的像素电极布线406电气连接。同样地，Cs1连接布线501与Cs1连接布线403连接，并且与正侧保持电容Cs1用电极401电气连接，Cs2连接布线502与Cs2连接布线404连接，并且与负侧保持电容Cs2用电极402电气连接。
图8表示第六金属层6M的一个实施方式的平面布局图。该图中，对与图9相同结构部分赋予相同标号。第六金属层6M，如图3所述那样，隔着层间膜60形成在图7所示的平面布局的第五金属层5M上。
如图8所示，第六金属层6M通过从一个像素去除间隙部的稍微小的大小的矩形状的电极构成所述的图9的像素电极PE。第六金属层6M经由通孔70，与第五金属层5M的像素电极布线504电气连接。该第六金属层6M的像素电极PE与相邻的像素电极之间分别具有间隙部。
如此，根据本实施方式，如与图3～图8一起说明的那样，在各像素10(50)内的正极性信号侧像素电路部和负极性信号侧像素电路部中相互成对的电路结构要素以及布线在截面方向以及水平方向也都以线对称配置构成，因此，正极性和负极性的两个像素电路部为相同截面构造、相同图案形状，因此两个保持电容Cs1以及Cs2的寄生电容在两个像素电路部中均等地形成，另外，在两个像素电路部中也能够均等地获得布线电阻，晶体管特性，由此能够实现没有失衡的特性。具体来讲，在制造上的工序中，刻蚀或光刻，铝布线或层间膜等的形状在正极性和负极性的两个像素电路部中能够形成相同，布线电阻、寄生电容也能够形成相同。
另外，在本实施方式中，布线B、S+、S-、Gj的逻辑布线如图5所示那样，在一个像素内，在水平方向(行方向)上布线，进行布局使得在两极性的保持电压中均等地交调失真。因此，根据本实施方式的像素50，两极性的保持电容电压，来自逻辑布线的交调失真相同，因此根据逻辑信号发生电压偏移相同(shift)。
因此，根据本实施方式，通过以上的像素50的结构，即使两极性的保持电压由于伴随逻辑布线以及像素电极布线或者保持电容的寄生电容而发生变动，也能够对液晶元件施加正常的驱动电压，能够不增大像素间距地对液晶元件施加正常的驱动电压。
接着，关于像素内部中的无用光和其引起的问题以及通过本实施方式的解决方法，参照图3的截面图进行说明。
如图3箭头所示，透过公共电极CE以及液晶层LCM的入射光，其大部分通过像素电极PE反射，相对入射光路反方向返回。但是，第六金属层6M的像素电极PE被以像素单位设置，在与相邻的像素的像素电极之间具有间隙部，因此，上述的入射光的一部分通过该间隙部以及层间膜60入射到第五金属层5M。入射到该第五金属层5M的光在第五金属层5M的上面的反射防止膜和像素电极PE(第六金属层6M)的下面的反射防止膜之间，重复发生漫反射而逐渐衰减，但是，没有衰减的一部分的反射光透过各金属层5M、4M、3M、2M、1M之间，作为无用光入射到阱51上的晶体管Q1～Q7。
在此，如图3所示，成为晶体管Q3、Q5、Q4、Q6的漏极、源极的扩散层52、53与阱51的接合部成为PN结二极管57。虽然在图3中未图示，但是，成为晶体管Q1以及Q2的漏极、源极的扩散层和阱51的接合部也同样成为PN结二极管。因此，当上述的无用光照射成为图9表示的晶体管Q1以及Q2的漏极、源极的扩散层时，上述的扩散层和阱51的PN结二极管发挥光二极管的功能，蓄积在保持电容Cs1以及Cs2的电荷发生泄漏。
对像素电极PE施加驱动电压的保持电容Cs1以及Cs2为了实现比液晶元件的垂直扫描频率高的频率的交流驱动，需要保持两种保持电压一帧周期。因此，保持电容Cs1以及Cs2即使有微小漏电流，保持时间长的漏电流量变多，因此可以说对泄漏敏感。当有漏电流时，两种保持电压都向阱电压方向偏移(bias)，DC偏移，因此发生闪烁、余像的问题。因此，布置(layout)电路部和布线等使无用光不照射到晶体管Q1和Q2就非常重要。
因此，在本实施方式中，如图3以及图6所示，使第三金属层3M的开口部310远离图4所示的晶体管Q1以及Q2的位置，配置在像素中心部。另外，在本实施方式中，如图3以及图6所示，在开口部310内，通过把Cs1连接布线(图3的303)、Cs2连接布线(图3的304)、像素电极布线(图3的306)以及与第四金属层4M的Vss布线405对应的位置的第三金属层3M的布线集中配置在一个部位，以小面积形成第三金属层3M的开口部310。
另外，在本实施方式中，如图3以及图6所示，在第三金属层3M中，尽量使Cs1连接布线303和像素电极布线306之间、像素电极布线306和Cs2连接布线304之间、像素电极布线306和与Vss布线405对应的位置的Vss布线之间的各间隙减小，并且使Cs1连接布线303、像素电极布线306、Cs2连接布线304、以及与Vss布线405对应的位置的第三金属层3M的Vss布线与Vdd布线301之间的间隙尽量变小，从而极力减小使第三金属层3M的开口部310的面积。
根据以上所述，根据本实施方式，通过开口部310的面积被极力减小的第三金属层3M，无用光被大幅限制，另外，通过把用于导通第三金属层3M的上下的布线的通孔汇集在一个部位，来限制无用光的光路，能够使从第三金属层3M以下的布线几乎不被无用光照射。另外，在本实施方式中，第三金属层3M的金属布线间隙，能够通过以刻蚀实现的最小尺寸(例如0.4μm)设计布局来抑制光的入侵。该第三金属层3M不仅在供给保存电容电极Vdd电位的Vdd布线301中使用，还用作遮光膜。
另外，无用光入射到成为晶体管Q1以及Q2的漏极、源极的扩散层而产生特性恶化的是图4中151所示的晶体管Q1、Q3的各源极和Cs1连接布线104的连接部位，以及晶体管Q2、Q4的各源极和Cs2连接布线105的连接部位。因此，在本实施方式中，通过把由于上述的光泄漏而特性恶化的保持电容扩散部151，如图4以及图6所示那样，配置在远离开口部310的位置上，防止上述的无用光引起的晶体管Q1以及Q2的特性恶化。
另外，在本实施方式中，为使像素50(图1以及图9的一个像素10)本身具备极性反转功能，通过高速对其进行控制，实现没有垂直扫描频率制约的高频的液晶元件的交流驱动，液晶元件的像素电极PE与成为晶体管Q7的漏极的扩散层连接。因此，当无用光入射到成为晶体管Q7的漏极的扩散层时，在晶体管Q7中发生漏电流，液晶元件的交流驱动在正极性侧和负极性侧成为非对称，成为余像、闪烁的原因。当无用光入射到成为晶体管Q7的漏极的扩散层部分时，该扩散层部分起到发光二极管的作用，蓄积在像素电极PE和公共电极CE之间的液晶层LCM中的电荷发生泄漏。
上述的无用光是因为通过相邻的像素电极PE的间隙部入射的入射光由于图4中152所表示的光泄漏而从特性恶化的保持电容扩散部入射到晶体管Q7而产生的。因此，在本实施方式中，如图4所示，通过把连接第一金属层1M的像素电极布线101和成为晶体管Q7的漏极的扩散层的接触点以及通孔110配置在像素50内位于与相邻的像素的像素电极PE之间的间隙部最远的位置的像素中心，来大幅防止无用光入射到晶体管Q7。
另外，本发明并不限于上述实施方式，在以上的实施方式中，例如，各金属层1M～5M的图案(pattern)形状，在一个像素内以镜像反转来布局，但是，也不必做成把全部金属层1M～5M设计成左右反转的布局配置，仅把主要金属层设计成镜像反转即可。重要的是在一个像素内把晶体管的各配置、对晶体管供给电压的布线、保持电容等设计成镜像反转。
另外，在本实施方式中，以N沟道场效应晶体管为例进行了说明，但是，并不限于此，也可以把本发明应用到P沟道场效应晶体管。此时，例如，作为电源布线的Vdd布线成为GND(接地)布线。

Claims (4)

1.一种液晶显示装置，其特征在于，
设置在以两条数据线为一组的多组数据线和多条行扫描线分别交叉的交叉部的多个像素分别具备：
液晶元件，其在对置的像素电极和公共电极之间夹持有液晶层；
正极性侧信号像素电路部，其通过第一晶体管对正极性影像信号进行采样并在第一保持电容中保持一定期间，并使保持在所述第一保持电容中的正极性影像信号电压通过构成源极跟随器的第二晶体管和第一开关晶体管施加在所述像素电极上；以及
负极性侧信号像素电路部，其通过第三晶体管对负极性影像信号进行采样并在第二保持电容中保持一定期间，并使保持在所述第二保持电容中的负极性影像信号电压通过构成源极跟随器的第四晶体管和第二开关晶体管施加在所述像素电极上，
在隔着层间膜层压在半导体衬底上的多个金属层上形成的所述正极性侧信号像素电路部和所述负极性侧信号像素电路部的相互成对的电路结构要素以及布线，相对于与所述金属层上的多个像素的列方向平行的第一像素中心线以及与所述多个金属层的截面方向平行的第二像素中心线的一方或者双方彼此以线对称配置，并且预定的一个所述金属层上的所述第二晶体管的电源布线和所述第四晶体管的电源布线与所述第一像素中心线平行，且形成在所述像素的外周位置，
以比垂直扫描周期短的预定周期切换所述第一以及第二开关晶体管，把所述第一以及第二保持电容中保持的所述正极性影像信号电压以及所述负极性影像信号电压交替地施加到所述像素电极上，来交流驱动所述液晶元件。
2.根据权利要求1所述的液晶显示装置，其特征在于，
在一组的所述两条数据线中，供给所述第一晶体管所述正极性影像信号的第一数据线作为所述正极性侧信号像素电路部的布线、供给所述第三晶体管所述负极性影像信号的第二数据线作为所述负极性侧信号像素电路部的布线，分别与预定的一个所述金属层上的所述第一像素中心线平行，且形成在像素的大致中央位置。
3.根据权利要求1或2所述的液晶显示装置，其特征在于，
像素电极布线电气连接所述像素电极和所述半导体衬底上的所述第一以及第二开关晶体管的输出端子，把用于所述像素电极布线的、形成在所述多个金属层的各层中的第一通孔以及接触点位置配置在所述第一像素中心线以及所述第二像素中心线上的位置，并且，
在由所述多个金属层中相邻的第一以及第二金属层和该第一以及第二金属层间的所述层间膜形成的所述第一以及第二保持电容中，所述第一保持电容和所述半导体衬底上的所述第一以及第二晶体管由第一电容连接布线电气连接，所述第二保持电容和所述半导体衬底上的所述第三以及第四晶体管由第二电容连接布线电气连接，把用于所述第一电容连接布线的、分别形成在预定的两个以上的金属层上的所述正极性侧信号像素电路部内的第二通孔以及接触点位置和、用于所述第二电容连接布线的、分别形成在预定的两个以上的金属层上的所述负极性侧信号像素电路部内的第三通孔以及接触点位置相对于所述第一像素中心线以线对称、并接近所述第一通孔以及接触点位置地配置在像素的大致中央位置，
在所述第一以及第二金属层中的、与所述半导体衬底接近的侧的一方的金属层中，仅在至少除去了所述第一～第三的通孔以及接触点位置的像素中央部分设置开口部。
4.根据权利要求1～3中任意一项所述的液晶显示装置，其特征在于，
所述像素具有与所述第一以及第二开关晶体管一起，漏极被连接在所述像素电极上的恒定电流负载晶体管，在所述多个金属层中的与所述半导体衬底最接近的金属层的像素中央部形成连接线的通孔以及接触点，其用于电气连接所述半导体衬底上的所述恒定电流负载晶体管的漏极和所述像素电极。
CN201110253672.XA 2010-08-24 2011-08-24 液晶显示装置 Active CN102375278B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010186864A JP5187363B2 (ja) 2010-08-24 2010-08-24 液晶表示装置
JP2010-186864 2010-08-24

Publications (2)

Publication Number Publication Date
CN102375278A true CN102375278A (zh) 2012-03-14
CN102375278B CN102375278B (zh) 2014-09-03

Family

ID=45696472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110253672.XA Active CN102375278B (zh) 2010-08-24 2011-08-24 液晶显示装置

Country Status (3)

Country Link
US (1) US8576150B2 (zh)
JP (1) JP5187363B2 (zh)
CN (1) CN102375278B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352985A (zh) * 2015-11-17 2018-07-31 索尼公司 信号处理电路与方法
CN112368764A (zh) * 2018-07-30 2021-02-12 Jvc建伍株式会社 液晶显示装置及其像素检查方法
CN112445037A (zh) * 2019-09-05 2021-03-05 Jvc建伍株式会社 液晶设备、波长选择光开关装置以及像素检查方法
CN112445036A (zh) * 2019-09-05 2021-03-05 Jvc建伍株式会社 液晶设备及其像素检查方法、以及波长选择光开关装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5956891B2 (ja) 2012-09-26 2016-07-27 株式会社ジャパンディスプレイ 液晶表示装置及び液晶表示装置の駆動方法
TWI464723B (zh) * 2012-11-12 2014-12-11 Novatek Microelectronics Corp 顯示裝置
JP6123413B2 (ja) * 2013-03-27 2017-05-10 凸版印刷株式会社 薄膜トランジスタアレイおよび画像表示装置
JP2015176512A (ja) * 2014-03-18 2015-10-05 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置
US20160156756A1 (en) * 2014-11-28 2016-06-02 Kabushiki Kaisha Toshiba Communication device
CN107204352B (zh) * 2016-03-16 2020-06-16 昆山工研院新型平板显示技术中心有限公司 Oled显示面板以及oled显示面板的制造方法
JP6855870B2 (ja) * 2017-03-24 2021-04-07 株式会社Ｊｖｃケンウッド 液晶表示装置
TWI797162B (zh) * 2017-11-28 2023-04-01 日商索尼半導體解決方案公司 顯示裝置及電子機器
JP2020154230A (ja) * 2019-03-22 2020-09-24 株式会社Ｊｖｃケンウッド 液晶表示装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985201B2 (en) * 2002-11-18 2006-01-10 Victor Company Of Japan, Ltd. Reflective liquid crystal display device
CN1825507A (zh) * 2004-03-03 2006-08-30 美商亚瑟罗斯通讯股份有限公司 使用电感步骤对称的电感布局
US20090032849A1 (en) * 2007-08-01 2009-02-05 Elpida Memory, Inc. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608808B2 (ja) * 1992-10-08 2005-01-12 株式会社日立製作所 液晶ライトバルブ及び液晶表示パネル
EP1081537A1 (en) * 1999-09-03 2001-03-07 Alcatel Method for processing conductive layer structures and devices including such conductive layer structures
JP4085369B2 (ja) * 2002-10-10 2008-05-14 日本ビクター株式会社 液晶表示装置
JP4135547B2 (ja) 2003-04-04 2008-08-20 日本ビクター株式会社 反射型液晶表示装置
JP4590839B2 (ja) * 2003-08-01 2010-12-01 ソニー株式会社 半導体基板、液晶表示装置及びプロジェクタ
JP5277639B2 (ja) * 2008-01-11 2013-08-28 セイコーエプソン株式会社 サンプルホールド回路、集積回路装置、電気光学装置及び電子機器
JP5206397B2 (ja) * 2008-02-19 2013-06-12 株式会社Ｊｖｃケンウッド 液晶表示装置及び液晶表示装置の駆動方法
KR101668380B1 (ko) * 2009-05-19 2016-10-24 삼성디스플레이 주식회사 액정 표시 장치
TWI400540B (zh) * 2009-09-11 2013-07-01 Hannstar Display Corp 液晶顯示面板之畫素結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985201B2 (en) * 2002-11-18 2006-01-10 Victor Company Of Japan, Ltd. Reflective liquid crystal display device
CN1825507A (zh) * 2004-03-03 2006-08-30 美商亚瑟罗斯通讯股份有限公司 使用电感步骤对称的电感布局
US20090032849A1 (en) * 2007-08-01 2009-02-05 Elpida Memory, Inc. Semiconductor device and method of manufacturing semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352985A (zh) * 2015-11-17 2018-07-31 索尼公司 信号处理电路与方法
CN112368764A (zh) * 2018-07-30 2021-02-12 Jvc建伍株式会社 液晶显示装置及其像素检查方法
CN112445037A (zh) * 2019-09-05 2021-03-05 Jvc建伍株式会社 液晶设备、波长选择光开关装置以及像素检查方法
CN112445036A (zh) * 2019-09-05 2021-03-05 Jvc建伍株式会社 液晶设备及其像素检查方法、以及波长选择光开关装置
CN112445036B (zh) * 2019-09-05 2023-10-24 Jvc建伍株式会社 液晶设备及其像素检查方法、以及波长选择光开关装置
CN112445037B (zh) * 2019-09-05 2023-10-24 Jvc建伍株式会社 液晶设备、波长选择光开关装置以及像素检查方法

Also Published As

Publication number Publication date
CN102375278B (zh) 2014-09-03
JP5187363B2 (ja) 2013-04-24
US20120050147A1 (en) 2012-03-01
JP2012047776A (ja) 2012-03-08
US8576150B2 (en) 2013-11-05

Similar Documents

Publication Publication Date Title
CN102375278B (zh) 液晶显示装置
US11024235B2 (en) Shift register unit, method for driving shift register unit, gate driving circuit, and display device
JP3856048B2 (ja) 同じ極性を有するｍｉｓトランジスタを用いるシフトレジスタの改良
KR100207299B1 (ko) 화상 표시 장치 및 주사 회로
JP4069648B2 (ja) 半導体装置および表示駆動装置
CN105047161B (zh) 像素单元驱动装置、方法和显示装置
CN100511398C (zh) 显示装置
CN105869566B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
JP4035548B2 (ja) 同じ極性を有するｍｉｓトランジスタを用いるシフトレジスタの改良
JPH08286170A (ja) 液晶表示装置
JP3405579B2 (ja) 液晶表示装置
CN110021273A (zh) 像素电路及其驱动方法、显示面板
JP4415467B2 (ja) 画像表示装置
CN112363642B (zh) 一种光感应显示电路及显示面板
JP4334353B2 (ja) 画像表示装置
US11170707B2 (en) Shift register unit, gate driving circuit, display device and driving method
WO2020195053A1 (ja) 液晶表示装置及びその製造方法
JP2019049652A (ja) 表示装置
US11074860B2 (en) Optical signal noise reduction circuit, optical signal noise reduction method and display panel
JP5515465B2 (ja) 液晶表示装置
CN115547271B (zh) 显示面板和显示装置
JP4914558B2 (ja) アクティブマトリックスディスプレイ装置
CN102543007A (zh) 移位单元、移位装置和液晶显示器
JP2004309681A (ja) 反射型液晶表示装置
JP3797108B2 (ja) 反射型液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant