JPH04251818A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH04251818A JPH04251818A JP3009086A JP908691A JPH04251818A JP H04251818 A JPH04251818 A JP H04251818A JP 3009086 A JP3009086 A JP 3009086A JP 908691 A JP908691 A JP 908691A JP H04251818 A JPH04251818 A JP H04251818A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- auxiliary capacitor
- thin film
- voltage
- crystal pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 79
- 239000010409 thin film Substances 0.000 claims abstract description 51
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000007423 decrease Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 102100034761 Cilia- and flagella-associated protein 418 Human genes 0.000 description 1
- 101100439214 Homo sapiens CFAP418 gene Proteins 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】[発明の目的]
【0002】
【産業上の利用分野】本発明は、液晶表示装置に係わり
、特に液晶画素ごとに薄膜トランジスタのようなスイッ
チングトランジスタが設けられたアクティブマトリクス
型の液晶表示装置に関する。
、特に液晶画素ごとに薄膜トランジスタのようなスイッ
チングトランジスタが設けられたアクティブマトリクス
型の液晶表示装置に関する。
【0003】
【従来の技術】最近、液晶表示装置の分野では、表示の
高速化や高品位化を図るために、アクティブマトリクス
型が主流となっている。これは、縦横マトリックス状に
配置された信号線とゲート線(走査線)との交点部に、
それぞれ液晶画素を配置し、各液晶画素を薄膜トランジ
スタのようなスイッチングトランジスタにより駆動する
ように構成されており、例えば以下に示す基本回路構成
を有している。
高速化や高品位化を図るために、アクティブマトリクス
型が主流となっている。これは、縦横マトリックス状に
配置された信号線とゲート線(走査線)との交点部に、
それぞれ液晶画素を配置し、各液晶画素を薄膜トランジ
スタのようなスイッチングトランジスタにより駆動する
ように構成されており、例えば以下に示す基本回路構成
を有している。
【0004】従来の薄膜トランジスタを用いた液晶表示
装置の基本回路構成を、図3に示す。 図3において
、液晶画素1の一端は薄膜トランジスタ2のドレイン〜
ソース間を介して信号線3に接続されており、この薄膜
トランジスタ2のゲートは、ゲート線4に接続されてい
る。また、液晶画素1と並列に補助容量5が接続されて
いる。さらに、液晶画素1と補助容量5の他端、すなわ
ち薄膜トランジスタ2に接続されていない方の一端は、
それぞれ直接または直流バイアス源を介して接地されて
いる。なお、ここでは説明を簡単にするために、直接接
地されているものとする。
装置の基本回路構成を、図3に示す。 図3において
、液晶画素1の一端は薄膜トランジスタ2のドレイン〜
ソース間を介して信号線3に接続されており、この薄膜
トランジスタ2のゲートは、ゲート線4に接続されてい
る。また、液晶画素1と並列に補助容量5が接続されて
いる。さらに、液晶画素1と補助容量5の他端、すなわ
ち薄膜トランジスタ2に接続されていない方の一端は、
それぞれ直接または直流バイアス源を介して接地されて
いる。なお、ここでは説明を簡単にするために、直接接
地されているものとする。
【0005】このような構成において、ゲート線4から
薄膜トランジスタ2のドレイン〜ソース間が導通するの
に充分なゲート電圧が印加されると、信号線3と液晶画
素1および補助容量5とが電気的に接続され、液晶画素
1と補助容量5とは、それぞれ信号線3から印加された
所定の電圧に充電される。またこのとき、同じゲート線
4にゲートが接続された全ての薄膜トランジスタ2のド
レイン〜ソース間が導通するため、各々の薄膜トランジ
スタ2に接続された各液晶画素1は、対応する信号線3
から印加された所定の電圧にそれぞれ充電される。次に
、ゲート線4から印加されるゲート電圧が、薄膜トラン
ジスタ2のドレイン〜ソース間が非導通となる電圧に変
化すると、信号線3と液晶画素1および補助容量5とは
いずれも電気的に切り離されるが、この液晶画素1と補
助容量5とに充電された電圧は保持される。こうして複
数のゲート線4に対して、前記電圧印加動作が順次繰り
返されることにより、全ての液晶画素1が所定の電圧に
充電され所望の画像が表示される。
薄膜トランジスタ2のドレイン〜ソース間が導通するの
に充分なゲート電圧が印加されると、信号線3と液晶画
素1および補助容量5とが電気的に接続され、液晶画素
1と補助容量5とは、それぞれ信号線3から印加された
所定の電圧に充電される。またこのとき、同じゲート線
4にゲートが接続された全ての薄膜トランジスタ2のド
レイン〜ソース間が導通するため、各々の薄膜トランジ
スタ2に接続された各液晶画素1は、対応する信号線3
から印加された所定の電圧にそれぞれ充電される。次に
、ゲート線4から印加されるゲート電圧が、薄膜トラン
ジスタ2のドレイン〜ソース間が非導通となる電圧に変
化すると、信号線3と液晶画素1および補助容量5とは
いずれも電気的に切り離されるが、この液晶画素1と補
助容量5とに充電された電圧は保持される。こうして複
数のゲート線4に対して、前記電圧印加動作が順次繰り
返されることにより、全ての液晶画素1が所定の電圧に
充電され所望の画像が表示される。
【0006】ところで、実際の薄膜トランジスタ2は理
想的なスイッチとしては動作せず、非導通時にわずかで
はあるがリーク電流が流れる。このリーク電流は、薄膜
トランジスタ2のドレイン〜ソース間電圧に応じて変化
し、かつ液晶画素1および補助容量5を充電または放電
させるため、液晶画素1の電圧を所定の電圧から変化さ
せてしまう。
想的なスイッチとしては動作せず、非導通時にわずかで
はあるがリーク電流が流れる。このリーク電流は、薄膜
トランジスタ2のドレイン〜ソース間電圧に応じて変化
し、かつ液晶画素1および補助容量5を充電または放電
させるため、液晶画素1の電圧を所定の電圧から変化さ
せてしまう。
【0007】このような電圧変化量は、リーク電流によ
るものなのでそれほど大きいものではないが、液晶画素
1の電圧に対する感度は比較的大きいため、わずかな電
圧変化であっても、所望の表示が得られなかったり表示
コントラスト比が低下する原因となる。補助容量5は、
この液晶画素1の電圧変化を小さくするために接続され
ているものであるが、これを大きくすると反対に液晶画
素1の面積を小さくしなければならないため、あまり大
容量にすることはできない。
るものなのでそれほど大きいものではないが、液晶画素
1の電圧に対する感度は比較的大きいため、わずかな電
圧変化であっても、所望の表示が得られなかったり表示
コントラスト比が低下する原因となる。補助容量5は、
この液晶画素1の電圧変化を小さくするために接続され
ているものであるが、これを大きくすると反対に液晶画
素1の面積を小さくしなければならないため、あまり大
容量にすることはできない。
【0008】さらに、信号線3はゲート線4数に応じた
数の薄膜トランジスタ2によって共有されているが、各
薄膜トランジスタ2を介して各液晶画素1に充電される
べき所定の電圧は、液晶画素1ごとに異なるので、1本
の信号線3の電圧は1周期の間で最も多い場合ゲート線
4の数と同じ回数変化し、その変位量は当然画像によっ
て異なる。すなわち、信号線3と液晶画素1との間に接
続された薄膜トランジスタ2のドレイン〜ソース間電圧
は、表示される画像に応じて大幅に変化し、そのため前
記リーク電流も変化する。そして、このリーク電流の変
化が、液晶画素1間の相互干渉いわゆるクロストークの
原因となっている。
数の薄膜トランジスタ2によって共有されているが、各
薄膜トランジスタ2を介して各液晶画素1に充電される
べき所定の電圧は、液晶画素1ごとに異なるので、1本
の信号線3の電圧は1周期の間で最も多い場合ゲート線
4の数と同じ回数変化し、その変位量は当然画像によっ
て異なる。すなわち、信号線3と液晶画素1との間に接
続された薄膜トランジスタ2のドレイン〜ソース間電圧
は、表示される画像に応じて大幅に変化し、そのため前
記リーク電流も変化する。そして、このリーク電流の変
化が、液晶画素1間の相互干渉いわゆるクロストークの
原因となっている。
【0009】
【発明が解決しようとする課題】前記したように、薄膜
トランジスタ2を用いた従来の液晶表示装置においては
、薄膜トランジスタ2の非導通時のリーク電流により液
晶画素1の電圧が所定の電圧から変動するため、所望の
表示が得られなくなったり、表示コントラスト比の低下
や、画素間のクロストークが発生するという問題があっ
た。
トランジスタ2を用いた従来の液晶表示装置においては
、薄膜トランジスタ2の非導通時のリーク電流により液
晶画素1の電圧が所定の電圧から変動するため、所望の
表示が得られなくなったり、表示コントラスト比の低下
や、画素間のクロストークが発生するという問題があっ
た。
【0010】本発明はこれらの問題を解決するためにな
されたもので、薄膜トランジスタのようなスイッチング
トランジスタを用いて液晶画素を駆動してなる液晶表示
装置において、非導通時のリーク電流による液晶画素電
圧の変動を抑え、これにより常に所望の表示が得られる
うえに、表示コントラスト比の低下や画素間のクロスト
ークの発生等が防止されるようにしたものである。
されたもので、薄膜トランジスタのようなスイッチング
トランジスタを用いて液晶画素を駆動してなる液晶表示
装置において、非導通時のリーク電流による液晶画素電
圧の変動を抑え、これにより常に所望の表示が得られる
うえに、表示コントラスト比の低下や画素間のクロスト
ークの発生等が防止されるようにしたものである。
【0011】[発明の構成]
【0012】
【課題を解決するための手段】本発明の液晶表示装置は
、液晶画素を縦横マトリックス状に配置し、各液晶画素
をスイッチングトランジスタにより駆動してなる液晶表
示装置において、前記各液晶画素の一端を、対応する直
列に接続された第1と第2の2つの薄膜トランジスタの
各ドレイン〜ソース間を介して、信号線に接続するとと
もに、前記2つの薄膜トランジスタの各ゲートを、それ
ぞれゲート線(走査線)に接続し、かつ前記2つの薄膜
トランジスタの間の接続点に、補助容量の一端を接続し
、さらに前記液晶画素の他端と補助容量の他端を、それ
ぞれ直接または直流バイアス源を介して接地してなるこ
とを特徴としている。
、液晶画素を縦横マトリックス状に配置し、各液晶画素
をスイッチングトランジスタにより駆動してなる液晶表
示装置において、前記各液晶画素の一端を、対応する直
列に接続された第1と第2の2つの薄膜トランジスタの
各ドレイン〜ソース間を介して、信号線に接続するとと
もに、前記2つの薄膜トランジスタの各ゲートを、それ
ぞれゲート線(走査線)に接続し、かつ前記2つの薄膜
トランジスタの間の接続点に、補助容量の一端を接続し
、さらに前記液晶画素の他端と補助容量の他端を、それ
ぞれ直接または直流バイアス源を介して接地してなるこ
とを特徴としている。
【0013】
【作用】本発明の液晶表示装置においては、ゲート線か
ら第1と第2の2つの薄膜トランジスタの各ドレイン〜
ソース間が導通するのに充分なゲート電圧が印加される
と、信号線と液晶画素および補助容量とが電気的に接続
され、液晶画素と補助容量とは信号線から印加された所
定の電圧に充電される。次に、ゲート線から印加される
ゲート電圧が変化し、2つの薄膜トランジスタの各ドレ
イン〜ソース間が非導通となると、信号線と液晶画素お
よび補助容量とは電気的に切り離されるが、液晶画素と
補助容量とに充電された電圧は保持される。そしてこの
とき、液晶画素と補助容量との間に接続された第2の薄
膜トランジスタのドレイン電位とソース電位とは、ほぼ
同電位となる。
ら第1と第2の2つの薄膜トランジスタの各ドレイン〜
ソース間が導通するのに充分なゲート電圧が印加される
と、信号線と液晶画素および補助容量とが電気的に接続
され、液晶画素と補助容量とは信号線から印加された所
定の電圧に充電される。次に、ゲート線から印加される
ゲート電圧が変化し、2つの薄膜トランジスタの各ドレ
イン〜ソース間が非導通となると、信号線と液晶画素お
よび補助容量とは電気的に切り離されるが、液晶画素と
補助容量とに充電された電圧は保持される。そしてこの
とき、液晶画素と補助容量との間に接続された第2の薄
膜トランジスタのドレイン電位とソース電位とは、ほぼ
同電位となる。
【0014】このように、第2の薄膜トランジスタのド
レイン〜ソース間電圧がほぼ0Vになるので、そのリー
ク電流は0Aに近く、そのため液晶画素の電圧はほとん
ど変化せず、所定の電圧のまま保持される。
レイン〜ソース間電圧がほぼ0Vになるので、そのリー
ク電流は0Aに近く、そのため液晶画素の電圧はほとん
ど変化せず、所定の電圧のまま保持される。
【0015】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【0016】図1は本発明の一実施例の液晶表示装置の
一画素部分を示す回路構成図である。 この図におい
て、液晶画素6の一端は、直列に接続された第1の薄膜
トランジスタ7と第2の薄膜トランジスタ8の各ドレイ
ン〜ソース間を介して、信号線9に接続されており、前
記2つの薄膜トランジスタ7、8の各ゲートは、それぞ
れゲート線10に接続されている。また、これらの薄膜
トランジスタ7、8が接続された点に、補助容量11の
一端が接続されている。さらに、液晶画素6のもう一方
の端部と補助容量11のもう一方の端部は、それぞれ直
接または直流バイアス源を介して接地されている。なお
、ここでは説明を簡単にするために直接接地されている
ものとする。
一画素部分を示す回路構成図である。 この図におい
て、液晶画素6の一端は、直列に接続された第1の薄膜
トランジスタ7と第2の薄膜トランジスタ8の各ドレイ
ン〜ソース間を介して、信号線9に接続されており、前
記2つの薄膜トランジスタ7、8の各ゲートは、それぞ
れゲート線10に接続されている。また、これらの薄膜
トランジスタ7、8が接続された点に、補助容量11の
一端が接続されている。さらに、液晶画素6のもう一方
の端部と補助容量11のもう一方の端部は、それぞれ直
接または直流バイアス源を介して接地されている。なお
、ここでは説明を簡単にするために直接接地されている
ものとする。
【0017】このような構成において、ゲート線10か
ら第1と第2の2つの薄膜トランジスタ7、8のそれぞ
れのドレイン〜ソース間が導通するのに充分なゲート電
圧が印加されると、信号線9と液晶画素6および補助容
量11とが電気的に接続され、液晶画素6と補助容量1
1とは、それぞれ信号線9から印加された所定の電圧に
充電される。またこのとき、同じゲート線10にゲート
が接続された、図示せぬ他の液晶画素に対応した全ての
薄膜トランジスタのドレイン〜ソース間が導通するため
、各薄膜トランジスタに接続された各液晶画素6は、対
応する信号線9から印加された所定の電圧にそれぞれ充
電される。次に、ゲート線10から印加されるゲート電
圧が、第1と第2の薄膜トランジスタ7、8の各ドレイ
ン〜ソース間が非導通となる電圧に変化すると、信号線
9と液晶画素6および補助容量11とはいずれも電気的
に切り離されるが、この液晶画素6と補助容量11とに
充電された電圧は保持される。すなわちこのとき、液晶
画素6と補助容量11との間に接続された第2の薄膜ト
ランジスタ8のドレインとソースの電位は、同電位のま
ま保持される。
ら第1と第2の2つの薄膜トランジスタ7、8のそれぞ
れのドレイン〜ソース間が導通するのに充分なゲート電
圧が印加されると、信号線9と液晶画素6および補助容
量11とが電気的に接続され、液晶画素6と補助容量1
1とは、それぞれ信号線9から印加された所定の電圧に
充電される。またこのとき、同じゲート線10にゲート
が接続された、図示せぬ他の液晶画素に対応した全ての
薄膜トランジスタのドレイン〜ソース間が導通するため
、各薄膜トランジスタに接続された各液晶画素6は、対
応する信号線9から印加された所定の電圧にそれぞれ充
電される。次に、ゲート線10から印加されるゲート電
圧が、第1と第2の薄膜トランジスタ7、8の各ドレイ
ン〜ソース間が非導通となる電圧に変化すると、信号線
9と液晶画素6および補助容量11とはいずれも電気的
に切り離されるが、この液晶画素6と補助容量11とに
充電された電圧は保持される。すなわちこのとき、液晶
画素6と補助容量11との間に接続された第2の薄膜ト
ランジスタ8のドレインとソースの電位は、同電位のま
ま保持される。
【0018】こうして、図示せぬ複数のゲート線10に
対して、前記電圧印加動作が順次繰り返されることによ
り、全ての液晶画素6が所定の電圧に充電され所望の画
像が表示される。
対して、前記電圧印加動作が順次繰り返されることによ
り、全ての液晶画素6が所定の電圧に充電され所望の画
像が表示される。
【0019】ところで、一般に薄膜トランジスタのリー
ク電流はドレイン〜ソース間電圧に大きく依存し、その
変化は一般に非線形である。すなわち、ドレイン〜ソー
ス間電圧が0Vのときには、リーク電流もほぼ0Aとな
るが、ドレイン〜ソース間電圧の絶対値が増加すると、
リーク電流は指数関数的に急激に増加する。
ク電流はドレイン〜ソース間電圧に大きく依存し、その
変化は一般に非線形である。すなわち、ドレイン〜ソー
ス間電圧が0Vのときには、リーク電流もほぼ0Aとな
るが、ドレイン〜ソース間電圧の絶対値が増加すると、
リーク電流は指数関数的に急激に増加する。
【0020】図1の回路構成によれば、第2の薄膜トラ
ンジスタ8が非導通となると、そのドレイン電位とソー
ス電位とは、液晶画素6と補助容量11にそれぞれ充電
された電圧により同電位に保持される。すなわち、第2
の薄膜トランジスタ8のドレイン〜ソース間電圧は0V
に保持され、リーク電流もほぼ0Aとなる。しかし、以
下の理由で補助容量11の電位(電圧)は完全には保持
されない。すなわち、第1の薄膜トランジスタ7のドレ
イン〜ソース間電圧は、信号線9の電圧変化に応じて変
化するため、リーク電流もまた変化し、このリーク電流
が補助容量11を充電または放電させ、これにより補助
容量11の電圧を変化させるためである。
ンジスタ8が非導通となると、そのドレイン電位とソー
ス電位とは、液晶画素6と補助容量11にそれぞれ充電
された電圧により同電位に保持される。すなわち、第2
の薄膜トランジスタ8のドレイン〜ソース間電圧は0V
に保持され、リーク電流もほぼ0Aとなる。しかし、以
下の理由で補助容量11の電位(電圧)は完全には保持
されない。すなわち、第1の薄膜トランジスタ7のドレ
イン〜ソース間電圧は、信号線9の電圧変化に応じて変
化するため、リーク電流もまた変化し、このリーク電流
が補助容量11を充電または放電させ、これにより補助
容量11の電圧を変化させるためである。
【0021】このことにより、第2の薄膜トランジスタ
8のドレイン〜ソース間電圧も完全には0Vに保持され
ないが、補助容量11の電圧の変化はリーク電流による
ものだけなので、その変化量は信号線9の電圧変化量に
比べれば極めて小さい。そのため、第2の薄膜トランジ
スタ8のリーク電流は、第1の薄膜トランジスタ7のリ
ーク電流に比べて極めて小さく、さらに非線形動作によ
り0Aからわずかしか変化しない。したがって、液晶画
素6の電圧はほとんど変化せず、所定の電圧のまま保持
される。
8のドレイン〜ソース間電圧も完全には0Vに保持され
ないが、補助容量11の電圧の変化はリーク電流による
ものだけなので、その変化量は信号線9の電圧変化量に
比べれば極めて小さい。そのため、第2の薄膜トランジ
スタ8のリーク電流は、第1の薄膜トランジスタ7のリ
ーク電流に比べて極めて小さく、さらに非線形動作によ
り0Aからわずかしか変化しない。したがって、液晶画
素6の電圧はほとんど変化せず、所定の電圧のまま保持
される。
【0022】以上のように、実施例によれば、液晶画素
6の電位(電圧)が所定の電圧からほとんど変動しない
ため、所望の表示が得られ、表示コントラスト比が充分
大きく、画素間のクロストークが極めて小さい液晶表示
装置が得られる。
6の電位(電圧)が所定の電圧からほとんど変動しない
ため、所望の表示が得られ、表示コントラスト比が充分
大きく、画素間のクロストークが極めて小さい液晶表示
装置が得られる。
【0023】なお、本発明は図1に示す実施例に限定さ
れるものではなく、種々に変形して実施することができ
る図2は本発明の他の実施例の一画素部分を示す回路構
成図である。
れるものではなく、種々に変形して実施することができ
る図2は本発明の他の実施例の一画素部分を示す回路構
成図である。
【0024】この実施例では、前記実施例の回路構成に
加えて、第2の補助容量12が設けられ、その一端が、
液晶画素6と第2の薄膜トランジスタ8との接続点に接
続されている。また、この第2の補助容量12のもう一
端は、直接または直流バイアス源を介して接地されてい
る。なお、ここでは説明を簡単にするために直接接地さ
れているものとする。
加えて、第2の補助容量12が設けられ、その一端が、
液晶画素6と第2の薄膜トランジスタ8との接続点に接
続されている。また、この第2の補助容量12のもう一
端は、直接または直流バイアス源を介して接地されてい
る。なお、ここでは説明を簡単にするために直接接地さ
れているものとする。
【0025】このように構成される実施例においては、
図1の実施例と同様の効果が得られるうえに、第2の補
助容量12の容量により、液晶画素6の電位(電圧)を
いっそう完全に保持することができる。すなわち、図1
の回路構成を有する実施例においても、第2の薄膜トラ
ンジスタ8のリーク電流が極めて小さくなるために、液
晶画素6の電位(電圧)はそれ自体の容量により充分保
持することができるが、液晶画素6の形状が極めて小さ
く容量が充分でない場合には、図2に示すように、第2
の補助容量12を接続して容量を付加することが望まし
い。
図1の実施例と同様の効果が得られるうえに、第2の補
助容量12の容量により、液晶画素6の電位(電圧)を
いっそう完全に保持することができる。すなわち、図1
の回路構成を有する実施例においても、第2の薄膜トラ
ンジスタ8のリーク電流が極めて小さくなるために、液
晶画素6の電位(電圧)はそれ自体の容量により充分保
持することができるが、液晶画素6の形状が極めて小さ
く容量が充分でない場合には、図2に示すように、第2
の補助容量12を接続して容量を付加することが望まし
い。
【0026】なお以上の実施例において、液晶画素6と
補助容量11および第2の補助容量12の他端は、全て
直接接地されているものとして説明したが、これに限定
されるものではなく、それぞれ異なる電圧の直流バイア
ス源を介して接地しても構わないし、共通の直流バイア
ス電源を介して接地しても良い。この場合でも、液晶画
素6と補助容量11等に直流バイアス電圧が印加される
だけで、以上に説明した動作や効果はなんら変わらない
。
補助容量11および第2の補助容量12の他端は、全て
直接接地されているものとして説明したが、これに限定
されるものではなく、それぞれ異なる電圧の直流バイア
ス源を介して接地しても構わないし、共通の直流バイア
ス電源を介して接地しても良い。この場合でも、液晶画
素6と補助容量11等に直流バイアス電圧が印加される
だけで、以上に説明した動作や効果はなんら変わらない
。
【0027】
【発明の効果】以上の説明から明らかなように、本発明
によれば、所望の表示が得られ、表示コントラスト比が
充分に大きく画素間のクロストークが極めて小さい液晶
表示装置を得ることができる。
によれば、所望の表示が得られ、表示コントラスト比が
充分に大きく画素間のクロストークが極めて小さい液晶
表示装置を得ることができる。
【図1】本発明の一実施例の液晶表示装置の一画素部分
を示す回路構成図、
を示す回路構成図、
【図2】別の実施例の一画素部分を示す回路構成図、
【
図3】従来の液晶表示装置の基本回路構成を示す図であ
る。
図3】従来の液晶表示装置の基本回路構成を示す図であ
る。
6………液晶画素
7………第1の薄膜トランジスタ
8………第2の薄膜トランジスタ
9………信号線
10………ゲート線
11………補助容量
12………第2の補助容量
Claims (2)
- 【請求項1】 液晶画素を縦横マトリックス状に配置
し、各液晶画素をスイッチングトランジスタにより駆動
してなる液晶表示装置において、前記各液晶画素の一端
を、対応する直列に接続された第1と第2の2つの薄膜
トランジスタの各ドレイン〜ソース間を介して、信号線
に接続するとともに、前記2つの薄膜トランジスタの各
ゲートを、それぞれゲート線(走査線)に接続し、かつ
前記2つの薄膜トランジスタの間の接続点に、補助容量
の一端を接続し、さらに前記液晶画素の他端と補助容量
の他端を、それぞれ直接または直流バイアス源を介して
接地してなることを特徴とする液晶表示装置。 - 【請求項2】 前記液晶画素と第2の薄膜トランジス
タとの接続点に、第2の補助容量の一端を接続し、その
他端を直接または直流バイアス源を介して接地してなる
請求項1記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3009086A JPH04251818A (ja) | 1991-01-29 | 1991-01-29 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3009086A JPH04251818A (ja) | 1991-01-29 | 1991-01-29 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04251818A true JPH04251818A (ja) | 1992-09-08 |
Family
ID=11710809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3009086A Withdrawn JPH04251818A (ja) | 1991-01-29 | 1991-01-29 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04251818A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6259117B1 (en) | 1994-06-02 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display having storage capacitor associated with each pixel transistor |
WO2011083598A1 (ja) * | 2010-01-07 | 2011-07-14 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
JP2011175134A (ja) * | 2010-02-25 | 2011-09-08 | Sony Corp | 画素回路、液晶装置及び電子機器 |
US20140347405A1 (en) * | 2013-05-22 | 2014-11-27 | Samsung Display Co., Ltd. | Pixel circuit and method for driving the same |
US9318513B2 (en) | 2011-04-28 | 2016-04-19 | Sharp Kabushiki Kaisha | Semiconductor device, active matrix board, and display device |
CN111445848A (zh) * | 2020-04-30 | 2020-07-24 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示基板 |
-
1991
- 1991-01-29 JP JP3009086A patent/JPH04251818A/ja not_active Withdrawn
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6259117B1 (en) | 1994-06-02 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display having storage capacitor associated with each pixel transistor |
US6297518B1 (en) | 1994-06-02 | 2001-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
US6495858B1 (en) | 1994-06-02 | 2002-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having thin film transistors |
US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
US7148506B2 (en) | 1994-06-02 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
WO2011083598A1 (ja) * | 2010-01-07 | 2011-07-14 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
US9059294B2 (en) | 2010-01-07 | 2015-06-16 | Sharp Kabushiki Kaisha | Semiconductor device, active matrix substrate, and display device |
JP2011175134A (ja) * | 2010-02-25 | 2011-09-08 | Sony Corp | 画素回路、液晶装置及び電子機器 |
US9318513B2 (en) | 2011-04-28 | 2016-04-19 | Sharp Kabushiki Kaisha | Semiconductor device, active matrix board, and display device |
US20140347405A1 (en) * | 2013-05-22 | 2014-11-27 | Samsung Display Co., Ltd. | Pixel circuit and method for driving the same |
US9633625B2 (en) * | 2013-05-22 | 2017-04-25 | Samsung Display Co., Ltd. | Pixel circuit and method for driving the same |
CN111445848A (zh) * | 2020-04-30 | 2020-07-24 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3950167B2 (ja) | 同極性を有するmisトランジスタを使用するシフトレジスタ | |
CN109935209B (zh) | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 | |
JP3856048B2 (ja) | 同じ極性を有するmisトランジスタを用いるシフトレジスタの改良 | |
KR100443219B1 (ko) | 액티브 매트릭스 장치 및 디스플레이 장치 | |
US6345085B1 (en) | Shift register | |
US11302257B2 (en) | Shift register, driving method thereof, gate driving circuit, and display device | |
US7545355B2 (en) | Image display apparatus and driving method thereof | |
JP2006127751A (ja) | 同じ極性を有するmisトランジスタを用いるシフトレジスタの改良 | |
US6919874B1 (en) | Shift register using M.I.S. transistors and supplementary column | |
US5726678A (en) | Signal disturbance reduction arrangement for a liquid crystal display | |
US11763730B2 (en) | Pixel driving circuit having an initialization and compensation and display panel | |
US11087706B2 (en) | Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device | |
US20190213968A1 (en) | Array substrate, method for driving the same, and display apparatus | |
US10832608B2 (en) | Pixel circuit, method for driving method, display panel, and display device | |
US6411272B1 (en) | Active matrix liquid crystal display devices | |
US7038642B2 (en) | Display device | |
JPH04251818A (ja) | 液晶表示装置 | |
KR100455883B1 (ko) | 액티브매트릭스 표시장치 | |
US6452580B1 (en) | Active matrix liquid crystal display device | |
US11355068B2 (en) | Shift register unit, gate drive circuit and drive method | |
JPH11119742A (ja) | マトリクス表示装置 | |
JPH02214819A (ja) | 薄膜トランジスタマトリクス | |
CN112735320A (zh) | 一种提高输出波形稳定性的gip电路及驱动方法 | |
KR100415618B1 (ko) | 쉬프트 레지스터 | |
US11640795B2 (en) | Shift register unit, gate drive circuit and drive method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |