CN111445848A - 像素驱动电路及其驱动方法、显示基板 - Google Patents

像素驱动电路及其驱动方法、显示基板 Download PDF

Info

Publication number
CN111445848A
CN111445848A CN202010364694.2A CN202010364694A CN111445848A CN 111445848 A CN111445848 A CN 111445848A CN 202010364694 A CN202010364694 A CN 202010364694A CN 111445848 A CN111445848 A CN 111445848A
Authority
CN
China
Prior art keywords
transistor
circuit
sub
coupled
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010364694.2A
Other languages
English (en)
Other versions
CN111445848B (zh
Inventor
王丽
皇甫鲁江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010364694.2A priority Critical patent/CN111445848B/zh
Publication of CN111445848A publication Critical patent/CN111445848A/zh
Priority to PCT/CN2021/089899 priority patent/WO2021218918A1/zh
Priority to US17/794,321 priority patent/US20230048014A1/en
Application granted granted Critical
Publication of CN111445848B publication Critical patent/CN111445848B/zh
Priority to US18/430,044 priority patent/US20240177676A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开实施例公开了一种像素驱动电路及其驱动方法、显示基板，涉及显示技术领域，能够改善像素驱动电路的漏电问题，从而避免显示图像出现闪烁问题。该像素驱动电路包括数据写入子电路和防漏电子电路。数据写入子电路与第一扫描信号端、数据信号端和发光控制子电路耦接。防漏电子电路与辅助电压端、数据写入子电路耦接。防漏电子电路被配置为：在数据写入阶段，存储发光补偿信号；以及在发光阶段，根据发光补偿信号抑制数据写入子电路漏电。辅助电压端被配置为提供恒定电压。本公开实施例提供的像素驱动电路应用于显示基板中，以驱动显示基板的亚像素发光。

Description

像素驱动电路及其驱动方法、显示基板
技术领域
本公开涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示基板。
背景技术
随着显示技术的进步，作为显示装置核心的半导体元件技术也随之得到了很大的进步。有机发光二极管(Organic Light Emitting Diode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点，而越来越多地被应用于高性能显示装置当中。
目前，在OLED显示装置中，各亚像素的像素驱动电路通过发光控制子电路驱动发光器件发光。发光控制子电路包括驱动晶体管。像素驱动电路中数据写入子电路的存储电容与驱动晶体管的控制极耦接，能够在发光阶段，通过其存储的发光补偿信号控制驱动晶体管导通或关断。
然而，像素驱动电路中与存储电容耦接的部分晶体管在关断状态下，容易因其两端的电位差产生漏电流，从而影响存储电容对发光补偿信号的输出，也即容易使得驱动晶体管的控制极电压发生变化，从而导致驱动晶体管的输出电流不稳定，进而会对发光器件的发光亮度产生不良影响。如此，像素驱动电路中漏电流的产生会影响发光器件的亮度均匀性，进而造成显示图像闪烁。
发明内容
本公开一些实施例的目的在于提供一种像素驱动电路及其驱动方法、显示基板，能够改善像素驱动电路的漏电问题，从而避免显示图像出现闪烁问题。
为达到上述目的，本公开一些实施例提供了如下技术方案：
第一方面，提供了一种像素驱动电路。所述像素驱动电路包括数据写入子电路和防漏电子电路。数据写入子电路与第一扫描信号端、数据信号端和发光控制子电路耦接。数据写入子电路被配置为：在数据写入阶段，响应于来自第一扫描信号端的栅扫描信号和数据信号端的数据信号，存储发光补偿信号；以及在发光阶段，根据发光补偿信号辅助控制发光控制子电路导通。防漏电子电路与辅助电压端、数据写入子电路耦接。防漏电子电路被配置为：在数据写入阶段，存储发光补偿信号；以及在发光阶段，根据发光补偿信号抑制数据写入子电路漏电。辅助电压端被配置为提供恒定电压。
本公开实施例在像素驱动电路中设置与数据写入子电路耦接的防漏电子电路，能够在数据写入阶段利用数据写入子电路存储发光补偿信号，以及将发光补偿信号写入防漏电子电路中，使得防漏电子电路存储发光补偿信号。如此，在发光阶段，发光控制子电路响应于发光控制信号端提供的发光控制信号和数据写入子电路存储的发光补偿信号导通，驱动发光器件发光；同时，防漏电子电路能够根据发光补偿信号抑制数据写入子电路漏电，例如将其存储的发光补偿信号持续提供至数据写入子电路，以确保数据写入子电路输出的发光补偿信号稳定，从而确保发光器件发出亮度均匀的光。也即，本公开实施例在防漏电子电路的辅助作用下，能够有效改善像素驱动电路的漏电问题，从而避免显示图像出现闪烁问题，以提升显示效果。
在一些实施例中，所述像素驱动电路还包括复位子电路。复位子电路与第二扫描信号端、初始电压端、数据写入子电路、防漏电子电路和发光器件耦接。复位子电路被配置为：在复位阶段，响应于来自第二扫描信号端的复位扫描信号，将来自初始电压端的初始电压信号分别传输至数据写入子电路、防漏电子电路和发光器件，以对数据写入子电路、防漏电子电路和发光器件进行复位。防漏电子电路还被配置为：在发光阶段，根据发光补偿信号抑制复位子电路漏电。
在一些实施例中，防漏电子电路包括第一存储电容。第一存储电容的第一极与辅助电压端耦接，第一存储电容的第二极与数据写入子电路耦接。第一存储电容被配置为：在数据写入阶段充电，存储发光补偿信号；以及，在发光阶段放电，将发光补偿信号持续提供至数据写入子电路。在像素驱动电路还包括复位子电路的情况下，第一存储电容的第二极还与复位子电路耦接。第一存储电容还被配置为：在发光阶段放电，将发光补偿信号持续提供至复位子电路。
在一些实施例中，发光控制子电路包括驱动晶体管。数据写入子电路包括第一晶体管、第二存储电容和第二晶体管组。第二晶体管组包括串联的至少两个第二晶体管。其中，第一晶体管的控制极与第一扫描信号端耦接，第一晶体管的第一极与数据信号端耦接，第一晶体管的第二极与驱动晶体管的第一极耦接。第二存储电容的第一极与第一电源电压端耦接，第二存储电容的第二极与驱动晶体管的控制极、第二晶体管组中的第一个第二晶体管的第一极耦接。第二晶体管组中的第二晶体管的控制极均与第一扫描信号端耦接，第二晶体管组中的最后一个第二晶体管的第二极与驱动晶体管的第二极耦接。第一存储电容的第二极与第二晶体管组中任相邻的两个第二晶体管之间的连接线耦接。
在一些实施例中，第一存储电容的第二极与第一个第二晶体管的第二极耦接。
在一些实施例中，第二晶体管组包括串联的三个第二晶体管。防漏电子电路中第一存储电容的数量为两个，其中一个第一存储电容的第二极与第一个第二晶体管和第二个第二晶体管之间的连接线耦接，另一个第一存储电容的第二极与第二个第二晶体管和第三个第二晶体管之间的连接线耦接。
在一些实施例中，发光控制子电路与第一电源电压端、发光控制信号端和发光器件耦接。发光控制子电路还包括第三晶体管和第四晶体管。其中，第三晶体管的控制极与发光控制信号端耦接，第三晶体管的第一极与第一电源电压端耦接，第三晶体管的第二极与驱动晶体管的第一极耦接。第四晶体管的控制极与发光控制信号端耦接，第四晶体管的第一极与驱动晶体管的第二极耦接，第四晶体管的第二极与发光器件的阳极耦接。发光器件的阴极与第二电源电压端耦接。
在一些实施例中，辅助电压端与第一电源电压端为同一个电压端；或，辅助电压端与第二电源电压端为同一个电压端；或，辅助电压端与初始电压端为同一个电压端。
在一些实施例中，第二晶体管组中的第二晶体管为氧化物半导体薄膜晶体管。
在一些实施例中，复位子电路包括第五晶体管和第六晶体管组。第六晶体管组包括串联的至少两个第六晶体管。其中，第五晶体管的控制极与第二扫描信号端耦接，第五晶体管的第一极与初始电压端耦接，第五晶体管的第二极与发光器件的阳极耦接。第六晶体管组中的第六晶体管的控制极均与第二扫描信号端耦接，第六晶体管组中的第一个第六晶体管的第一极与数据写入子电路耦接，第六晶体管组中的最后一个第六晶体管的第二极与初始电压端耦接。第六晶体管组中任相邻的两个第六晶体管之间的连接线与所述第一存储电容的第二极耦接。
在一些实施例中，第一存储电容的第二极与第一个第六晶体管的第二极耦接。
在一些实施例中，第六晶体管组包括串联的三个第六晶体管。防漏电子电路中第一存储电容的数量为两个，其中一个第一存储电容的第二极与第一个第六晶体管和第二个第六晶体管之间的连接线耦接，另一个第一存储电容的第二极与第二个第六晶体管和第三个第六晶体管之间的连接线耦接。
第二方面，提供了一种像素驱动电路的驱动方法，包括如上述任一项所述的像素驱动电路。一个发光驱动周期包括数据写入阶段和发光阶段。所述驱动方法包括：
在数据写入阶段，数据写入子电路响应于来自第一扫描信号端的栅扫描信号和数据信号端的数据信号，存储发光补偿信号，并将发光补偿信号写入防漏电子电路中。防漏电子电路存储发光补偿信号。
在发光阶段，响应于发光控制信号端提供的发光控制信号和数据写入子电路存储的发光补偿信号，发光控制子电路导通，驱动发光器件发光。防漏电子电路根据发光补偿信号抑制数据写入子电路漏电。
在一些实施例中，像素驱动电路还包括复位子电路。发光驱动周期还包括复位阶段。所述驱动方法还包括：
在复位阶段，复位子电路响应于来自第二扫描信号端的复位扫描信号，将来自初始电压端的初始电压信号分别传输至数据写入子电路、防漏电子电路和发光器件，以对数据写入子电路、防漏电子电路和发光器件进行复位。
在发光阶段，防漏电子电路还根据发光补偿信号抑制复位子电路漏电。
本公开实施例所提供的像素驱动电路的驱动方法所能实现的有益效果，与上述实施例所述的像素驱动电路所能达到的有益效果相同，在此不做赘述。
第三方面，提供了一种显示基板。所述显示基板包括如上述任一项所述的像素驱动电路。
本公开实施例所提供的显示基板所能实现的有益效果，与上述实施例所提供的像素驱动电路所能达到的有益效果相同，在此不做赘述。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
在附图中：
图1为本公开实施例提供的一种显示基板的像素布置图；
图2为本公开实施例提供的一种显示基板的像素架构图；
图3为本公开实施例提供的一种像素驱动电路的结构图；
图4为本公开实施例提供的另一种像素驱动电路的结构图；
图5为本公开实施例提供的又一种像素驱动电路的结构图；
图6为本公开实施例提供的又一种像素驱动电路的结构图；
图7为本公开实施例提供的又一种像素驱动电路的结构图；
图8为本公开实施例提供的又一种像素驱动电路的结构图；
图9为本公开实施例提供的又一种像素驱动电路的结构图；
图10为本公开实施例提供的又一种像素驱动电路的结构图；
图11为本公开实施例提供的又一种像素驱动电路的结构图；
图12为本公开实施例提供的一种像素驱动电路的时序图。
具体实施方式
为便于理解，下面结合说明书附图，对本公开一些实施例提供的技术方案进行详细的描述。显然，所描述的实施例仅仅是所提出的技术方案的一部分实施例，而不是全部的实施例。基于本公开的一些实施例，本领域技术人员所能获得的所有其他实施例，均属于本公开保护的范围。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
本公开一些实施例提供一种显示装置，该显示装置可以为电视、手机、电脑、笔记本电脑、平板电脑、个人数字助理(personal digital assistant，PDA)、车载电脑等。该显示装置包括框架、设置于框架内的显示基板、电路板、显示驱动集成电路(integratedcircuit，简称IC)以及其他电子配件等。
上述显示基板可以为：液晶显示基板(Liquid Crystal Display，简称LCD)有机发光二极管(Organic Light Emitting Diode，简称OLED)显示基板、量子点发光二极管(Quantum Dot Light Emitting Diodes，简称QLED)显示基板等，本公开对此不做具体限定。
本公开以下实施例以上述显示基板为OLED显示基板为例进行说明。
如图1所示，上述显示基板100包括：显示区AA(Active Area，有效显示区)和位于显示区AA的至少一侧的周边区BB。图1中以周边区BB围绕显示区AA一圈进行示意。
上述显示基板100包括设置在显示区AA中的多种颜色的亚像素(sub pixel)P，该多种颜色的亚像素至少包括第一颜色亚像素、第二颜色亚像素和第三颜色亚像素，第一颜色、第二颜色和第三颜色可以为三基色(例如红色、绿色和蓝色)。
为了方便说明，本公开中上述多个亚像素P是以矩阵形式排列为例进行的说明。在此情况下，沿水平方向X排列成一排的亚像素P称为同一行亚像素，沿竖直方向Y排列成一排的亚像素P称为同一列亚像素。同一行亚像素P可以与一根栅线GL连接、与一根发光控制信号线EM连接、以及与一根复位扫描信号线RS连接。同一列亚像素P可以与一根数据线DL连接。
亚像素P内设置有用于控制亚像素P进行显示的像素驱动电路100，像素电路100设置在显示基板的衬底基板上。与亚像素P连接的栅线GL用于向亚像素P的像素驱动电路100传输栅扫描信号Gate。与亚像素P连接的发光控制信号线EM用于向亚像素P的像素驱动电路100传输发光控制信号。与亚像素P连接的复位扫描信号线RS用于向亚像素P的像素驱动电路100传输复位扫描信号。与亚像素P连接的数据线DL用于向亚像素P的像素驱动电路100传输数据信号Data，数据信号Data来自与各条数据线DL耦接的源极驱动器S。
需要说明的是，后续实施例提到的第一扫描信号端S1耦接的信号线为栅线GL，第二扫描信号端S2耦接的信号线为复位扫描信号线RS。
示例性的，如图2所示，像素驱动电路100包括多个晶体管(图中未示出)和发光器件L。其中，多个晶体管分别构成像素驱动电路100中具有不同功能的多个子电路。
需要说明的是，本公开的实施例提供的像素驱动电路100中所采用的晶体管可以为薄膜晶体管(Thin Film Transistor)，简称TFT)、场效应晶体管(metal oxidesemiconductor，简称MOS)或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。
像素驱动电路100所采用的各薄膜晶体管的控制极为晶体管的栅极，第一极为薄膜晶体管的源极和漏极中一者，第二极为薄膜晶体管的源极和漏极中另一者。由于薄膜晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的薄膜晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，在薄膜晶体管为P型晶体管的情况下，薄膜晶体管的第一极为源极，第二极为漏极；示例性的，在薄膜晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。
另外，在本公开的实施例提供的像素驱动电路100中，均以薄膜晶体管为P型晶体管为例进行说明。需要说明的是，本公开的实施例包括但不限于此。例如，本公开的实施例提供的像素驱动电路100中的一个或多个薄膜晶体管也可以采用N型晶体管，只需将选定类型的薄膜晶体管的各极参照本公开的实施例中的相应薄膜晶体管的各极相应耦接，并且使相应的电压端提供对应的高电平电压或低电平电压即可。
在一些实施例中，请参阅图3，像素驱动电路100包括数据写入子电路10、发光控制子电路20和复位子电路30。其中，数据写入子电路10包括第二存储电容C2。发光控制子电路20包括第三晶体管T3、驱动晶体管DT和第四晶体管T4。
上述第二存储电容C2的第一极与第一电源电压端VDD耦接，第二极与驱动晶体管DT的控制极耦接。第三晶体管T3的控制极与发光控制信号端EM耦接，第三晶体管T3的第一极与第一电源电压端VDD耦接，第三晶体管T3的第二极与驱动晶体管DT的第一极耦接。第四晶体管T4的控制极与发光控制信号端EM耦接，第四晶体管T4的第一极与驱动晶体管DT的第二极耦接，第四晶体管T4的第二极与发光器件L的阳极耦接。发光器件L的阴极与第二电源电压端VSS耦接。
上述发光器件L可以为OLED、QLED和LED等具有自发光特性的二极管。本领域技术人员可以根据实际需求选择设置。
上述第一电源电压端VDD被配置为提供第一电压，例如直流高电平信号。第二电源电压端VSS被配置为提供第二电压，例如直流低电平信号。
上述第三晶体管T3和第四晶体管T4为开关晶体管，其与发光控制信号线EM耦接，受控于发光控制信号线EM所传输的发光控制信号而导通或关断。驱动晶体管DT与第二存储电容C2的第二极耦接，受控于第二存储电容C2存储的发光补偿信号导通或关断。从而，在第三晶体管T3、驱动晶体管DT和第四晶体管T4均导通时，发光控制子电路20导通，可以驱动发光器件L发光。
为方便描述，以下将驱动晶体管DT的控制极与第二存储电容C2的第二极之间的连接点定义为第一节点N1。
请继续参阅图3，数据写入子电路10还包括第一晶体管T1和第二晶体管组。第二晶体管组包括串联的至少两个第二晶体管。其中，第一晶体管T1的控制极与第一扫描信号端S1耦接，第一晶体管T1的第一极与数据信号端Data耦接，第一晶体管T1的第二极与驱动晶体管DT的第一极耦接。第二晶体管组中的第一个第二晶体管(例如T21)的第一极与第一节点N1耦接。第二晶体管组中的各第二晶体管(例如T21和T22)的控制极均与第一扫描信号端S1耦接。第二晶体管组中的最后一个第二晶体管(例如T22)的第二极与驱动晶体管DT的第二极耦接。
需要说明的是，在像素驱动电路100中，除了驱动晶体管DT以外的各晶体管分别为开关晶体管。各开关晶体管的关态电流满足公式如下：
Figure BDA0002476166980000081
其中，Isub为关态电流，μs为电子迁移率，Cox为晶体管中单位面积的栅极氧化层电容，W/L为晶体管中导电沟道的宽长比，Vsth为阈值电压，VGT为栅源电压差，Vds为源漏电压差。
由此，在开关晶体管自身特性参数(例如μs、Cox、W/L、Vsth等)确定的情况下，其关态电流Isub的大小与其源漏电压差Vds相关。因此，在开关晶体管处于关断状态时，控制其源漏电压差Vds较小或接近于零，能够有效防止开关晶体管漏电。本公开实施例在数据写入子电路10中采用第二晶体管组的方式，能够利用依次串接的多个第二晶体管，有效防止第二存储电容C2存储的发光补偿信号因与其耦接的第二晶体管漏电而波动，也即利于保持第一节点N1的电位稳定，从而确保发光器件L的发光驱动稳定。
在此基础上，请参阅图4，在本公开的一些实施例中，像素驱动电路100还包括防漏电子电路40。
数据写入子电路10与第一扫描信号端S1、数据信号端Data和发光控制子电路20耦接。数据写入子电路10被配置为：在数据写入阶段，响应于来自第一扫描信号端S1的栅扫描信号和数据信号端Data的数据信号Vdata，存储发光补偿信号V1；以及在发光阶段，根据发光补偿信号V1辅助控制发光控制子电路20导通。
防漏电子电路40与辅助电压端V0、数据写入子电路10耦接。防漏电子电路40被配置为：在数据写入阶段，存储发光补偿信号V1；以及在发光阶段，根据发光补偿信号V1抑制数据写入子电路10漏电。其中，辅助电压端V0被配置为提供恒定电压。
需要说明的是，辅助电压端V0被配置为提供恒定电压。辅助电压端V0为能够输出恒定电压的电压端，其可以采用显示基板中已有的电压端。例如：可以采用第一电源电压端VDD、第二电源电压端VSS、初始电压端Vinit、参考电压端Vref、开启电压端VGH或关断电压端VGL等。本领域技术人员可以根据实际需求选择设置。
上述防漏电子电路40的结构可以根据实际需求选择设置。
示例的，请参阅图6，防漏电子电路40包括第一存储电容C1。第一存储电容C1的第一极与辅助电压端V0耦接，第一存储电容C1的第二极与数据写入子电路10耦接。第一存储电容C1被配置为：在数据写入阶段充电，存储发光补偿信号V1；以及在发光阶段放电，将发光补偿信号V1持续提供至数据写入子电路10。
在数据写入子电路10包括第二晶体管组的情况下，上述第一存储电容C1的第二极与数据写入子电路10耦接，表现为：第一存储电容C1的第二极与第二晶体管组中任相邻的两个第二晶体管之间的连接线耦接。
如此，在发光阶段，第一存储电容C1存储的发光补偿信号，能够使得第二晶体管组中与第一存储电容C1耦接的第二晶体管的第二极与其第一极的电位相同或接近，从而避免与第一节点N1耦接的第二晶体管漏电，即能够抑制数据写入子电路10漏电，进一步确保第一节点N1的电位稳定。
本公开实施例在像素驱动电路100中设置与数据写入子电路10耦接的防漏电子电路40，能够在数据写入阶段利用数据写入子电路10存储发光补偿信号V1，以及将发光补偿信号V1写入防漏电子电路40中，使得防漏电子电路40存储发光补偿信号V1。如此，在发光阶段，发光控制子电路20响应于发光控制信号端EM提供的发光控制信号和数据写入子电路10存储的发光补偿信号V1导通，驱动发光器件L发光；同时，防漏电子电路40能够根据发光补偿信号V1抑制数据写入子电路10漏电，例如将其存储的发光补偿信号V1持续提供至数据写入子电路10，以确保数据写入子电路10输出的发光补偿信号V1稳定，从而确保发光器件L发出亮度均匀的光。也即，本公开实施例在防漏电子电路40的辅助作用下，能够有效改善像素驱动电路100的漏电问题，从而避免显示图像出现闪烁问题，以提升显示效果。
可以理解的是，请参阅图6～图8，在同一个数据写入子电路10中，第二晶体管组所包括的各第二晶体管的控制极与同一扫描信号端S1耦接，且该第二晶体管组中的各第二晶体管依次串接于第一节点N1与驱动晶体管DT的第二极之间。
可选的，第二晶体管组中的各第二晶体管均采用氧化物半导体薄膜晶体管。如此，利用氧化物半导体薄膜晶体管的低漏电的特性，能够进一步加强防漏电子电路30抑制数据写入子电路10漏电的效果，从而提升显示图像的显示效果。
上述第二晶体管组中第二晶体管的数量为两个、三个或者四个等，本领域技术人员可根据实际需求选择设置。
在一些示例中，请参阅图6、图10或图11，第二晶体管组中第二晶体管的数量为两个，即第二晶体管组包括第一个第二晶体管T21和第二个第二晶体管T22。其中，第一个第二晶体管T21和第二个第二晶体管T22的控制极均与第一扫描信号端S1耦接。第一个第二晶体管T21的第一极与第一节点N1耦接，第二极与第二个第二晶体管T22的第一极耦接。第二个第二晶体管T22的第二极与驱动晶体管DT的第二极耦接。
为方便描述，以下将第一个第二晶体管T21的第二极与第二个第二晶体管T22的第一极之间的连接点定义为第二节点N2。第一存储电容C1的第二极与第二节点N2耦接。
在数据写入阶段，第二存储电容C2和第一存储电容C1充电，分别存储发光补偿信号V1。在发光阶段，第二存储电容C2放电，控制第一节点N1的电位，以根据发光补偿信号V1控制驱动晶体管DT导通；并且，第一存储电容C1放电，控制第二节点N2的电位。由于第一存储电容C1和第二存储电容C2存储的发光补偿信号V1相同，因此，在第一存储电容C1即防漏电子电路40的作用下，第二节点N2和第一节点N1的电位相同或近似相同，能够有效防止耦接于第二节点N2和第一节点N1之间的第一个第二晶体管T21漏电，从而能够确保第一节点N1的电位保持稳定。
另外，即使第二个第二晶体管T22的第一极和第二极存在较大的电压差使得第二个第二晶体管T22漏电，来拉低第二节点N2的电位，那么第一存储电容C1存储的发光补偿信号V1还能够确保第二节点N2的电位在一段时间内缓慢下降，并确保第一节点N1的电位在该时间内保持稳定。
此外，示例的，如图6所示，辅助电压端V0与第一电源电压端VDD为同一个电压端。或者，如图10所示，辅助电压端V0与所述第二电源电压端VSS为同一个电压端。或者，如图11所示，辅助电压端V0与所述初始电压端Vinit为同一个电压端。
上述第一存储电容C1的电容值与第二存储电容C2的电容值相同或不同，均可，以能够确保第一节点N1的电位稳定为限。
在另一些示例中，请参阅图7～图9，第二晶体管组中第二晶体管的数量为三个，即第二晶体管组包括第一个第二晶体管T21、第二个第二晶体管T22和第三个第二晶体管T23。其中，第一个第二晶体管T21、第二个第二晶体管T22和第三个第二晶体管T23三者的控制极均与第一扫描信号端S1耦接。第一个第二晶体管T21的第一极与第一节点N1耦接，第二极与第二个第二晶体管T22的第一极耦接。第二个第二晶体管T22的第二极与第三个第二晶体管T23的第一极耦接。第三个第二晶体管T23的第二极与驱动晶体管DT的第二极耦接。
为方便描述，以下将第一个第二晶体管T21的第二极与第二个第二晶体管T22的第一极之间的连接点定义为第二节点N2。第二个第二晶体管T22的第二极与第三个第二晶体管T23的第一极之间的连接点定义为第四节点N4。
可选的，如图7所示，防漏电子电路40中第一存储电容C1的数量为一个。第一存储电容C1的第二极与第一个第二晶体管T21的第二极，也即第二节点N2耦接。如此，在数据写入阶段，第二存储电容C2和第一存储电容C1充电，分别存储发光补偿信号V1。在发光阶段，第二存储电容C2放电，控制第一节点N1的电位，以根据发光补偿信号V1控制驱动晶体管DT导通；并且，第一存储电容C1放电，控制第二节点N2的电位。由于第一存储电容C1和第二存储电容C2存储的发光补偿信号V1相同，因此，在第一存储电容C1即防漏电子电路40的作用下，第二节点N2的电位和第一节点N1的电位相同或近似相同，能够有效防止耦接于第二节点N2和第一节点N1之间的第一个第二晶体管T21漏电，从而能够确保第一节点N1的电位保持稳定。
另外，即使第二个第二晶体管T22的第一极和第三个第二晶体管T23的第二极之间存在较大的电压差，使得第二个第二晶体管T22和第三个第二晶体管T23漏电，来拉低第二节点N2的电位，那么第一存储电容C1存储的发光补偿信号V1还能够确保第二节点N2的电位在一段时间内缓慢下降，并确保第一节点N1的电位在该时间内保持稳定。
可选的，如图8所示，防漏电子电路40中第一存储电容C1的数量为一个。第一存储电容C1的第二极与第二个第二晶体管T22的第二极，也即第四节点N4耦接。如此，在数据写入阶段，第二存储电容C2和第一存储电容C1充电，分别存储发光补偿信号V1。在发光阶段，第二存储电容C2放电，控制第一节点N1的电位，以根据发光补偿信号V1控制驱动晶体管DT导通；并且，第一存储电容C1放电，控制第四节点N4的电位。由于第一存储电容C1和第二存储电容C2存储的发光补偿信号V1相同，因此，在第一存储电容C1即防漏电子电路40的作用下，第四节点N4的电位和第一节点N1的电位相同或近似相同，能够有效防止耦接于第四节点N4和第一节点N1之间的第一个第二晶体管T21、第二个第二晶体管T22漏电，从而能够确保第一节点N1的电位保持稳定。
另外，即使第三个第二晶体管T23的第一极和第二极存在较大的电压差使得第三个第二晶体管T23漏电，来拉低第四节点N4的电位，那么第一存储电容C1存储的发光补偿信号V1还能够确保第四节点N4的电位在一段时间内缓慢下降，并确保第一节点N1的电位在该时间内保持稳定。
可选的，如图9所示，防漏电子电路40中第一存储电容C1的数量为两个。其中，一个第一存储电容C1的第二极与第二节点N2耦接，另一个第一存储电容C1的第二极与第四节点N4耦接。
如此，在数据写入阶段，第二存储电容C2和两个第一存储电容C1充电，分别存储发光补偿信号V1。在发光阶段，第二存储电容C2放电，控制第一节点N1的电位，以根据发光补偿信号V1控制驱动晶体管DT导通；并且，一个第一存储电容C1放电，控制第二节点N2的电位，另一个第一存储电容C1放电，控制第四节点N4的电位。由于两个第一存储电容C1和第二存储电容C2存储的发光补偿信号V1相同，因此，在两个第一存储电容C1即防漏电子电路40的作用下，第二节点N2与第四节点N4二者的电位和第一节点N1的电位相同或近似相同，能够有效防止耦接于第二节点N2和第一节点N1之间的第一个第二晶体管T21漏电，以及，防止耦接于第二节点N2和第四节点N4之间的第二个第二晶体管T22漏电，从而能够确保第一节点N1的电位保持稳定。
另外，即使第三个第二晶体管T23的第一极和第二极存在较大的电压差使得第三个第二晶体管T23漏电，来拉低第四节点N4的电位，那么，通过两个第一存储电容C1存储的发光补偿信号V1还能够确保第二节点N2和第四节点N4二者的电位在一段时间内缓慢下降，进一步确保第一节点N1的电位在该时间内保持稳定。
综上，第一存储电容C1存储的发光补偿信号V1能够保证第二节点N2和/或第四节点N4的电位稳定。那么，在发光阶段，第二晶体管组中的各第二晶体管处于关断状态，也不易因某第二晶体管中漏电流的产生而拉低第一节点N1的电位。从而，能够使得控制驱动晶体管DT导通的第一节点N1的电压稳定，以确保对应发光器件L的发光亮度均匀，进而改善显示图像的闪烁问题。
本公开的实施例中，电容可以是通过工艺制程单独制作的电容器件，例如通过制作专门的电容电极来实现电容器件，该电容的各个电容电极可以通过金属层、半导体层(例如掺杂多晶硅)等实现。电容也可以是晶体管之间的寄生电容，或者通过晶体管本身与其他器件、线路来实现，又或者利用电路自身线路之间的寄生电容来实现。可选的，上述第一存储电容C1和第二存储电容C2的电容值可以相同，也可以不相同。
在一些实施例中，请参阅图5和图6，像素驱动电路100还包括复位子电路30。复位子电路30与第二扫描信号端S2、初始电压端Vinit、数据写入子电路10、防漏电子电路40和发光器件L耦接。复位子电路30被配置为：在复位阶段，响应于来自第二扫描信号端S2的复位扫描信号，将来自初始电压端Vinit的初始电压信号分别传输至数据写入子电路10、防漏电子电路40和发光器件L，以对数据写入子电路10、防漏电子电路40和发光器件L进行复位。防漏电子电路40还被配置为：在发光阶段，根据发光补偿信号V1抑制复位子电路30漏电。
示例的，防漏电子电路40中第一存储电容C1的第二极还与复位子电路30耦接。第一存储电容C1还被配置为：在发光阶段放电，将发光补偿信号V1持续提供至复位子电路30。
可选的，请参阅图6～图11，复位子电路30包括第五晶体管T5和第六晶体管组。其中，第六晶体管组包括串联的至少两个第六晶体管。第五晶体管T5的控制极与第二扫描信号端S2耦接，第五晶体管T5的第一极与初始电压端Vinit耦接，第五晶体管T5的第二极与发光器件L的阳极耦接。第六晶体管组中的各第六晶体管的控制极均与第二扫描信号端S2耦接，第六晶体管组中的第一个第六晶体管的第一极与数据写入子电路10中的第一节点N1耦接，第六晶体管组中的最后一个第六晶体管的第二极与初始电压端Vinit耦接。
上述第一存储电容C1的第二极与复位子电路30耦接，表现为：第一存储电容C1的第二极与第六晶体管组中任相邻的两个第六晶体管之间的连接线耦接。
如此，在发光阶段，第一存储电容C1存储的发光补偿信号，能够使得第六晶体管组中与第一存储电容C1耦接的第六晶体管的第二极与其第一极的电位相同或接近，从而避免与第一节点N1耦接的第六晶体管漏电，即能够抑制复位子电路30漏电，从而进一步确保第一节点N1的电位稳定。
在本公开实施例中，防漏电子电路40与复位子电路30耦接，能够在发光阶段，将第一存储电容C1存储的发光补偿信号V1持续提供至复位子电路30，即利用防漏电子电路40抑制复位子电路30漏电，进一步确保第一节点N1的电位稳定，从而确保发光器件L发出亮度均匀的光。本公开实施例在防漏电子电路40的辅助作用下，能够有效改善像素驱动电路100的漏电问题，从而避免显示图像出现闪烁问题，以提升显示效果。
可以理解的是，在同一个复位子电路30中，第六晶体管组所包括的各第六晶体管的控制极与同一扫描信号端耦接，且该第六晶体管组中的各第六晶体管依次串接于第一节点N1与初始电压端Vinit之间。
可选的，第六晶体管组中的各第六晶体管均采用氧化物半导体薄膜晶体管。如此，利用氧化物半导体薄膜晶体管的低漏电的特性，能够进一步加强防漏电子电路40抑制复位子电路30漏电的效果，从而提升显示图像的显示效果。
上述第六晶体管组中第六晶体管的数量为两个、三个或者四个等，本领域技术人员可根据实际需求选择设置。
在一些示例中，请参阅图6、图10或图11，防漏电子电路40中第一存储电容C1的数量为一个。第六晶体管组中第六晶体管的数量为两个，即第六晶体管组包括第一个第六晶体管T61和第二个第六晶体管T62。其中，第一个第六晶体管T61和第二个第六晶体管T62的控制极均与第二扫描信号端S2耦接。第一个第六晶体管T61的第一极与第一节点N1耦接，第二极与第二个第六晶体管T62的第一极耦接。第二个第六晶体管T62的第二极与初始电压端Vinit耦接。
为方便描述，以下将第一个第六晶体管T61的第二极与第二个第六晶体管T62的第一极之间的连接点定义为第三节点N3。第一存储电容C1的第二极与第三节点N3耦接。
在复位阶段，复位子电路30将初始电压端Vinit输出的初始电压信号分别传输至第一存储电容C1、第二存储电容C2和发光器件L，从而能够防漏电子电路40、数据写入子电路10和发光器件L分别进行复位。在数据写入阶段，第二存储电容C2和第一存储电容C1充电，分别存储发光补偿信号V1。在发光阶段，第二存储电容C2放电，控制第一节点N1的电位，以根据发光补偿信号V1控制驱动晶体管DT导通；并且，第一存储电容C1放电，控制第二节点N2和第三节点N3的电位。由于第一存储电容C1和第二存储电容C2存储的发光补偿信号V1相同，因此，在第一存储电容C1即防漏电子电路40的作用下，第二节点N2、第三节点N3和第一节点N1三者的电位相同或近似相同，能够有效防止耦接于第二节点N2和第一节点N1之间的第一个第二晶体管T21漏电，以及防止耦接于第三节点N3和第一节点N1之间的第一个第六晶体管T61漏电，从而能够确保第一节点N1的电位保持稳定。
另外，即使第二个第六晶体管T62的第一极和第二极存在较大的电压差使得第二个第六晶体管T62漏电，来拉低第三节点N3的电位，那么第一存储电容C1存储的发光补偿信号V1还能够确保第三节点N3的电位在一段时间内缓慢下降，并确保第一节点N1的电位在该时间内保持稳定。
在另一些示例中，请参阅图7和图8，第六晶体管组中第六晶体管的数量为三个，即第六晶体管组包括第一个第六晶体管T61、第二个第六晶体管T62和第三个第六晶体管T63。其中，第一个第六晶体管T61、第二个第六晶体管T62和第三个第六晶体管T63三者的控制极均与第二扫描信号端S2耦接。第一个第六晶体管T61的第一极与第一节点N1耦接，第二极与第二个第六晶体管T62的第一极耦接。第二个第六晶体管T62的第二极与第三个第六晶体管T63的第一极耦接。第三个第六晶体管T63的第二极与初始电压端Vinit耦接。
为方便描述，以下将第一个第六晶体管T61的第二极与第二个第六晶体管T62的第一极之间的连接点定义为第三节点N3。第二个第六晶体管T62的第二极与第三个第六晶体管T63的第一极之间的连接点定义为第五节点N5。
可选的，如图7所示，防漏电子电路40中第一存储电容C1的数量为一个。第一存储电容C1的第二极分别与第二节点N2、第三节点N3耦接。如此，在数据写入阶段，第二存储电容C2和第一存储电容C1充电，分别存储发光补偿信号V1。在发光阶段，第二存储电容C2放电，控制第一节点N1的电位，以根据发光补偿信号V1控制驱动晶体管DT导通；并且，第一存储电容C1放电，控制第二节点N2和第三节点N3的电位。由于第一存储电容C1和第二存储电容C2存储的发光补偿信号V1相同，因此，在第一存储电容C1即防漏电子电路40的作用下，第二节点N2和第三节点N3二者的电位和第一节点N1的电位相同或近似相同，能够有效防止耦接于第二节点N2和第一节点N1之间的第一个第二晶体管T21漏电，以及防止耦接于第三节点N3和第一节点N1之间的第一个第六晶体管T61漏电，从而能够确保第一节点N1的电位保持稳定。
另外，即使第二个第六晶体管T62的第一极和第三个第六晶体管T63的第二极之间存在较大的电压差，使得第二个第六晶体管T62和第三个第六晶体管T63漏电，来拉低第三节点N3的电位，那么第一存储电容C1存储的发光补偿信号V1还能够确保第三节点N3的电位在一段时间内缓慢下降，并确保第一节点N1的电位在该时间内保持稳定。
可选的，如图8所示，防漏电子电路40中第一存储电容C1的数量为一个。第一存储电容C1的第二极分别与第四节点N4、第五节点N5耦接。如此，在数据写入阶段，第二存储电容C2和第一存储电容C1充电，分别存储发光补偿信号V1。在发光阶段，第二存储电容C2放电，控制第一节点N1的电位，以根据发光补偿信号V1控制驱动晶体管DT导通；并且，第一存储电容C1放电，控制第四节点N4和第五节点N5的电位。由于第一存储电容C1和第二存储电容C2存储的发光补偿信号V1相同，因此，在第一存储电容C1即防漏电子电路40的作用下，第四节点N4和第五节点N5二者的电位和第一节点N1的电位相同或近似相同，能够有效防止耦接于第四节点N4和第一节点N1之间的第一个第二晶体管T21、第二个第二晶体管T22漏电，以及防止耦接于第五节点N5和第一节点N1之间的第一个第六晶体管T61、第二个第六晶体管T62漏电，从而能够确保第一节点N1的电位保持稳定。
另外，即使第三个第六晶体管T63的第一极和第二极之间存在较大的电压差，使得第三个第六晶体管T63漏电，来拉低第五节点N5的电位，那么第一存储电容C1存储的发光补偿信号V1还能够确保第五节点N5的电位在一段时间内缓慢下降，并确保第一节点N1的电位在该时间内保持稳定。
可选的，如图9所示，防漏电子电路40中第一存储电容C1的数量为两个。其中，一个第一存储电容C1的第二极分别与第二节点N2和第三节点N3耦接，另一个第一存储电容C1的第二极分别与第四节点N4和第五节点N5耦接。如此，在数据写入阶段，第二存储电容C2和第一存储电容C1充电，分别存储发光补偿信号V1。在发光阶段，第二存储电容C2放电，控制第一节点N1的电位，以根据发光补偿信号V1控制驱动晶体管DT导通。并且，一个第一存储电容C1放电，控制第二节点N2和第三节点N3的电位；另一个第一存储电容C1放电，控制第四节点N4和第五节点N5的电位。由于两个第一存储电容C1和第二存储电容C2存储的发光补偿信号V1相同，因此，在两个第一存储电容C1即防漏电子电路40的作用下，第二节点N2、第三节点N3、第四节点N4和第五节点N5四者的电位均与第一节点N1的电位相同或近似相同，能够有效防止耦接于第二节点N2和第一节点N1之间的第一个第二晶体管T21漏电，防止耦接于第二节点N2和第四节点N4之间的第二个第二晶体管T22漏电，防止耦接于第三节点N3和第一节点N1之间的第一个第六晶体管T61漏电，以及，防止耦接于第三节点N3和第五节点N5之间的第二个第六晶体管T62漏电，从而能够确保第一节点N1的电位保持稳定。
另外，即使第三个第六晶体管T63的第一极和第二极之间存在较大的电压差，使得第三个第六晶体管T63漏电，来拉低第五节点N5的电位，那么，通过两个第一存储电容C1存储的发光补偿信号V1还能够确保第三节点N3和第五节点N5的电位在一段时间内缓慢下降，进一步确保第一节点N1的电位在该时间内保持稳定。
综上，第一存储电容C1存储的发光补偿信号V1能够保证第三节点N3和/或第五节点N5的电位稳定。那么，在发光阶段，第六晶体管组中的各第六晶体管处于关断状态，也不易因某一个第六晶体管中漏电流的产生而拉低第一节点N1的电位。从而，能够使得控制驱动晶体管DT导通的第一节点N1的电压稳定，以确保对应发光器件L的发光亮度均匀，进而改善显示图像的闪烁问题。
在本公开的实施例提供的电路中，第一节点N1、第二节点N2、第三节点N3、第四节点N4和第五节点N5，并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。
在本公开的实施例中，复位子电路30、数据写入电路20、发光控制子电路20的具体实现方式不局限于上面描述的方式，其可以为任意使用的实现方式，例如为本领域技术人员熟知的常规连接方式，只需保证实现相应功能即可。上述示例并不能限制本公开的保护范围。在实际应用中，技术人员可以根据情况选择使用或不适用上述各电路中的一个或多个，基于前述各电路的各种组合变型均不脱离本公开的原理，对此不再赘述。
基于上述任一实施例所述的像素驱动电路100的结构，本公开的一些实施例提供了一种像素驱动电路100的驱动方法。
如图10所示，在包括像素驱动电路100的显示基板需要显示图像的情况下，在一个发光驱动周期中，像素驱动电路100的驱动过程至少包括复位阶段P1、数据写入阶段P2和发光阶段P3。
在复位阶段P1，复位子电路30响应于来自第二扫描信号端S2的复位扫描信号，将来自初始电压端Vinit的初始电压信号分别传输至数据写入子电路10、防漏电子电路40和发光器件L，以对数据写入子电路10、防漏电子电路40和发光器件L进行复位。
在数据写入阶段P2，数据写入子电路10响应于来自第一扫描信号端S1的栅扫描信号和数据信号端Data的数据信号Vdata，存储发光补偿信号V1，并将发光补偿信号V1写入防漏电子电路40中。防漏电子电路40存储发光补偿信号V1。
在发光阶段P3，响应于发光控制信号端EM提供的发光控制信号和数据写入子电路10存储的发光补偿信号V1，发光控制子电路20导通，驱动发光器件L发光。防漏电子电路40根据发光补偿信号V1抑制数据写入子电路10漏电；以及根据发光补偿信号V1抑制复位子电路30漏电。
示例的，以下结合图12对图6所示的像素驱动电路100的具体工作过程进行详细的说明。在下面的描述中，像素驱动电路100中的各个晶体管为P型晶体管，第一电源电压端VDD所传输的第一电压为高电平，第二电源电压端VSS所传输的第二电压为低电平，初始电压端Vinit的初始电压信号低电平信号为例进行说明。本领域技术人员应当了解，在上述像素驱动电路100中，第一电源电压信号端VDD与第二电源电压信号端VSS之间的线路导通，则发光器件L发光。
示例的，在下面的描述中，“0”表示低电平，“1”表示高电平。
在复位阶段P1，EM＝1，S1＝1，S2＝0。
第五晶体管T5导通，将来自初始电压端Vinit的初始电压信号传输至发光器件L的阳极，对发光器件L进行复位。
第六晶体管组中各第六晶体管导通，将来自初始电压端Vinit的初始电压信号分别传输至第一存储电容C1和第二存储电容C2，对第一存储电容C1和第二存储电容C2进行复位，也即对数据写入子电路10和防漏电子电路40进行复位。第一存储电容C1和第二存储电容C2分别存储初始电压信号。
第三晶体管T3、第四晶体管T4和驱动晶体管DT关断，第一电源电压信号端VDD与第二电源电压信号端VSS之间的线路为断路，发光器件L不发光。
在数据写入阶段P2，EM＝1，S1＝0，S2＝1。
第二存储电容C2放电，(第一节点N1的电位为第二存储电容C2存储的初始电压信号对应的电位)，控制驱动晶体管DT导通。第一晶体管T1导通。第二晶体管组中的各第二晶体管导通。如此，响应于来自数据信号端Data的数据信号，第一存储电容C1和第二存储电容C2中分别写入发光补偿信号V1。
此处，驱动晶体管DT的阈值电压为Vth，在来自数据信号端Data的数据信号Vdata的作用下，发光补偿信号V1为Vdata+Vth。可以理解的是，驱动晶体管DT为P型晶体管，则Vth为负值。
第三晶体管T3和第四晶体管T4关断，第一电源电压信号端VDD与第二电源电压信号端VSS之间的线路为断路，发光器件L不发光。
在发光阶段P3，EM＝0，S1＝1，S2＝1。
第三晶体管T3和第四晶体管T4导通。第一电源电压端VDD提供的第一电压Vdd传输至驱动晶体管DT的第一极。第二存储电容C2放电，第一节点N1的电位为Vdata+Vth，也即驱动晶体管DT的控制极的电位为Vdata+Vth。
通过控制数据信号端Data提供的数据信号Vdata，使得驱动晶体管DT的控制极的电位小于其第一极的电位，即Vdata+Vth＜Vdd，可以控制驱动晶体管DT导通。
此时，第一电源电压信号端VDD与第二电源电压信号端VSS之间的线路为通路，发光器件L发光，使得像素驱动电路100驱动的亚像素实现显示功能。
同时，第二晶体管组中的各第二晶体管均关断。第六晶体管组中的各第六晶体管均关断。第一存储电容C1放电，使得第二节点N2以及第三节点N3的电位为Vdata+Vth。耦接于第一节点N1和第二节点N2之间的第二晶体管的源漏极电压差为Vdata+Vth-(Vdata+Vth)＝0，该第二晶体管不会漏电。耦接于第一节点N1和第三节点N3之间的第六晶体管的源漏极电压差为Vdata+Vth-(Vdata+Vth)＝0，该第六晶体管不会漏电。如此，能够确保第一节点N1的电位不会因与其耦接的第二晶体管和第六晶体管漏电而被拉低，即第一节点N1的电位能够保持稳定，对驱动晶体管DT进行稳定控制，从而保证流至发光器件L的电流稳定，使得发光器件L能够持续发出亮度均匀的光。
需要补充的是，上述像素驱动电路100的具体工作过程是以图6所示的结构进行的示意性说明。其中，第一存储电容C1中存储的发光补偿信号V1对第一节点N1的电位的稳定过程，与第一存储电容C1的数量、以及第一存储电容C1和第二晶体管组、第六晶体管组中对应节点的连接相关。在第一存储电容C1还与第四节点N4、第五节点N5耦接的情况下，第一存储电容C1中存储的发光补偿信号V1对第一节点N1的电位的稳定过程，可参见前述一些实施例中的相关描述。此处不再赘述。
在本公开的一些实施例所提供的显示基板中，包括如上述任一实施例所提供的像素驱动电路100。该像素驱动电路100被配置为驱动亚像素发光。
本公开实施例所提供的显示基板所能实现的有益效果，与上述实施例所提供的像素驱动电路所能达到的有益效果相同，在此不做赘述。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种像素驱动电路，其特征在于，包括：数据写入子电路和防漏电子电路；
所述数据写入子电路与第一扫描信号端、数据信号端和发光控制子电路耦接；所述数据写入子电路被配置为：在数据写入阶段，响应于来自所述第一扫描信号端的栅扫描信号和所述数据信号端的数据信号，存储发光补偿信号；以及在发光阶段，根据所述发光补偿信号辅助控制所述发光控制子电路导通；
所述防漏电子电路与辅助电压端、所述数据写入子电路耦接；所述防漏电子电路被配置为：在数据写入阶段，存储所述发光补偿信号；以及在发光阶段，根据所述发光补偿信号抑制所述数据写入子电路漏电；
其中，所述辅助电压端被配置为提供恒定电压。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括复位子电路；
所述复位子电路与第二扫描信号端、初始电压端、所述数据写入子电路、所述防漏电子电路和发光器件耦接；所述复位子电路被配置为：在复位阶段，响应于来自所述第二扫描信号端的复位扫描信号，将来自所述初始电压端的初始电压信号分别传输至所述数据写入子电路、所述防漏电子电路和所述发光器件，以对所述数据写入子电路、所述防漏电子电路和所述发光器件进行复位；
所述防漏电子电路还被配置为：在发光阶段，根据所述发光补偿信号抑制所述复位子电路漏电。
3.根据权利要求1或2所述的像素驱动电路，其特征在于，所述防漏电子电路包括：第一存储电容；
所述第一存储电容的第一极与所述辅助电压端耦接，所述第一存储电容的第二极与所述数据写入子电路耦接；所述第一存储电容被配置为：在数据写入阶段充电，存储所述发光补偿信号；以及，在发光阶段放电，将所述发光补偿信号持续提供至所述数据写入子电路；
在所述像素驱动电路还包括复位子电路的情况下，所述第一存储电容的第二极还与所述复位子电路耦接；所述第一存储电容还被配置为：在发光阶段放电，将所述发光补偿信号持续提供至所述复位子电路。
4.根据权利要求3所述的像素驱动电路，其特征在于，所述发光控制子电路包括驱动晶体管；
所述数据写入子电路包括：第一晶体管、第二存储电容和第二晶体管组；所述第二晶体管组包括串联的至少两个第二晶体管；其中，
所述第一晶体管的控制极与所述第一扫描信号端耦接，所述第一晶体管的第一极与所述数据信号端耦接，所述第一晶体管的第二极与所述驱动晶体管的第一极耦接；
所述第二存储电容的第一极与第一电源电压端耦接，所述第二存储电容的第二极与所述驱动晶体管的控制极、所述第二晶体管组中的第一个第二晶体管的第一极耦接；
所述第二晶体管组中的所述第二晶体管的控制极均与所述第一扫描信号端耦接，所述第二晶体管组中的最后一个第二晶体管的第二极与所述驱动晶体管的第二极耦接；
所述第一存储电容的第二极与所述第二晶体管组中任相邻的两个第二晶体管之间的连接线耦接。
5.根据权利要求4所述的像素驱动电路，其特征在于，所述第一存储电容的第二极与所述第一个第二晶体管的第二极耦接。
6.根据权利要求4所述的像素驱动电路，其特征在于，所述第二晶体管组包括串联的三个第二晶体管；
所述防漏电子电路中所述第一存储电容的数量为两个，其中一个所述第一存储电容的第二极与第一个第二晶体管和第二个第二晶体管之间的连接线耦接，另一个所述第一存储电容的第二极与第二个第二晶体管和第三个第二晶体管之间的连接线耦接。
7.根据权利要求4所述的像素驱动电路，其特征在于，所述发光控制子电路与第一电源电压端、发光控制信号端和发光器件耦接；
所述发光控制子电路还包括：第三晶体管和第四晶体管；其中，
所述第三晶体管的控制极与所述发光控制信号端耦接，所述第三晶体管的第一极与所述第一电源电压端耦接，所述第三晶体管的第二极与所述驱动晶体管的第一极耦接；
所述第四晶体管的控制极与所述发光控制信号端耦接，所述第四晶体管的第一极与所述驱动晶体管的第二极耦接，所述第四晶体管的第二极与所述发光器件的阳极耦接；
所述发光器件的阴极与第二电源电压端耦接。
8.根据权利要求7所述的像素驱动电路，其特征在于，
所述辅助电压端与所述第一电源电压端为同一个电压端；
或，所述辅助电压端与所述第二电源电压端为同一个电压端；
或，所述辅助电压端与初始电压端为同一个电压端。
9.根据权利要求4所述的像素驱动电路，其特征在于，所述第二晶体管组中的所述第二晶体管为氧化物半导体薄膜晶体管。
10.根据权利要求3所述的像素驱动电路，其特征在于，所述复位子电路包括：第五晶体管和第六晶体管组；所述第六晶体管组包括串联的至少两个第六晶体管；其中，
所述第五晶体管的控制极与第二扫描信号端耦接，所述第五晶体管的第一极与初始电压端耦接，所述第五晶体管的第二极与发光器件的阳极耦接；
所述第六晶体管组中的所述第六晶体管的控制极均与第二扫描信号端耦接，所述第六晶体管组中的第一个第六晶体管的第一极与所述数据写入子电路耦接，所述第六晶体管组中的最后一个第六晶体管的第二极与初始电压端耦接；
所述第六晶体管组中任相邻的两个第六晶体管之间的连接线与所述第一存储电容的第二极耦接。
11.根据权利要求10所述的像素驱动电路，其特征在于，所述第一存储电容的第二极与所述第一个第六晶体管的第二极耦接。
12.根据权利要求10所述的像素驱动电路，其特征在于，所述第六晶体管组包括串联的三个第六晶体管；
所述防漏电子电路中所述第一存储电容的数量为两个，其中一个所述第一存储电容的第二极与第一个第六晶体管和第二个第六晶体管之间的连接线耦接，另一个所述第一存储电容的第二极与第二个第六晶体管和第三个第六晶体管之间的连接线耦接。
13.一种如权利要求1～12中任一项所述像素驱动电路的驱动方法，其特征在于，一个发光驱动周期包括数据写入阶段和发光阶段；
所述驱动方法包括：
在数据写入阶段，所述数据写入子电路响应于来自所述第一扫描信号端的栅扫描信号和所述数据信号端的数据信号，存储所述发光补偿信号，并将所述发光补偿信号写入所述防漏电子电路中；所述防漏电子电路存储所述发光补偿信号；
在发光阶段，响应于发光控制信号端提供的发光控制信号和所述数据写入子电路存储的所述发光补偿信号，所述发光控制子电路导通，驱动发光器件发光；所述防漏电子电路根据所述发光补偿信号抑制所述数据写入子电路漏电。
14.根据权利要求13所述的像素驱动电路的驱动方法，其特征在于，所述像素驱动电路还包括复位子电路；所述发光驱动周期还包括复位阶段；
所述驱动方法还包括：
在复位阶段，所述复位子电路响应于来自第二扫描信号端的复位扫描信号，将来自初始电压端的初始电压信号分别传输至所述数据写入子电路、所述防漏电子电路和所述发光器件，以对所述数据写入子电路、所述防漏电子电路和所述发光器件进行复位；
在发光阶段，所述防漏电子电路还根据所述发光补偿信号抑制所述复位子电路漏电。
15.一种显示基板，其特征在于，包括如权利要求1～12中任一项所述像素驱动电路。
CN202010364694.2A 2020-04-30 2020-04-30 像素驱动电路及其驱动方法、显示基板 Active CN111445848B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010364694.2A CN111445848B (zh) 2020-04-30 2020-04-30 像素驱动电路及其驱动方法、显示基板
PCT/CN2021/089899 WO2021218918A1 (zh) 2020-04-30 2021-04-26 像素驱动电路及其驱动方法、显示基板、显示装置
US17/794,321 US20230048014A1 (en) 2020-04-30 2021-04-26 Pixel driving circuit and driving method therefor, display substrate, and display device
US18/430,044 US20240177676A1 (en) 2020-04-30 2024-02-01 Pixel driving circuit and driving method therefor, display substrate, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010364694.2A CN111445848B (zh) 2020-04-30 2020-04-30 像素驱动电路及其驱动方法、显示基板

Publications (2)

Publication Number Publication Date
CN111445848A true CN111445848A (zh) 2020-07-24
CN111445848B CN111445848B (zh) 2021-10-08

Family

ID=71653545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010364694.2A Active CN111445848B (zh) 2020-04-30 2020-04-30 像素驱动电路及其驱动方法、显示基板

Country Status (3)

Country Link
US (2) US20230048014A1 (zh)
CN (1) CN111445848B (zh)
WO (1) WO2021218918A1 (zh)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908265A (zh) * 2021-01-27 2021-06-04 京东方科技集团股份有限公司 像素驱动电路、其驱动方法、阵列基板及显示装置
CN113096604A (zh) * 2021-04-01 2021-07-09 京东方科技集团股份有限公司 像素电路、显示面板及显示设备
CN113205773A (zh) * 2021-04-28 2021-08-03 京东方科技集团股份有限公司 显示面板及显示装置
CN113284454A (zh) * 2021-06-30 2021-08-20 云谷（固安）科技有限公司 像素电路及显示面板
CN113314073A (zh) * 2021-05-17 2021-08-27 上海天马微电子有限公司 显示面板及显示装置
CN113314074A (zh) * 2021-05-17 2021-08-27 上海天马微电子有限公司 显示面板和显示装置
WO2021218918A1 (zh) * 2020-04-30 2021-11-04 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板、显示装置
CN113707087A (zh) * 2021-08-26 2021-11-26 京东方科技集团股份有限公司 像素补偿电路及其驱动方法、显示面板和显示装置
CN114005396A (zh) * 2021-10-29 2022-02-01 昆山国显光电有限公司 像素电路和显示面板
CN114005400A (zh) * 2021-10-29 2022-02-01 昆山国显光电有限公司 像素电路和显示面板
CN114023260A (zh) * 2021-12-07 2022-02-08 云谷（固安）科技有限公司 像素驱动电路
WO2022110179A1 (zh) * 2020-11-30 2022-06-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
WO2022110038A1 (zh) * 2020-11-27 2022-06-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
CN114783382A (zh) * 2022-03-24 2022-07-22 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置
CN114974126A (zh) * 2022-06-29 2022-08-30 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
WO2022246631A1 (zh) * 2021-05-25 2022-12-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
WO2023093103A1 (zh) * 2021-11-25 2023-06-01 云谷（固安）科技有限公司 像素电路及其驱动方法和显示面板
US11721286B2 (en) 2020-11-27 2023-08-08 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method thereof, display substrate and display device
WO2023207673A1 (zh) * 2022-04-29 2023-11-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
WO2023236289A1 (zh) * 2022-06-08 2023-12-14 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
WO2023245676A1 (zh) * 2022-06-24 2023-12-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
US11915649B2 (en) 2022-06-08 2024-02-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel circuit and display panel

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114299867B (zh) * 2021-12-31 2023-06-06 湖北长江新型显示产业创新中心有限公司 一种显示面板及其驱动方法和显示装置
KR20230116991A (ko) * 2022-01-28 2023-08-07 삼성디스플레이 주식회사 화소 회로
KR20230148889A (ko) * 2022-04-18 2023-10-26 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN114783372B (zh) * 2022-06-24 2023-03-14 惠科股份有限公司 像素驱动电路、显示面板及显示装置
CN116403531A (zh) * 2023-04-12 2023-07-07 武汉天马微电子有限公司 显示面板和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04251818A (ja) * 1991-01-29 1992-09-08 Toshiba Corp 液晶表示装置
CN104715714A (zh) * 2013-12-17 2015-06-17 昆山国显光电有限公司 像素电路及其驱动方法及一种有源矩阵有机发光显示装置
CN105336292A (zh) * 2014-07-16 2016-02-17 上海和辉光电有限公司 Oled像素补偿电路和oled像素驱动方法
CN107481668A (zh) * 2017-09-01 2017-12-15 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN108847186A (zh) * 2018-06-29 2018-11-20 昆山国显光电有限公司 像素电路及其驱动方法、显示面板及显示装置
CN110767163A (zh) * 2019-11-08 2020-02-07 京东方科技集团股份有限公司 一种像素电路及显示面板
CN110910825A (zh) * 2019-12-10 2020-03-24 京东方科技集团股份有限公司 一种显示面板及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4251818B2 (ja) * 2002-05-15 2009-04-08 株式会社リコー 画像形成装置
KR101682691B1 (ko) * 2010-07-20 2016-12-07 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102383741B1 (ko) * 2015-09-10 2022-04-08 삼성디스플레이 주식회사 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
CN106875893B (zh) * 2017-03-07 2019-03-15 京东方科技集团股份有限公司 像素电路和具有该像素电路的显示装置
KR102624623B1 (ko) * 2018-04-03 2024-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109360529A (zh) * 2018-11-30 2019-02-19 昆山国显光电有限公司 像素电路及显示装置
CN109785797B (zh) * 2019-03-14 2020-11-17 电子科技大学 一种amoled像素电路
CN210722408U (zh) * 2019-09-25 2020-06-09 昆山工研院新型平板显示技术中心有限公司 一种显示面板和显示装置
CN110648629B (zh) * 2019-10-31 2023-09-22 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN111179859B (zh) * 2020-03-16 2021-03-02 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置
CN111445848B (zh) * 2020-04-30 2021-10-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板
CN111627387B (zh) * 2020-06-24 2022-09-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板及显示装置
CN112017593A (zh) * 2020-09-28 2020-12-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN112289267A (zh) * 2020-10-30 2021-01-29 昆山国显光电有限公司 像素电路和显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04251818A (ja) * 1991-01-29 1992-09-08 Toshiba Corp 液晶表示装置
CN104715714A (zh) * 2013-12-17 2015-06-17 昆山国显光电有限公司 像素电路及其驱动方法及一种有源矩阵有机发光显示装置
CN105336292A (zh) * 2014-07-16 2016-02-17 上海和辉光电有限公司 Oled像素补偿电路和oled像素驱动方法
CN107481668A (zh) * 2017-09-01 2017-12-15 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN108847186A (zh) * 2018-06-29 2018-11-20 昆山国显光电有限公司 像素电路及其驱动方法、显示面板及显示装置
CN110767163A (zh) * 2019-11-08 2020-02-07 京东方科技集团股份有限公司 一种像素电路及显示面板
CN110910825A (zh) * 2019-12-10 2020-03-24 京东方科技集团股份有限公司 一种显示面板及显示装置

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021218918A1 (zh) * 2020-04-30 2021-11-04 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板、显示装置
WO2022110038A1 (zh) * 2020-11-27 2022-06-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
US11721286B2 (en) 2020-11-27 2023-08-08 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method thereof, display substrate and display device
US11900874B2 (en) 2020-11-27 2024-02-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method thereof, display substrate and display apparatus
WO2022110179A1 (zh) * 2020-11-30 2022-06-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN115176304A (zh) * 2020-11-30 2022-10-11 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN112908265A (zh) * 2021-01-27 2021-06-04 京东方科技集团股份有限公司 像素驱动电路、其驱动方法、阵列基板及显示装置
CN113096604A (zh) * 2021-04-01 2021-07-09 京东方科技集团股份有限公司 像素电路、显示面板及显示设备
CN113205773A (zh) * 2021-04-28 2021-08-03 京东方科技集团股份有限公司 显示面板及显示装置
CN113205773B (zh) * 2021-04-28 2023-08-08 京东方科技集团股份有限公司 显示面板及显示装置
CN113314074A (zh) * 2021-05-17 2021-08-27 上海天马微电子有限公司 显示面板和显示装置
CN113314073A (zh) * 2021-05-17 2021-08-27 上海天马微电子有限公司 显示面板及显示装置
CN113314073B (zh) * 2021-05-17 2022-04-08 上海天马微电子有限公司 显示面板及显示装置
CN113314074B (zh) * 2021-05-17 2022-08-05 上海天马微电子有限公司 显示面板和显示装置
WO2022246631A1 (zh) * 2021-05-25 2022-12-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN113284454A (zh) * 2021-06-30 2021-08-20 云谷（固安）科技有限公司 像素电路及显示面板
CN113707087A (zh) * 2021-08-26 2021-11-26 京东方科技集团股份有限公司 像素补偿电路及其驱动方法、显示面板和显示装置
CN113707087B (zh) * 2021-08-26 2023-12-19 京东方科技集团股份有限公司 像素补偿电路及其驱动方法、显示面板和显示装置
CN114005396B (zh) * 2021-10-29 2024-01-16 昆山国显光电有限公司 像素电路和显示面板
CN114005400A (zh) * 2021-10-29 2022-02-01 昆山国显光电有限公司 像素电路和显示面板
CN114005400B (zh) * 2021-10-29 2024-02-27 昆山国显光电有限公司 像素电路和显示面板
CN114005396A (zh) * 2021-10-29 2022-02-01 昆山国显光电有限公司 像素电路和显示面板
WO2023093103A1 (zh) * 2021-11-25 2023-06-01 云谷（固安）科技有限公司 像素电路及其驱动方法和显示面板
CN114023260A (zh) * 2021-12-07 2022-02-08 云谷（固安）科技有限公司 像素驱动电路
CN114783382A (zh) * 2022-03-24 2022-07-22 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置
CN114783382B (zh) * 2022-03-24 2023-12-26 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置
WO2023207673A1 (zh) * 2022-04-29 2023-11-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
WO2023236289A1 (zh) * 2022-06-08 2023-12-14 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
US11915649B2 (en) 2022-06-08 2024-02-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel circuit and display panel
WO2023245676A1 (zh) * 2022-06-24 2023-12-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN114974126A (zh) * 2022-06-29 2022-08-30 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置

Also Published As

Publication number Publication date
CN111445848B (zh) 2021-10-08
US20240177676A1 (en) 2024-05-30
US20230048014A1 (en) 2023-02-16
WO2021218918A1 (zh) 2021-11-04

Similar Documents

Publication Publication Date Title
CN111445848B (zh) 像素驱动电路及其驱动方法、显示基板
US11030959B2 (en) Pixel circuit and driving method thereof, and display device
US10991303B2 (en) Pixel circuit and driving method thereof, display device
US20240119897A1 (en) Pixel Circuit and Driving Method Therefor and Display Panel
CN104933993B (zh) 像素驱动电路及其驱动方法、显示装置
WO2021185015A1 (zh) 像素电路、显示面板及显示装置
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
US20210327347A1 (en) Pixel circuit and driving method thereof, and display panel
US11830427B2 (en) Pixel circuit, display apparatus and driving method
CN113192460A (zh) 一种显示面板和显示装置
US20240144884A1 (en) Pixel driving circuit and display panel
TWI417843B (zh) 對偶畫素單元及對偶驅動電路
US11615747B2 (en) Pixel circuit and driving method thereof, array substrate and display apparatus
US11798473B2 (en) Pixel driving circuit and display panel
CN112352274B (zh) 像素补偿电路、显示面板、驱动方法及显示装置
US20220383816A1 (en) Pixel circuit, driving method thereof, display substrate and display device
WO2019174372A1 (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN114974111B (zh) 像素电路、显示面板及显示装置
US11244602B2 (en) Shift register and method for driving the same, light-emitting control circuit and display apparatus
WO2022133978A1 (zh) 显示面板、像素电路及显示装置
CN114023262B (zh) 像素驱动电路及显示面板
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
CN114898712A (zh) 像素电路、像素驱动方法及显示装置
CN210837109U (zh) 像素电路、有机发光二极管显示面板及终端设备
CN111344774B (zh) 像素电路、显示装置和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant