CN113707087B - 像素补偿电路及其驱动方法、显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种像素补偿电路及其驱动方法、显示面板和显示装置，包括至少一列区域像素电路、区域像素子电路包括共用写入补偿电路、共用写入补偿控制电路；区域像素电路包括x个像素子电路；像素子电路包括驱动控制子电路和驱动子电路；共用写入补偿电路被配置为在所述第一控制信号端的控制下导通，由所述共用写入补偿电路分别对x个所述驱动子电路的控制端写入数据电压和补偿电压，以驱动对应的发光器件发光从而避免针对每个驱动子电路单独设计像素补偿电路，从而减少单个像素的占用面积，提升背板的像素密度。

Description

像素补偿电路及其驱动方法、显示面板和显示装置

技术领域

本发明属于显示技术领域，具体涉及一种像素补偿电路及其驱动方法、显示面板和显示装置。

背景技术

有机发光(Organic Light Emitting Diode，OLED)显示器是当今平板显示器研究领域的热点之一，与液晶显示器相比，OLED显示器具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。

OLED背板设计时，通常是每一个子像素内设计一套像素电路，且该像素电路区域内的驱动晶体管是单独进行补偿，会导致单个像素的面积增大，而在开发高像素密度(Pixel Per Inch，PPI)背板时，若每个子像素均设置一个像素补偿电路，是很难实现高PPI背板的设计，因此，如何对高PPI背板的像素实现内部补偿，是本领域技术人员亟待解决的技术问题。

发明内容

本发明的主要目的是提供一种像素补偿电路及其驱动方法、显示面板和显示装置，以解决现有技术中难以实现对高PPI背板的内部补偿的问题。

针对上述问题，本发明提供了一种像素补偿电路，包括至少一列区域像素电路、每列区域像素电路对应的共用写入补偿电路、每列区域像素电路对应的共用写入补偿控制电路，所述区域像素电路包括x个像素子电路，所述像素子电路被配置为与发光器件对应连接；其中，x＞1，且x为整数；所述像素子电路包括驱动单元和驱动控制单元；

所述共用写入补偿电路以及所述共用写入补偿控制电路被配置为分别与所述x个像素子电路电连接；其中，所述共用写入补偿电路的第一端与所在列的数据信号端电连接，所述共用写入补偿电路的第二端与所述共用写入补偿控制电路的第一端电连接，所述共用写入补偿电路的控制端以及所述共用写入补偿控制电路的第二端分别与所述驱动控制单元的第一端电连接；所述共用写入补偿控制电路的控制端与第一控制信号端电连接；

所述驱动控制子电路的控制端与所在行的扫描端电连接；所述驱动控制子电路的第二端与所述驱动子电路的控制端电连接；所述驱动子电路的输出端与所述发光器件的阳极端电连接；

所述共用写入补偿控制电路被配置为在所述第一控制信号端的控制下导通，由所述共用写入补偿电路分别对x个所述驱动子电路的控制端写入数据电压和补偿电压。

进一步地，上述所述的像素补偿电路，还包括发光控制电路和第一复位电路；所述发光控制电路以及所述第一复位电路被配置为分别与所述x个像素子电路电连接；

其中，所述第一复位电路的第一端与第一复位信号端电连接，所述第一复位电路的控制端与第二控制信号端电连接；所述第一复位电路的第二端与所述驱动控制子电路的第一端电连接；

所述发光控制电路的第一端与第一电压信号端电连接，所述发光控制电路的第二端与所述驱动子电路的输入端电连接，所述发光控制电路的控制端与发光信号端电连接；

所述第一复位电路被配置为在所述共用写入补偿电路分别对x个所述驱动子电路的控制端写入数据电压和补偿电压之前，在所述第二控制信号端的控制下，分别对x个所述驱动子电路的控制端和所述共用写入补偿电路的控制端进行复位；

所述发光控制电路被配置为在所有驱动子电路的控制端写入数据电压和补偿电压之后，在所述发光信号端的控制下，使每个驱动子电路驱动对应的发光器件发光。

进一步地，上述所述的像素补偿电路，还包括第二复位电路；

所述第二复位电路的第一端分别与所述驱动子电路的输入端以及所述发光控制电路的第二端电连接；

所述第二复位电路的第二端与第二复位信号端电连接；

所述第二复位电路的控制端与第三控制信号端电连接；

所述第二复位电路被配置为在数据写入补偿阶段，在所述第三控制信号端的控制下，对所述驱动子电路的输入端进行复位。

进一步地，上述所述的像素补偿电路中，所述第二复位信号端与所述第一复位信号端为同一端。

进一步地，上述所述的像素补偿电路中，所述第二复位电路包括第二复位晶体管；

所述第二复位晶体管的第一极作为所述第二复位电路的第一端，所述第二复位晶体管的第一极分别与所述驱动子电路的输入端以及所述发光控制电路的第二端电连接；

所述第二复位晶体管的第二极作为所述第二复位电路的第二端，所述第二复位晶体管的第二极与所述第二复位信号端电连接；

所述第二复位晶体管的控制极作为所述第二复位电路的控制端，所述第二复位晶体管的控制极与所述第三控制信号端电连接。

进一步地，上述所述的像素补偿电路，还包括阳极电位控制电路；

所述阳极电位控制电路的第一端与阳极复位信号端电连接；

所述阳极电位控制电路的第二端与所述发光器件的阳极端电连接；

所述阳极电位控制电路的控制端与第四控制信号端电连接；

所述阳极电位控制电路被配置为在所述发光器件结束发光时，在所述第四控制信号端的控制下导通，对所述发光器件的阳极端进行复位。

进一步地，上述所述的像素补偿电路中，所述阳极复位信号端与所述第一复位信号端为同一端。

进一步地，上述所述的像素补偿电路中，所述第四控制信号端和所述阳极电位控制电路所在行的扫描端为同一端。

进一步地，上述所述的像素补偿电路中，所述阳极电位控制电路包括阳极电位控制晶体管；

所述阳极电位控制晶体管的第一极作为所述阳极电位控制电路的第一端，所述阳极电位控制晶体管的第一极与所述阳极复位信号端电连接；

所述阳极电位控制晶体管的第二极作为所述阳极电位控制电路的第二端，所述阳极电位控制晶体管的第二极与所述发光器件的阳极端电连接；

所述阳极电位控制晶体管的控制极作为所述阳极电位控制电路的控制端，所述阳极电位控制晶体管的控制极与所述第四控制信号端电连接。

进一步地，上述所述的像素补偿电路中，所述发光控制电路包括与所有所述驱动子电路对应的共用发光控制子电路，或者，与每列所述驱动子电路对应的独立发光控制子电路。

进一步地，上述所述的像素补偿电路中，所述共用补偿写入电路包括共用补偿写入晶体管，所述共用补偿写入控制电路包括共用补偿写入控制晶体管、所述第一复位电路包括第一复位晶体管、所述驱动控制子电路包括复位控制晶体管、所述驱动子电路包括驱动晶体管；

所述共用补偿写入晶体管的第一极作为所述共用补偿写入电路的第一端，所述共用补偿写入晶体管的第二极作为所述共用补偿写入电路的第二端，所述共用补偿写入晶体管的控制极作为所述共用补偿写入电路的控制端；

所述共用补偿写入控制晶体管的第一极作为所述共用补偿写入控制电路的第一端，所述共用补偿写入控制晶体管的第二极作为所述共用补偿写入控制电路的第二端，所述共用补偿写入控制晶体管的控制极作为所述共用补偿写入控制电路的控制端；

所述第一复位晶体管的第一极作为所述第一复位电路的第一端，所述第一复位晶体管的第二极作为所述第一复位电路的第二端，所述第一复位晶体管的控制极作为所述第一复位电路的控制端；

所述复位控制晶体管的第一极作为所述驱动控制子电路的第一端，所述复位控制晶体管的第二极作为所述驱动控制子电路的第二端，所述复位控制晶体管的控制极作为所述驱动控制子电路的控制端；

所述驱动晶体管的第一极作为所述驱动子电路的输入端，所述驱动晶体管的第二极作为所述驱动子电路的输出端，所述驱动晶体管的控制极作为所述驱动子电路的控制端；

所述共用补偿写入晶体管的第一极与所述数据信号端电连接；所述共用补偿写入晶体管的第二极与所述共用补偿写入控制晶体管的第一极电连接，所述共用补偿写入晶体管的控制极、所述共用补偿写入控制晶体管的第二极以及所述复位控制晶体管的第一极分别与所述第一复位晶体管的第二极电连接；所述共用补偿写入控制晶体管的控制极与所述第一控制信号端电连接；

所述第一复位晶体管的第一极与所述第一复位信号端电连接，所述第一复位晶体管的控制极与所述第二控制信号端电连接；所述复位控制晶体管的第二极与所述驱动晶体管的控制极电连接，述复位控制晶体管的控制极与所在行的扫描端电连接；

所述驱动晶体管的第一极与所述发光控制电路的第二端电连接，所述驱动晶体管的第二极与所述发光器件的阳极端电连接。

进一步地，上述所述的像素补偿电路，还包括第一存储电容；

所述第一存储电容的第一端与第二电压信号端电连接；

所述第一存储电容的第二端与共用写入补偿电路的控制端电连接。

进一步地，上述所述的像素补偿电路，所述像素子电路还包括第二存储电容；

所述第二存储电容的第一端与第三电压信号电连接；

所述第二存储电容的第二端与驱动子电路的控制端电连接。

本发明还提供了一种上述所述的像素补偿电路的驱动方法，包括：

在当前像素子电路的数据写入补偿化阶段，所述共用写入补偿控制电路在所述第一控制信号端的控制下导通，所述当前像素子电路中的驱动控制子电路在对应的扫描端的控制下导通，其他像素子电路中的驱动控制子电路在对应的扫描端的控制下截止，使所述共用写入补偿电路对所述当前像素子电路中的驱动子电路的控制端写入数据电压和补偿电压，以便驱动对应的发光器件发光。

进一步地，上述所述的像素补偿电路的驱动方法中，在当前像素子电路的数据写入补偿化阶段之前，还包括：

在当前像素子电路的初始化阶段，所述第一复位电路在所述第二控制信号端的控制下导通，所述共用写入补偿控制电路在所述第一控制信号端的控制下截止，当前像素子电路中的驱动控制子电路在对应的扫描端的控制下导通，其他像素子电路中的驱动控制子电路在对应的扫描端的控制下截止，以对当前像素子电路中的驱动子电路的控制端和所述共用写入补偿电路的控制端进行初始化；

在当前像素子电路的数据写入补偿化阶段之后，还包括：

在发光阶段，当所有像素子电路中的驱动子电路的控制端均写入数据电压和补偿电压后，所有像素子电路中的驱动控制子电路在对应的扫描端的控制下截止，所述发光控制电路在所述发光信号端的控制下导通，以使每行像素子电路中的驱动子电路驱动对应的所述发光器件发光。

本发明还提供了一种显示面板，包括如上所述的像素补偿电路。

本发明还提供了一种显示装置，包括如上所述的显示面板。

与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：

本发明的像素补偿电路及其驱动方法、显示面板和显示装置，通过划分区域像素电路，并由共用写入补偿电路分别对每个像素子电路中的驱动子电路的控制端写入数据电压和补偿电压，以便每行像素子电路中的驱动子电路驱动对应的发光器件发光，避免了针对每个驱动子电路单独设计像素补偿电路，从而减少了单个像素的占用面积，提升了背板的PPI。

本发明的其它特征和优点将在随后的说明书中阐述，并且部分地调节说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：

图1为本发明的像素补偿电路第一实施例的结构示意图；

图2为本发明的像素补偿电路第二实施例的结构示意图；

图3为图2所示的像素补偿电路的时序控制图；

图4a为图2在第一行像素子电路的初始化阶段的状态图；

图4b为图2在第一行像素子电路的数据写入补偿化阶段的状态图；

图4c为图2在第二行像素子电路的初始化阶段的状态图；

图4d为图2在第二行像素子电路的数据写入补偿化阶段的状态图；

图4e为图2在第三行像素子电路的初始化阶段的状态图；

图4f为图2在第三行像素子电路的数据写入补偿化阶段的状态图；

图4g为图2在发光阶段的状态图；

图5为图2中不同行给入不同灰阶的数据电压信号时的仿真结果示意图；

图6为本发明的像素补偿电路第三实施例的结构示意图；

图7为本发明的像素补偿电路第四实施例的结构示意图；

图8为本发明的像素补偿电路第五实施例的结构示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

高PPI背板具有多个像素，对于其中一个像素a而言，像素a所对应的像素补偿电路与像素a相近的像素b对应的像素补偿电路通常所需的阈值是相近的，因此，在此背景下，可以根据实际需求将高PPI背板的像素划分成多个区域像素，每个区域像素共用一个像素补偿电路。具体地，可以参照如下实施例：

实施例一

图1为本发明的像素补偿电路第一实施例的结构示意图，如图1所示，本实施例的像素补偿电路可以包括至少一列区域像素电路14(图1以一列区域像素电路14为例)每列区域像素电路14对应的共用写入补偿电路10、每列区域像素电路14对应的共用写入补偿控制电路11。其中，区域像素电路14包括、x个像素子电路141和像素子电路141被配置为与发光器件D对应连接；像素子电路141包括驱动控制子电路FS和驱动子电路Q；其中，x＞1，且x为整数。也就是说，至少一列区域像素电路14包括x行像素子电路141，每行像素子电路141为一个。图1以3行一列为例对本发明的技术方案进行说明。即x＝n-1，n，n+1。

在一个具体实现过程中，共用写入补偿电路10以及共用写入补偿控制电路11被配置为分别与x个像素子电路电连接。具体地，共用写入补偿电路10的第一端与所在列的数据信号端Vdataj电连接，j表示列图1中仅有一列，因此Vdataj可以表示为Vdatam。共用写入补偿电路10的第二端与共用写入补偿控制电路11的第一端电连接，共用写入补偿电路10的控制端以及共用写入补偿控制电路11的第二端分别与驱动控制子电路FS的第一端电连接；共用写入补偿控制电路11的控制端与第一控制信号端S1电连接。

驱动控制子电路FS的第二端与驱动子电路Q的控制端电连接，驱动控制子电路FS的控制端与所在行的扫描端GAi电连接，i表示行，图1中有3行，则有第一行的扫描端GAn-1、第二行的扫描端GAn、第三行的扫描端GAn+1。驱动子电路Q的输出端与发光器件D的阳极端电连接。发光器件D的阴极端与第四电压信号端VSS电连接。

在一个具体实现过程中，共用写入补偿控制电路11被配置为在第一控制信号端S1的控制下导通，由共用写入补偿电路10分别对x个所述驱动子电路Q的控制端写入数据电压和补偿电压，以便每行像素子电路141中的驱动子电路Q驱动对应的发光器件D发光。

具体地，在当前像素子电路的数据写入补偿化阶段，所述共用写入补偿控制电路11在所述第一控制信号端S1的控制下导通，所述当前像素子电路中的驱动控制子电路FS在对应的扫描端GAi的控制下导通，其他像素子电路中的驱动控制子电路FS在对应的扫描端GAi的控制下截止，使所述共用写入补偿电路10对所述当前像素子电路中的驱动子电路Q的控制端写入数据电压和补偿电压，以便驱动对应的发光器件D发光。

本实施例的像素补偿电路，通过划分区域像素电路14，并由共用写入补偿电路10分别对每个像素子电路141中的驱动子电路Q的控制端写入数据电压和补偿电压，以便每行像素子电路141中的驱动子电路Q驱动对应的发光器件D发光，避免了针对每个驱动子电路Q单独设计像素补偿电路，从而减少了单个像素的占用面积，提升了背板的PPI。

在一个具体实现过程中，如图1所示，本实施例的像素补偿电路还可以包括发光控制电路12和第一复位电路13。发光控制电路12以及第一复位电路13被配置为分别与所述x个像素子电路141电连接。具体地，第一复位电路13的第一端与第一复位信号端F1电连接，第一复位电路13的控制端与第二控制信号端S2电连接；发光控制电路12的第一端与第一电压信号端V1电连接，第一电压信号端V1可以发出电压信号VDD，发光控制电路12的第二端与驱动子电路Q的输入端电连接，发光控制电路12的控制端与发光信号端E电连接。

在一个具体实现过程中，所述第一复位电路13被配置为在所述共用写入补偿电路10分别对每个驱动子电路的控制端写入数据电压和补偿电压之前，在所述第二控制信号端S2的控制下，分别对每个驱动子电路的控制端和所述共用写入补偿电路的控制端进行复位；所述发光控制电路12被配置为在所有驱动子电路的控制端写入数据电压和补偿电压之后，在所述发光信号端E的控制下，使每个驱动子电路驱动对应的发光器件D发光。

在一个具体实现过程中，该像素补偿电路的驱动方法如下：

在当前像素子电路的初始化阶段，第一复位电路13在第二控制信号端S2的控制下导通，共用写入补偿控制电路11在第一控制信号端S1的控制下截止，当前像素子电路141中的驱动控制子电路FS在对应的扫描端GAi的控制下导通，其他像素子电路141中的驱动控制子电路FS在对应的扫描端GAi的控制下截止，以对当前像素子电路141中的驱动子电路Q的控制端和共用写入补偿电路10的控制端进行初始化；

在当前像素子电路的数据写入补偿化阶段，所述共用写入补偿控制电路11在所述第一控制信号端S1的控制下导通，所述当前像素子电路中的驱动控制子电路FS在对应的扫描端GAi的控制下导通，其他像素子电路中的驱动控制子电路FS在对应的扫描端GAi的控制下截止，使所述共用写入补偿电路10对所述当前像素子电路中的驱动子电路Q的控制端写入数据电压和补偿电压。

在发光阶段，当所有像素子电路中的驱动子电路Q的控制端均写入数据电压和补偿电压后，所有像素子电路141中的驱动控制子电路FS在对应的扫描端GAi的控制下截止，发光控制电路12在发光信号端E的控制下导通，以使每行像素子电路141中的驱动子电路Q驱动对应的发光器件D发光。

在一个具体实现过程中，发光控制电路12包括与所有驱动子电路Q对应的共用发光控制子电路，或者，与每列驱动子电路Q对应的独立发光控制子电路。第一复位电路13包括与所有驱动子电路Q对应的共用复位子电路，或者，与每行驱动子电路Q对应的独立复位子电路。

实施例二

图2为本发明的像素补偿电路第二实施例的结构示意图，如图2所示，本实施例的像素补偿电路中，共用补偿写入电路10包括共用补偿写入晶体管M1，共用补偿写入控制电路11包括共用补偿写入控制晶体管M2、第一复位电路13包括第一复位晶体管M3、驱动控制子电路FS包括复位控制晶体管M4、驱动子电路Q包括驱动晶体管M5。

在一个具体实现过程中，共用补偿写入晶体管M1的第一极作为共用补偿写入电路10的第一端，共用补偿写入晶体管M1的第二极作为共用补偿写入电路10的第二端，共用补偿写入晶体管M1的控制极作为共用补偿写入电路10的控制端。

共用补偿写入控制晶体管M2的第一极作为共用补偿写入控制电路11的第一端，共用补偿写入控制晶体管M2的第二极作为共用补偿写入控制电路11的第二端，共用补偿写入控制晶体管M2的控制极作为共用补偿写入控制电路11的控制端。

第一复位晶体管M3的第一极作为第一复位电路13的第一端，第一复位晶体管M3的第二极作为第一复位电路13的第二端，第一复位晶体管M3的控制极作为第一复位电路13的控制端。

复位控制晶体管M4的第一极作为驱动控制子电路FS的第一端，复位控制晶体管M4的第二极作为驱动控制子电路FS的第二端，复位控制晶体管M4的控制极作为驱动控制子电路FS的控制端。

驱动晶体管M5的第一极作为驱动子电路Q的输入端，驱动晶体管M5的第二极作为驱动子电路Q的输出端，驱动晶体管M5的控制极作为驱动子电路Q的控制端。

在一个具体实现过程中，共用补偿写入晶体管M1的第一极与数据信号端Vdataj(图2中只有一列，因此Vdataj表示为Vdatan)电连接；共用补偿写入晶体管M1的第二极与共用补偿写入控制晶体管M2的第一极电连接，共用补偿写入晶体管M1的控制极、共用补偿写入控制晶体管M2的第二极以及复位控制晶体管M4的第一极分别与第一复位晶体管M3的第二极电连接；共用补偿写入控制晶体管M2的控制极与第一控制信号端S1电连接。第一控制信号端S1可以输出第一控制信号G_D。

第一复位晶体管M3的第一极与第一复位信号端F1电连接，第一复位晶体管M3的控制极与第二控制信号端S2电连接，第二控制信号端S2可以输出第二控制信号G_I；复位控制晶体管M4的第二极与驱动晶体管M5的控制极电连接，复位控制晶体管M4的控制极与所在行的扫描端GAi电连接，i＝n-1，n，n+1。

驱动晶体管M5的第一极与发光控制电路12的第二端电连接，驱动晶体管M5的第二极与发光器件D的阳极端电连接。

在一个具体实现过程中，发光信号端E发出的发光控制信号EM的宽度大于像素子电路141的行数，例如，图2中存在3行像素子电路141，则发光信号端E发出的发光信号的宽度大于3。

第二控制信号G_I被配置为初始化各驱动晶体管M5和共用补偿写入晶体管M1，第一控制信号G_D被配置为控制数据电压和补偿电压写入各驱动晶体管M5，第二控制信号G_I要优先于第一控制信号G_D，且第二控制信号G_I与第一控制信号G_D可以是3个有效脉冲一组逐组移位，也可以是信号源输出直接连入显示区。

需要说明的是，在布图时，共用补偿写入晶体管M1与各驱动晶体管M5的阈值电压偏差可以在允许误差范围内，如20％。具体地，共用补偿写入晶体管M1与各驱动晶体管M5的宽长比及形状一致，从而保证共用补偿写入晶体管M1与各驱动晶体管M5的阈值电压偏差可以在允许误差范围内。

下面以发光电路包括所有驱动子电路Q对应的共用发光控制子电路为例对本发明的技术方案进行说明，该共用发光控制子电路可以包括发光控制晶体管M8。图3为图2所示的像素补偿电路的时序控制图，基于该时序控制图对三行像素逐行写入发光的工作过程进行分解如下：

图4a为图2在第一行像素子电路的初始化阶段的状态图，图4b为图2在第一行像素子电路的数据写入补偿化阶段的状态图，图4c为图2在第二行像素子电路的初始化阶段的状态图，图4d为图2在第二行像素子电路的数据写入补偿化阶段的状态图；图4e为图2在第三行像素子电路的初始化阶段的状态图，图4f为图2在第三行像素子电路的数据写入补偿化阶段的状态图，图4g为图2在发光阶段的状态图。

如图4a所示，在第一行像素子电路的初始化阶段t1：第二控制端S2发出的第二控制信号G_I和第一行像素子电路141的扫描端GAn-1的扫描信号GATEn-1有效，第一复位晶体管M3、第一行的复位控制晶体管M4均导通；发光信号端E发出的发光控制信号EM、第一控制端S1发出的第一控制信号G_D、第二行像素子电路141的扫描端GAn的扫描信号GATEn、第三行像素子电路141的扫描端GAn+1的扫描信号GATE n+1无效，发光控制晶体管M8、共用补偿写入控制晶体管M2、第二行的复位控制晶体管M4和第三行的复位控制晶体管M4均截止，以对第一行的驱动晶体管M5的栅极和共用补偿写入晶体管M1的栅极进行初始化。

如图4b所示，在第一行像素子电路的数据写入补偿化阶段t2：第一控制端S1发出的第一控制信号G_D和第一行像素子电路141的扫描端GAn-1的扫描信号GATEn-1有效，共用补偿写入控制晶体管M2、第一行的复位控制晶体管M4均导通；发光信号端E发出的发光控制信号EM、第二控制端S2发出的第二控制信号G_I、第二行像素子电路141的扫描端GAn的扫描信号GATEn、第三行像素子电路141的扫描端GAn+1的扫描信号GATEn+1无效，发光控制晶体管M8、第一复位晶体管M3、第二行的复位控制晶体管M4和第三行的复位控制晶体管M4均截止，以对第一行的驱动晶体管M5的栅极写入数据电压和补偿电压。

如图4c所示，在第二行像素子电路的初始化阶段t3：第二控制端S2发出的第二控制信号G_I和第二行像素子电路141的扫描端GAn的扫描信号GATEn有效，第一复位晶体管M3、第二行的复位控制晶体管M4均导通；发光信号端E发出的发光控制信号EM、第一控制端S1发出的第一控制信号G_D、第一行像素子电路141的扫描端GAn-1的扫描信号GATE n-1、第三行像素子电路141的扫描端GAn+1的扫描信号GATEn+1无效，发光控制晶体管M8、共用补偿写入控制晶体管M2、第一行的复位控制晶体管M4和第三行的复位控制晶体管M4均截止，以对第二行的驱动晶体管M5的栅极和共用补偿写入晶体管M1的栅极进行初始化。

如图4d所示，在第二行像素子电路的数据写入补偿化阶段t4：第一控制端S1发出的第一控制信号G_D和第二行像素子电路141的扫描端GAn的扫描信号GATEn有效，共用补偿写入控制晶体管M2、第二行的复位控制晶体管M4均导通，发光信号端E发出的发光控制信号EM、第二控制端S2发出的第二控制信号G_I、第一行像素子电路141的扫描端GAn-1的扫描信号GATEn-1、第三行像素子电路141的扫描端GAn+1的扫描信号GATEn+1无效，发光控制晶体管M8、第一复位晶体管M3、第一行的复位控制晶体管M4和第三行的复位控制晶体管M4均截止，以对第二行的驱动晶体管M5的栅极写入数据电压和补偿电压。

如图4e所示，在第三行像素子电路的初始化阶段t5：第二控制端S2发出的第二控制信号G_I和第三行像素子电路141的扫描端GAn+1的扫描信号GATEn+1有效，第一复位晶体管M3、第三行的复位控制晶体管M4均导通；发光信号端E发出的发光控制信号EM、第一控制端S1发出的第一控制信号G_D、第一行像素子电路141的扫描端GAn-1的扫描信号GATEn-1、第二行像素子电路141的扫描端GAn的扫描信号GATEn无效，发光控制晶体管M8、共用补偿写入控制晶体管M2、第一行的复位控制晶体管M4和第二行的复位控制晶体管M4均截止，以对第三行的驱动晶体管M5的栅极和共用补偿写入晶体管M1的栅极进行初始化。

如图4f所示，在第三行像素子电路的数据写入补偿化阶段t6：第一控制端S1发出的第一控制信号G_D和第三行像素子电路141的扫描端GAn+1的扫描信号GATEn+1有效，共用补偿写入控制晶体管M2、第三行的复位控制晶体管M4均导通，发光信号端E发出的发光控制信号EM、第二控制端S2发出的第二控制信号G_I、第一行像素子电路141的扫描端GAn-1的扫描信号GATE n-1、第二行像素子电路141的扫描端GAn的扫描信号GATEn无效，发光控制晶体管M8、第一复位晶体管M3、第一行的复位控制晶体管M4和第二行的复位控制晶体管M4均截止，以对第三行的驱动晶体管M5的栅极写入数据电压和补偿电压。

在发光阶段t7，发光信号端E发出的发光控制信号EM有效，第一行像素子电路141的扫描端GAn-1的扫描信号GATEn-1、第二行像素子电路141的扫描端GAn的扫描信号GATEn、第三行像素子电路141的扫描端GAn+1的扫描信号GATEn+1无效，发光控制晶体管M8导通，第一行的复位控制晶体管M4、第二行的复位控制晶体管M4和第三行的复位控制晶体管M4均截止，三行像素子电路141对应的发光器件D同时发光。

因为在同一列区域像素电路14内，各像素子电路141中的驱动子电路Q特性基本一致，因此，可以同时驱动同一列区域像素电路14中各像素子电路141对应的发光器件D。

如图2所示，该像素补偿电路还可以包括第一存储电容C1。第一存储电容C1的第一端与第二电压信号端电连接，第一存储电容C1的第二端与共用写入补偿电路10的控制端(共用补偿写入控制晶体管M2的控制极)电连接，以防止因漏电引起共用补偿写入控制晶体管M2的控制极的电压不稳定。

需要说明的是，图2中以第二电压信号端与第一电压信号端V1为同一端为例进行说明，在实际应用中，第二电压信号端还可以与第一电压信号端V1不同，例如，与第二电压信号端的电压信号可以为Vref等，在此不再一一举例说明。

如图2所示，像素子电路141还可以包括第二存储电容C2。第二存储电容C2的第一端与第三电压信号端电连接，第二存储电容C2的第二端与驱动晶体管M5的控制极电连接，以防止因漏电引起驱动晶体管M5的控制极的电压不稳定。

需要说明的是，图2中以第三电压信号端与第一电压信号端V1为同一端为例进行说明，在实际应用中，第三电压信号端还可以与第一电压信号端V1不同，例如，与第二电压信号端的电压信号可以为Vref等，在此不再一一举例说明。

图5为图2中不同行给入不同灰阶的数据电压信号时的仿真结果示意图。

图5中第一栏为驱动晶体管栅极G1、G2、G3的电位示意图，不同电位对应不同灰阶；

第二栏为第二控制信号G_I，为信号源直接给入显示区方式；

第三栏为第一控制信号G_D，为信号源直接给入显示区方式；

第四栏为扫描信号GATEn-1-GATEn+1逐行移位，未拆分显示；

第五栏为发光控制信号EM，宽度大于3行GATE脉宽。

需要说明的是，在实际应用中，扫描信号GATEn-1-GATEn+1可能并不逐行移位，扫描信号GATEn-1-GATEn+之间可能存在叠交，因此发光控制信号EM的脉宽均大于三个扫描信号的总脉宽，三个扫描信号的总脉宽为GATEn-1的下降沿到GATEn+1的上升沿之间的脉宽。

实施例三

图6为本发明的像素补偿电路第三实施例的结构示意图，如图6所示，该像素补偿电路还可以包括第二复位电路15。第二复位电路15的第一端分别与驱动子电路Q的输入端以及发光控制电路12的第二端电连接；第二复位电路15的第二端与第二复位信号端F2电连接；第二复位电路15的控制端与第三控制信号端S3电连接，第三控制信号端S3输出与IEM信号，IEM信号与发光控制信号EM为相反的信号；第二复位电路15被配置为在数据写入补偿阶段，在第三控制信号端S3的控制下，对驱动子电路Q的输入端进行复位，以保证每行像素子电路141的驱动子电路Q不会导通，防止发光器件D被点亮。

在一个具体实现过程中，第二复位信号端F2与第一复位信号端F1为同一端，均输出Vini信号，以降低像素补偿电路的功耗。

在一个具体实现过程中，第二复位电路15包括第二复位晶体管M6；第二复位晶体管M6的第一极作为第二复位电路15的第一端，第二复位晶体管M6的第一极分别与驱动子电路Q的输入端以及发光控制电路12的第二端电连接；第二复位晶体管M6的第二极作为第二复位电路15的第二端，第二复位晶体管M6的第二极与第二复位信号端F2电连接；第二复位晶体管M6的控制极作为第二复位电路15的控制端，第二复位晶体管M6的控制极与第三控制信号端S3电连接。

本实施例的像素补偿电路与图2所示实施例的像素补偿电路的区别仅在于增加了第二复位晶体管M6，其他结构与图2所示实施例的结构相同，且所应用的时序控制图也可以在图3所示的时序控制图基础上增加一个与发光控制信号EM相反的IEM信号作为第三控制信号端S3输出的信号，本实施例不再示出IEM信号的时序图，具体控制过程与图2所示实施例的控制过程的区别仅在于在对应阶段增加第二复位晶体管M6的导通或截止，其他过程相同，详细请参考上述相关记载，在此不再赘述。

实施例四

图7为本发明的像素补偿电路第四实施例的结构示意图，如图7所示，本实施例的的像素补偿电路还可以包括与阳极电位控制电路16。

在一个具体实现过程中，阳极电位控制电路16的第一端与阳极复位信号端F4电连接；阳极电位控制电路16的第二端与发光器件D的阳极端电连接；阳极电位控制电路16的控制端与第四控制信号端S4电连接；阳极电位控制电路16被配置为在发光器件D结束发光时，在第四控制信号端S4的控制下导通，对发光器件D的阳极端进行复位，以防止发光器件D结束发光时，因为漏电等原因，造成发光器件D被再次点亮。

在一个具体实现过程中，阳极复位信号端F4与第一复位信号端F1为同一端为同一端，均可以输出Vini信号，以降低像素补偿电路的功耗。第四控制信号端S4和阳极电位控制电路16所在行的扫描端GAi为同一端，均输出GATEi信号，以降低像素补偿电路的功耗。

在一个具体实现过程中，阳极电位控制电路16包括阳极电位控制晶体管M7；阳极电位控制晶体管M7的第一极作为阳极电位控制电路16的第一端，阳极电位控制晶体管M7的第一极与阳极复位信号端F4电连接；阳极电位控制晶体管M7的第二极作为阳极电位控制电路16的第二端，阳极电位控制晶体管M7的第二极与发光器件D的阳极端电连接；阳极电位控制晶体管M7的控制极作为阳极电位控制电路16的控制端，阳极电位控制晶体管M7的控制极与第四控制信号端S4电连接。

本实施例的像素补偿电路与图2所示实施例的像素补偿电路的区别仅在于增加了阳极电位控制晶体管M7，其他结构与图2所示实施例的结构相同，且所应用的时序控制图也可以为图3所示的时序控制图，具体控制过程与图2所示实施例的控制过程的区别仅在于增加了阳极电位控制晶体管M7的导通或截止，其他过程相同，详细请参考上述相关记载，在此不再赘述。

需要说明的是，上述各实施例中，当晶体管为薄膜晶体管或场效应管时，控制极可以为栅极，第一极可以为漏极，第二极可以为源极；或者，控制极可以为栅极，第一极可以为源极，第二极可以为漏极。

实施例五

图8为本发明的像素补偿电路第五实施例的结构示意图，如图8所示，本实施例的像素补偿电路与图2所示实施例的区别仅在于采用三行两列像素子电路141为例进行说明的，其他连接结构和工作原理与图2所示实施例的原理相同，详细请参考上述相关记载，在此不再赘述。

实施例六

本发明实施例还提供了一种对上述任意实施例的像素补偿电路的驱动方法，该像素补偿电路的驱动方法可以包括：

在当前像素子电路的数据写入补偿化阶段，所述共用写入补偿控制电路11在所述第一控制信号端S1的控制下导通，所述当前像素子电路中的驱动控制子电路FS在对应的扫描端GAi的控制下导通，其他像素子电路中的驱动控制子电路FS在对应的扫描端GAi的控制下截止，使所述共用写入补偿电路10对所述当前像素子电路中的驱动子电路Q的控制端写入数据电压和补偿电压，以便驱动对应的发光器件D发光。

在一个具体实现过程中，在当前像素子电路的数据写入补偿化阶段之前，该驱动方法还可以包括：

在当前像素子电路的初始化阶段，第一复位电路13在第二控制信号端S2的控制下导通，共用写入补偿控制电路11在第一控制信号端S1的控制下截止，当前像素子电路141中的驱动控制子电路FS在对应的扫描端GAi的控制下导通，其他像素子电路141中的驱动控制子电路FS在对应的扫描端GAi的控制下截止，以对当前像素子电路141中的驱动子电路Q的控制端和共用写入补偿电路10的控制端进行初始化；

在当前像素子电路的数据写入补偿化阶段之后，该驱动方法还可以包括：

在发光阶段，当所有像素子电路中的驱动子电路Q的控制端均写入数据电压和补偿电压后，所有像素子电路141中的驱动控制子电路FS在对应的扫描端GAi的控制下截止，发光控制电路12在发光信号端E的控制下导通，以使每行像素子电路141中的驱动子电路Q驱动对应的发光器件D发光。

实施例七

本发明实施例还提供了一种显示面板，该显示面板包括上述实施例的像素补偿电路。

本发明实施例还提供了一种显示装置，该显示装置包括上述实施例的显示面板。

本发明实施例还提供了一种终端，该终端包括上述实施例的显示面板。

可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。

需要说明的是，在本发明的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是指至少两个。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (17)

1.一种像素补偿电路，其特征在于，包括至少一列区域像素电路、每列区域像素电路对应的共用写入补偿电路、每列区域像素电路对应的共用写入补偿控制电路，所述区域像素电路包括x个像素子电路，所述像素子电路被配置为与发光器件对应连接；其中，x＞1，且x为整数；所述像素子电路包括驱动子电路和驱动控制子电路；

所述共用写入补偿电路以及所述共用写入补偿控制电路被配置为分别与所述x个像素子电路电连接；其中，所述共用写入补偿电路的第一端与所在列的数据信号端电连接，所述共用写入补偿电路的第二端与所述共用写入补偿控制电路的第一端电连接，所述共用写入补偿电路的控制端以及所述共用写入补偿控制电路的第二端分别与所述驱动控制子电路的第一端电连接；所述共用写入补偿控制电路的控制端与第一控制信号端电连接；

所述驱动控制子电路的控制端与所在行的扫描端电连接；所述驱动控制子电路的第二端与所述驱动子电路的控制端电连接；所述驱动子电路的输出端与所述发光器件的阳极端电连接；

所述共用写入补偿控制电路被配置为在所述第一控制信号端的控制下导通，由所述共用写入补偿电路分别对x个所述驱动子电路的控制端写入数据电压和补偿电压。

2.据权利要求1所述的像素补偿电路，其特征在于，还包括发光控制电路和第一复位电路；所述发光控制电路以及所述第一复位电路被配置为分别与所述x个像素子电路电连接；

其中，所述第一复位电路的第一端与第一复位信号端电连接，所述第一复位电路的控制端与第二控制信号端电连接；所述第一复位电路的第二端与所述驱动控制子电路的第一端电连接；

所述发光控制电路的第一端与第一电压信号端电连接，所述发光控制电路的第二端与所述驱动子电路的输入端电连接，所述发光控制电路的控制端与发光信号端电连接；

所述第一复位电路被配置为在所述共用写入补偿电路分别对x个所述驱动子电路的控制端写入数据电压和补偿电压之前，在所述第二控制信号端的控制下，分别对x个所述驱动子电路的控制端和所述共用写入补偿电路的控制端进行复位；

所述发光控制电路被配置为在所有驱动子电路的控制端写入数据电压和补偿电压之后，在所述发光信号端的控制下，使每个驱动子电路驱动对应的发光器件发光。

3.根据权利要求2所述的像素补偿电路，其特征在于，还包括第二复位电路；

所述第二复位电路的第一端分别与所述驱动子电路的输入端以及所述发光控制电路的第二端电连接；

所述第二复位电路的第二端与第二复位信号端电连接；

所述第二复位电路的控制端与第三控制信号端电连接；

所述第二复位电路被配置为在数据写入补偿阶段，在所述第三控制信号端的控制下，对所述驱动子电路的输入端进行复位。

4.根据权利要求3所述的像素补偿电路，其特征在于，所述第二复位信号端与所述第一复位信号端为同一端。

5.根据权利要求3所述的像素补偿电路，其特征在于，所述第二复位电路包括第二复位晶体管；

所述第二复位晶体管的第一极作为所述第二复位电路的第一端，所述第二复位晶体管的第一极分别与所述驱动子电路的输入端以及所述发光控制电路的第二端电连接；

所述第二复位晶体管的第二极作为所述第二复位电路的第二端，所述第二复位晶体管的第二极与所述第二复位信号端电连接；

所述第二复位晶体管的控制极作为所述第二复位电路的控制端，所述第二复位晶体管的控制极与所述第三控制信号端电连接。

6.根据权利要求2所述的像素补偿电路，其特征在于，还包括阳极电位控制电路；

所述阳极电位控制电路的第一端与阳极复位信号端电连接；

所述阳极电位控制电路的第二端与所述发光器件的阳极端电连接；

所述阳极电位控制电路的控制端与第四控制信号端电连接；

所述阳极电位控制电路被配置为在所述发光器件结束发光时，在所述第四控制信号端的控制下导通，对所述发光器件的阳极端进行复位。

7.根据权利要求6所述的像素补偿电路，其特征在于，所述阳极复位信号端与所述第一复位信号端为同一端。

8.根据权利要求6所述的像素补偿电路，其特征在于，所述第四控制信号端和所述阳极电位控制电路所在行的扫描端为同一端。

9.根据权利要求6所述的像素补偿电路，其特征在于，所述阳极电位控制电路包括阳极电位控制晶体管；

所述阳极电位控制晶体管的第一极作为所述阳极电位控制电路的第一端，所述阳极电位控制晶体管的第一极与所述阳极复位信号端电连接；

所述阳极电位控制晶体管的第二极作为所述阳极电位控制电路的第二端，所述阳极电位控制晶体管的第二极与所述发光器件的阳极端电连接；

所述阳极电位控制晶体管的控制极作为所述阳极电位控制电路的控制端，所述阳极电位控制晶体管的控制极与所述第四控制信号端电连接。

10.根据权利要求2所述的像素补偿电路，其特征在于，所述发光控制电路包括与所有所述驱动子电路对应的共用发光控制子电路，或者，与每列所述驱动子电路对应的独立发光控制子电路。

11.根据权利要求2所述的像素补偿电路，其特征在于，所述共用补偿写入电路包括共用补偿写入晶体管，所述共用补偿写入控制电路包括共用补偿写入控制晶体管、所述第一复位电路包括第一复位晶体管、所述驱动控制子电路包括复位控制晶体管、所述驱动子电路包括驱动晶体管；

所述共用补偿写入晶体管的第一极作为所述共用补偿写入电路的第一端，所述共用补偿写入晶体管的第二极作为所述共用补偿写入电路的第二端，所述共用补偿写入晶体管的控制极作为所述共用补偿写入电路的控制端；

所述共用补偿写入控制晶体管的第一极作为所述共用补偿写入控制电路的第一端，所述共用补偿写入控制晶体管的第二极作为所述共用补偿写入控制电路的第二端，所述共用补偿写入控制晶体管的控制极作为所述共用补偿写入控制电路的控制端；

所述第一复位晶体管的第一极作为所述第一复位电路的第一端，所述第一复位晶体管的第二极作为所述第一复位电路的第二端，所述第一复位晶体管的控制极作为所述第一复位电路的控制端；

所述复位控制晶体管的第一极作为所述驱动控制子电路的第一端，所述复位控制晶体管的第二极作为所述驱动控制子电路的第二端，所述复位控制晶体管的控制极作为所述驱动控制子电路的控制端；

所述驱动晶体管的第一极作为所述驱动子电路的输入端，所述驱动晶体管的第二极作为所述驱动子电路的输出端，所述驱动晶体管的控制极作为所述驱动子电路的控制端；

所述共用补偿写入晶体管的第一极与所述数据信号端电连接；所述共用补偿写入晶体管的第二极与所述共用补偿写入控制晶体管的第一极电连接，所述共用补偿写入晶体管的控制极、所述共用补偿写入控制晶体管的第二极以及所述复位控制晶体管的第一极分别与所述第一复位晶体管的第二极电连接；所述共用补偿写入控制晶体管的控制极与所述第一控制信号端电连接；

所述第一复位晶体管的第一极与所述第一复位信号端电连接，所述第一复位晶体管的控制极与所述第二控制信号端电连接；所述复位控制晶体管的第二极与所述驱动晶体管的控制极电连接，述复位控制晶体管的控制极与所在行的扫描端电连接；

所述驱动晶体管的第一极与所述发光控制电路的第二端电连接，所述驱动晶体管的第二极与所述发光器件的阳极端电连接。

12.根据权利要求1所述的像素补偿电路，其特征在于，还包括第一存储电容；

所述第一存储电容的第一端与第二电压信号端电连接；

所述第一存储电容的第二端与共用写入补偿电路的控制端电连接。

13.根据权利要求1所述的像素补偿电路，其特征在于，所述像素子电路还包括第二存储电容；

所述第二存储电容的第一端与第三电压信号电连接；

所述第二存储电容的第二端与驱动子电路的控制端电连接。

14.一种如权利要求1-12任一项所述的像素补偿电路的驱动方法，其特征在于，包括：

在当前像素子电路的数据写入补偿化阶段，所述共用写入补偿控制电路在所述第一控制信号端的控制下导通，所述当前像素子电路中的驱动控制子电路在对应的扫描端的控制下导通，其他像素子电路中的驱动控制子电路在对应的扫描端的控制下截止，使所述共用写入补偿电路对所述当前像素子电路中的驱动子电路的控制端写入数据电压和补偿电压，以便驱动对应的发光器件发光。

15.根据权利要求14所述的像素补偿电路的驱动方法，其特征在于，在当前像素子电路的数据写入补偿化阶段之前，还包括：

在当前像素子电路的初始化阶段，所述第一复位电路在所述第二控制信号端的控制下导通，所述共用写入补偿控制电路在所述第一控制信号端的控制下截止，当前像素子电路中的驱动控制子电路在对应的扫描端的控制下导通，其他像素子电路中的驱动控制子电路在对应的扫描端的控制下截止，以对当前像素子电路中的驱动子电路的控制端和所述共用写入补偿电路的控制端进行初始化；

在当前像素子电路的数据写入补偿化阶段之后，还包括：

在发光阶段，当所有像素子电路中的驱动子电路的控制端均写入数据电压和补偿电压后，所有像素子电路中的驱动控制子电路在对应的扫描端的控制下截止，所述发光控制电路在所述发光信号端的控制下导通，以使每行像素子电路中的驱动子电路驱动对应的所述发光器件发光。

16.一种显示面板，其特征在于，包括如权利要求1-13任一项所述的像素补偿电路。

17.一种显示装置，包括如权利要求16所述的显示面板。