CN113870793A - 像素电路及其驱动方法、显示基板和显示装置 - Google Patents

像素电路及其驱动方法、显示基板和显示装置 Download PDF

Info

Publication number
CN113870793A
CN113870793A CN202111153238.4A CN202111153238A CN113870793A CN 113870793 A CN113870793 A CN 113870793A CN 202111153238 A CN202111153238 A CN 202111153238A CN 113870793 A CN113870793 A CN 113870793A
Authority
CN
China
Prior art keywords
node
coupled
voltage
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111153238.4A
Other languages
English (en)
Inventor
程鸿飞
马永达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111153238.4A priority Critical patent/CN113870793A/zh
Publication of CN113870793A publication Critical patent/CN113870793A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本公开的实施例提供了像素电路及其驱动方法、显示基板和显示装置。像素电路包括数据写入电路、存储电路、驱动晶体管、电压补偿电路、第一复位电路、第一发光控制电路、和发光器件。数据写入电路耦接数据信号输入端、第一控制端和第一节点。存储电路耦接在第一电源电压端和第二节点之间。驱动晶体管的控制极与第二节点耦接，第一极与第一节点耦接，第二极与第三节点耦接。电压补偿电路耦接第一节点、第二节点、第三节点和第一控制端。第一发光控制电路耦接第一电源电压端、第一节点和第二控制端。第一复位电路耦接第三控制端、第二节点和第一复位电压端。发光器件耦接在第三节点和第二电源电压端之间。

Description

像素电路及其驱动方法、显示基板和显示装置
技术领域
本公开涉及显示技术领域，具体地，涉及像素电路及其驱动方法、显示基板以及显示装置。
背景技术
随着显示技术的进步，相对于传统的液晶显示(Liquid Crystal Display，LCD)装置，有机发光二极管(Organic Light Emitting Diode，OLED)显示装置具有对比度高、视角广以及轻薄等优势，因此OLED显示技术成为显示技术的研究热点。
OLED显示装置利用驱动晶体管提供的驱动电流来驱动发光器件发光。因此，为了满足对显示面板的发光的均匀性要求，需要提高驱动晶体管的电学特性的一致性。
发明内容
本公开的实施例提供了像素电路及其驱动方法、显示基板以及显示装置。
根据本公开的第一方面，提供了一种像素电路，其包括数据写入电路、存储电路、驱动晶体管、电压补偿电路、第一发光控制电路、第一复位电路、和发光器件。数据写入电路耦接数据信号输入端、第一控制端和第一节点，并被配置为根据来自第一控制端的第一控制信号，将来自数据信号输入端的数据信号提供给第一节点。存储电路耦接在第一电源电压端和第二节点之间，并被配置为存储第一电源电压端与第二节点之间的电压差。驱动晶体管的控制极与第二节点耦接，第一极与第一节点耦接，第二极与第三节点耦接，并被配置为基于第二节点的电压与第一节点的电压之间的电压差，通过第二极向第三节点输出与电压差对应的驱动电流。电压补偿电路耦接第一节点、第二节点、第三节点和第一控制端，并被配置为根据来自第一控制端的第一控制信号，存储驱动晶体管的阈值电压。第一发光控制电路耦接第一电源电压端、第一节点和第二控制端，并被配置为根据来自第二控制端的第二控制信号，将来自第一电源电压端的第一电源电压提供给第一节点。第一复位电路耦接第三控制端、第二节点和第一复位电压端，并被配置为根据来自第三控制端的第三控制信号，将来自第一复位电压端的第一复位电压提供给第二节点。发光器件耦接在第三节点和第二电源电压端之间，并被配置为根据来自第三节点的驱动电流发光。
在本公开的实施例中，电压补偿电路包括第一电容器和第一晶体管。第一电容器的第一极板耦接第一节点，第一电容器的第二极板耦接第二节点。第一晶体管的控制极耦接第一控制端，第一极耦接第三节点，第二极耦接第二节点。
在本公开的实施例中，数据写入电路包括第二晶体管。第二晶体管的控制极耦接第一控制端，第一极耦接数据信号输入端，第二极耦接第一节点。附加地或替换地，存储电路包括第二电容器。第二电容器的第一极板耦接第一电源电压端，第二电容器的第二极板耦接所述第二节点。附加地或替换地，第一发光控制电路包括第三晶体管。第三晶体管的控制极耦接第二控制端，第一极耦接第一电源电压端，第二极耦接第一节点。附加地或替换地，第一复位电路包括第四晶体管。第四晶体管的控制极耦接第三控制端，第一极耦接第一复位电压端，第二极耦接第二节点。附加地或替换地，发光器件包括有机发光二极管。有机发光二极管的阳极耦接第三节点，有机发光二极管的阴极耦接第二电源电压端。
在本公开的实施例中，像素电路进一步包括第二发光控制电路和第二复位电路。第二发光控制电路耦接第三节点、发光器件和第二控制端，并被配置为根据来自第二控制端的第二控制信号，将来自第三节点的驱动电流经由第四节点提供给发光器件。第二复位电路耦接第二复位电压端、第一控制端和第四节点，并被配置为根据来自第一控制端的第一控制信号，将来自第二复位电压端的第二复位电压提供给第四节点。
在本公开的实施例中，第二发光控制电路包括第五晶体管。第五晶体管的控制极耦接第二控制端，第一极耦接第三节点，第二极耦接第四节点。附加地或替换地，第二复位电路包括第六晶体管。第六晶体管的控制极耦接第一控制端，第一极耦接第二复位电压端，第二极耦接第四节点。
在本公开的实施例中，第一控制信号是由像素电路的所在行的像素电路的栅极驱动电路提供的栅极驱动信号，第三控制信号是由像素电路的所在行的前一行的像素电路的栅极驱动电路提供的栅极驱动信号。
根据本公开的第二方面，提供了一种显示基板，其包括多条栅线和多条数据线，以及被排列成阵列状的多个根据第一方面中任一项所述的像素电路。每条栅线与对应的像素电路的第一控制端连接，并与下一行像素电路的第三控制端连接。每条数据线连接到对应的像素电路的数据信号输入端。
根据本公开的第三方面，提供了一种显示装置，其包括根据第二方面所述的显示基板。
根据本公开的第四方面，提供了一种用于驱动如本公开的第一方面的任一项所述的像素电路的方法。该方法包括：在第一阶段，根据第三控制信号，第一复位电路将第一复位电压提供给第二节点；在第二阶段，根据第一控制信号，数据写入电路将数据信号提供给第一节点，并且使驱动晶体管导通，从而根据第一控制信号将驱动晶体管的阈值电压存储在电压补偿电路中，并将数据信号的电压耦入第二节点，以将第一电源电压与第二节点的电压之间的电压差存储在存储电路中；以及在第三阶段，根据第二控制信号，第一发光控制电路将第一电源电压提供给第一节点，驱动晶体管基于第二节点的电压与第一节点的电压之间的电压差，提供驱动电流，发光器件根据该驱动电流进行发光。
根据本公开的第五方面，提供了一种用于驱动如本公开的第一方面的任一项所述的像素电路的方法。该方法包括：在第一阶段，根据第三控制信号，第一复位电路将第一复位电压提供给第二节点；在第二阶段，根据第一控制信号，第二复位电路将第二复位电压提供给第四节点，数据写入电路将数据信号提供给第一节点，并且使驱动晶体管导通，从而根据第一控制信号将驱动晶体管的阈值电压存储在电压补偿电路中，并将数据信号的电压耦入第二节点，以将第一电源电压与第二节点的电压之间的电压差存储在存储电路中；以及在第三阶段，根据第二控制信号，第一发光控制电路将第一电源电压提供给第一节点，驱动晶体管基于第二节点的电压与第一节点的电压之间的电压差，提供驱动电流，根据第二控制信号，第二发光控制电路将驱动电流提供给发光器件，以驱动发光器件进行发光。
附图说明
为了更清楚地说明本公开的技术方案，下面将对实施例的附图进行简单说明。应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。在附图中：
图1示出了根据本公开的实施例的像素电路的示意性框图；
图2示出了根据本公开的另一实施例的像素电路的示意性框图；
图3示出了根据本公开的实施例的像素电路的示例性电路图；
图4示出了如图3所示的像素电路的工作过程中各信号的时序图；
图5示出了根据本公开的实施例的用于驱动像素电路的方法的示意性流程图；
图6示出了根据本公开的另一实施例的用于驱动像素电路的方法的示意性流程图；
图7示出了根据本公开的实施例的显示基板的示意性框图；以及
图8示出了根据本公开的实施例的显示装置的示意性框图。
具体实施方式
为了使本公开的实施例的技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而并非全部的实施例。基于所描述的实施例，本领域的普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内技术人员所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或“耦合”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，并且可以是直接连接也可以通过中间介质间接连接。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
如前所述，为了保证显示面板的发光的均匀性，可以对像素电路中的驱动晶体管的阈值电压进行补偿。在进行阈值电压补偿时，除了在显示面板不显示的阶段向像素电路提供补偿信号来进行外部补偿之外，还可以在像素电路中设置补偿电路来进行内部补偿。
本公开的实施例提供的像素电路采用内部补偿的方法对驱动晶体管的控制极的电压进行阈值电压补偿，从而实现显示面板的均匀显示，并且通过控制驱动晶体管的栅源电压差来控制驱动电流，从而控制像素电路的驱动能力。
本公开的实施例提供了像素电路及其驱动方法、显示基板以及显示装置。下面结合附图对本公开的实施例及其示例进行详细说明。
图1示出了根据本公开的实施例的像素电路的示意性框图。如图1所示，像素电路100包括数据写入电路110、电压补偿电路120、存储电路130、驱动晶体管DTFT、第一发光控制电路140、第一复位电路150和发光器件160。下面参照附图1，对其进行详细描述。
在本公开的实施例中，数据写入电路110可以与数据信号输入端Data、第一控制端G1和第一节点J1耦接，并根据来自第一控制端G1的第一控制信号VG1，将来自数据信号输入端Data的数据信号Vdata提供给第一节点J1。在实施例中，数据写入电路110可以与数据信号输入端Data耦接以接收数据信号Vdata。数据写入电路110可以与第一控制端G1耦接以接收第一控制信号VG1。数据写入电路110还可以与第一节点J1耦接，因此数据写入电路110可以根据所接收的第一控制信号VG1，将所接收的数据信号Vdata提供给第一节点J1。在本公开的实施例中，第一控制信号VG1可以是由像素电路100所在行的像素电路的栅极驱动电路提供的栅极驱动信号。
电压补偿电路120可以与第一节点J1、第二节点J2、第三节点J3和第一控制端G1耦接，从而根据来自第一控制端G1的第一控制信号VG1，存储驱动晶体管DTFT的阈值电压Vth。在实施例中，电压补偿电路120可以与第一控制端G1耦接，以接收第一控制信号VG1。驱动晶体管DTFT的阈值电压是Vth。因此，电压补偿电路120可以根据所接收的第一控制信号VG1，存储阈值电压Vth。
存储电路130可以耦接在第一电源电压端VDD和第二节点J2之间，以存储第一电源电压端VDD与所述第二节点J2之间的电压差。
驱动晶体管DTFT的控制极可以与第二节点J2耦接，第一极可以与第一节点J1耦接，第二极可以与第三节点J3耦接，并基于第二节点J2的电压与第一节点J1的电压之间的电压差，通过第二极向第三节点J3输出与该电压差对应的驱动电流Id。在实施例中，在实施例中，驱动晶体管DTFT可以是P型的。
第一发光控制电路140可以与第一电源电压端VDD、第一节点J1和第二控制端G2耦接，并被配置为根据来自第二控制端G2的第二控制信号VG2，将来自第一电源电压端VDD的第一电源电压V1提供第一节点J1。在实施例中，第一发光控制电路140可以与第一电源电压端VDD耦接，以接收第一电源电压V1。第一发光控制电路140可以与第二控制端G2耦接，以接收第二控制信号VG2。第一发光控制电路140还可以与第一节点J1耦接。因此，第一发光控制电路140可以根据第二控制信号VG2将第一电源电压V1提供给第一节点J1。
第一复位电路150可以与第三控制端G3、第二节点J2和第一复位电压端Ini1耦接，并被配置为根据来自第三控制端G3的第三控制信号VG3，将来自第一复位电压端Ini1的第一复位电压Vini1提供给第二节点J2。在实施例中，第一复位电路150可以与第三控制端G3耦接，以接收第三控制信号VG3。第一复位电路150可以与第一复位电压端Ini1耦接，以接收第一复位电压Vini1。第一复位电路150还可以与第二节点J2耦接。因此，第一复位电路150可以根据所接收的第三控制信号VG3，将所接收的第一复位电压Vini1提供给第二节点J2，从而对第二节点J2的电压进行复位。在本公开的实施中，第三控制信号VG3可以是由像素电路100所在行的前一行的像素电路的栅极驱动电路提供的栅极驱动信号。在本公开的实施例中，如果像素电路100位于第h+1行，则像素电路100所在行的前一行的像素电路位于第h行，这里h为正整数。
发光器件160可以耦接在第三节点J3和第二电源电压端VSS之间，并根据来自第三节点J3的驱动电流Id发光。在实施例中，发光器件150可以与第二电源电压端VSS耦接，以接收第二电源电压V2。发光器件150还可以与第三节点J3耦接，从而可以根据由驱动晶体管DTFT提供给第三节点J3的驱动电流Id进行发光。
图2示出了根据本公开的另一实施例的像素电路的示意性框图。与图1所示的像素电路100相比，像素电路200附加地包括第二发光控制电路170和第二复位电路180。下面参照附图2，对其进行详细描述。
第二发光控制电路170可以与第三节点J3、发光器件160和第二控制端G2耦接，并被配置为根据第二控制信号VG2，将来自第三节点J3的驱动电流Id经由第四节点J4提供给发光器件160。在实施例中，第二发光控制电路170可以与第二控制端G2耦接，以接收第二控制信号VG2。第二发光控制电路170可以与第三节点J3耦接，并经由第四节点J4与发光器件160耦接。因此，第二发光控制电路170可以根据第二控制信号VG2，将来自第三节点J3的驱动电流Id经由第四节点J4提供给发光器件160。
第二复位电路180可以与第二复位电压端Ini2、第一控制端G1和第四节点J4耦接，并被配置为根据来自第一控制端G1的第一控制信号VG1，将来自第二复位电压端Ini2的第二复位电压Vini2提供给第四节点J4。在实施例中，第二复位电路180可以与第一控制端G1耦接，以接收第一控制信号VG1。第二复位电路180可以与第二复位电压端Ini2耦接，以接收第二复位电压Vini2。第二复位电路180还可以与第四节点J4耦接。因此，第二复位电路180可以根据第一控制信号VG1，将第二复位电压Vini2提供给第四节点J4，从而对第四节点J4的电压进行复位。
本领域技术人员可以理解，尽管图2中的像素电路200包括数据写入电路110、电压补偿电路120、存储电路130、驱动晶体管DTFT、第一发光控制电路140、第一复位电路150、发光器件160、第二发光控制电路170、以及第二复位电路180，然而上述示例并不能限制本公开的保护范围。在实际应用中，技术人员可以根据情况选择使用或不使用上述各电路中的一个或多个，基于前述各电路的各种组合变型均不脱离本公开的原理，对此不再赘述。
以下通过示例性电路结构来对本公开的实施例提供的像素电路进行描述。图3示出了根据本公开的实施例的像素电路的示例性电路图。像素电路例如是图2中所示的像素电路200。如图3所示，像素电路300可以包括驱动晶体管DTFT、第一晶体管T1至第六晶体管T6、第一电容C1至第二电容C2、和OLED。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其它特性相同的开关器件。本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。晶体管的栅极可被称为控制极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，导通电压为低电平电压，关断电压为高电平电压。当晶体管为N型晶体管时，导通电压为高电平电压，关断电压为低电平电压。
如图3所示，数据写入电路110包括第二晶体管T2。第二晶体管T2的控制极与第一控制端G1耦接以接收第一控制信号VG1。第二晶体管T2的第一极与数据信号输入端Data耦接以接收数据信号Vdata。第二晶体管T2的第二极与第一节点J1耦接。在实施例中，当第一控制信号VG1为低电平时，第二晶体管T2导通，将所接收的数据信号Vdata提供给第一节点J1。
电压补偿电路120包括第一电容器C1和第一晶体管T1。第一晶体管T1的控制极与第一控制端G1耦接，以接收第一控制信号VG1。第一晶体管T1的第一极与第三节点J3耦接，第二极与第二节点J2耦接。在实施例中，在第一控制信号VG1为低电平时，第一晶体管T1导通，将第三节点J3和第二节点J2连通。第一电容器C1的第一极板与第一节点J1耦接。第一电容器C1的第二极板与第二节点J2耦接。第一电容器C1可以存储第一节点J1与第二节点J2的电压之间的电压差。在实施例中，在驱动晶体管DTFT为导通状态时，对第二节点J2充电，直至第二节点J2的电压达到VJ1+Vth，此时驱动晶体管DTFT截止，VJ1是第一节点J1的电压，在第一控制信号VG1为低电平时，第二节点J2的电压与第三节点J3的电压相同。因此，第一电容器C1可以存储第二节点J2的电压VJ1+Vth与第一节点J1的电压VJ1之间的电压差，即阈值电压Vth。在实施例中，如前所述驱动晶体管DTFT是P型晶体管，因此Vth是负值，与第一电源电压V1的符号相反。
存储电路130包括第二电容器C2。第二电容器C2的第一极板与第一电源电压端VDD耦接。第二电容器C2的第二极板与第二节点J2耦接。第二电容器C2可以存储第一电源电压端VDD与第二节点J2之间的电压差。
第一发光控制电路140包括第三晶体管T3。第三晶体管T3的控制极与第二控制端G2耦接，第三晶体管T3的第一极与第一电源电压端VDD耦接，第三晶体管T3的第二极与第一节点J1耦接。在实施例中，在第二控制信号VG2为低电平时，第三晶体管T3导通，将第一电源电压V1提供给第一节点J1。
第一复位电路150包括第四晶体管T4。第四晶体管T4的控制极与第三控制端G3耦接，以接收第三控制信号VG3。第四晶体管T4的第一极与第一复位电压端Ini1耦接，以接收第一复位电压Vini1。第四晶体管T4的第二极与第二节点J2耦接。在实施例中，在第三控制信号VG3为低电平时，第四晶体管T4导通，将所接收的第一复位电压Vini1提供给第二节点J2，以对第二节点J2进行复位。
发光器件160包括OLED。OLED的阳极板与第四节点J4耦接，OLED的阴极板与第二电源电压端VSS耦接。
第二发光控制电路170包括第五晶体管T5。第五晶体管T5的控制极与第二控制端G2耦接以接收第二控制信号VG2。第五晶体管T5的第一极与第三节点J3耦接。第五晶体管T5的第二极经由第四节点J4与OLED的阳极耦接。在实施例中，在第二控制信号VG2为低电平时，第五晶体管T5导通，将流经第三节点J3的驱动电流Id经由第四节点提供给OLED，以驱动OLED进行发光。
第二复位电路180包括第六晶体管T6。第六晶体管T6的控制极与第一控制端G1耦接，以接收第一控制信号VG1。第六晶体管T6的第一极与第二复位电压端Ini2耦接，以接收第二复位电压Vini2。第六晶体管T6的第二极与第四节点J4耦接。在实施例中，在第一控制信号VG1为低电平时，第六晶体管T6导通，将所接收的第二复位电压Vini2提供给第四节点J4，以对第四节点J4进行复位，从而对OLED的阳极进行复位。
可以理解的是，本公开的实施例中像素电路中的各电路并不限于以上电路结构。另外，本公开的实施例中提供的像素电路中驱动晶体管DTFT和第一晶体管T1至第六晶体管T6类型相同，均是P型晶体管。本公开的实施例包括但不限于此，例如驱动晶体管DTFT和第一晶体管T1至第六均是N型晶体管。
下面结合图4中的信号时序图，对图3中所示的像素电路300的工作过程进行说明。
图4示出了像素电路300的工作过程中各信号的时序图。可以理解的是，图4所示的信号时序图中的信号电压只是示意性的，不代表真实电压值。
如图4所示，在第一阶段，第三控制端G3提供低电平的第三控制信号VG3，第四晶体管T4导通。第四晶体管T4将所接收的第一复位电压Vini1提供给第二节点J2，以对第二节点J2的电压进行复位。
另外，在第一阶段，在第一控制端G1提供高电平的第一控制信号VG1，第一晶体管T1、第二晶体管T2、和第六晶体管T6关断。在第二控制端G2提供高电平的第二控制信号VG2，第三晶体管T3和第五晶体管T5关断。
在第二阶段，在第一控制端G1提供低电平的第一控制信号VG1，第一晶体管T1、第二晶体管T2、和第六晶体管T6导通。第二晶体管T2将所接收的数据信号Vdata提供给第一节点J1。复位后的第二节点J2的电压Vini1可以使驱动晶体管DTFT导通，第一晶体管T1导通，第二节点J2被充电，直到第二节点J2的电压为Vdata+Vth，其中Vth是驱动晶体管DTFT的阈值电压(负的)，这时驱动晶体管DTFT截止。第一电容器C1存储第一节点J1的电压与第二节点J2的电压之间的电压差，即-Vth。另外，第二电容器C2存储第一电源电压端VDD与第二节点J2的电压之间的电压差，即V1-Vdata-Vth。
另外，在第二阶段，在第二控制端G2提供高电平的第二控制信号VG2，第三晶体管T3和第五晶体管T5关断。在第三控制端G3提供高电平的第三控制信号VG3，第四晶体管T4关断。
在第三阶段，第二控制端G2提供低电平的第二控制信号VG2，第三晶体管T3和第五晶体管T5导通。第三晶体管T3将第一电源电压V1提供给第一节点J1。第一电容器C1被放电，因此可以通过如下公式(1)来计算其电荷变化量△Q1：
△Q1＝△U1·C1＝(V1-Vdata)·C1 公式(1)
其中，△U1表示第一电容器C1的第一极板的电压的变化量，C1表示第一电容器C1的电容值。
因此，可以通过如下公式(2)来计算第二节点J2的电压为UJ2：
UJ2＝Vdata+Vth+(V1-Vdata)·C1/(C1+C2) 公式(2)
其中，C2表示第二电容器C2的电容值。
因此，可以通过如下公式(3)来计算驱动晶体管DTFT的驱动电流Id：
Id＝K[Vgs-Vth]2
＝K[UJ2-V1-Vth]2
＝K(Vdata-V1)2[C2/(C1+C2)]2 公式(3)
其中，K表示系数。
由于第五晶体管T5导通，驱动电流Id经由第四节点J4提供给OLED。该OLED根据该驱动电流Id进行发光。
由公式(3)可以得出：驱动晶体管DTFT提供的驱动电流Id与其阈值电压Vth无关。
另外，在第三阶段，在第一控制端G1提供高电平的第一控制信号VG1，第一晶体管T1、第二晶体管T2、和第六晶体管T6关断。在第三控制端G3提供高电平的第三控制信号VG3，第四晶体管T4关断。
此外，本公开的实施例还提供了用于驱动像素电路的方法。图5示出了根据本公开的实施例的用于驱动像素电路的方法的示意性流程图。在本实施例中，方法500用于驱动图1所示的驱动电路100。驱动电路100不包括第二发光控制电路170和第二复位电路180。
在步骤510，在第一阶段，将第一复位电压Vini1提供给第二节点J2。在实施例中，在第一阶段，第三控制信号VG3为低电平。第一复位电路150根据该低电平的第三控制信号VG3，将第一复位电压Vini1提供给第二节点J2，以对第二节点J2的电压进行复位。
在步骤520，在第二阶段，将数据信号Vdata提供给第一节点J1，并且使驱动晶体管DTFT导通，从而将驱动晶体管DTFT的阈值电压Vth存储在电压补偿电路120中，并将数据信号Vdata的电压耦入第二节点J2，以将第一电源电压V1与第二节点J2的电压之间的电压差存储在存储电路130中。在实施例中，在第二阶段，第一控制信号VG1是低电平。数据写入电路110根据低电平的第一控制信号VG1将数据信号Vdata提供给第一节点J1。复位后的第二节点J2的电压Vini1使驱动晶体管DTFT导通。第一控制信号VG1为低电平，电压补偿电路120将第三节点J3与第二节点J2连通。第二节点J2被充电，直到第二节点J2的电压为Vdata+Vth。因此，电压补偿电路120存储驱动晶体管DTFT的阈值电压Vth。存储电路130存储第一电源电压端VDD与第二节点J2的电压之间的电压差，即V1-Vdata-Vth。
在步骤530，在第三阶段，将第一电源电压V1提供给第一节点J1，驱动晶体管DTFT基于第二节点J2的电压与第一节点J1的电压之间的电压差，提供驱动电流Id，发光器件根据该驱动电流Id进行发光。在实施例中，在第三阶段，第二控制信号VG2为低电平。第一发光控制电路140根据低电平的第二控制信号VG2将第一电源电压V1提供给第一节点J1。根据公式(2)计算第二节点J2的电压UJ2，然后根据公式(3)计算驱动电流Id。发光器件160可以根据该驱动电流Id进行发光。
图6示出了根据本公开的另一实施例的用于驱动像素电路的方法的示意性流程图。该方法600适用于根据图2所示的像素电路200。与像素电路100相比，像素电路200包括第二发光控制电路170和第二复位电路180。
在步骤610，在第一阶段，将第一复位电压Vini1提供给第二节点J2。在实施例中，在第一阶段，第三控制信号VG3为低电平。第一复位电路150根据该低电平的第三控制信号VG3，将第一复位电压Vini1提供给第二节点J2，以对第二节点J2的电压进行复位。
步骤620，在第二阶段，将第二复位电压Vini2提供给第四节点J4，将数据信号Vdata提供给第一节点J1，并且使驱动晶体管DTFT导通，从而将驱动晶体管DTFT的阈值电压Vth存储在电压补偿电路120中，并将数据信号Vdata的电压耦入第二节点J2，以将第一电源电压V1与第二节点J2的电压之间的电压差存储在存储电路130中。在实施例中，在第二阶段，第一控制信号VG1是低电平。数据写入电路110根据低电平的第一控制信号VG1将数据信号Vdata提供给第一节点J1。复位后的第二节点J2的电压Vini1使驱动晶体管DTFT导通。第一控制信号VG1为低电平，电压补偿电路120将第三节点J3与第二节点J2连通。第二节点J2被充电，直到第二节点J2的电压为Vdata+Vth。因此，电压补偿电路120存储驱动晶体管DTFT的阈值电压Vth。存储电路130存储第一电源电压端VDD与第二节点J2的电压之间的电压差，即V1-Vdata-Vth。步骤620与步骤520的区别是：第二复位电路180将第二复位电压Vini2提供给第四节点J4。在实施例中，第二复位电路180根据低电平的第一控制信号VG1，将第二复位电压Vini2提供给第四节点J4，以对第四节点J4进行复位，从而对发光器件160的一个极板，例如OLED的阳极，进行复位。
步骤630，在第三阶段，将第一电源电压V1提供给第一节点J1，驱动晶体管DTFT基于第一节点J1的电压与第二节点J2的电压之间的电压差，提供驱动电流Id，发光器件根据该驱动电流Id进行发光。在实施例中，在第三阶段，第二控制信号VG2为低电平。第一发光控制电路140根据低电平的第二控制信号VG2将第一电源电压V1提供给第一节点J1。根据公式(2)计算第二节点J2的电压UJ2，然后根据公式(3)计算驱动电流Id。步骤630与步骤530的区别是：第二发光控制电路170将驱动电流Id提供给发光器件160，以驱动发光器件160进行发光。在实施例中，第二发光控制电路170根据低电平的第二控制信号VG2经由第四节点J4将驱动电流Id提供给发光器件160，从而驱动该发光器件160进行发光。
本公开的实施例还提供了由像素电路构成的显示基板。图7示出了根据本公开的实施例的显示基板700的示意图。显示基板700包括多条栅线、多条数据线以及其他控制线。图7仅示意性地示出了两条栅线和两条数据线。显示基板700包括用于第n行像素的栅线Scan/n和用于第n+1行像素的栅线Scan/n+1。显示基板700还包括用于第m列像素的数据线SD/m和用于第m+1列像素的数据线SD/m+1。在实施例中，显示基板700可包括被排列成阵列状的多个像素电路。任意一个或多个像素电路可以采用本公开的实施例提供的像素电路100、像素电路200或像素电路300的结构或其变型。图7仅示意性地示出了四个像素电路100、像素电路200或像素电路300，分别是第n行第m列的像素电路(n,m)，第n行第m+1列的像素电路(n,m+1)，第n+1行第m列的像素电路(n+1,m)以及第n+1行第m+1列的像素电路(n+1,m+1)。每条栅线连接到对应的像素电路100、像素电路200或像素电路300的第一控制端G1，并与下一行像素电路的第三控制端G3连接。每条数据线连接到对应的像素电路100、像素电路200或像素电路300的数据信号输入端Data。如图7所示，栅线Scan/n与像素电路(n,m)和像素电路(n,m+1)的第一控制端G1耦接，以向其提供对应的第一控制信号VG1。栅线Scan/n+1与像素电路(n+1,m)和像素电路(n+1,m+1)的第一控制端G1耦接，以向其提供对应的第一控制信号VG1。栅线Scan/n还与像素电路(n+1,m)和像素电路(n+1,m+1)的第三控制端G3耦接，以向其提供对应的第三控制信号VG3。数据线SD/m与像素电路(n,m)和像素电路(n+1,m)的数据信号输入端Data耦接，以向其提供对应的数据信号Vdata。数据线SD/m+1与像素电路(n,m+1)和像素电路(n+1,m+1)的数据信号输入端Data耦接，以向其提供对应的数据信号Vdata。
本公开的实施例还提供了由显示基板构成的显示装置。图8示出了根据本公开的实施例的显示装置800的示意图。如图8所示，显示装置800包括图7所示的显示基板700。在实施例中，显示装置可以为液晶面板、液晶电视、显示器、OLED面板、OLED电视、电子纸显示装置、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本领域技术人员可以理解，以上各步骤虽然按顺序描述，但并不构成对方法顺序的限定，本公开的实施例也可以以任何其它合适顺序实施。
以上对本公开的若干实施方式进行了详细描述，但本公开的保护范围并不限于此。显然，对于本领域的普通技术人员来说，在不脱离本公开的精神和范围的情况下，可以对本公开的实施例进行各种修改、替换或变形。本公开的保护范围由所附权利要求限定。

Claims (10)

1.一种像素电路，包括数据写入电路、存储电路、驱动晶体管、电压补偿电路、第一发光控制电路、第一复位电路、和发光器件，其中，
所述数据写入电路耦接数据信号输入端、第一控制端和第一节点，并被配置为根据来自所述第一控制端的第一控制信号，将来自所述数据信号输入端的数据信号提供给所述第一节点；
所述存储电路耦接在第一电源电压端和第二节点之间，并被配置为存储所述第一电源电压端与所述第二节点之间的电压差；
所述驱动晶体管的控制极与所述第二节点耦接，第一极与所述第一节点耦接，第二极与第三节点耦接，并被配置为基于所述第二节点的电压与所述第一节点的电压之间的电压差，通过所述第二极向所述第三节点输出与所述电压差对应的驱动电流；
所述电压补偿电路耦接所述第一节点、所述第二节点、所述第三节点和所述第一控制端，并被配置为根据来自所述第一控制端的所述第一控制信号，存储所述驱动晶体管的阈值电压；
所述第一发光控制电路耦接所述第一电源电压端、所述第一节点和第二控制端，并被配置为根据来自所述第二控制端的第二控制信号，将来自所述第一电源电压端的第一电源电压提供给所述第一节点；
所述第一复位电路耦接第三控制端、所述第二节点和第一复位电压端，并被配置为根据来自所述第三控制端的第三控制信号，将来自所述第一复位电压端的第一复位电压提供给所述第二节点；以及
所述发光器件耦接在所述第三节点和第二电源电压端之间，并被配置为根据来自所述第三节点的所述驱动电流发光。
2.根据权利要求1所述的像素电路，其中，所述电压补偿电路包括：
第一电容器，所述第一电容器的第一极板耦接所述第一节点，所述第一电容器的第二极板耦接所述第二节点；以及
第一晶体管，所述第一晶体管的控制极耦接所述第一控制端，第一极耦接所述第三节点，第二极耦接所述第二节点。
3.根据权利要求1所述的像素电路，其中，
所述数据写入电路包括第二晶体管，所述第二晶体管的控制极耦接所述第一控制端，第一极耦接所述数据信号输入端，第二极耦接所述第一节点；和/或
所述存储电路包括第二电容器，所述第二电容器的第一极板耦接所述第一电源电压端，所述第二电容器的第二极板耦接所述第二节点；和/或
所述第一发光控制电路包括第三晶体管，所述第三晶体管的控制极耦接所述第二控制端，第一极耦接所述第一电源电压端，第二极耦接所述第一节点；和/或
所述第一复位电路包括第四晶体管，所述第四晶体管的控制极耦接所述第三控制端，第一极耦接所述第一复位电压端，第二极耦接所述第二节点；和/或
所述发光器件包括有机发光二极管，所述有机发光二极管的阳极耦接所述第三节点，所述有机发光二极管的阴极耦接所述第二电源电压端。
4.根据权利要求1至3中任一项所述的像素电路，进一步包括第二发光控制电路和第二复位电路，其中，
所述第二发光控制电路耦接所述第三节点、所述发光器件和所述第二控制端，并被配置为根据来自所述第二控制端的所述第二控制信号，将来自所述第三节点的所述驱动电流经由第四节点提供给所述发光器件；以及
所述第二复位电路耦接第二复位电压端、所述第一控制端和所述第四节点，并被配置为根据来自所述第一控制端的所述第一控制信号，将来自所述第二复位电压端的第二复位电压提供给所述第四节点。
5.根据权利要求4所述的像素电路，其中，
所述第二发光控制电路包括第五晶体管，所述第五晶体管的控制极耦接所述第二控制端，第一极耦接所述第三节点，第二极耦接所述第四节点；和/或
所述第二复位电路包括第六晶体管，所述第六晶体管的控制极耦接所述第一控制端，第一极耦接所述第二复位电压端，第二极耦接所述第四节点。
6.根据权利要求1至5中任一项所述的像素电路，其中，所述第一控制信号是由所述像素电路的所在行的像素电路的栅极驱动电路提供的栅极驱动信号，所述第三控制信号是由所述像素电路的所在行的前一行的像素电路的栅极驱动电路提供的栅极驱动信号。
7.一种显示基板，包括：
多条栅线和多条数据线；
被排列成阵列状的多个根据权利要求1至6中任一项所述的像素电路；
其中，每条栅线与对应的像素电路的第一控制端连接，并与下一行像素电路的第三控制端连接；以及
其中，每条数据线连接到对应的所述像素电路的数据信号输入端。
8.一种显示装置，包括根据权利要求7所述的显示基板。
9.一种驱动如权利要求1所述的像素电路的方法，包括：
在第一阶段，根据所述第三控制信号，所述第一复位电路将所述第一复位电压提供给所述第二节点；
在第二阶段，根据所述第一控制信号，所述数据写入电路将所述数据信号提供给所述第一节点，并且使所述驱动晶体管导通，从而根据所述第一控制信号将所述驱动晶体管的阈值电压存储在所述电压补偿电路中，并将所述数据信号的电压耦入所述第二节点，以将所述第一电源电压与所述第二节点的电压之间的电压差存储在所述存储电路中；以及
在第三阶段，根据所述第二控制信号，所述第一发光控制电路将所述第一电源电压提供给所述第一节点，所述驱动晶体管基于所述第二节点的电压与所述第一节点的电压之间的电压差，提供所述驱动电流，所述发光器件根据所述驱动电流进行发光。
10.一种驱动如权利要求4所述的像素电路的方法，包括：
在第一阶段，根据所述第三控制信号，所述第一复位电路将所述第一复位电压提供给所述第二节点；
在所述第二阶段，根据所述第一控制信号，所述第二复位电路将所述第二复位电压提供给所述第四节点，所述数据写入电路将所述数据信号提供给所述第一节点，并且使所述驱动晶体管导通，从而根据所述第一控制信号将所述驱动晶体管的阈值电压存储在所述电压补偿电路中，并将所述数据信号的电压耦入所述第二节点，以将所述第一电源电压与所述第二节点的电压之间的电压差存储在所述存储电路中；以及
在第三阶段，根据所述第二控制信号，所述第一发光控制电路将所述第一电源电压提供给所述第一节点，所述驱动晶体管基于所述第二节点的电压与所述第一节点的电压之间的电压差，提供所述驱动电流，根据所述第二控制信号，所述第二发光控制电路将所述驱动电流提供给所述发光器件，以驱动所述发光器件进行发光。
CN202111153238.4A 2021-09-29 2021-09-29 像素电路及其驱动方法、显示基板和显示装置 Withdrawn CN113870793A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111153238.4A CN113870793A (zh) 2021-09-29 2021-09-29 像素电路及其驱动方法、显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111153238.4A CN113870793A (zh) 2021-09-29 2021-09-29 像素电路及其驱动方法、显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN113870793A true CN113870793A (zh) 2021-12-31

Family

ID=79000667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111153238.4A Withdrawn CN113870793A (zh) 2021-09-29 2021-09-29 像素电路及其驱动方法、显示基板和显示装置

Country Status (1)

Country Link
CN (1) CN113870793A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114913816A (zh) * 2022-05-23 2022-08-16 京东方科技集团股份有限公司 像素电路、显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106683619A (zh) * 2017-03-28 2017-05-17 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
CN206541596U (zh) * 2017-02-09 2017-10-03 信利（惠州）智能显示有限公司 一种oled像素驱动电路
US20190304367A1 (en) * 2017-06-22 2019-10-03 Boe Technology Group Co., Ltd. Pixel circuitry and driving method thereof, array substrate and display device
CN110544458A (zh) * 2019-09-10 2019-12-06 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置
CN113421524A (zh) * 2021-06-18 2021-09-21 京东方科技集团股份有限公司 电压提供单元、电压提供方法和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206541596U (zh) * 2017-02-09 2017-10-03 信利（惠州）智能显示有限公司 一种oled像素驱动电路
CN106683619A (zh) * 2017-03-28 2017-05-17 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
US20190304367A1 (en) * 2017-06-22 2019-10-03 Boe Technology Group Co., Ltd. Pixel circuitry and driving method thereof, array substrate and display device
CN110544458A (zh) * 2019-09-10 2019-12-06 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置
CN113421524A (zh) * 2021-06-18 2021-09-21 京东方科技集团股份有限公司 电压提供单元、电压提供方法和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114913816A (zh) * 2022-05-23 2022-08-16 京东方科技集团股份有限公司 像素电路、显示面板及显示装置
CN114913816B (zh) * 2022-05-23 2023-10-03 京东方科技集团股份有限公司 像素电路、显示面板及显示装置

Similar Documents

Publication Publication Date Title
US10991303B2 (en) Pixel circuit and driving method thereof, display device
US20240119897A1 (en) Pixel Circuit and Driving Method Therefor and Display Panel
US11030959B2 (en) Pixel circuit and driving method thereof, and display device
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
CN110660360B (zh) 像素电路及其驱动方法、显示面板
US9589505B2 (en) OLED pixel circuit, driving method of the same, and display device
WO2021043102A1 (zh) 驱动电路及其驱动方法、显示装置
US20180286313A1 (en) Pixel circuit, driving method thereof, array substrate, display device
CN108376534B (zh) 像素电路及其驱动方法、显示面板
US11922881B2 (en) Pixel circuit and driving method thereof, array substrate and display apparatus
CN108877669A (zh) 一种像素电路、驱动方法及显示装置
US20210358380A1 (en) Pixel driving circuit, organic light emitting display panel and pixel driving method
US11790844B2 (en) Pixel circuit, display panel, and display apparatus
CN104751804A (zh) 一种像素电路、其驱动方法及相关装置
US10424249B2 (en) Pixel driving circuit and driving method thereof, array substrate, and display device
CN104658480A (zh) 像素电路及其驱动方法、显示装置
CN106971691A (zh) 一种像素电路、驱动方法及显示装置
CN113990259B (zh) 像素驱动电路及显示面板
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
KR20190025812A (ko) 픽셀 회로 및 구동 방법, 디스플레이 패널, 디스플레이 디바이스
CN109243368A (zh) 像素电路及其驱动方法、阵列基板
US20070152937A1 (en) Organic electroluminescence display device
CN113870793A (zh) 像素电路及其驱动方法、显示基板和显示装置
CN109256088B (zh) 像素电路、显示面板、显示装置和像素驱动方法
CN113823226A (zh) 像素电路及其驱动方法、显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20211231

WW01 Invention patent application withdrawn after publication