CN114913816B - 像素电路、显示面板及显示装置 - Google Patents

像素电路、显示面板及显示装置 Download PDF

Info

Publication number
CN114913816B
CN114913816B CN202210566244.0A CN202210566244A CN114913816B CN 114913816 B CN114913816 B CN 114913816B CN 202210566244 A CN202210566244 A CN 202210566244A CN 114913816 B CN114913816 B CN 114913816B
Authority
CN
China
Prior art keywords
circuit
coupled
node
sub
signal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210566244.0A
Other languages
English (en)
Other versions
CN114913816A (zh
Inventor
向炼
方远�
张家祥
白久园
吴承龙
张斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210566244.0A priority Critical patent/CN114913816B/zh
Publication of CN114913816A publication Critical patent/CN114913816A/zh
Application granted granted Critical
Publication of CN114913816B publication Critical patent/CN114913816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请实施例涉及一种像素电路、显示面板及显示装置，该像素电路包括：第一复位子电路、数据写入子电路、补偿子电路、第二复位子电路、驱动子电路、稳压子电路、下拉子电路、发光控制子电路和发光子电路，使得像素电路由刷新帧期间进入至保持帧期间后，驱动子电路的VGS电压基本保持不变，从而使得发光子电路在刷新帧期间和保持帧期间的电流值尽可能地接近，避免因电流差异而导致的发光子电路在刷新帧期间和保持帧期间的亮度差异。

Description

像素电路、显示面板及显示装置
技术领域
本申请实施例涉及显示技术领域，尤其涉及一种像素电路、显示面板及显示装置。
背景技术
随着OLED(Organic Light-Emitting Diode，有机发光二极管)技术的高速发展，LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)等低功耗电路已经慢慢开始突显并放大OLED的优势。
相关技术中，在未刷新期间，也即保持帧期间，对OLED的部分驱动单元进行休眠以降低面板的整体功耗。但是，由于像素电路的内部补偿(简称7T1C)，以及当前驱动集成电路的限制，使得屏幕在刷新帧期间和保持帧期间存在各种差异。究其根本原因，这些差异是由于屏幕在刷新帧期间好保持帧期间的亮度差异导致的。
发明内容
有鉴于此，为解决上述技术问题或部分技术问题，本申请实施例提供一种像素电路、显示面板及显示装置。
第一方面，本申请实施例提供一种像素电路，包括：第一复位子电路、数据写入子电路、补偿子电路、第二复位子电路、驱动子电路、稳压子电路、下拉子电路、发光控制子电路和发光子电路；
所述第一复位子电路耦接第一节点、第一初始化信号输入端和第一复位信号输入端；
所述数据写入子电路耦接第二节点、数据电压信号输入端和第二使能信号控制端，所述数据电压信号输入端被配置为：数据电压信号随帧图像的灰阶动态调整；
所述补偿子电路耦接所述第一节点、第三节点和第一使能信号输入端；
所述第二复位子电路耦接第四节点、第二初始化信号输入端和第二复位信号输入端，所述第二初始化信号输入端被配置为：第二初始化信号随帧图像的灰阶动态调整；
所述驱动子电路耦接所述第二节点、所述第一节点和所述第三节点；
所述稳压子电路耦接所述第一节点和第一电压信号输入端；
所述下拉子电路耦接所述第一节点和所述第二节点；
所述发光控制子电路耦接发射信号输入端、所述第一电压信号输入端、所述第二节点、所述第三节点和所述第四节点；
所述发光子电路耦接所述第四节点和第二电压信号输入端。
在一种可能的实施方式中，所述下拉子电路包括：第一电容；
所述第一电容的一端耦接所述第一节点，另一端耦接所述第二节点。
在一种可能的实施方式中，所述下拉子电路被配置为：
通过所述第一电容使所述第一节点在保持帧期间的电压和刷新帧期间的电压相同。
在一种可能的实施方式中，所述第一复位子电路包括：第一晶体管；
所述第一晶体管的栅极耦接所述第一复位信号输入端，第一极耦接所述第一节点，第二极耦接所述第一初始化信号输入端；
所述第二复位子电路包括：第七晶体管；
所述第七晶体管的栅极耦接所述第二复位信号输入端，第一极耦接所述第四节点，第二极耦接所述第二初始化信号输入端。
在一种可能的实施方式中，所述数据写入子电路包括：第四晶体管；
所述第四晶体管的栅极耦接所述第二使能信号控制端，第一极耦接所述第二节点，第二极耦接所述数据电压信号输入端；
所述补偿子电路包括：第二晶体管；所述第二晶体管的栅极耦接于所述第一使能信号输入端，第一极耦接所述第一节点，第二极耦接所述第三节点。
在一种可能的实施方式中，所述驱动子电路包括：驱动晶体管；
所述驱动晶体管的栅极耦接所述第一节点，第一极耦接所述第二节点，第二极耦接于所述第三节点。
在一种可能的实施方式中，所述稳压子电路包括：第二电容；
所述第二电容的一端耦接所述第一节点，另一端耦接所述第一电压信号输入端。
在一种可能的实施方式中，所述发光控制子电路包括：第五晶体管和第六晶体管；
所述第五晶体管的栅极耦接所述发射信号输入端，第一极耦接于所述第一电压信号输入端，第二极耦接于所述第二节点；
所述第二发光控制子电路包括第六晶体管；所述第六晶体管的栅极耦接所述发射信号输入端，第一极耦接所述第四节点，第二极耦接所述第三节点。
在一种可能的实施方式中，所述发光子电路包括：有机发光二极管；
所述有机发光二极管的第一极耦接所述第四节点，第二极耦接所述第二电压信号输入端。
第二方面，本发明实施例提供一种显示面板，所述显示面板包括：呈矩阵排列的多个像素电路，所述像素电路为如第一方面中任一项所述的像素电路。
第三方面，本发明实施例提供一种显示装置，包括：如第二方面所述的显示面板。
本发明实施例的像素电路在工作过程中可以包括刷新帧期间和保持帧期间，通过在像素电路中增加下拉子电路，以及在刷新帧期间和保持帧期间都基于帧图像的灰阶动态调整数据电压信号输入端提供的数据电压信号和第二初始化信号输入端提供的第二初始化信号，使得像素电路由刷新帧阶段切换至保持帧阶段后，驱动子电路的VGS电压基本不变，从而使得发光子电路在刷新帧阶段和保持帧阶段的电流值尽可能地接近，避免因电流差异而导致的发光子电路在刷新帧阶段和保持帧阶段的亮度差异。
附图说明
图1为本申请实施例提供的一种像素电路的结构示意图；
图2为本申请实施例提供的另一种像素电路的结构示意图；
图3为本发明实施例提供的一种像素电路的驱动时序图；
图4为本发明实施例提供的一种vdata随灰阶动态调整的关系示意图；
图5为本发明实施例提供的一种vinit2随灰阶动态调整的关系示意图；
图6为本申请实施例提供的一种显示面板的结构示意图；
图7为本申请实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为便于对本申请实施例的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本申请实施例的限定。
本发明实施例提供的一种像素电路的结构示意图，如图1所示，该结构具体包括：
第一复位子电路10、数据写入子电路20、补偿子电路30、第二复位子电路40、驱动子电路50、稳压子电路60、下拉子电路70、发光控制子电路80和发光子电路90；
进一步地，第一复位子电路10耦接第一节点(以下统称：N1)、第一初始化信号输入端(以下统称Vinit1)和第一复位信号输入端(以下统称Reset_N)；
数据写入子电路20耦接第二节点(以下统称：N2)、数据电压信号输入端(以下统称：Vdata)和第二使能信号控制端(以下统称：Gate_P)；
补偿子电路30耦接第一节点N1、第三节点(以下统称：N3)和第一使能信号输入端(以下统称：Gate_N)；
第二复位子电路40耦接第四节点(以下统称：N4)、第二初始化信号输入端(以下统称：Vinit2)和第二复位信号输入端(以下统称：Reset_P)；
驱动子电路50耦接第二节点N2、第一节点N1和第三节点N3；
稳压子电路60耦接第一节点N1和第一电压信号输入端(以下统称：ELVDD)；
下拉子电路70耦接第一节点N1和第二节点N2。
发光控制子电路80耦接发射信号输入端(以下统称：EM)、第一电压信号输入端ELVDD、第二节点N2、第三节点N3和第四节点N4。
发光子电路90耦接第四节点N4和第二电压信号输入端(以下统称：ELVSS)。
其中，节点可以理解为电耦接点，也即由多个子电路之间耦接形成的电耦接点。例如，第一节点N1为稳压子电路60、下拉子电路70、驱动子电路50、补偿子电路30和第一复位子电路10之间耦接形成的电耦接点。又例如，N2为下拉子电路70、发光控制子电路80、驱动子电路50、数据写入子电路20之间耦接形成的电耦接点。
进一步地，所述数据电压信号输入端被配置为：数据电压信号基于帧图像的灰阶动态调整；
所述第二初始化信号输入端被配置为：第二初始化信号基于帧图像的灰阶动态调整。
本发明实施例的像素电路在工作过程中可以包括刷新帧期间和保持帧期间，通过在像素电路中增加下拉子电路，以及在刷新帧期间和保持帧期间都基于帧图像的灰阶动态调整数据电压信号输入端提供的数据电压信号和第二初始化信号输入端提供的第二初始化信号，使得像素电路由刷新帧阶段切换至保持帧阶段后，驱动子电路的VGS电压基本不变，从而使得发光子电路在刷新帧阶段和保持帧阶段的电流值尽可能地接近，避免因电流差异而导致的发光子电路在刷新帧阶段和保持帧阶段的亮度差异。
在本发明实施例的一可选方案中，下拉子电路70包括：第一电容C1。第一电容C1的一端耦接第一节点N1，另一端耦接第二节点N2。
在本发明实施例的一可选方案中，下拉子电路70被配置为：
通过第一电容使第一节点在保持帧期间的电压和刷新帧期间的电压相同。
在本发明实施例的一可选方案中，第一复位子电路10包括：第一晶体管T1。第一晶体管T1的栅极耦接第一复位信号输入端Reset_N，第一极耦接第一节点N1，第二极耦接第一初始化信号输入端Vinit1。
所述第二复位子电路40包括：第七晶体管T7。第七晶体管T7的栅极耦接第二复位信号输入端Reset_P，第一极耦接第四节点N4，第二极耦接第二初始化信号输入端Vinit1。
在本发明实施例的一可选方案中，数据写入子电路20包括：第四晶体管T4。第四晶体管T4的栅极耦接第二使能信号控制端Gate_P，第一极耦接第二节点N2，第二极耦接数据电压信号输入端Vdata；
补偿子电路包括：第二晶体管T2。第二晶体管T2的栅极耦接于第一使能信号输入端Gate_N，第一极耦接第一节点N1，第二极耦接第三节点N3。
在本发明实施例的一可选方案中，驱动子电路50包括：驱动晶体管T3。驱动晶体管T3的栅极耦接第一节点N1，第一极耦接第二节点N2，第二极耦接于第三节点N3。
在本发明实施例的一可选方案中，稳压子电路60包括：第二电容C2。第二电容C2的一端耦接第一节点N1，另一端耦接第一电压信号输入端ELVDD。
在本发明实施例的一可选方案中，发光控制子电路80包括：第五晶体管T5和第六晶体管T6。第五晶体管T5的栅极耦接发射信号输入端EM，第一极耦接于第一电压信号输入端ELVDD，第二极耦接于第二节点N2。第六晶体管T6的栅极耦接发射信号输入端EM，第一极耦接第四节点N4，第二极耦接第三节点N3。
在本发明实施例的一可选方案中，发光子电路90包括：有机发光二极管OLED。有机发光二极管OLED的阳极耦接第四节点N4，阴极耦接第二电压信号输入端ELVSS。
图2为本发明实施例提供的另一种像素电路的结构示意图，如图2所示，该电路结构具体包括：
第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第一电容C1、第二电容C2和有机发光二极管OLED。
进一步地，第一晶体管TI的栅极耦接于第一复位信号输入端Reset_N、第一极耦接第一节点N1，第二极耦接第一初始化信号输入端Vinit1。
第二晶体管T2的栅极耦接于第一使能信号输入端Gate_N，第一极耦接第一节点N1，第二极耦接第三节点N3。
驱动晶体管T3。驱动晶体管T3的栅极耦接第一节点N1，第一极耦接第二节点N2，第二极耦接于第三节点N3。
第四晶体管T4的栅极耦接第二使能信号控制端Gate_P，第一极耦接第二节点N2，第二极耦接数据电压信号输入端Vdata。
第五晶体管T5的栅极耦接发射信号输入端EM，第一极耦接于第一电压信号输入端ELVDD，第二极耦接于第二节点N2。
第六晶体管T6的栅极耦接发射信号输入端EM，第一极耦接第四节点N4，第二极耦接第三节点N3。
第七晶体管T7。第七晶体管T7的栅极耦接第二复位信号输入端Reset_P，第一极耦接第四节点N4，第二极耦接第二初始化信号输入端Vinit2。
第一电容C1的一端耦接第一节点N1，另一端耦接第二节点N2。
第二电容C2的一端耦接第一节点N1，另一端耦接第一电压信号输入端ELVDD。
有机发光二极管OLED的第一极耦接第四节点N4，第二极耦接第二电压信号输入端ELVSS。
在本发明实施例的一可选方案中，第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7为多晶硅(Low Temperature Poly-Silicon，LTPS)薄膜晶体管(Thin Film Transistor，TFT)，驱动晶体管T3为驱动薄膜晶体管(DriveThin Film Transistor，DTFT)。以驱动晶体管T3为N型晶体管为例，其第一极为源极，该源极耦接第二节点N2，第二极为漏极，该漏极耦接第三节点N3。
在本发明实施例的一可选方案中，有机发光二极管OLED的第一极为阳极，第二极为阴极。
在本发明实施例的一可选方案中，第一复位信号输入端Reset_N、第一使能信号输入端Gate_N为N型金属氧化物半导体(Negative channel-Metal-Oxide-Semiconductor，NMOS)，第二复位信号输入端Reset_P、第二使能输入端Gate_P为P型金属氧化物半导体(Positive channel Metal Oxide Semiconductor，PMOS)。
图3为本发明实施例提供的一种像素电路的驱动时序图，如图3所示，上述像素电路的工作过程具体包括：刷新帧期间和保持帧期间。在刷新帧期间，上述像素电路进行数据刷新；在保持帧期间，上述像素电路进行数据保持。
进一步地，上述像素电路在刷新帧期间的工作过程包括：初始复位阶段、数据写入阶段、补偿阶段、复位阶段和显示阶段。
初始复位阶段时，第一晶体管T1在第一复位信号输入端Reset_N的控制下开启，第一初始化信号输入端Vinit1的第一初始化信号写入第一节点N1，驱动晶体管T3的VGS电压(以下将在刷新帧期间，驱动晶体管T3的VGS电压统称vgs)被重置。
数据写入阶段时，第四晶体管T4在第二使能信号控制端Gate_P的控制下开启，数据电压信号输入端Vdata的数据电压信号(以下将在刷新帧期间，数据电压信号输入端的数据电压信号统称：vdata)写入第二节点N2。
补偿阶段时，第二晶体管T2在第一使能信号控制端Gate_N的控制下开启，第二晶体管T2同驱动晶体管T3形成二极管连接，对第一节点N1进行补偿，第一节点N1的电压(以下将在刷新帧期间，第一节点N1的电压统称：vg)达到vdata+vth(补偿电压)。
复位阶段时，第七晶体管T7在第二复位信号输入端Reset_P的控制下开启，第二初始化信号输入端Vinit2的第二初始化信号(以下将在刷新帧期间，第二初始化信号输入端Vinit2的第二初始化信号统称：vinit2)写入有机发光二极管OLED的阳极，此时，有机发光二极管OLED关闭。
显示阶段时，第五晶体管T5和第六晶体管T6在发射信号输入端EM的控制下开启，此时，第二节点N2的电压将上升至第一电压信号输入端ELVDD的电压(以下统称elvdd)，第一节点N1的电压vg仍为vdata+vth。此时，驱动晶体管T3的VGS电压达到vdata+vth-elvdd，像素补偿vth后将驱动有机发光二极管OLED正常发光。
这里，需要注意的是，在刷新帧期间，数据电压信号输入端Vdata的数据电压信号vdata将随帧图像的灰阶动态调整，并且，在不同的灰阶时，vdata的值相差可能较大，例如vdata的范围为1V至6V。图4为本发明实施例提供的一种vdata随灰阶动态调整的关系示意图。由图4可见，随着灰阶增大，vdata减小。
进一步地，上述像素电路在保持帧期间的工作过程包括：电压保持阶段、数据保持阶段、复位阶段和显示阶段。
电压保持阶段时，第一晶体管T1在第一复位信号输入端Reset_N的控制下关闭，对第一节点N1的电压进行保持，也即使得第一节点N1在保持帧期间的电压(以下统称vg’)同刷新帧期间的电压相同。
数据保持阶段时，第四晶体管T4在第二使能信号控制端Gate_P的控制下开启，第二晶体管T2在第一使能信号控制端Gate_N的控制下关闭，此时，数据电压信号输入端Vdata的数据电压信号(以下将在保持帧期间，数据电压信号输入端的数据电压信号统称：vdata’)写入第二节点N2。
此时，若上述像素电路中不存在第一电容C1，第三晶体管T3的VGS电压(以下将在保持帧期间，驱动晶体管的VGS电压统称vgs’)将达到vdata+vth-vdata’。进一步地，vdata’＞vdata时，vgs’＜Vth，驱动晶体管T3将开启。此时，数据电压信号输入端Vdata的数据电压信号vdata’将流经第四晶体管T4、第二节点和驱动晶体管T3到达第一节点N1，使得第一节点N1的电压vg’发生变化，也即使得第一节点N1在保持帧期间的电压相较于在刷新帧期间的电压发生改变。
对此，本发明实施例在上述像素电路中新增上述第一电容C1。通过该种处理，数据电压信号输入端Vdata的数据电压信号Vdata’也就无法到达第一节点N1，第一节点N1的电压vg’也就不会发生变化，也即，第一节点在保持帧期间的电压和刷新帧期间的电压相同。
进一步地，复位阶段时，第七晶体管T7在第二复位信号输入端Reset_P的控制下开启，第二初始化信号输入端Vinit2的第二初始化信号(以下将在保持帧期间，第二初始化信号输入端Vinit2的第二初始化信号统称：vinit2’)写入有机发光二极管OLED的阳极，此时，有机发光二极管OLED关闭。
显示阶段时，第五晶体管T5和第六晶体管T6在发射信号输入端EM的控制下开启，此时，第二节点N2的电压将上升至第一电压信号输入端ELVDD的电压elvdd，第一节点N1的电压vg’仍为vdata+vth。此时，驱动晶体管T3的vgs’达到vdata’+vth-elvdd，像素补偿vth后将驱动有机发光二极管OLED正常发光。
进一步地，vdata’＞vdata时，若增大vdata’，第一节点N1的电压vg’将升高，最终使得驱动晶体管T3在保持帧期间的vgs’大于刷新帧期间的vgs，从而使得保持帧期间有机发光二极管OLED的电流(以下统称：I’)小于刷新帧期间有机发光二极管OLED的电流(以下统称：I)。
此时，为了补充上述电流损失，使得I’尽可能地接近I，可以调整Vinit2’。具体的，可提高Vinit2’，降低有机发光二极管OLED阳极复位深度。
vdata’≤vdata时，考虑第一节点N1和第二节点N2之间的耦合作用和漏电流，若vdata’下降，第一节点N1的电压vg’将随之下降，而漏电流会使得第一节点N1的电压vg’小幅度上升。此时，I’将比较接近I。进一步地，可以调整Vinit2’，使得I’无限接近I。
基于上述描述，不同于现有技术在保持帧期间，vdata’为固定值，本发明实施例中，在保持帧期间，数据电压信号输入端的数据电压信号vdata’和第二初始化信号输入端的第二初始化信号vinit2’都将随帧图像的灰阶动态调整。
作为一种可选的实现方式，令vdata’＝a*vdata^b+c，结合图4的示意，可通过描点/测试法，得出a、b，以及c的值。类似的，令vinit2’＝m*vinit2^n+z，结合图5示意出的vinit2随灰阶动态调整的关系示意图，可通过描点/测试法，得出m、n，以及z的值。
需要说明的是，本发明实施例对vdata’和vdata之间的大小关系并不作限制，也即vdata’可以小于、等于，或者大于vdata。并且，由上述描述可见，不论vdata’和vdata之间的大小关系如何，都可以通过同时基于帧图像的灰阶调整第二初始化信号输入端的第二初始化信号来实现像素电路由刷新帧阶段切换至保持帧阶段后，驱动子电路的VGS电压基本不变。
本发明实施例的像素电路通过增加下拉子电路，可以使第一节点在保持帧期间的电压和刷新帧期间的电压相同；以及在刷新帧期间和保持帧期间都基于帧图像的灰阶动态调整数据电压信号输入端提供的数据电压信号和第二初始化信号输入端提供的第二初始化信号，使得像素电路由刷新帧阶段切换至保持帧阶段后，驱动子电路的VGS电压基本不变，从而使得发光子电路在刷新帧阶段和保持帧阶段的电流值尽可能地接近，避免因电流差异而导致的发光子电路在刷新帧阶段和保持帧阶段的亮度差异。
图6为本发明实施例提供的一种显示面板的结构示意图，如图6所示，该显示面板1000包括：
呈矩阵排列的多个像素电路100；
该像素电路可以是如图1-图2任一所示的像素电路。
本发明实施例提供的显示面板，通过在像素电路中增加下拉子电路，可以使第一节点在保持帧期间的电压和刷新帧期间的电压相同；以及在刷新帧期间和保持帧期间都基于帧图像的灰阶动态调整数据电压信号输入端提供的数据电压信号和第二初始化信号输入端提供的第二初始化信号，使得像素电路由刷新帧阶段切换至保持帧阶段后，驱动子电路的VGS电压基本不变，从而使得发光子电路在刷新帧阶段和保持帧阶段的电流值尽可能地接近，避免因电流差异而导致的发光子电路在刷新帧阶段和保持帧阶段的亮度差异。
图7为本发明实施例提供的一种显示装置的结构示意图，如图6所示，该显示装置10000具体包括：
显示面板；
该显示面板可以是如图6所示的显示面板。
本发明实施例提供的显示装置，通过在像素电路中增加下拉子电路，可以使第一节点在保持帧期间的电压和刷新帧期间的电压相同；以及在刷新帧期间和保持帧期间都基于帧图像的灰阶动态调整数据电压信号输入端提供的数据电压信号和第二初始化信号输入端提供的第二初始化信号，使得像素电路由刷新帧阶段切换至保持帧阶段后，驱动子电路的VGS电压基本不变，从而使得发光子电路在刷新帧阶段和保持帧阶段的电流值尽可能地接近，避免因电流差异而导致的发光子电路在刷新帧阶段和保持帧阶段的亮度差异。
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种像素电路，其特征在于，包括：第一复位子电路、数据写入子电路、补偿子电路、第二复位子电路、驱动子电路、稳压子电路、下拉子电路、发光控制子电路和发光子电路；
所述第一复位子电路耦接第一节点、第一初始化信号输入端和第一复位信号输入端；
所述数据写入子电路耦接第二节点、数据电压信号输入端和第二使能信号控制端，所述数据电压信号输入端被配置为：数据电压信号随帧图像的灰阶动态调整；
所述补偿子电路耦接所述第一节点、第三节点和第一使能信号输入端；
所述第二复位子电路耦接第四节点、第二初始化信号输入端和第二复位信号输入端，所述第二初始化信号输入端被配置为：第二初始化信号随帧图像的灰阶动态调整；
所述驱动子电路耦接所述第二节点、所述第一节点和所述第三节点；
所述稳压子电路耦接所述第一节点和第一电压信号输入端；
所述下拉子电路耦接所述第一节点和所述第二节点；
所述发光控制子电路耦接发射信号输入端、所述第一电压信号输入端、所述第二节点、所述第三节点和所述第四节点；
所述发光子电路耦接所述第四节点和第二电压信号输入端；
其中，所述像素电路的工作过程包括：刷新帧期间和保持帧期间，所述刷新帧期间，数据电压信号输入端的数据电压信号将随帧图像的灰阶动态调整；所述保持帧期间，数据电压信号输入端的数据电压信号和第二初始化信号输入端的第二初始化信号都将随帧图像的灰阶动态调整。
2.根据权利要求1所述的像素电路，其特征在于，所述下拉子电路包括：第一电容；
所述第一电容的一端耦接所述第一节点，另一端耦接所述第二节点。
3.根据权利要求2所述的像素电路，其特征在于，所述下拉子电路被配置为：
通过所述第一电容使所述第一节点在保持帧期间的电压和刷新帧期间的电压相同。
4.根据权利要求1所述的像素电路，其特征在于，所述第一复位子电路包括：第一晶体管；
所述第一晶体管的栅极耦接所述第一复位信号输入端，第一极耦接所述第一节点，第二极耦接所述第一初始化信号输入端；
所述第二复位子电路包括：第七晶体管；
所述第七晶体管的栅极耦接所述第二复位信号输入端，第一极耦接所述第四节点，第二极耦接所述第二初始化信号输入端。
5.根据权利要求1所述的像素电路，其特征在于，所述数据写入子电路包括：第四晶体管；
所述第四晶体管的栅极耦接所述第二使能信号控制端，第一极耦接所述第二节点，第二极耦接所述数据电压信号输入端；
所述补偿子电路包括：第二晶体管；所述第二晶体管的栅极耦接于所述第一使能信号输入端，第一极耦接所述第一节点，第二极耦接所述第三节点。
6.根据权利要求1所述的像素电路，其特征在于，所述驱动子电路包括：驱动晶体管；
所述驱动晶体管的栅极耦接所述第一节点，第一极耦接所述第二节点，第二极耦接于所述第三节点。
7.根据权利要求1所述的像素电路，其特征在于，所述稳压子电路包括：第二电容；
所述第二电容的一端耦接所述第一节点，另一端耦接所述第一电压信号输入端。
8.根据权利要求1所述的像素电路，其特征在于，所述发光控制子电路包括：第五晶体管和第六晶体管；
所述第五晶体管的栅极耦接所述发射信号输入端，第一极耦接于所述第一电压信号输入端，第二极耦接于所述第二节点；
第二发光控制子电路包括第六晶体管；所述第六晶体管的栅极耦接所述发射信号输入端，第一极耦接所述第四节点，第二极耦接所述第三节点。
9.根据权利要求1所述的像素电路，其特征在于，所述发光子电路包括：有机发光二极管；
所述有机发光二极管的第一极耦接所述第四节点，第二极耦接所述第二电压信号输入端。
10.一种显示面板，其特征在于，所述显示面板包括：呈矩阵排列的多个像素电路，所述像素电路为如权利要求1至9任一所述的像素电路。
11.一种显示装置，其特征在于，包括：如权利要求10所述的显示面板。
CN202210566244.0A 2022-05-23 2022-05-23 像素电路、显示面板及显示装置 Active CN114913816B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210566244.0A CN114913816B (zh) 2022-05-23 2022-05-23 像素电路、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210566244.0A CN114913816B (zh) 2022-05-23 2022-05-23 像素电路、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN114913816A CN114913816A (zh) 2022-08-16
CN114913816B true CN114913816B (zh) 2023-10-03

Family

ID=82769092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210566244.0A Active CN114913816B (zh) 2022-05-23 2022-05-23 像素电路、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN114913816B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115311994A (zh) * 2022-08-24 2022-11-08 厦门天马显示科技有限公司 显示面板、电子设备以及显示驱动方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206541596U (zh) * 2017-02-09 2017-10-03 信利（惠州）智能显示有限公司 一种oled像素驱动电路
CN111009218A (zh) * 2018-10-04 2020-04-14 三星显示有限公司 显示装置以及使用该显示装置驱动显示面板的方法
CN112233616A (zh) * 2020-10-12 2021-01-15 Oppo广东移动通信有限公司 像素驱动电路及显示设备、驱动方法
CN112735314A (zh) * 2020-12-30 2021-04-30 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板和显示装置
CN113077746A (zh) * 2021-03-23 2021-07-06 Tcl华星光电技术有限公司 显示面板的伽马校正方法及装置
CN113674690A (zh) * 2021-08-25 2021-11-19 合肥维信诺科技有限公司 像素驱动电路、显示面板、显示装置以及驱动方法
CN113793568A (zh) * 2021-10-27 2021-12-14 Oppo广东移动通信有限公司 像素驱动电路及其控制方法、显示屏和显示设备
CN113870793A (zh) * 2021-09-29 2021-12-31 北京京东方技术开发有限公司 像素电路及其驱动方法、显示基板和显示装置
CN113903286A (zh) * 2021-09-30 2022-01-07 昆山国显光电有限公司 显示面板、显示面板的驱动方法、制备方法及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068066A (zh) * 2017-06-22 2017-08-18 京东方科技集团股份有限公司 像素补偿电路及显示装置、驱动方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206541596U (zh) * 2017-02-09 2017-10-03 信利（惠州）智能显示有限公司 一种oled像素驱动电路
CN111009218A (zh) * 2018-10-04 2020-04-14 三星显示有限公司 显示装置以及使用该显示装置驱动显示面板的方法
CN112233616A (zh) * 2020-10-12 2021-01-15 Oppo广东移动通信有限公司 像素驱动电路及显示设备、驱动方法
CN112735314A (zh) * 2020-12-30 2021-04-30 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板和显示装置
CN113077746A (zh) * 2021-03-23 2021-07-06 Tcl华星光电技术有限公司 显示面板的伽马校正方法及装置
CN113674690A (zh) * 2021-08-25 2021-11-19 合肥维信诺科技有限公司 像素驱动电路、显示面板、显示装置以及驱动方法
CN113870793A (zh) * 2021-09-29 2021-12-31 北京京东方技术开发有限公司 像素电路及其驱动方法、显示基板和显示装置
CN113903286A (zh) * 2021-09-30 2022-01-07 昆山国显光电有限公司 显示面板、显示面板的驱动方法、制备方法及显示装置
CN113793568A (zh) * 2021-10-27 2021-12-14 Oppo广东移动通信有限公司 像素驱动电路及其控制方法、显示屏和显示设备

Also Published As

Publication number Publication date
CN114913816A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
US11244611B2 (en) Pixel circuit and method of driving the same, display device
CN110660360B (zh) 像素电路及其驱动方法、显示面板
CN109545145B (zh) 像素电路及其驱动方法、显示装置
US20190259785A1 (en) Pixel circuit of active-matrix light-emitting diode comprising oxide semiconductor transistor and silicon semiconductor transistor and display panel having the same
US10565933B2 (en) Pixel circuit, driving method thereof, array substrate, display device
WO2018157613A1 (zh) 一种oled像素电路及其驱动方法、显示装置
US11972732B2 (en) Pixel circuit, shift register unit, gate driving circuit and display device
US9269304B2 (en) Pixel circuit for organic light emitting display and driving method thereof, organic light emitting display
US20200082757A1 (en) Pixel driving circuit and method for driving the same, pixel unit and display panel
US20160300532A1 (en) Pixel circuit, pixel circuit driving method and display device
CN107346654B (zh) 一种像素电路及其驱动方法、显示装置
US20190228708A1 (en) Pixel circuit, pixel driving method and display device
CN108777131B (zh) Amoled像素驱动电路及驱动方法
US11049453B2 (en) Pixel circuit, driving method and display apparatus
US20220319417A1 (en) Pixel driving circuit and display panel
US11501707B2 (en) Pixel circuit and driving method thereof, display device and driving method thereof
CN107369412B (zh) 一种像素电路及其驱动方法、显示装置
US20180247592A1 (en) Pixel Driving Circuit and Driving Method Thereof, Array Substrate, and Display Device
EP3843071A1 (en) Pixel unit, display panel and electronic device
WO2022022146A1 (zh) 像素电路及其驱动方法、显示基板和显示装置
US10304387B2 (en) AMOLED pixel driving circuit and AMOLED pixel driving method
CN113096593A (zh) 像素单元、阵列基板与显示终端
CN113851083A (zh) 像素驱动电路及显示面板
CN111785212A (zh) 一种像素电路、其驱动方法及显示装置
CN109389937B (zh) 一种像素电路、显示装置及像素电路的驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant