CN102324246B - 用于存取位于存储器装置中的寄存器的方法、设备及系统 - Google Patents

用于存取位于存储器装置中的寄存器的方法、设备及系统 Download PDF

Info

Publication number
CN102324246B
CN102324246B CN201110115893.0A CN201110115893A CN102324246B CN 102324246 B CN102324246 B CN 102324246B CN 201110115893 A CN201110115893 A CN 201110115893A CN 102324246 B CN102324246 B CN 102324246B
Authority
CN
China
Prior art keywords
register
safe
command code
clock
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110115893.0A
Other languages
English (en)
Other versions
CN102324246A (zh
Inventor
马尔科·费拉里奥
达尼埃莱·巴卢智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102324246A publication Critical patent/CN102324246A/zh
Application granted granted Critical
Publication of CN102324246B publication Critical patent/CN102324246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization

Abstract

本发明涉及一种用于存取位于存储器装置中的寄存器的方法、设备及系统。非易失性存储器装置的实例性实施例可包括在存储器装置的一个或一个以上输入端子处接收索引值并将所述索引值存储于所述存储器装置的第一寄存器中。所述第一寄存器可实施于第一时钟域中，且所述索引值可识别所述存储器装置的实施于第二时钟域中的第二寄存器。

Description

用于存取位于存储器装置中的寄存器的方法、设备及系统
相关申请案交叉参考
本申请案主张对2010年4月30日提出申请的第MI2010A000761号意大利专利申请案的优先权。
技术领域
本文中所揭示的标的物可涉及存取位于存储器装置中的寄存器，且更特定来说可涉及存储器装置中的寄存器的索引寄存器存取。
背景技术
包含例如快闪存储器装置的非易失性存储器装置类型的存储器装置可存在于各种各样的电子装置中。特定来说，快闪存储器装置可用于计算机、数码相机、蜂窝式电话、个人数字助理等中。存储器装置可包含用于存储各种类型的信息的一个或一个以上寄存器。举例来说，寄存器可实施于存储器装置上的相对快的时钟域中，例如由存储器装置的串行或并行输入/输出接口共享的时钟域。
附图说明
在说明书的结束部分中特别指出且明确主张所主张的标的物。然而，关于组织或操作方法以及其目标、特征或优点两者，可通过参考结合附图阅读的以下详细说明来最佳地理解此两者，附图中：
图1是图解说明计算平台的实例性实施例的示意性框图。
图2是描绘非易失性存储器装置的实例性实施例的示意性框图。
图3是描绘用于实例性存储器装置的索引寄存器存取的寄存器配置的实例性实施例的示意性框图。
图4是描绘用于实例性存储器装置的索引寄存器存取的寄存器配置的实例性实施例的示意性框图。
图5是图解说明用于实例性存储器装置的索引寄存器存取的过程的实例性实施例的流程图。
在以下详细说明中参考形成本文一部分的附图，其中通篇中相似编号可指明相似部件以指示对应或类似元件。将了解，为使图解说明简单或清晰起见，图中所图解说明的元件未必是按比例绘制。例如，为清晰起见，可相对于其它元件扩大一些元件的尺寸。此外，应理解可利用其它实施例。此外，可在不背离所主张标的物的范围的情况下做出结构或逻辑改变。还应注意，方向或参考(举例来说，向上、向下、顶部、底部等等)可用来促进图式的论述而并非打算限制所主张标的物的应用。因此，不应将以下详细说明视为限制所主张标的物或其等效物的范围。
具体实施方式
在以下详细说明中，阐述众多特定细节以提供对所主张标的物的透彻理解。然而，所属领域的技术人员将理解可在不存在这些特定细节的情况下实践所主张的标的物。在其它情况下，未详细地描述所属领域的技术人员将知晓的方法、设备或系统以便不混淆所主张的标的物。
如上文所论述，包含例如快闪存储器装置的非易失性存储器装置类型的存储器装置可存在于各种各样的电子装置中。存储器装置(例如，快闪存储器装置，此处仅举单个实例性存储器类型)可用于计算机、数码相机、蜂窝式电话、个人数字助理等中。存储器装置可包含用于存储各种类型的信息的一个或一个以上寄存器。寄存器可实施于存储器装置上的相对高频时钟域中。举例来说，一个或一个以上寄存器可实施于由存储器装置的串行或并行输入/输出接口共享的时钟域中。然而，为了在存储器装置中并入数目越来越大的寄存器，在相对高频时钟域中实施寄存器可出现设计或制造挑战。为了在存储器装置中并入更大数目的寄存器同时避免或至少减少可与实施于相对高频时钟域中的寄存器相关联的一些挑战，根据所主张标的物的实施例可利用索引寄存器方案。本文中描述索引寄存器方案的实例性实施例。
为了存取存储器装置中的任意大计数的寄存器同时减少在相对高频时钟域中实施寄存器的困难，在一个或一个以上实施例中可采用索引寄存器技术。支持索引寄存器存取技术的实例性存储器装置可利用实施于相对高频时钟域中的一个或一个以上寄存器。一个或一个以上相对高频时钟域寄存器可提供对实施于相对低频时钟域中的一个或一个以上额外寄存器的存取。如本文中所使用，“相对高频”时钟域可称作“快”时钟域，且“相对低频”时钟域可称作“慢”时钟域。如果第一时钟域时钟频率大于第二时钟域时钟频率，那么即使时钟频率之间的差为相对小的，也可将第一时钟域视为“快”时钟域且可将第二时钟域视为“慢”时钟域。在一实施例中，快时钟域可在约400MHz下操作，且慢时钟域可在约50MHz下操作。然而，这些仅为实例性时钟频率，且所主张标的物的范围在这些方面不受限制。在实施索引寄存器存取方案的实施例的存储器装置中，可将表示数据信号或信息的信号写入到快时钟域中的第一寄存器且随后将存储于第一寄存器中的信息传送到慢时钟域中的第二寄存器。在另一实施例中，可在慢时钟域中实施多个寄存器，且可利用快时钟域的第一寄存器来存取慢时钟域的多个寄存器中的任一者。
利用快时钟域的一个或一个以上寄存器来存取慢时钟域的一个或一个以上寄存器的一个潜在优点可为：如果实施可用于各种各样潜在目的中的任一者的数目越来越大的寄存器，那么减小设计复杂性或制造成本。在快时钟域中实施更大数目的寄存器可提出设计挑战或可导致制造困难或成本的增加。可通过在快时钟域中实施相对小数目的寄存器且在慢时钟域中实施较大数目的寄存器来避免或至少部分地减少设计挑战或制造问题。通过在快时钟域中实施几个寄存器，可满足性能考虑因素，且通过在慢时钟域中实施额外寄存器，可提供较大数目的寄存器同时避免或减少在于快时钟域中实施较大数目的寄存器的情况下原本可遭遇的问题。当然，所主张标的物的范围在这方面不受限制。
图1是包括处理器110及存储器130的计算平台100的实例性实施例的框图。对于本实例，存储器130包括快闪存储器装置，但所主张标的物的范围在这方面不受限制。对于此实例，存储器130借助并行互连件120耦合到处理器110，但所主张标的物的范围在这方面不受限制。此外，在一实施例中，存储器130可包括实施于第一时钟域中的一个或一个以上寄存器及实施于第二时钟域中的一个或一个以上额外寄存器。在一实施例中，来自第一时钟域的一个或一个以上寄存器可用于存取第二时钟域的一个或一个以上寄存器。此外，对于一实施例，第一时钟域可包括相对高频时钟域，且第二时钟域可包括相对低频时钟域。根据所主张标的物的实施例并不限于特定时钟频率，而是时钟域可具有各种各样的可能时钟频率中的任一者。
对于一实施例，计算平台100的配置可包括例如图1中所描绘的就地执行(XiP)实施方案，其中处理器110可直接从长期存储器中提取指令。如本文中所使用，术语“就地执行”连同其缩写“XiP”与能够从长期存储装置(例如，快闪存储器)中提取指令的处理器有关。更通常地，处理器从中间存储装置(例如动态随机存取存储器(DRAM)中提取指令。
如本文中所使用的术语“计算平台”是指包含处理或存储呈信号形式的数据的能力的系统或装置。因此，在此上下文中，计算平台可包括硬件、软件、固件及/或其任一组合。本文中所包含的详细描述的一些部分是就对存储于特定设备或专用计算装置或平台的存储器内的二进制数字信号的操作的算法或符号表示方面来呈现的。在此特定说明书的上下文中，术语特定设备等包含通用计算机，一旦其经编程便依照来自程序软件的指令执行特定操作。如图1中所描绘的计算平台100仅为一个实例，且所主张标的物的范围在这些方面不受限制。对于一个或一个以上实施例，计算平台可包括各种各样的数字电子装置中的任一者，包含(但不限于)：个人桌上型或笔记本计算机、高清晰度电视、数字通用光盘(DVD)播放器或记录器、游戏控制台、卫星电视接收器、蜂窝式电话、个人数字助理、移动音频或视频回放或记录装置等等。此外，除非另有具体说明，否则本文中参考流程图或以其它方式描述的过程还可由计算平台整体地或部分地执行或控制。对于本文中所描述的实例性实施例，计算平台100可包括蜂窝式电话或智能电话，但同样所主张标的物的范围不受如此限制。
如上文所提及，对于一实施例，处理器110可借助并行互连件120耦合到存储器130。在另一实例性实施例中，互连件120可包括串行外围接口(SPI)。所主张标的物的范围并不限于处理器与存储器装置之间的任一特定类型的互连件。此外，虽然将处理器110描绘为与存储器130直接连接，但所主张标的物的范围内的其它实施例可间接地耦合处理器110与存储器130。
如先前所提及，对于一个实例性实施例，存储器130可包括快闪存储器装置。快闪存储器的特征可至少部分地在于电可擦除或可编程的能力，且可用于各种各样的电子装置类型中，包含(但不限于)：数码相机、蜂窝式电话、个人数字助理、便携式导航装置、便携式音乐播放器、笔记本计算机、桌上型计算机等，此处仅举几个实例。此外，快闪存储器装置可包括并行数据接口或串行接口。在至少一些情况下，并行接口可至少部分地由于输入/输出端子数目的增加而允许相对良好的数据吞吐量。另一方面，串行接口可至少部分地由于输入/输出端子数目的减小而提供减小的成本。当然，所主张标的物的范围在这些方面不受限制。
虽然本文中所描述的实例性实施例将存储器论述为包括快闪存储器装置，但所主张标的物的范围在这方面不受限制且其它实施例可利用其它类型的易失性或非易失性存储器装置。举例来说，一个或一个以上实施例可包含只读存储器(ROM)、相变存储器(PCM)、动态随机存取存储器(DRAM)等。此外，所主张标的物的范围并不限于特定类型的快闪存储器。根据所主张标的物的实施例可包括NOR快闪存储器，此处仅举一个实例。
根据一实施例，存储器装置的一个或一个以上寄存器可存储表示由存储器装置的特定状态表达的数据或信息的信号。举例来说，表示数据或信息的电子信号可通过以下方式存储于存储器装置中的寄存器中：影响或改变所述存储器装置的寄存器的状态以将数据或信息表示为二进制信息(例如，一或零，本文中个别地称为“1”或“0”)。在特定实施方案中，举例来说，改变寄存器的状态以存储表示数据或信息的信号可构成存储器装置到不同状态或事态的变换。
图2是描绘包含非易失性存储器阵列250的非易失性存储器装置200的实例性实施例的示意性框图。存储器装置200可包括NOR快闪存储器装置，但同样所主张标的物的范围在这方面不受限制。对于一个或一个以上实施例，非易失性存储器200可包括控制器230、控制器260及输入/输出缓冲器210。此外，对于一实施例，存储器200可被分割成第一时钟域201及第二时钟域202。对于一实施例，第一时钟域201可包括快时钟域且第二时钟域202可包括慢时钟域。如先前所提及，“快”及“慢”的标示并不表示时钟频率的任一特定值或值范围，而是打算表示第一时钟域201在比第二时钟域202高的时钟频率下操作。
对于一个或一个以上实施例，控制器230可位于第一时钟域201中，且控制器260可位于第二时钟域202中。在一实施例中，控制器230可从处理器110接收一个或一个以上控制信号且可产生一个或一个以上内部控制信号以执行若干个操作中的任一者，举例来说，包含处理器110可借以存取存储器阵列250内的信息或库的读取及/或写入操作。此外，控制器230可进一步产生一个或一个以上内部控制信号以执行对一个或一个以上寄存器的存取。在一实施例中，控制器230可与控制器260通信以执行操作。如本文中所使用，术语“控制器”打算包含在命令序列与存储器装置有关时对所述命令序列的管理或执行中所涉及的任何电路或逻辑。控制器230或控制器260可进一步个别地包括可执行指令以实现与存储器200有关的若干个功能中的任一者的处理器。在一实施例中，控制器260可执行寄存器222、224及226与寄存器240之间的信息传送。此外，控制器260可执行对存储器阵列250的存取。当然，本文中针对非易失性存储器200所描述的实施例仅为实例，且所主张标的物的范围在这方面不受限制。
对于此实例性实施例，非易失性存储器200可经由互连件120从处理器110接收一个或一个以上地址、数据或控制信号。如下文更详细地解释，举例来说，处理器110可将表示存储器存取命令的一个或一个以上信号发射到非易失性存储器200。存储器存取命令可包含经由互连件120递送且在输入/输出缓冲器210处接收的地址。处理器110可执行可请求对存储器阵列250的存取的某种软件代理程序。举例来说，可从存储于存储器阵列250的代码库中的指令执行软件代理程序。处理器110可提取所述软件代理程序的指令且可进一步执行所提取的指令。来自所述软件代理程序的指令中的一者或一者以上可包括对存储器阵列250的数据或信息库区域的读取或写入存取的请求。
此外，对于一实施例，处理器110可执行可请求对实施于第一时钟域201中的索引寄存器222、数据或信息写入寄存器224或者数据或信息读取寄存器226的存取的某种软件代理程序。所述软件代理程序可进一步请求对实施于第二时钟域202中的多个寄存器240的存取。
图3是描绘来自存储器200的索引寄存器222、数据或信息写入寄存器224及数据或信息读取寄存器226的示意性框图。图3中还描绘从0到N-1编号的寄存器240。如图2中所见，索引寄存器222、写入寄存器224及读取寄存器226为第一时钟域201的部分且如此由快时钟信号(CLKFAST)211进行计时。如先前所提及，术语“快”在结合时钟域或结合时钟信号使用时不打算表示任一特定时钟频率或或频率范围。而是，术语“快”打算仅表示快时钟域或快时钟信号具有大于“慢”时钟域或慢时钟信号的时钟频率的时钟频率。类似地，术语“慢”在结合时钟信号或时钟域使用时打算仅表示慢时钟域或慢时钟信号具有小于快时钟域或快时钟信号的时钟频率的时钟频率。如图2中所进一步描绘，寄存器240为第二时钟域202的部分且如此由慢时钟信号(CLKSLOW)212进行计时。
在一实施例中，寄存器240中的一者或一者以上可(例如)由处理器210至少部分地通过将索引值写入到索引寄存器222来存取。所述索引值可包括寄存器240中的一者或一者以上的指针。对于一实施例，为了存取寄存器240中的一者以上，可将索引寄存器222分割成一个以上段使得索引寄存器可存储可分别充当寄存器240中的一者以上的一个以上指针的一个以上索引值。然而，所主张标的物的范围在这方面不受限制。
对于实例性寄存器写入命令，考虑其中处理器110执行对寄存器240中的寄存器2的写入存取的情形。处理器110可将送往寄存器2的信息写入到写入寄存器224且可将识别寄存器2的索引值写入到索引寄存器222。对于一实施例，控制器260可将存储于写入寄存器224中的信息传送到由存储于索引寄存器222中的索引值识别的寄存器(对于本实例，其为寄存器2)。以此方式，对实施于慢时钟域中的寄存器(在此实例中为寄存器2)的写入存取可通过将值写入到实施于快时钟域中的寄存器(在此实例中为索引寄存器222及数据写入寄存器224)来实现。性能准则可通过准许对位于快时钟域中的索引及寄存器的寄存器存取来满足，且较大数目的寄存器可通过将那些寄存器实施于较慢时钟域中来支持。因此，可实现快寄存器存取及较大数目的寄存器的潜在益处。类似地，对于实例性寄存器读取命令，考虑其中处理器110执行从寄存器240中的寄存器1的读取存取的情形。处理器110可将识别寄存器1的索引值写入到索引寄存器222。作为执行由处理器110发出的读取命令的部分，控制器260可将存储于由索引寄存器222中所存储的索引值识别的寄存器(在此实例中，其为寄存器1)中的信息传送到读取寄存器226，且存储于读取寄存器226中的信号信息可被提供到处理器110。当然，这些仅为实例性寄存器写入或读取存取，且所主张标的物的范围在这方面不受限制。类似地，图3中所描绘的寄存器的组织及配置仅为实例，且同样所主张标的物的范围在这方面不受限制。
图4是用于实例性非易失性存储器装置200的索引寄存器存取的寄存器配置的实例性实施例的示意性框图。图4的实例以数个方式不同于图3中所描绘的实例。在图4中，寄存器240被分割成M个群组。在一实施例中，个别群组包含N个寄存器。然而，虽然图4的实例描绘M个个别群组中有相等计数的寄存器，但所主张标的物的范围在这方面不受限制。在一个或一个以上其它实施例中，个别群组可包含不同计数的寄存器。举例来说，群组1可包含三个寄存器，且群组0可包含两个寄存器。然而，这些仅为实例，且所主张标的物的范围在这方面不受限制。
此外，对于图4的实例，索引寄存器222可被分割成两个字段。根据所主张标的物的实施例可包含一个或一个以上字段。在一实施例中，索引寄存器222可包括群组识别(ID)字段401及寄存器ID字段402。群组ID字段401可存储用以识别M个寄存器240群组当中的群组的群组ID值。对于一实施例，寄存器ID字段402可存储用以识别由群组ID字段识别的群组内的特定寄存器的寄存器ID值。此外，虽然图4的实例描绘单个群组ID字段及单个寄存器ID字段，但所主张标的物的范围在这方面不受限制。根据所主张标的物的索引寄存器的其它实施例可包含一个以上群组ID字段或一个以上寄存器ID字段，使得可由存储于索引寄存器(例如索引寄存器222)中的一索引值识别一个以上群组或一个以上寄存器。另外，根据所主张标的物的实施例可包含一个以上索引寄存器。此外，其它实施例可并入额外类型的字段以允许索引寄存器存取用于各种各样的目的。
在一实施例中，可在安全操作中利用一个或一个以上寄存器群组以界定受保护存储器块。尽管存储器保护方案的各种细节为众所周知的，但包含写入安全寄存器或读取安全寄存器命令的索引寄存器存取方案的实施例可在提供一个或一个以上受保护存储器区域中起一定作用。在一实施例中，可将实施于快时钟域中的索引寄存器分割成识别字段及寄存器类型字段。对于一实施例，安全寄存器可实施于慢时钟域中。此外，对于一实施例，可将索引值分割成识别值及寄存器类型值，其中所述识别值可包括所述安全寄存器的指针。另外，对于一实施例，可执行写入安全寄存器命令或读取安全寄存器命令。对于一实施例，可至少部分地响应于接收到写入安全寄存器命令代码而将存储于实施于快时钟域中的写入数据寄存器中的信息写入到所述安全寄存器，且可至少部分地响应于接收到读取安全寄存器命令代码而将存储于所述安全寄存器中的信息传送到读取数据寄存器。此外，对于一实施例，安全寄存器可包括受保护存储器块寄存器。然而，所主张标的物的范围在这些方面不受限制。
图5是图解说明用于实例性存储器装置的索引寄存器存取的过程的实例性实施例的流程图。在框510处，可在存储器装置的一个或一个以上输入端子处接收索引值。如本文中所使用，术语“输入端子”打算不仅包含只输入端子而且包含输入/输出端子。此外对于一实施例，存储器装置可包括相变存储器(PCM)快闪存储器装置，但同样所主张标的物在这方面不受限制。在框520处，可将索引值存储于存储器装置的第一寄存器中。所述第一寄存器可实施于第一时钟域中。所述索引值可识别存储器装置的第二寄存器，其中所述第二寄存器实施于第二时钟域中。在一实施例中，第一时钟域可在比第二时钟域的时钟频率高的时钟频率下操作。在一实施例中，第二寄存器可通过第一寄存器存取。此外，在一实施例中，第一寄存器可存储可指向第二寄存器的位置的索引值。在框530处，可接收存取由所述索引值识别的第二寄存器的命令。以此方式，从系统级的角度来看，对位于慢时钟域中的第二寄存器的存取以与对快时钟域中的寄存器的存取类似的方式操作。此外，对于一实施例，由于写入到慢时钟域中的寄存器或从其读取的最后一个值可存储于写入或读取寄存器中，因此可增强调试操作。根据所主张标的物的实施例可包含所有、少于或多于框510到框530。此外，框510到框530的次序仅为实例性次序，且所主张标的物在这方面不受限制。
本文中所包含的详细描述的一些部分是就对存储于特定设备或专用计算装置或平台的存储器内的二进制数字信号的操作的算法或符号表示方面来呈现的。在此特定说明书的上下文中，术语特定设备等包含通用计算机，一旦其经编程便依照来自程序软件的指令执行特定操作。算法描述或符号表示为信号处理或相关领域的技术人员用来将其工作的实质传达给所属领域的其它技术人员的技术的实例。本文提供一种算法，且其通常被视为通向所要结果的自相容操作或类似信号处理序列。在此上下文中，操作或处理涉及对物理数量的物理操纵。通常(但未必)，此些数量可呈能够存储、传送、组合、比较或以其它方式加以操纵的电信号或磁信号的形式。已证明，主要出于常见用法的原因，将此些信号称作位、数据、值、元素、符号、字符、项、数字、编号等有时较方便。然而，应理解，所有这些或类似术语将与适当物理数量相关联且仅为方便的标示。除非另有具体说明，从本文中的论述显而易见，应了解本说明书论述通篇中利用例如“处理”、“计算”、“运算”、“确定”等术语是指代特定设备(例如专用计算机或类似专用电子计算装置)的动作或过程。因此，在本说明书的上下文中，专用计算机或类似专用电子计算装置能够操纵或变换通常表示为所述专用计算机或类似专用电子计算装置的存储器、寄存器或其它信息存储装置、发射装置或显示装置内的物理电子或磁数量的信号。
本说明书通篇对“一个实施例”或“一实施例”的提及可意指结合特定实施例描述的特定特征、结构或特性可包含在所主张标的物的至少一个实施例中。因此，在本说明书通篇的各个地方中短语“在一个实施例中”或“在一实施例中”的出现未必打算指代相同实施例或所描述的任何一个特定实施例。此外，应理解，所描述的特定特征、结构或特性可以各种方式组合在一个或一个以上实施例中。当然，一般来说，这些及其它问题可随特定使用上下文变化。因此，这些术语的描述或使用的特定上下文可提供关于将针对所述上下文作出的推论的有益引导。
同样地，如本文中所使用的术语“及”和“或”可包含还至少部分地取决于其中使用此些术语的上下文而预期的各种含义。通常，在用于使例如A、B或C的列表相关联的情况下，“或”打算意指A、B及C(此处以包含意义使用)以及A、B或C(此处以互斥意义使用)。另外，如本文中所使用的术语“一个或一个以上”可用来以单数形式描述任一特征、结构或特性或者可用来描述特征、结构或特性的某一组合。但是，应注意此仅为说明性实例且所主张标的物并不限于此实例。
在前述说明中，已描述了所主张标的物的各个方面。出于解释的目的，阐述系统或配置以提供对所主张标的物的理解。然而，可在不存在那些特定细节的情况下实践所主张标的物。在其它情况下，省略或简化众所周知的特征以便不混淆所主张的标的物。尽管本文中已图解说明或描述了某些特征，但所属领域的技术人员现在将会想到许多修改、替代、改变或等效物。因此，应理解，所附权利要求书打算涵盖归属于所主张标的物的真实精神内的所有此些修改或改变。

Claims (24)

1.一种用于存取存储器装置的方法，其包括：
在所述存储器装置的一个或一个以上输入端子处接收索引值；
将所述索引值存储于所述存储器装置的第一寄存器中，所述第一寄存器实施于第一时钟域中，所述索引值识别所述存储器装置的第二寄存器，所述第二寄存器实施于第二时钟域中；及
接收存取由所述索引值识别的所述第二寄存器的命令，所述命令包括写入寄存器命令或读取寄存器命令中的一者，
其中在接收所述写入寄存器命令的情况下，将存储于所述存储器装置中的数据写入寄存器中的信息传送到所述第二寄存器；及
其中在接收所述读取寄存器命令的情况下，将存储于所述第二寄存器中的信息传送到数据读取寄存器。
2.根据权利要求1所述的方法，其中使所述第一时钟域在比所述第二时钟域的时钟频率大的时钟频率下操作。
3.根据权利要求1所述的方法，其中将所述数据写入寄存器及所述数据读取寄存器实施于所述第一时钟域中。
4.根据权利要求1所述的方法，其中将所述第一寄存器分割成群组识别字段及寄存器识别字段，其中存储于所述群组识别字段中的群组识别值从实施于所述第二时钟域中的一个或一个以上寄存器群组中识别实施于所述第二时钟域中的一寄存器群组，且其中存储于所述寄存器识别字段中的寄存器识别值指示来自经识别的所述寄存器群组的所述第二寄存器。
5.根据权利要求1所述的方法，其中所述第一寄存器包括被分割成识别字段及寄存器类型字段的索引寄存器，其中所述第二寄存器包括安全寄存器，其中将所述索引值分割成识别值及寄存器类型值，其中所述识别值包括所述安全寄存器的指针，且其中所述接收所述命令包括接收写入安全寄存器命令或读取安全寄存器命令中的一者。
6.根据权利要求5所述的方法，其进一步包括：
至少部分地响应于所述接收所述写入安全寄存器命令而将存储于所述存储器装置中的写入数据寄存器中的信息写入到所述安全寄存器；及
至少部分地响应于接收所述读取安全寄存器命令而将存储于所述安全寄存器中的信息传送到读取数据寄存器。
7.根据权利要求6所述的方法，其中所述安全寄存器包括受保护存储器块寄存器。
8.根据权利要求1所述的方法，其中所述存储器装置包括动态随机存取存储器装置、NAND快闪存储器装置、NOR快闪存储器装置及相变存储器快闪存储器装置中的一者或一者以上。
9.一种存储器设备，其包括：
一个或一个以上输入端子，其用以接收索引值及命令代码；
第一寄存器，其用以存储所述索引值，所述第一寄存器实施于第一时钟域中，所述索引值用以识别实施于第二时钟域中的第二寄存器，所述命令代码包括第二寄存器存取命令代码；及
控制器，其经配置以至少部分地响应于接收所述第二寄存器存取命令代码而存取由所述索引值识别的所述第二寄存器，其中所述第二寄存器存取命令代码包括写入寄存器命令代码或读取寄存器命令代码中的一者，
其中所述控制器经配置以至少部分地响应于所述写入寄存器命令代码的执行而将存储于数据写入寄存器中的信息传送到经识别的所述第二寄存器，且
其中所述控制器进一步经配置以至少部分地响应于所述读取寄存器命令代码的执行而将存储于所述经识别的第二寄存器中的信息传送到数据读取寄存器。
10.根据权利要求9所述的设备，所述第一时钟域将在比所述第二时钟域的时钟频率大的时钟频率下操作。
11.根据权利要求10所述的设备，其中所述数据写入寄存器及所述数据读取寄存器实施于所述第一时钟域中。
12.根据权利要求9所述的设备，其中所述第一寄存器被分割成群组识别字段及寄存器识别字段，存储于所述群组识别字段中的群组识别值用以从实施于所述第二时钟域中的一个或一个以上寄存器群组中识别实施于所述第二时钟域中的一寄存器群组，且存储于所述寄存器识别字段中的寄存器识别值用以指示来自所述经识别的寄存器群组的所述第二寄存器。
13.根据权利要求9所述的设备，其中所述第一寄存器包括被分割成识别字段及寄存器类型字段的索引寄存器，其中所述第二寄存器包括安全寄存器，其中所述索引值被分割成识别值及寄存器类型值，其中所述识别值包括所述安全寄存器的指针，且其中所述命令代码包括写入安全寄存器命令代码或读取安全寄存器命令代码中的一者。
14.根据权利要求13所述的设备，其进一步包括数据写入寄存器及数据读取寄存器，所述控制器用以至少部分地响应于所述写入安全寄存器命令代码的执行而将存储于所述数据写入寄存器中的信息写入到所述安全寄存器，且用以至少部分地响应于所述读取安全寄存器命令代码的执行而将存储于所述安全寄存器中的信息传送到所述数据读取寄存器。
15.根据权利要求14所述的设备，其中所述安全寄存器包括受保护存储器块寄存器。
16.根据权利要求9所述的设备，其包括动态随机存取存储器装置、NAND快闪存储器装置、NOR快闪存储器装置及相变存储器快闪存储器装置中的一者或一者以上。
17.一种计算系统，其包括：
处理器；及
存储器装置，其耦合到所述处理器，所述存储器装置包括：
一个或一个以上输入端子，其用以接收由所述处理器发射的索引值及命令代码；
第一寄存器，其用以存储所述索引值，所述第一寄存器实施于第一时钟域中，所述索引值用以识别实施于第二时钟域中的第二寄存器，所述命令代码包括第二寄存器存取命令代码；及
控制器，其经配置以至少部分地响应于接收所述第二寄存器存取命令代码而存取由所述索引值识别的所述第二寄存器，所述第二寄存器存取命令代码包括写入寄存器命令代码或读取寄存器命令代码中的一者，
其中所述控制器经配置以至少部分地响应于所述写入寄存器命令代码的执行而将存储于数据写入寄存器中的信息传送到经识别的所述第二寄存器，且
其中所述控制器进一步经配置以至少部分地响应于所述读取寄存器命令代码的执行而将存储于所述经识别的第二寄存器中的信息传送到数据读取寄存器。
18.根据权利要求17所述的系统，所述第一时钟域将在比所述第二时钟域的时钟频率大的时钟频率下操作。
19.根据权利要求17所述的系统，其中所述数据写入寄存器及所述数据读取寄存器实施于所述第一时钟域中。
20.根据权利要求17所述的系统，其中所述第一寄存器被分割成群组识别字段及寄存器识别字段，存储于所述群组识别字段中的群组识别值用以从实施于所述第二时钟域中的一个或一个以上寄存器群组中识别实施于所述第二时钟域中的一寄存器群组，且存储于所述寄存器识别字段中的寄存器识别值用以指示来自所述经识别的寄存器群组的所述第二寄存器。
21.根据权利要求17所述的系统，其中所述第一寄存器包括被分割成识别字段及寄存器类型字段的索引寄存器，其中所述第二寄存器包括安全寄存器，其中所述索引值被分割成识别值及寄存器类型值，其中所述识别值包括所述安全寄存器的指针，且其中所述命令代码包括写入安全寄存器命令代码或读取安全寄存器命令代码中的一者。
22.根据权利要求21所述的系统，所述存储器装置进一步包括写入数据寄存器及读取数据寄存器，所述控制器用以至少部分地响应于所述写入安全寄存器命令代码的执行而将存储于所述写入数据寄存器中的信息写入到所述安全寄存器，且用以至少部分地响应于所述读取安全寄存器命令代码的执行而将存储于所述安全寄存器中的信息传送到所述读取数据寄存器。
23.根据权利要求22所述的系统，其中所述安全寄存器包括受保护存储器块。
24.根据权利要求17所述的系统，其中所述存储器装置包括动态随机存取存储器装置、NAND快闪存储器装置、NOR快闪存储器装置及相变存储器快闪存储器装置中的一者或一者以上。
CN201110115893.0A 2010-04-30 2011-05-03 用于存取位于存储器装置中的寄存器的方法、设备及系统 Active CN102324246B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
ITMI2010A000761A IT1399916B1 (it) 2010-04-30 2010-04-30 Dispositivo di memoria ad accesso di registro indicizzato
ITMI2010A000761 2010-04-30
US12/916,421 2010-10-29
US12/916,421 US8539189B2 (en) 2010-04-30 2010-10-29 Indexed register access for memory device

Publications (2)

Publication Number Publication Date
CN102324246A CN102324246A (zh) 2012-01-18
CN102324246B true CN102324246B (zh) 2014-12-24

Family

ID=43037067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110115893.0A Active CN102324246B (zh) 2010-04-30 2011-05-03 用于存取位于存储器装置中的寄存器的方法、设备及系统

Country Status (7)

Country Link
US (2) US8539189B2 (zh)
JP (1) JP5500457B2 (zh)
KR (1) KR101266580B1 (zh)
CN (1) CN102324246B (zh)
DE (1) DE102011075023A1 (zh)
IT (1) IT1399916B1 (zh)
TW (1) TWI444891B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1399916B1 (it) 2010-04-30 2013-05-09 Balluchi Dispositivo di memoria ad accesso di registro indicizzato
CN102637453B (zh) * 2012-02-17 2015-05-06 北京时代全芯科技有限公司 一种包括串行输入输出接口的相变存储器
US9424442B2 (en) * 2013-11-27 2016-08-23 Huawei Technologies Co., Ltd. Nonvolatile memory and electronic device
CN103631732B (zh) * 2013-11-27 2016-09-07 华为技术有限公司 非易失存储器及电子设备
US9934831B2 (en) * 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
TWI619023B (zh) * 2016-11-30 2018-03-21 瑞昱半導體股份有限公司 記憶體控制電路及其方法
CN108053795B (zh) * 2017-12-13 2020-07-10 合肥京东方光电科技有限公司 一种覆晶薄膜电路板、显示装置和信号处理方法
US10622065B2 (en) * 2018-09-12 2020-04-14 Micron Technology, Inc. Dedicated commands for memory operations
CN109558335B (zh) * 2018-10-17 2020-05-12 上海移芯通信科技有限公司 一种基于Nor Flash存储器的嵌入式系统的文件存储格式
WO2020128547A1 (en) * 2018-12-21 2020-06-25 Micron Technology, Inc. Method and device to ensure a secure memory access
CN112036103B (zh) * 2020-09-01 2024-03-08 深圳市傲立电子有限公司 一种从快时钟域跨慢时钟域处理多比特数据的装置及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101361038A (zh) * 2005-11-28 2009-02-04 爱特梅尔公司 用于基于微控制器的闪存数字控制器系统的命令解码器

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04106793A (ja) * 1990-08-28 1992-04-08 Citizen Watch Co Ltd メモリインタフェース回路
JPH05290589A (ja) * 1992-04-03 1993-11-05 Nippon Steel Corp 半導体集積回路
US5509134A (en) * 1993-06-30 1996-04-16 Intel Corporation Method and apparatus for execution of operations in a flash memory array
JPH07307096A (ja) * 1994-05-13 1995-11-21 Fujitsu Ltd 半導体補助記憶装置
JPH11328084A (ja) * 1998-05-18 1999-11-30 Hitachi Ltd ディスク装置のホストインターフェース回路およびディスク装置
US6166963A (en) * 1998-09-17 2000-12-26 National Semiconductor Corporation Dual port memory with synchronized read and write pointers
JP4406988B2 (ja) * 1999-03-29 2010-02-03 ソニー株式会社 不揮発性記録媒体、記録方法、記録装置
JP3882459B2 (ja) * 1999-04-07 2007-02-14 ソニー株式会社 メモリ装置、データ処理装置、データ処理システムおよびデータ処理方法
US20060075395A1 (en) * 2004-10-01 2006-04-06 Lee Charles C Flash card system
JP3784229B2 (ja) * 2000-01-21 2006-06-07 シャープ株式会社 不揮発性半導体記憶装置およびそれを用いたシステムｌｓｉ
JP2002015584A (ja) * 2000-06-29 2002-01-18 Sanyo Electric Co Ltd 不揮発性メモリのリードプロテクト回路
FR2813427B1 (fr) * 2000-08-25 2002-11-29 St Microelectronics Sa Circuit de commande d'une memoire dram
US7395399B2 (en) * 2000-08-25 2008-07-01 Stmicroelectronics S.A. Control circuit to enable high data rate access to a DRAM with a plurality of areas
JP2003242474A (ja) 2002-02-18 2003-08-29 Toshiba Corp 非接触型ｉｃカード
JP2003242470A (ja) 2002-02-21 2003-08-29 Sony Corp 外部接続機器及びホスト機器
GB0204144D0 (en) 2002-02-22 2002-04-10 Koninkl Philips Electronics Nv Transferring data between differently clocked busses
JP3969240B2 (ja) * 2002-08-02 2007-09-05 ソニー株式会社 半導体記憶装置
JP4256198B2 (ja) * 2003-04-22 2009-04-22 株式会社東芝 データ記憶システム
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
FR2869700B1 (fr) * 2004-05-03 2006-08-18 St Microelectronics Sa Gestion de registres indexes dans un systeme sur une puce
JP4956922B2 (ja) * 2004-10-27 2012-06-20 ソニー株式会社 記憶装置
JP2006202412A (ja) * 2005-01-20 2006-08-03 Sharp Corp 半導体記憶装置
JP2007115382A (ja) * 2005-10-24 2007-05-10 Renesas Technology Corp 半導体集回路、記憶装置、及び制御プログラム
US7461186B2 (en) * 2006-02-03 2008-12-02 Infineon Technologies Ag Data handover unit for transferring data between different clock domains by parallelly reading out data bits from a plurality of storage elements
JP4434171B2 (ja) * 2006-04-26 2010-03-17 Ｔｄｋ株式会社 メモリコントローラ及びフラッシュメモリシステム
JP4153535B2 (ja) * 2006-05-30 2008-09-24 Ｔｄｋ株式会社 メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法
JP4991320B2 (ja) * 2007-01-12 2012-08-01 株式会社東芝 ホスト装置およびメモリシステム
JP2008181203A (ja) * 2007-01-23 2008-08-07 Sony Corp 記憶装置およびコンピュータシステム、並びに記憶装置の管理方法
JP2009059434A (ja) * 2007-08-31 2009-03-19 Toshiba Corp 半導体集積回路
US8417893B2 (en) * 2008-02-04 2013-04-09 Apple Inc. Memory mapping techniques
IT1399916B1 (it) 2010-04-30 2013-05-09 Balluchi Dispositivo di memoria ad accesso di registro indicizzato

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101361038A (zh) * 2005-11-28 2009-02-04 爱特梅尔公司 用于基于微控制器的闪存数字控制器系统的命令解码器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003-242470A 2003.08.29 *

Also Published As

Publication number Publication date
DE102011075023A1 (de) 2012-03-01
TW201201099A (en) 2012-01-01
US20110271038A1 (en) 2011-11-03
JP2011243274A (ja) 2011-12-01
KR20110121594A (ko) 2011-11-07
CN102324246A (zh) 2012-01-18
US20140019702A1 (en) 2014-01-16
KR101266580B1 (ko) 2013-05-22
US8832392B2 (en) 2014-09-09
IT1399916B1 (it) 2013-05-09
TWI444891B (zh) 2014-07-11
JP5500457B2 (ja) 2014-05-21
ITMI20100761A1 (it) 2011-10-31
US8539189B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
CN102324246B (zh) 用于存取位于存储器装置中的寄存器的方法、设备及系统
US10853238B2 (en) Unaligned data coalescing
CN102349111B (zh) 串行非易失性存储器的增强的可寻址性
US20120124317A1 (en) Concurrent read and write memory operations in a serial interface memory
KR100725271B1 (ko) 복수개의 ｄｍａ 채널을 갖는 ｕｓｂ-ｓｄ 저장 장치 및 그저장 방법
CN108491333A (zh) 环形缓冲区的数据写入方法、装置、设备及介质
US20130219146A1 (en) Method, device and system for a configurable address space for non-volatile memory
CN102859504B (zh) 复制数据的方法和系统以及获得数据副本的方法
CN107480074B (zh) 一种缓存方法、装置及电子设备
US20120226844A1 (en) Dual processor system and method for using the same
CN106372008B (zh) 一种数据缓存方法及装置
US8266361B1 (en) Access methods and circuits for devices having multiple buffers
US20130054885A1 (en) Multiport memory element and semiconductor device and system including the same
CN104598161A (zh) 数据读取、写入方法和装置及数据存储结构
CN100440383C (zh) 外部存储性能测试方法和装置
CN101178933B (zh) 一种闪存阵列装置
TWI447728B (zh) 動態隨機存取記憶體之控制方法及控制器
JP5839632B2 (ja) シリアル不揮発性メモリに対する向上されたアドレス能力
CN107515828B (zh) 一种数据读写方法及移动终端
CN112394859A (zh) 表格动态调整方法和终端设备
CN101859242A (zh) 一种寄存器读写方法及装置
CN103593302A (zh) 一种超级块信息的处理方法、装置及服务器
CN103778084A (zh) 储存装置以及其循环缓冲器的存取方法
CN110781118B (zh) 实现并行总线从模式的方法及装置、计算机设备、介质
KR101014511B1 (ko) 프로세서와 다수의 낸드 플래시 메모리의 액세스 연결 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant