TWI444891B - 用於記憶體裝置之索引暫存器存取 - Google Patents
用於記憶體裝置之索引暫存器存取 Download PDFInfo
- Publication number
- TWI444891B TWI444891B TW100115189A TW100115189A TWI444891B TW I444891 B TWI444891 B TW I444891B TW 100115189 A TW100115189 A TW 100115189A TW 100115189 A TW100115189 A TW 100115189A TW I444891 B TWI444891 B TW I444891B
- Authority
- TW
- Taiwan
- Prior art keywords
- register
- memory device
- secure
- clock domain
- command
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Description
本文中所揭示之標的物可係關於存取位於一記憶體裝置中之暫存器,且更特定而言可係關於對一記憶體裝置中之暫存器之索引暫存器存取。
本申請案主張對2010年4月30日提出申請之第MI2010A000761號意大利專利申請案之優先權。
包含例如快閃記憶體裝置之非揮發性記憶體裝置類型之記憶體裝置可存在於各種各樣之電子裝置中。特定而言,快閃記憶體裝置可用於電腦、數位相機、蜂巢式電話、個人數位助理等中。記憶體裝置可包含用於儲存各種類型之資訊之一或多個暫存器。舉例而言,暫存器可實施於一記憶體裝置上之相對快時鐘域中,例如由一記憶體裝置之串列或並行輸入/輸出介面分用之一時鐘域。
如上文所論述,包含例如快閃記憶體裝置之非揮發性記憶體裝置類型之記憶體裝置可存在於各種各樣之電子裝置中。記憶體裝置(例如,快閃記憶體裝置,此處僅舉一單個實例性記憶體類型)可用於電腦、數位相機、蜂巢式電話、個人數位助理等中。記憶體裝置可包含用於儲存各種類型之資訊之一或多個暫存器。暫存器可實施於一記憶體裝置上之一相對高頻時鐘域中。舉例而言,一或多個暫存器可實施於由一記憶體裝置之一串列或並行輸入/輸出介面分用之一時鐘域中。然而,為了在一記憶體裝置中併入數目越來越大之暫存器,在一相對高頻時鐘域中實施暫存器可出現設計或製造挑戰。為了在一記憶體裝置中併入更大數目個暫存器同時避免或至少減少可與實施於一相對高頻時鐘域中之暫存器相關聯之某些挑戰,根據所主張標的物之實施例可利用一索引暫存器方案。本文中闡述索引暫存器方案之實例性實施例。
為了存取一記憶體裝置中之任意大計數之暫存器同時減少在一相對高頻時鐘域中實施暫存器之困難,在一或多項實施例中可採用一索引暫存器技術。支援索引暫存器存取技術之實例性記憶體裝置可利用實施於一相對高頻時鐘域中之一或多個暫存器。一或多個相對高頻時鐘域暫存器可提供對實施於一相對低頻時鐘域中之一或多個額外暫存器之存取。如本文中所使用,一「相對高頻」時鐘域可稱作一「快」時鐘域,且一「相對低頻」時鐘域可稱作一「慢」時鐘域。若一第一時鐘域時鐘頻率大於一第二時鐘域時鐘頻率,則即使時鐘頻率之間的差係相對小,亦可將一第一時鐘域視為一「快」時鐘域且可將一第二時鐘域視為一「慢」時鐘域。在一實施例中,一快時鐘域可在約400 MHz下操作,且一慢時鐘域可在約50 MHz下操作。然而,此等僅係實例性時鐘頻率,且所主張標的物之範圍在此等方面不受限制。在實施一索引暫存器存取方案之一實施例之記憶體裝置中,可將表示資料信號或資訊之信號寫入至一快時鐘域中之一第一暫存器且隨後將儲存於該第一暫存器中之資訊傳送至一慢時鐘域中之一第二暫存器。在另一實施例中,可在一慢時鐘域中實施複數個暫存器,且可利用該快時鐘域之第一暫存器來存取該慢時鐘域之複數個暫存器中之任一者。
利用一快時鐘域之一或多個暫存器來存取一慢時鐘域之一或多個暫存器之一個潛在優點可為:若實施可用於各種各樣潛在目的中之任一者之數目越來越大之暫存器,則減小設計複雜性或製造成本。在一快時鐘域中實施更大數目個暫存器可呈現設計挑戰或可導致增加之製造困難或成本。可藉由在一快時鐘域中實施相對小數目個暫存器且在一慢時鐘域中實施較大數目個暫存器來避免或至少部分地減少設計挑戰或製造問題。藉由在一快時鐘域中實施幾個暫存器,可滿足效能考量因素,且藉由在一慢時鐘域中實施額外暫存器,可提供較大數目個暫存器同時避免或減少在於一快時鐘域中實施較大數目個暫存器之情況下原本可遭遇之問題。當然,所主張標的物之範圍在此方面不受限制。
已在說明書之結束部分中特別指出且明確主張了所主張之標的物。然而,關於組織或操作方法以及其目標、特徵或優點兩者,可藉由參考結合附圖閱讀之以下詳細說明來最佳地理解此兩者。
在以下詳細說明中參考形成本文一部分之附圖,其中通篇中相似編號可指明相似部件以指示對應或類似元件。將瞭解,為使圖解說明簡單或清晰起見,圖中所圖解說明之元件未必是按比例繪製。例如,為清晰起見,可相對於其他元件擴大某些元件之尺寸。此外,應理解可利用其他實施例。此外,可在不背離所主張標的物之範圍之情況下做出結構或邏輯改變。亦應注意,方向或參考(舉例而言,向上、向下、頂部、底部等等)可用來促進圖式之論述而並非意欲限制所主張標的物之應用。因此,不應將以下詳細說明視為限制所主張標的物或其等效物之範圍。
在以下詳細說明中,陳述眾多特定細節以提供對所主張標的物之一透徹理解。然而,熟悉此項技術者將理解可在不存在此等特定細節之情況下實踐所主張之標的物。在其他例項下,未詳細地闡述熟悉此項技術者將知曉之方法、設備或系統以便不混淆所主張之標的物。
圖1係包括一處理器110及一記憶體130之一計算平台100之一實例性實施例之一方塊圖。對於本實例,記憶體130包括一快閃記憶體裝置,但所主張標的物之範圍在此方面不受限制。對於此實例,記憶體130係藉助一並行互連件120耦合至處理器110,但所主張標的物之範圍在此方面不受限制。此外,在一實施例中,記憶體130可包括實施於一第一時鐘域中之一或多個暫存器及實施於一第二時鐘域中之一或多個額外暫存器。在一實施例中,來自第一時鐘域之一或多個暫存器可用於存取第二時鐘域之一或多個暫存器。此外,對於一實施例,該第一時鐘域可包括一相對高頻時鐘域,且該第二時鐘域可包括一相對低頻時鐘域。根據所主張標的物之實施例並不限於特定時鐘頻率,而是時鐘域可具有各種各樣之可能時鐘頻率中之任一者。
對於一實施例,計算平台100之一組態可包括例如圖1中所繪示之一就地執行(XiP)實施方案,其中處理器110可直接自長期記憶體中提取指令。如本文中所使用,術語「就地執行」連同其縮寫「XiP」與能夠自長期儲存裝置(例如,一快閃記憶體)中提取指令之一處理器有關。更通常地,處理器自一中間儲存裝置(例如,一動態隨機存取記憶體(DRAM))中提取指令。
如本文中所使用之術語「計算平台」係指包含處理或儲存呈信號形式之資料之一能力的一系統或一裝置。因此,在此上下文中,一計算平台可包括硬體、軟體、韌體及/或其任一組合。本文中所包含之詳細闡述之某些部分係就對儲存於一特定設備或專用計算裝置或平台之一記憶體內之二進制數位信號之操作之演算法或符號表示方面而呈現。在此特定說明書之上下文中,術語特定設備等包含一通用電腦,一旦其經程式化便依照來自程式軟體之指令執行特定操作。如圖1中所繪示之計算平台100僅為一項實例,且所主張標的物之範圍在此等方面不受限制。對於一或多項實施例,一計算平台可包括各種各樣之數位電子裝置中之任一者,包含(但不限於):個人桌上型或筆記型電腦、高清晰度電視、數位通用光碟(DVD)播放器或記錄器、遊戲控制台、衛星電視接收器、蜂巢式電話、個人數位助理、行動音訊或視訊回放或記錄裝置等等。此外,除非另有具體說明,否則本文中參考流程圖或以其他方式闡述之一處理程序亦可由一計算平台整體地或部分地執行或控制。對於本文中所闡述之實例性實施例,計算平台100可包括一蜂巢式電話或智慧電話,但同樣所主張標的物之範圍不受如此限制。
如上文所提及,對於一實施例,處理器110可藉助一並行互連件120耦合至記憶體130。在另一實例性實施例中,互連件120可包括一串列周邊介面(SPI)。所主張標的物之範圍並不限於一處理器與一記憶體裝置之間的任一特定類型之互連件。此外,雖然將處理器110繪示為與記憶體130直接連接,但所主張標的物之範圍內之其他實施例可間接地耦合處理器110與記憶體130。
如先前所提及,對於一項實例性實施例,記憶體130可包括一快閃記憶體裝置。快閃記憶體之特徵可至少部分地在於電可擦除或可程式化之一能力,且可用於各種各樣之電子裝置類型中,包含(但不限於):數位相機、蜂巢式電話、個人數位助理、可攜式導航裝置、可攜式音樂播放器、筆記型電腦、桌上型電腦等,此處僅舉幾個實例。此外,快閃記憶體裝置可包括並行資料介面或串列介面。在至少某些例項下,並行介面可至少部分地由於增加數目之輸入/輸出端子而允許相對良好之資料輸送量。另一方面,串列介面可至少部分地由於減小數目之輸入/輸出端子而提供減小之成本。當然,所主張標的物之範圍在此等方面不受限制。
雖然本文中所闡述之實例性實施例將記憶體論述為包括快閃記憶體裝置,但所主張標的物之範圍在此方面不受限制且其他實施例可利用其他類型之揮發性或非揮發性記憶體裝置。舉例而言,一或多項實施例可包含唯讀記憶體(ROM)、相變記憶體(PCM)、動態隨機存取記憶體(DRAM)等。此外,所主張標的物之範圍並不限於一特定類型之快閃記憶體。根據所主張標的物之實施例可包括NOR快閃記憶體,此處僅舉一項實例。
根據一實施例,一記憶體裝置之一或多個暫存器可儲存表示由記憶體裝置之一特定狀態表達之資料或資訊之信號。舉例而言,表示資料或資訊之一電子信號可藉由以下方式儲存於一記憶體裝置中之一暫存器中:影響或改變該記憶體裝置之暫存器之一狀態以將資料或資訊表示為二進制資訊(例如,一或零,本文中個別地稱為「1」或「0」)。在一特定實施方案中,舉例而言,暫存器為儲存表示資料或資訊之一信號之一狀態改變可構成記憶體裝置至一不同狀態或事態之一變換。
圖2係繪示包含一非揮發性記憶體陣列250之一非揮發性記憶體裝置200之一實例性實施例之一示意性方塊圖。記憶體裝置200可包括一NOR快閃記憶體裝置,但同樣所主張標的物之範圍在此方面不受限制。對於一或多項實施例,非揮發性記憶體200可包括一控制器230、一控制器260及輸入/輸出緩衝器210。此外,對於一實施例,記憶體200可被分割成一第一時鐘域201及一第二時鐘域202。對於一實施例,第一時鐘域201可包括一快時鐘域且第二時鐘域202可包括一慢時鐘域。如先前所提及,「快」及「慢」之標示並不表示時鐘頻率之任一特定值或值範圍,而是意指表示第一時鐘域201在比第二時鐘域202高的一時鐘頻率下操作。
對於一或多項實施例,控制器230可位於第一時鐘域201中,且控制器260可位於第二時鐘域202中。在一實施例中,控制器230可自處理器110接收一或多個控制信號且可產生一或多個內部控制信號以執行若干個操作中之任一者,舉例而言,包含處理器110可藉以存取記憶體陣列250內之資訊或記憶體庫之讀取及/或寫入操作。此外,控制器230可進一步產生一或多個內部控制信號以執行對一或多個暫存器之存取。在一實施例中,控制器230可與控制器260通信以執行操作。如本文中所使用,術語「控制器」意指包含在命令序列與記憶體裝置有關時對該等命令序列之管理或執行中所涉及之任何電路或邏輯。控制器230或控制器260可進一步個別地包括一處理器,其可執行指令以達成與記憶體200有關之若干個功能中之任一者。在一實施例中,控制器260可執行暫存器222、224及226與暫存器240之間的資訊傳送。此外,控制器260可執行對記憶體陣列250之存取。當然,本文中針對非揮發性記憶體200所闡述之實施例僅為實例,且所主張標的物之範圍在此方面不受限制。
對於此實例性實施例,非揮發性記憶體200可經由互連件120自處理器110接收一或多個位址、資料或控制信號。如下文更詳細地解釋,舉例而言,處理器110可將表示一記憶體存取命令之一或多個信號傳輸至非揮發性記憶體200。一記憶體存取命令可包含經由互連件120遞送且在輸入/輸出緩衝器210處接收之一位址。處理器110可執行可請求對記憶體陣列250之存取之某種軟體代理程式。舉例而言,可依據儲存於記憶體陣列250之一碼記憶體庫中之指令執行軟體代理程式。處理器110可提取該軟體代理程式之指令且可進一步執行所提取之指令。來自該軟體代理程式之指令中之一或多者可包括對記憶體陣列250之一資料或資訊記憶體庫區域之一讀取或寫入存取的一請求。
此外,對於一實施例,處理器110可執行可請求對實施於第一時鐘域201中之一索引暫存器222、一資料或資訊寫入暫存器224或者一資料或資訊讀取暫存器226之存取之某種軟體代理程式。該軟體代理程式可進一步請求對實施於第二時鐘域202中之複數個暫存器240之存取。
圖3係繪示來自記憶體200之索引暫存器222、資料或資訊寫入暫存器224及資料或資訊讀取暫存器226之一示意性方塊圖。圖3中亦繪示從0到N-1編號之暫存器240。如圖2中所見,索引暫存器222、寫入暫存器224及讀取暫存器226係第一時鐘域201之部分且如此藉由一快時鐘信號(CLKFAST
)211進行計時。如先前所提及,術語「快」在結合一時鐘域或結合一時鐘信號使用時不意指表示任一特定時鐘頻率或頻率範圍。而是,術語「快」意指僅表示一快時鐘域或一快時鐘信號具有大於一「慢」時鐘域或一慢時鐘信號之時鐘頻率之一時鐘頻率。類似地,術語「慢」在結合一時鐘信號或一時鐘域使用時意指僅表示一慢時鐘域或一慢時鐘信號具有小於一快時鐘域或一快時鐘信號之時鐘頻率之一時鐘頻率。如圖2中所進一步繪示,暫存器240係第二時鐘域202之部分且如此藉由一慢時鐘信號(CLKSLOW
)212進行計時。
在一實施例中,可(例如)由處理器210至少部分地藉由將一索引值寫入至索引暫存器222來存取暫存器240中之一或多者。該索引值可包括指向暫存器240中之一或多者之一指標。對於一實施例,為了存取暫存器240中之一者以上,可將索引暫存器222分割成一個以上段使得索引暫存器可儲存可分別充當指向暫存器240中之一者以上之一個以上指標之一個以上索引值。然而,所主張標的物之範圍在此方面不受限制。
對於一實例性暫存器寫入命令,考量其中處理器110執行對暫存器240中之暫存器2之一寫入存取之一情形。處理器110可將送往暫存器2之資訊寫入至寫入暫存器224且可將識別暫存器2之一索引值寫入至索引暫存器222。對於一實施例,控制器260可將儲存於寫入暫存器224中之資訊傳送至藉由儲存於索引暫存器222中之索引值識別之一暫存器(對於本實例,其係暫存器2)。以此方式,可藉由將值寫入至實施於一快時鐘域中之暫存器(在此實例中係索引暫存器222及資料寫入暫存器224)來達成對實施於一慢時鐘域中之一暫存器(在此實例中係暫存器2)之一寫入存取。可藉由准許對位於快時鐘域中之索引及暫存器之暫存器存取來滿足效能準則,且可藉由將彼等暫存器實施於較慢時鐘域中來支援較大數目個暫存器。因此,可實現快暫存器存取及較大數目個暫存器之潛在益處。
類似地,對於一實例性暫存器讀取命令,考量其中處理器110執行自暫存器240中之暫存器1之一讀取存取之一情形。處理器110可將識別暫存器1之一索引值寫入至索引暫存器222。作為執行由處理器110發佈之一讀取命令之部分,控制器260可將儲存於藉由索引暫存器222中所儲存之一索引值識別之一暫存器(在此實例中,其係暫存器1)中之資訊傳送至讀取暫存器226,且儲存於讀取暫存器226中之信號資訊可被提供至處理器110。當然,此等僅為實例性暫存器寫入或讀取存取,且所主張標的物之範圍在此方面不受限制。類似地,圖3中所繪示之暫存器之組織及組態僅係一實例,且同樣所主張標的物之範圍在此方面不受限制。
圖4係繪示用於實例性非揮發性記憶體裝置200之索引暫存器存取之一暫存器組態之一實例性實施例之一示意性方塊圖。圖4之實例以數個方式不同於圖3中所繪示之實例。在圖4中,暫存器240被分割成M個群組。在一實施例中,個別群組包含N個暫存器。然而,雖然圖4之實例繪示M個個別群組中有相等計數之暫存器,但所主張標的物之範圍在此方面不受限制。在一或多項其他實施例中,個別群組可包含不同計數之暫存器。舉例而言,群組1可包含三個暫存器,且群組0可包含兩個暫存器。然而,此等僅係實例,且所主張標的物之範圍在此方面不受限制。
此外,對於圖4之實例,索引暫存器222可被分割成兩個欄位。根據所主張標的物之實施例可包含一或多個欄位。在一實施例中,索引暫存器222可包括一群組識別(ID)欄位401及一暫存器ID欄位402。群組ID欄位401可儲存一群組ID值以識別M個暫存器240群組當中之一群組。對於一實施例,暫存器ID欄位402可儲存一暫存器ID值以識別藉由一群組ID欄位識別之一群組內之一特定暫存器。此外,雖然圖4之實例繪示一單個群組ID欄位及一單個暫存器ID欄位,但所主張標的物之範圍在此方面不受限制。根據所主張標的物之一索引暫存器之其他實施例可包含一個以上群組ID欄位或一個以上暫存器ID欄位,使得可藉由儲存於一索引暫存器(例如索引暫存器222)中之一索引值識別一個以上群組或一個以上暫存器。另外,根據所主張標的物之實施例可包含一個以上索引暫存器。此外,其他實施例可併入有額外類型之欄位以允許將索引暫存器存取用於各種各樣之目的。
在一實施例中,可在安全操作中利用一或多個暫存器群組以界定一受保護記憶體區塊。儘管一記憶體保護方案之各種細節係眾所周知,但包含寫入安全暫存器或讀取安全暫存器命令之一索引暫存器存取方案之一實施例可在提供一或多個受保護記憶體區域中起一定作用。在一實施例中,可將實施於一快時鐘域中之一索引暫存器分割成一識別欄位及一暫存器類型欄位。對於一實施例,一安全暫存器可實施於一慢時鐘域中。此外,對於一實施例,可將一索引值分割成一識別值及一暫存器類型值,其中該識別值可包括指向該安全暫存器之一指標。另外,對於一實施例,可執行一寫入安全暫存器命令或一讀取安全暫存器命令。對於一實施例,可至少部分地回應於接收到一寫入安全暫存器命令碼而將儲存於實施於一快時鐘域中之一寫入資料暫存器中之資訊寫入至該安全暫存器,且可至少部分地回應於接收到一讀取安全暫存器命令碼而將儲存於該安全暫存器中之資訊傳送至一讀取資料暫存器。此外,對於一實施例,一安全暫存器可包括一受保護記憶體區塊暫存器。然而,所主張標的物之範圍在此等方面不受限制。
圖5係圖解說明用於一實例性記憶體裝置之索引暫存器存取之一處理程序之一實例性實施例之一流程圖。在方塊510處,可在一記憶體裝置之一或多個輸入端子處接收一索引值。如本文中所使用,術語「輸入端子」意指不僅包含唯輸入端子且亦包含輸入/輸出端子。此外,對於一實施例,一記憶體裝置可包括一相變記憶體(PCM)快閃記憶體裝置,但同樣所主張標的物在此方面不受限制。在方塊520處,可將一索引值儲存於記憶體裝置之一第一暫存器中。可將該第一暫存器實施於一第一時鐘域中。該索引值可識別記憶體裝置之一第二暫存器,其中該第二暫存器係實施於一第二時鐘域中。在一實施例中,第一時鐘域可在比第二時鐘域之一時鐘頻率高之一時鐘頻率下操作。在一實施例中,可透過第一暫存器存取第二暫存器。此外,在一實施例中,第一暫存器可儲存可指向第二暫存器之位置之一索引值。在方塊530處,可接收存取藉由該索引值識別之第二暫存器之一命令。以此方式,自一系統級角度來看,對位於一慢時鐘域中之第二暫存器之一存取以與對一快時鐘域中之一暫存器之一存取類似的一方式操作。此外,對於一實施例,由於可將寫入至一慢時鐘域中之一暫存器或自其讀取之最後一個值儲存於一寫入暫存器或一讀取暫存器中,因此可增強除錯操作。根據所主張標的物之實施例可包含所有、少於或多於方塊510至方塊530。此外,方塊510至方塊530之次序僅係一實例性次序,且所主張標的物在此方面不受限制。
本文中所包含之詳細闡述之某些部分係就對儲存於一特定設備或專用計算裝置或平台之一記憶體內之二進制數位信號之操作之演算法或符號表示方面而呈現。在此特定說明書之上下文中,術語特定設備等包含一通用電腦,一旦其經程式化便依照來自程式軟體之指令執行特定操作。演算法闡述或符號表示係熟悉信號處理或相關領域技術者用來將其工作之實質傳達給其他熟悉此項技術者之技術之實例。本文提供一種演算法,且其通常被視為導致一所期望結果之一自相一致操作或類似信號處理序列。在此上下文中,操作或處理涉及對物理量之實體操縱。通常(但未必),此些量可呈能夠儲存、傳送、組合、比較或以其他方式加以操縱之電信號或磁信號之形式。已證明,主要出於常見用法之原因,將此些信號稱作位元、資料、值、元素、符號、字符、項、數位、編號等有時較方便。然而,應理解,所有此等或類似術語係與適當物理量相關聯且僅係方便之標示。除非另有具體說明,從本文中之論述顯而易見,應瞭解本說明書論述通篇中利用例如「處理」、「計算」、「運算」、「判定」等術語是指代一特定設備(例如,一專用電腦或一類似專用電子計算裝置)之動作或處理程序。因此,在本說明書之上下文中,一專用電腦或一類似專用電子計算裝置能夠操縱或變換通常表示為該專用電腦或類似專用電子計算裝置之記憶體、暫存器或其他資訊儲存裝置、傳輸裝置或顯示裝置內之實體電子或磁性量之信號。
本說明書通篇對「一項實施例」或「一實施例」之提及可意指結合一特定實施例闡述之一特定特徵、結構或特性可包含在所主張標的物之至少一項實施例中。因此,在本說明書通篇之各個地方中短語「在一項實施例中」或「在一實施例中」之出現未必意欲指代相同實施例或所闡述之任何一個特定實施例。此外,應理解,所闡述之特定特徵、結構或特性可以各種方式組合在一或多項實施例中。當然,一般而言,此等及其他問題可隨特定使用上下文變化。因此,此等術語之闡述或使用之特定上下文可提供關於將針對彼上下文作出之推論之有益引導。
同樣地,如本文中所使用之術語「及」和「或」可包含亦至少部分地取決於其中使用此些術語之上下文而預期之各種含義。通常,在用於使例如A、B或C之一清單相關聯之情況下,「或」意欲意指A、B及C(此處以包含意義使用)以及A、B或C(此處以排斥意義使用)。另外,如本文中所使用之術語「一或多個」可用來以單數形式闡述任一特徵、結構或特性或者可用來闡述特徵、結構或特性之某一組合。但是,應注意此僅係一說明性實例且所主張標的物並不限於此實例。
在前述說明中,已闡述了所主張標的物之各個態樣。出於解釋之目的,闡明系統或組態以提供對所主張標的物之一理解。然而,可在不存在彼等特定細節之情況下實踐所主張標的物。在其他例項下,省略或簡化眾所周知之特徵以便不混淆所主張之標的物。儘管本文中已圖解說明或闡述了某些特徵,但熟悉此項技術者現在將會想到許多修改、替代、改變或等效物。因此,應理解,隨附專利申請範圍意欲涵蓋歸屬於所主張標的物之真實精神內之所有此些修改或改變。
100...計算平台
110...處理器
120...並行互連件
130...記憶體
200...非揮發性記憶體裝置
201...第一時鐘域
202...第二時鐘域
210...輸入/輸出緩衝器
222...暫存器
224...暫存器
226...暫存器
230...控制器
240...暫存器
250...非揮發性記憶體陣列
260...控制器
211...快時鐘信號
212...慢時鐘信號
222...索引暫存器
224...寫入暫存器
226...讀取暫存器
240...暫存器
401...群組識別(ID)欄位
402...暫存器識別(ID)欄位
圖1係圖解說明一計算平台之一實例性實施例之一示意性方塊圖。
圖2係繪示一非揮發性記憶體裝置之一實例性實施例之一示意性方塊圖。
圖3係繪示用於一實例性記憶體裝置之索引暫存器存取之一暫存器組態之一實例性實施例之一示意性方塊圖。
圖4係繪示用於一實例性記憶體裝置之索引暫存器存取之一暫存器組態之一實例性實施例之一示意性方塊圖。
圖5係圖解說明用於一實例性記憶體裝置之索引暫存器存取之一處理程序之一實例性實施例之一流程圖。
211...快時鐘信號
212...慢時鐘信號
222...索引暫存器
224...寫入暫存器
226...讀取暫存器
240...暫存器
Claims (24)
- 一種於一記憶體裝置中存取資訊之方法,其包括:在該記憶體裝置之一或多個輸入端子處接收一索引值;將該索引值儲存於該記憶體裝置之一第一暫存器中,該第一暫存器實施於一第一時鐘域中,該索引值識別該記憶體裝置之一第二暫存器,該第二暫存器實施於一第二時鐘域中;接收存取藉由該索引值識別之該第二暫存器之一命令,該命令包括一寫入暫存器命令或一讀取暫存器命令中之一者,其中於接收到該寫入暫存器命令時,儲存於該記憶體裝置中一資料寫入暫存器之資料被傳送至該第二暫存器,及其中於接收到該讀取暫存器命令時,儲存於該第二暫存器中之資料被傳送至一資料讀取暫存器。
- 如請求項1之方法,其中在比該第二時鐘域之時鐘頻率大之一時鐘頻率下操作該第一時鐘域。
- 如請求項1之方法,其中將該資料寫入暫存器及該資料讀取暫存器實施於該第一時鐘域中。
- 如請求項1之方法,其中將該第一暫存器分割成一群組識別欄位及一暫存器識別欄位,其中儲存於該群組識別欄位中之一群組識別值自實施於該第二時鐘域中之一或多個暫存器群組中識別實施於該第二時鐘域中之一暫存 器群組,且其中儲存於該暫存器識別欄位中之一暫存器識別值指示來自該經識別之暫存器群組之該第二暫存器。
- 如請求項1之方法,其中該第一暫存器包括被分割成一識別欄位及一暫存器類型欄位之一索引暫存器,其中該第二暫存器包括一安全暫存器,其中將該索引值分割成一識別值及一暫存器類型值,其中該識別值包括指向該安全暫存器之一指標,且其中該接收該命令包括接收一寫入安全暫存器命令或一讀取安全暫存器命令中之一者。
- 如請求項5之方法,其進一步包括:至少部分地回應於該接收到該寫入安全暫存器命令而將儲存於該記憶體裝置中之一寫入資料暫存器中之資訊寫入至該安全暫存器;及至少部分地回應於接收到該讀取安全暫存器命令而將儲存於該安全暫存器中之資訊傳送至讀取資料暫存器。
- 如請求項6之方法,其中該安全暫存器包括一受保護記憶體區塊暫存器。
- 如請求項1之方法,其中該記憶體裝置包括一動態隨機存取記憶體裝置、一NAND快閃記憶體裝置、一NOR快閃記憶體裝置及一相變記憶體快閃記憶體裝置中之一或多者。
- 一種記憶體設備,其包括:一或多個輸入端子,其用以接收一索引值及一命令 碼;一第一暫存器,其用以儲存該索引值,該第一暫存器實施於一第一時鐘域中,該索引值用以識別實施於一第二時鐘域中之一第二暫存器,該命令碼包括一寫入暫存器命令碼或一讀取暫存器命令碼中之一者;及一控制器,其經組態以用以存取藉由該索引值識別之該第二暫存器,其中該控制器經組態用以至少部分地回應於該寫入暫存器命令碼之一執行而將儲存於一資料寫入暫存器中之資訊傳送至該經識別之第二暫存器,及其中該控制器進一步經組態用以至少部分地回應於該讀取暫存器命令碼之一執行而將儲存於該經識別之第二暫存器中之資訊傳送至一資料讀取暫存器。
- 如請求項9之設備,該第一時鐘域將在比該第二時鐘域之時鐘頻率大之一時鐘頻率下操作。
- 如請求項9之設備,其中該資料寫入暫存器及該資料讀取暫存器係實施於該第一時鐘域中。
- 如請求項9之設備,其中該第一暫存器係分割成一群組識別欄位及一暫存器識別欄位,儲存於該群組識別欄位中之一群組識別值用以自實施於該第二時鐘域中之一或多個暫存器群組中識別實施於該第二時鐘域中之一暫存器群組,且儲存於該暫存器識別欄位中之一暫存器識別值用以指示來自該經識別之暫存器群組之該第二暫存器。
- 如請求項9之設備,其中該第一暫存器包括被分割成一識別欄位及一暫存器類型欄位之一索引暫存器,其中該第二暫存器包括一安全暫存器,其中該索引值係分割成一識別值及一暫存器類型值,其中該識別值包括指向該安全暫存器之一指標,且其中該命令碼包括一寫入安全暫存器命令碼或一讀取安全暫存器命令碼中之一者。
- 如請求項13之設備,其進一步包括一資料寫入暫存器及一資料讀取暫存器,該控制器用以至少部分地回應於該寫入安全暫存器命令碼之一執行而將儲存於該資料寫入暫存器中之資訊寫入至該安全暫存器,且用以至少部分地回應於該讀取安全暫存器命令碼之一執行而將儲存於該安全暫存器中之資訊傳送至該資料讀取暫存器。
- 如請求項14之設備,其中該安全暫存器包括一受保護記憶體區塊暫存器。
- 如請求項9之設備,其包括一動態隨機存取記憶體裝置、一NAND快閃記憶體裝置、一NOR快閃記憶體裝置及一相變記憶體快閃記憶體裝置中之一或多者。
- 一種電腦系統,其包括:一處理器;及一記憶體裝置,其耦合至該處理器,該記憶體裝置包括:一或多個輸入端子,其用以接收由該處理器傳輸之一索引值及一命令碼;一第一暫存器,其用以儲存該索引值,該第一暫存 器實施於一第一時鐘域中,該索引值用以識別實施於一第二時鐘域中之一第二暫存器,該命令碼包括一寫入暫存器命令碼或一讀取暫存器命令碼中之一者;及一控制器,其經組態以存取藉由該索引值識別之該第二暫存器,其中該控制器經組態用以至少部分地回應於該寫入暫存器命令碼之一執行而將儲存於一資料寫入暫存器中之資訊傳送至該經識別之第二暫存器,及其中該控制器進一步經組態用以至少部分地回應於該讀取暫存器命令碼之一執行而將儲存於該經識別之第二暫存器中之資訊傳送至一資料讀取暫存器。
- 如請求項17之系統,該第一時鐘域將在比該第二時鐘域之時鐘頻率大之一時鐘頻率下操作。
- 如請求項17之系統,其中該資料寫入暫存器及該資料讀取暫存器係實施於該第一時鐘域中。
- 如請求項17之系統,其中該第一暫存器係分割成一群組識別欄位及一暫存器識別欄位,儲存於該群組識別欄位中之一群組識別值用以自實施於該第二時鐘域中之一或多個暫存器群組中識別實施於該第二時鐘域中之一暫存器群組,且儲存於該暫存器識別欄位中之一暫存器識別值用以指示來自該經識別之暫存器群組之該第二暫存器。
- 如請求項17之系統,其中該第一暫存器包括分割成一識別欄位及一暫存器類型欄位之一索引暫存器,其中該第 二暫存器包括一安全暫存器,其中該索引值係分割成一識別值及一暫存器類型值,其中該識別值包括指向該安全暫存器之一指標,且其中該命令碼包括一寫入安全暫存器命令碼或一讀取安全暫存器命令碼中之一者。
- 如請求項21之系統,該記憶體裝置進一步包括一寫入資料暫存器及一讀取資料暫存器,該控制器用以至少部分地回應於該寫入安全暫存器命令碼之一執行而將儲存於該寫入資料暫存器中之資訊寫入至該安全暫存器,且用以至少部分地回應於該讀取安全暫存器命令碼之一執行而將儲存於該安全暫存器中之資訊傳送至該讀取資料暫存器。
- 如請求項22之系統,其中該安全暫存器包括一受保護記憶體區塊。
- 如請求項17之系統,其中該記憶體裝置包括一動態隨機存取記憶體裝置、一NAND快閃記憶體裝置、一NOR快閃記憶體裝置及一相變記憶體快閃記憶體裝置中之一或多者。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
ITMI2010A000761A IT1399916B1 (it) | 2010-04-30 | 2010-04-30 | Dispositivo di memoria ad accesso di registro indicizzato |
US12/916,421 US8539189B2 (en) | 2010-04-30 | 2010-10-29 | Indexed register access for memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201201099A TW201201099A (en) | 2012-01-01 |
TWI444891B true TWI444891B (zh) | 2014-07-11 |
Family
ID=43037067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100115189A TWI444891B (zh) | 2010-04-30 | 2011-04-29 | 用於記憶體裝置之索引暫存器存取 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8539189B2 (zh) |
JP (1) | JP5500457B2 (zh) |
KR (1) | KR101266580B1 (zh) |
CN (1) | CN102324246B (zh) |
DE (1) | DE102011075023A1 (zh) |
IT (1) | IT1399916B1 (zh) |
TW (1) | TWI444891B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1399916B1 (it) | 2010-04-30 | 2013-05-09 | Balluchi | Dispositivo di memoria ad accesso di registro indicizzato |
CN102637453B (zh) * | 2012-02-17 | 2015-05-06 | 北京时代全芯科技有限公司 | 一种包括串行输入输出接口的相变存储器 |
CN103631732B (zh) * | 2013-11-27 | 2016-09-07 | 华为技术有限公司 | 非易失存储器及电子设备 |
US9424442B2 (en) * | 2013-11-27 | 2016-08-23 | Huawei Technologies Co., Ltd. | Nonvolatile memory and electronic device |
US9934831B2 (en) * | 2014-04-07 | 2018-04-03 | Micron Technology, Inc. | Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters |
TWI619023B (zh) * | 2016-11-30 | 2018-03-21 | 瑞昱半導體股份有限公司 | 記憶體控制電路及其方法 |
CN108053795B (zh) * | 2017-12-13 | 2020-07-10 | 合肥京东方光电科技有限公司 | 一种覆晶薄膜电路板、显示装置和信号处理方法 |
US10622065B2 (en) * | 2018-09-12 | 2020-04-14 | Micron Technology, Inc. | Dedicated commands for memory operations |
CN109558335B (zh) * | 2018-10-17 | 2020-05-12 | 上海移芯通信科技有限公司 | 一种基于Nor Flash存储器的嵌入式系统的文件存储格式 |
WO2020128547A1 (en) * | 2018-12-21 | 2020-06-25 | Micron Technology, Inc. | Method and device to ensure a secure memory access |
CN112036103B (zh) * | 2020-09-01 | 2024-03-08 | 深圳市傲立电子有限公司 | 一种从快时钟域跨慢时钟域处理多比特数据的装置及方法 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04106793A (ja) * | 1990-08-28 | 1992-04-08 | Citizen Watch Co Ltd | メモリインタフェース回路 |
JPH05290589A (ja) * | 1992-04-03 | 1993-11-05 | Nippon Steel Corp | 半導体集積回路 |
US5509134A (en) * | 1993-06-30 | 1996-04-16 | Intel Corporation | Method and apparatus for execution of operations in a flash memory array |
JPH07307096A (ja) * | 1994-05-13 | 1995-11-21 | Fujitsu Ltd | 半導体補助記憶装置 |
JPH11328084A (ja) * | 1998-05-18 | 1999-11-30 | Hitachi Ltd | ディスク装置のホストインターフェース回路およびディスク装置 |
US6166963A (en) * | 1998-09-17 | 2000-12-26 | National Semiconductor Corporation | Dual port memory with synchronized read and write pointers |
JP4406988B2 (ja) * | 1999-03-29 | 2010-02-03 | ソニー株式会社 | 不揮発性記録媒体、記録方法、記録装置 |
JP3882459B2 (ja) * | 1999-04-07 | 2007-02-14 | ソニー株式会社 | メモリ装置、データ処理装置、データ処理システムおよびデータ処理方法 |
US20060075395A1 (en) * | 2004-10-01 | 2006-04-06 | Lee Charles C | Flash card system |
JP3784229B2 (ja) * | 2000-01-21 | 2006-06-07 | シャープ株式会社 | 不揮発性半導体記憶装置およびそれを用いたシステムlsi |
JP2002015584A (ja) * | 2000-06-29 | 2002-01-18 | Sanyo Electric Co Ltd | 不揮発性メモリのリードプロテクト回路 |
FR2813427B1 (fr) * | 2000-08-25 | 2002-11-29 | St Microelectronics Sa | Circuit de commande d'une memoire dram |
US7395399B2 (en) * | 2000-08-25 | 2008-07-01 | Stmicroelectronics S.A. | Control circuit to enable high data rate access to a DRAM with a plurality of areas |
JP2003242474A (ja) | 2002-02-18 | 2003-08-29 | Toshiba Corp | 非接触型icカード |
JP2003242470A (ja) | 2002-02-21 | 2003-08-29 | Sony Corp | 外部接続機器及びホスト機器 |
GB0204144D0 (en) | 2002-02-22 | 2002-04-10 | Koninkl Philips Electronics Nv | Transferring data between differently clocked busses |
JP3969240B2 (ja) * | 2002-08-02 | 2007-09-05 | ソニー株式会社 | 半導体記憶装置 |
JP4256198B2 (ja) * | 2003-04-22 | 2009-04-22 | 株式会社東芝 | データ記憶システム |
US7139864B2 (en) * | 2003-12-30 | 2006-11-21 | Sandisk Corporation | Non-volatile memory and method with block management system |
FR2869700B1 (fr) * | 2004-05-03 | 2006-08-18 | St Microelectronics Sa | Gestion de registres indexes dans un systeme sur une puce |
JP4956922B2 (ja) * | 2004-10-27 | 2012-06-20 | ソニー株式会社 | 記憶装置 |
JP2006202412A (ja) * | 2005-01-20 | 2006-08-03 | Sharp Corp | 半導体記憶装置 |
JP2007115382A (ja) * | 2005-10-24 | 2007-05-10 | Renesas Technology Corp | 半導体集回路、記憶装置、及び制御プログラム |
US7574611B2 (en) * | 2005-11-28 | 2009-08-11 | Atmel Corporation | Command decoder for microcontroller based flash memory digital controller system |
US7461186B2 (en) * | 2006-02-03 | 2008-12-02 | Infineon Technologies Ag | Data handover unit for transferring data between different clock domains by parallelly reading out data bits from a plurality of storage elements |
JP4434171B2 (ja) * | 2006-04-26 | 2010-03-17 | Tdk株式会社 | メモリコントローラ及びフラッシュメモリシステム |
JP4153535B2 (ja) * | 2006-05-30 | 2008-09-24 | Tdk株式会社 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
JP4991320B2 (ja) * | 2007-01-12 | 2012-08-01 | 株式会社東芝 | ホスト装置およびメモリシステム |
JP2008181203A (ja) * | 2007-01-23 | 2008-08-07 | Sony Corp | 記憶装置およびコンピュータシステム、並びに記憶装置の管理方法 |
JP2009059434A (ja) * | 2007-08-31 | 2009-03-19 | Toshiba Corp | 半導体集積回路 |
US20090198952A1 (en) * | 2008-02-04 | 2009-08-06 | Apple Inc | Memory Mapping Architecture |
IT1399916B1 (it) | 2010-04-30 | 2013-05-09 | Balluchi | Dispositivo di memoria ad accesso di registro indicizzato |
-
2010
- 2010-04-30 IT ITMI2010A000761A patent/IT1399916B1/it active
- 2010-10-29 US US12/916,421 patent/US8539189B2/en active Active
-
2011
- 2011-04-29 TW TW100115189A patent/TWI444891B/zh active
- 2011-04-29 DE DE102011075023A patent/DE102011075023A1/de not_active Ceased
- 2011-05-02 JP JP2011102875A patent/JP5500457B2/ja active Active
- 2011-05-02 KR KR1020110041698A patent/KR101266580B1/ko active IP Right Grant
- 2011-05-03 CN CN201110115893.0A patent/CN102324246B/zh active Active
-
2013
- 2013-09-13 US US14/027,088 patent/US8832392B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP5500457B2 (ja) | 2014-05-21 |
CN102324246B (zh) | 2014-12-24 |
US8832392B2 (en) | 2014-09-09 |
KR101266580B1 (ko) | 2013-05-22 |
DE102011075023A1 (de) | 2012-03-01 |
US20110271038A1 (en) | 2011-11-03 |
IT1399916B1 (it) | 2013-05-09 |
ITMI20100761A1 (it) | 2011-10-31 |
US20140019702A1 (en) | 2014-01-16 |
TW201201099A (en) | 2012-01-01 |
US8539189B2 (en) | 2013-09-17 |
JP2011243274A (ja) | 2011-12-01 |
CN102324246A (zh) | 2012-01-18 |
KR20110121594A (ko) | 2011-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI444891B (zh) | 用於記憶體裝置之索引暫存器存取 | |
TWI596486B (zh) | 記憶體儲存裝置、記憶體控制器及資料串傳送與識別方法 | |
US8607028B2 (en) | Enhanced addressability for serial non-volatile memory | |
US20130219146A1 (en) | Method, device and system for a configurable address space for non-volatile memory | |
CN109857679B (zh) | 存储器控制器、存储器系统以及存储器系统的操作方法 | |
KR20120052893A (ko) | 직렬 인터페이스 메모리에서의 병행 판독 및 기입 메모리 동작들 | |
CN102859504B (zh) | 复制数据的方法和系统以及获得数据副本的方法 | |
US20100235899A1 (en) | Data processing system, controller, and method thereof for searching for specific memory area | |
US20130219105A1 (en) | Method, device and system for caching for non-volatile memory device | |
WO2010076598A1 (en) | Excute-in-place mode configuration for serial non-volatile memory | |
TW202028982A (zh) | 資料儲存裝置及用於存取邏輯至物理位址映射表之方法 | |
US10432230B2 (en) | Error detection or correction of a portion of a codeword in a memory device | |
US20190026029A1 (en) | Storage device, storage system and method of operating the same | |
US10466938B2 (en) | Non-volatile memory system using a plurality of mapping units and operating method thereof | |
US9990311B2 (en) | Peripheral interface circuit | |
JP2017502376A (ja) | 不揮発性メモリのための転送バッファの管理 | |
US8856487B2 (en) | Configurable partitions for non-volatile memory | |
US8380914B1 (en) | Extended address mode for serial flash memory | |
JP5839632B2 (ja) | シリアル不揮発性メモリに対する向上されたアドレス能力 | |
US9497504B2 (en) | Method for enhancing fast backward performance and associated electronic device | |
TW202340939A (zh) | 因應主機丟棄命令的資料存取方法及產品電腦程式及裝置 | |
KR20180008956A (ko) | 비휘발성 메모리 시스템 및 리프레쉬 방법 |