CN109857679B - 存储器控制器、存储器系统以及存储器系统的操作方法 - Google Patents

存储器控制器、存储器系统以及存储器系统的操作方法 Download PDF

Info

Publication number
CN109857679B
CN109857679B CN201810802891.0A CN201810802891A CN109857679B CN 109857679 B CN109857679 B CN 109857679B CN 201810802891 A CN201810802891 A CN 201810802891A CN 109857679 B CN109857679 B CN 109857679B
Authority
CN
China
Prior art keywords
read
read request
request
address
stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810802891.0A
Other languages
English (en)
Other versions
CN109857679A (zh
Inventor
金敏基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109857679A publication Critical patent/CN109857679A/zh
Application granted granted Critical
Publication of CN109857679B publication Critical patent/CN109857679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明提供一种存储器控制器、存储器系统以及该存储器系统的操作方法。存储器控制器可以控制存储器装置的操作。存储器控制器可以包括读取请求缓冲器、命令发生器和读取请求监控器。读取请求缓冲器可以被配置为从主机接收读取请求。命令发生器可以被配置为从读取请求缓冲器接收读取请求并且基于所接收的读取请求生成读取命令。读取请求监控器可以被配置为从读取请求缓冲器接收与读取请求有关的读取请求信息并且基于读取请求的流ID确定读取请求是否是顺序读取请求。

Description

存储器控制器、存储器系统以及存储器系统的操作方法
相关申请的交叉引用
本申请要求于2017年11月30日提交的申请号为10-2017-0163254的韩国专利申请的优先权，其整体通过引用并入本文。
技术领域
本公开的各个实施例总体涉及一种电子装置。特别地，实施例涉及一种存储器控制器、存储器系统以及存储器系统的操作方法。
背景技术
半导体存储器装置被分类为易失性半导体存储器装置和非易失性半导体存储器装置。易失性半导体存储器装置的优点在于可以高速执行读取和写入，但是不利之处在于当电源被中断时存储的信息丢失。相反，即使电源被中断，非易失性半导体存储器装置也可以保存存储在其中的信息。因此，非易失性半导体存储器装置被用于存储无论是否供电都需要被保留的信息。
非易失性半导体存储器装置的示例可以包括掩模只读存储器(MROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)。
非易失性半导体存储器装置的代表性示例可以包括闪速存储器装置。闪速存储器装置已经被广泛用作诸如以下的电子装置的音频和视频数据存储介质：计算机、移动电话、个人数字助理(PDA)、数码相机、可携式摄像机、录音机、MP3播放器、手持式个人计算机(PC)、游戏机、传真机、扫描仪和打印机。
近来，随着对存储器装置的高度集成需求的增加，在单个存储器单元中存储多位的多位闪速存储器装置已经变得流行。
存储器装置可以包括联接到单个字线的多个存储器单元，并且可以执行将数据存储在存储器单元中的编程操作和擦除编程的数据的擦除操作。
发明内容
本公开的各个实施例涉及一种可以提高存储器系统的操作速度的存储器控制器。
本公开的各个实施例涉及一种具有提高的操作速度的存储器系统。
本公开的各个实施例涉及一种具有提高的操作速度的存储器系统的操作方法。
本公开的实施例可以提供一种存储器控制器，其控制存储器装置的操作。存储器控制器可以包括：读取请求缓冲器，其被配置为从主机接收读取请求；命令发生器，其被配置为从读取请求缓冲器接收读取请求并且基于所接收的读取请求生成读取命令；以及读取请求监控器，其被配置为从读取请求缓冲器接收与所接收的读取请求有关的读取请求信息并且基于所接收的读取请求的流ID，根据具有与所接收的读取请求相同的流ID的紧接前一读取请求，确定所接收的读取请求是否是顺序读取请求。
在实施例中，从主机接收的所接收的读取请求可以是多流读取请求。
在实施例中，读取请求监控器可以被配置为当所接收的读取请求被确定是顺序读取请求时，生成用于控制命令发生器的控制信号以生成预读取命令。
在实施例中，命令发生器可以被配置为响应于控制信号生成预读取命令并且将预读取命令传递到存储器装置，其中预读取命令被配置为对与所接收的读取请求的地址连续的地址相对应的数据执行读取先行操作(read-look-ahead operation)。
在实施例中，存储器控制器可以进一步包括数据缓冲器，其被配置为响应于预读取命令而存储从存储器装置接收的数据。
本公开的实施例可以提供一种存储器系统。存储器系统可以包括：存储器装置，其被配置为包括存储数据的多个存储器单元；以及存储器控制器，其被配置为控制存储器装置的操作，其中存储器控制器被配置为接收各自包括流ID的多个读取请求，并且基于流ID，根据具有与当前接收的读取请求相同的流ID的紧接前一读取请求，确定多个所接收的读取请求中的当前接收的读取请求是否是顺序读取请求。
在实施例中，当当前接收的读取请求被确定是顺序读取请求时，可以执行读取先行操作。
在实施例中，存储器控制器可以被配置为当当前接收的读取请求的流ID和紧接前一读取请求的流ID相同时，将包括流ID的紧接前一读取请求的地址与当前接收的读取请求的地址进行比较，并且更新与流ID相对应的计数值，以及当计数值等于或大于第一阈值时，确定当前接收的读取请求是顺序读取请求。
在实施例中，当紧接前一读取请求的地址和当前接收的读取请求的地址是连续的地址时，存储器控制器可以将计数值增加1。
在实施例中，当紧接前一读取请求的地址和当前接收的读取请求的地址不是连续的地址时，存储器控制器可以初始化计数值。
在实施例中，当当前接收的读取请求被确定是顺序读取请求时，存储器系统可以对存储在与当前接收的读取请求的地址连续的地址处的数据执行读取先行操作。
本公开的实施例可以提供一种存储器系统的操作方法。该方法可以包括从主机接收用于存储器装置的数据读取请求，并且基于包括在数据读取请求中的流ID来确定是否执行读取先行操作。
在实施例中，确定是否执行读取先行操作可以包括通过参考具有与所接收的数据读取请求的流ID相同的流ID的紧接前一读取请求，来更新与流ID相对应的计数值，确定所更新的计数值是否等于或大于第一阈值，并且基于确定结果执行读取先行操作。
在实施例中，更新计数值可以包括将包括流ID的紧接前一读取请求的地址与所接收的数据读取请求的地址进行比较，并且然后更新计数值。
在实施例中，更新计数值可以包括当紧接前一读取请求的地址和所接收的数据读取请求的地址是连续的地址时，将计数值增加1。
在实施例中，更新计数值可以包括当紧接前一读取请求的地址和所接收的数据读取请求的地址不是连续的地址时，初始化计数值。
在实施例中，基于确定结果执行读取先行操作可以包括当所更新的计数值等于或大于第一阈值时，执行读取先行操作。
本公开的实施例可以提供一种存储器系统。存储器系统可以包括存储器装置和存储器控制器。控制器被配置为基于包括在当前读取请求中的流ID和读取地址，确定当前读取请求是顺序读取请求，其中当前读取请求在多流的情况下从主机以洗牌(shuffled)方式提供。另外，控制器被配置为基于顺序读取请求的数量对存储器装置执行读取先行操作。流ID表示多流之中的一个流。当当前读取请求的读取地址与紧接前一读取请求的读取地址连续时，控制器确定当前读取请求是顺序读取请求，其中紧接前一读取请求具有与当前读取请求相同的流ID。
在实施例中，在读取先行操作期间，控制器可以控制存储器装置读取与当前读取请求的读取地址随后连续的读取地址相对应的数据。控制器可以缓冲所读取的数据。
在实施例中，在读取先行操作期间，当控制器确定当前读取请求随后的读取请求是顺序读取请求时，控制器可以将所缓冲的数据提供至主机，其中当前读取请求随后的读取请求具有与当前读取请求相同的流ID的信息。
附图说明
图1是示出根据本公开的实施例的存储器系统的示图。
图2是示出图1的存储器装置的示图。
图3是用于解释根据本公开的实施例的读取先行操作的示图。
图4是示出根据本公开的实施例的在多流环境中传输读取请求的框图。
图5是示出根据本公开的实施例的发送到存储器系统的读取请求消息的结构的示图。
图6是详细示出根据本公开的实施例的在多流环境中传输读取请求的示图。
图7是示出根据本公开的实施例的存储器控制器的框图。
图8是示出根据本公开的实施例的存储器系统的操作方法的示图。
图9是示出根据本公开的实施例的存储器系统的操作方法的示图。
图10是描述根据本公开的实施例的存储器系统的操作方法的流程图。
图11是描述根据本公开的实施例的确定是否执行图10中的读取先行操作的步骤的流程图。
图12至图15是示出包括图7的存储器控制器的存储器系统的各种应用示例的示图。
具体实施方式
以下结合实施例并且参照附图来描述本公开的优点和特征以及实现其的方法。然而，本公开不限于以下实施例，而是可以以其它形式实施。因此，提供这些实施例，使得本公开透彻和完整，并且向本领域技术人员充分传达本公开的技术精神。进一步注意到，下文对“实施例”的参考不一定仅仅针对一个实施例，并且对“实施例”的不同参考不一定针对相同的实施例。
还应注意的是，在本说明书中，“连接/联接”指一个部件不仅直接联接另一部件，而且还通过一个或多个中间部件间接联接另一部件。在本说明书中，当元件被称为“包括”或“包含”部件时，并不排除包含一个或多个另外的部件，除非上下文另有明确指示。
关于附图，不同附图中所使用的相同的附图标记表示相同或相似的部件。公知的配置和功能的细节可以被省略以避免不必要地模糊本公开的发明方面和特征。
附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可能已经夸大了比例。
本文使用的术语的目的仅是描述特定实施例而不旨在限制本发明。
如本文使用的，单数形式也可以包括复数形式并且反之亦然，除非上下文另有清楚地说明。
在以下描述中，为了提供本发明的全面理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了不使本发明被不必要模糊，未详细地描述公知的进程结构和/或进程。
在下文中，将参照附图详细地描述本发明的各个实施例。
图1是示出根据本公开的实施例的存储器系统1000的示图。
参照图1，存储器系统1000可以包括用于存储数据的存储器装置1100以及在主机2000的控制下控制存储器装置1100的存储器控制器1200。
主机2000可以通过使用诸如以下的接口协议与存储器系统1000通信：高速外围组件互连(PCI-E)、串行高级技术附件(ATA)、串联ATA(SATA)、并联ATA(PATA)或串列SCSI(SAS)。然而，主机2000与存储器系统1000之间的数据通信的接口协议不限于上述示例。相反，可以使用诸如通用串行总线(USB)、多媒体卡(MMC)、增强小型磁盘接口(ESDI)或电子集成驱动器(IDE)的接口协议。
存储器控制器1200可以控制存储器系统1000的整体操作并且可以控制主机2000和存储器装置1100之间的数据交换。例如，存储器控制器1200可以响应于来自主机2000的请求，通过控制存储器装置1100来编程或读取数据。进一步地，存储器控制器1200可以存储包括在存储器装置1100中的主存储块和子存储块的信息并且可以选择存储器装置1100，使得根据针对编程操作而加载的数据量来对主存储块或子存储块执行编程操作。在实施例中，存储器装置1100的示例可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率SDRAM(GDDR SDRAM)、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)以及闪速存储器。
存储器装置1100可以在存储器控制器1200的控制下执行编程操作、读取操作或擦除操作。
图2是示出图1的存储器装置1100的示图。
参照图2，存储器装置1100可以包括其中存储数据的存储器单元阵列100。存储器装置1100还可以包括外围电路200，其执行用于将数据存储在存储器单元阵列100中的编程操作、用于输出存储的数据的读取操作以及用于擦除存储的数据的擦除操作。存储器装置1100可以包括控制逻辑300，其在存储器控制器(例如，图1的1200)的控制下控制外围电路200。
存储器单元阵列100可以包括多个存储块MB1至MBk 110(其中k是正整数)。局部线(local line)LL和位线BL1至BLn(其中n是正整数)可以联接到存储块MB1至MBk 110中的每一个。例如，局部线LL可以包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多个字线。进一步地，局部线LL可以包括布置在第一选择线和字线之间以及在第二选择线和字线之间的虚拟(dummy)线。此处，第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，局部线LL可以包括字线、漏极选择线和源极选择线以及源极线SL。例如，局部线LL可以进一步包括虚拟线。例如，局部线LL可以进一步包括管线。局部线LL可以分别联接到存储块MB1至MBk 110，并且位线BL1到BLn可以共同联接到存储块MB1到MBk 110。存储块MB1至MBk 110可以被实施为二维(2D)结构或三维(3D)结构。例如，具有2D结构的存储块110中的存储器单元可以被水平地布置在衬底上。例如，具有3D结构的存储块110中的存储器单元可以被竖直地堆叠在衬底上。
外围电路200可以在控制逻辑300的控制下对选择的存储块110执行编程操作、读取操作或擦除操作。例如，外围电路200可以在控制逻辑300的控制下，将验证电压和通过电压供给到第一选择线、第二选择线和字线，可以选择性地使第一选择线、第二选择线和字线放电，并且可以验证与从字线中选择的字线联接的存储器单元。例如，外围电路200可以包括电压生成电路210、行解码器220、页面缓冲器组230、列解码器240、输入/输出电路250和感测电路260。
电压生成电路210可以响应于操作信号OP_CMD而生成各种操作电压Vop以用于编程操作、读取操作及擦除操作。进一步地，电压生成电路210可以响应于操作信号OP_CMD而选择性地使局部线LL放电。例如，电压生成电路210可以在控制逻辑300的控制下，生成编程电压、验证电压、通过电压、导通电压、读取电压、擦除电压、源极线电压等。
行解码器220可以响应于行地址RADD而将操作电压Vop传递到与选择的存储块110联接的局部线LL。
页面缓冲器组230可以包括联接到位线BL1至BLn的多个页面缓冲器PB1至PBn231。页面缓冲器PB1至PBn 231可以响应于页面缓冲器控制信号PBSIGNALS而操作。例如，在读取操作或验证操作期间，页面缓冲器PB1至PBn 231可以临时存储通过位线BL1至BLn接收的数据或者可以感测位线BL1至BLn的电压或电流。
列解码器240可以响应于列地址CADD在输入/输出电路250和页面缓冲器组230之间传输数据。例如，列解码器240可以通过数据线DL与页面缓冲器231交换数据，或者可以通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可以将从存储器控制器1200(如图1所示)接收的命令CMD和地址ADD传递到控制逻辑300，或者可以与列解码器240交换数据DATA。
在读取操作或验证操作期间，感测电路260可以响应于使能位VRY_BIT<#>而生成参考电流，并且可以通过将从页面缓冲器组230接收的感测电压VPB与基于参考电流而生成的参考电压进行比较来输出通过信号PASS或失败信号FAIL。
控制逻辑300可以响应于命令CMD和地址ADD，通过输出操作信号OP_CMD、行地址RADD、页面缓冲器控制信号PBSIGNALS和使能位VRY_BIT<#>来控制外围电路200。进一步地，控制逻辑300可以响应于通过信号PASS或失败信号FAIL来确定验证操作已经通过还是已经失败。
图3是用于解释根据本公开的实施例的读取先行操作的示图。
参照图3，读取请求RQ可以从主机2000顺序地传递到存储器系统1000。作为示例，图3示出针对从对应于地址101的数据到对应于地址160的数据范围的数据片段，主机2000将读取请求RQ顺序地传递到存储器系统1000的状态。即，主机2000可以将“顺序读取”请求传输到存储器系统1000，其中“顺序读取”请求为对具有顺序地址的、连续的数据片段的读取操作。
来自主机2000的读取请求RQ被传递到存储器系统1000中的存储器控制器1200。存储器控制器1200可以基于接收的读取请求RQ生成读取命令，并且可以将读取命令传递到存储器装置1100。存储器装置1100可以响应于接收的读取命令读取数据，并且可以将读取的数据传递到存储器控制器1200。存储器控制器1200可以将接收的数据传输到主机2000。
在图3的示例中，主机2000可以将“顺序读取”请求传输到存储器系统1000。存储器控制器1200可以分析多个接收的读取请求，并且可以执行读取先行(RLA)操作。即，当从主机2000接收的读取请求指示连续地址时，存储器控制器1200可以确定相应的读取请求是顺序读取请求。在示例中，当接收到指示连续地址的五个读取请求时，存储器控制器1200可以确定正在从主机2000提供的读取请求是顺序读取请求。
在图3的示例中，存储器控制器1200首先接收指示地址101的数据读取请求RQ。然后，存储器控制器1200接收指示地址102的数据读取请求RQ，地址102与先前接收的地址101连续。当针对另外的连续地址重复该过程至存储器控制器1200接收指示地址105的数据读取请求RQ的点处时，指示连续地址101至105的五个数据读取请求RQ已经被接收，并且因此存储器控制器1200可以确定主机2000正在传输顺序读取请求。
因此，存储器控制器1200可以执行读取先行操作。即，由于主机2000正在传输顺序读取请求，因此即使尚未接收到指示地址106的数据读取请求RQ，用于地址106的读取命令R_CMD也可以被预先生成并传递到存储器装置1100。存储器装置1100可以将与接收的读取命令R_CMD相对应的数据传递到存储器控制器1200。存储器控制器1200可以将接收的数据存储在数据缓冲器(未示出)中，该数据缓冲器可以被设置在存储器控制器1200的内部或外部。此后，当主机2000传输指示地址106的数据读取请求时，存储器控制器1200响应于指示地址106的数据读取请求，立即将存储在数据缓冲器中的数据传递到主机2000。
存储器控制器1200将接收的数据存储在数据缓冲器中。此后，当从主机2000传输的数据读取请求RQ不是对应于地址106的读取请求时，存储器控制器1200可以通过读取先行操作丢弃存储在数据缓冲器中的数据。
在图3中，示出了以下实施例：当连续接收到用于具有连续地址的数据的五个读取请求时，存储器控制器1200确定正在接收顺序读取请求。然而，这仅仅是示例。根据系统设计考虑，所接收的具有连续地址并且因此确定正在接收顺序读取请求的读取请求的数量可以被设置为任何合适的数量。在示例中，当用于具有连续地址的数据的十个或更多个读取请求被连续地接收时，存储器控制器1200也可以确定正在接收顺序读取请求。
如上所述，当存储器系统1000响应于顺序读取请求执行读取先行操作时，可以提高存储器系统1000的整体操作速度，特别是读取操作速度。
图4是示出根据本公开的实施例的在多流环境中传输读取请求的框图。
参照图4，多个读取请求RQ1至RQ4可以通过在主机2000内部执行的多个应用App.1至App.4而被传输到存储器系统1000。例如，第一应用App.1可以是与图片的编辑有关的应用，其中第一请求RQ1可以是针对存储在存储器装置1100中的具体图片数据的读取请求。进一步地，第二应用App.2可以是与播放视频有关的应用，其中第二请求RQ2可以是针对存储在存储器装置1100中的具体视频数据的读取请求。以该方式，在多流环境中，主机2000可以将由内部执行的多个应用App.1至App.4实时生成的读取请求传递到存储器系统1000。
在该情况下，由各个应用App.1至App.4生成的读取请求RQ1至RQ4可被洗牌并且被传输到存储器系统1000。因此，当由各个应用App.1至App.4生成的读取请求是顺序读取请求时，可能存在以下情况：存储器系统1000的存储器控制器1200不能确定由应用App.1至App.4生成的读取请求是顺序读取请求。
根据本公开的实施例，存储器控制器1200可以基于由主机2000生成的读取请求的流ID，来确定所接收的来自应用App.1至App.4的读取请求是否是顺序读取请求。因此，即使当多个应用在多流环境中实时传输被洗牌的顺序读取请求时，也可以有效地执行读取先行操作。因此，可以提高存储器系统1000的整体操作速度，特别是读取操作速度。
将参照图5至图11描述根据本公开的实施例的基于流ID执行读取先行操作的详细方法。
图5是示出根据本公开的实施例的发送到存储器系统的读取请求消息的结构的示图。
参照图5，配置读取请求的消息400可以包括三个域401、402和403，其中该读取请求将在多流环境中从主机2000发送到存储器系统1000。第一域401可以指示相应的消息400是读取请求。可以使用第一域401，使得读取请求与数据编程请求或数据擦除请求区分开。第二域402可以指示由相应的消息400配置的读取请求的流ID。参照图5以及图4，可以基于流ID来识别生成相应读取请求的应用。第三域403可以指示存储读取请求的目标数据的地址。
图5中所示的消息中的域的格式仅是示例，并且域401、402和403的顺序可以改变。而且，除了图5所示的域之外，配置读取请求的消息400可以进一步包括具有其它目的的其它域。
基于图5所示的消息400中包含的流ID S_ID，根据本公开的一个或多个实施例的存储器控制器1200可以确定接收的读取请求是否是顺序读取请求。因此，即使当多个应用在多流环境中实时传输顺序读取请求时，也可以有效地执行读取先行操作。因此，可以提高存储器系统1000的整体操作速度，特别是读取操作速度。
图6是详细示出根据本公开的实施例的在多流环境中传输读取请求的示图。
参照图6，在主机2000中执行的应用App.1至App.4可以分别生成它们自己的读取请求RQ1至RQ4。第一应用App.1生成第一读取请求RQ1。第一读取请求RQ1可以是顺序读取请求。如图6所示，第一读取请求RQ1包括与地址101至180相对应的数据读取请求。第二应用App.2生成第二读取请求RQ2。第二读取请求RQ2可以是顺序读取请求。如图6所示，第二读取请求RQ2包括与地址201至275相对应的数据读取请求。第三应用App.3生成第三读取请求RQ3。第三读取请求RQ3可以是顺序读取请求。如图6所示，第三读取请求RQ3包括与地址301至368相对应的数据读取请求。第四应用App.4生成第四读取请求RQ4。第四读取请求RQ4可以是顺序读取请求。如图6所示，第四读取请求RQ4包括与地址401至495相对应的数据读取请求。
在传统存储器系统中，主机的不同应用可以生成顺序读取请求，但是由系统的存储器控制器接收的这些读取请求却被确定为随机读取请求。这是由于在多流环境中，这些应用的读取请求被传输到存储器控制器并且被洗牌。存储器控制器可以接收与一个应用的第一地址相对应的读取请求并且可接收与另一应用的第一地址相对应的读取请求。由于在不考虑流ID S_ID的情况下处理这些读取请求，因此存储器控制器确定这些接收的读取请求是随机读取请求。以这种方式，在多个应用实时传输读取请求的多流环境中，即使不同的应用传输顺序读取请求，存储器控制器也确定接收到的是随机读取请求。由于这种处理，存储器系统的整体操作速度恶化。
相反，根据本公开的实施例，存储器控制器1200可以基于流ID S_ID来确定接收的读取请求是否是顺序读取请求。因此，即使在多流环境中，存储器系统1000也可以响应于从主机2000传输的、各个应用的顺序读取请求来执行读取先行操作。因此，可以提高存储器系统1000的操作速度。
图7是示出根据本公开的实施例的存储器控制器的框图。参照图7，存储器控制器1200可以包括读取请求缓冲器1201、命令发生器1203、读取请求监控器1205和数据缓冲器1207。图7中所示的配置仅仅是示例。存储器控制器1200可以被配置成不同于图7中所示的配置。
读取请求缓冲器1201可以临时存储从主机2000接收的读取请求RQ。读取请求缓冲器1201可以将接收的读取请求RQ传递到命令发生器1203。进一步地，读取请求缓冲器1201可以将与接收的读取请求RQ相关的读取请求信息Inf_RQ传递到读取请求监控器1205。
命令发生器1203可以生成与从读取请求缓冲器1201接收的读取请求RQ相对应的读取命令。命令发生器1203可以响应于从读取请求监控器1205接收的控制信号CTR来生成读取命令。在示例中，响应于从读取请求监控器1205接收的控制信号CTR而生成的读取命令可以是用于读取先行(RLA)操作的读取命令。命令发生器1203可以将生成的命令CMD传递到存储器装置1100。存储器装置1100可以响应于接收的命令CMD之中的读取命令来读取数据，并且可以将读取的数据传递到存储器控制器1200。
读取请求监控器1205可以从读取请求缓冲器1201接收读取请求信息Inf_RQ。读取请求监控器1205可以基于接收的读取请求信息Inf_RQ来确定相应的读取请求是顺序读取请求还是随机读取请求。如果确定相应的读取请求是顺序读取请求，则读取请求监控器1205可以生成用于生成命令以执行读取先行操作的控制信号CTR，并且可以将控制信号CTR传递到命令发生器1203。如上所述，命令发生器1203可以响应于控制信号CTR而生成用于执行读取先行操作的读取命令。
在示例中，读取请求监控器1205可以针对各个流ID，对具有连续地址的读取请求进行计数，并且可以存储计数结果。因此，可以针对各个流ID来计数累加的读取请求，从而可以确定每个接收的读取请求是顺序读取请求还是随机读取请求。
数据缓冲器1207可以临时存储从存储器装置1100接收的数据。从存储器装置1100接收的数据可以是典型读取操作的数据或者是读取先行操作的数据。典型读取操作可以响应于随机读取请求而被执行。读取先行操作可以响应于顺序读取请求而被执行。如上所述，读取请求监控器1205可以基于接收的读取请求信息Inf_RQ来确定相应的读取请求是顺序读取请求还是随机读取请求。当临时存储在数据缓冲器1207中的数据是典型读取操作的数据时，相应的数据可以被传输到主机2000。当临时存储在数据缓冲器1207中的数据是读取先行操作的数据时，该数据可以响应于从读取请求缓冲器1201接收的读取请求RQ而被传递到主机2000。
下面将参照图8和图9描述图7中所示的存储器控制器1200的详细操作。
图8是示出根据本公开的实施例的存储器系统1000的操作方法的示图。
参照图8，示出了从主机2000传递到存储器控制器1200的读取请求。相应的请求可以是由不同应用生成的多流请求。在图8中，示出了第一请求RQ_01至第十三请求RQ_13。请求中的每一个可以具有图5所示的消息400的格式，但是图8的所有请求都被视为读取请求，因此省略示出第一域401。即，在每个读取请求中包括的域之中，图8示出了指示流ID的第二域402和指示地址的第三域403。将参照图7和图8一起详细描述根据本公开的实施例的存储器控制器1200的操作。
第一请求RQ_01由第一应用生成并且包括第一流ID#1。如图8所示，当在初始状态下接收到第一请求RQ_01时，第一流ID#1的计数值Cnt增加1。第二流ID至第四流ID#2、#3和#4的计数值Cnt是0。这些值可以由读取请求监控器1205计数。
然后，接收到第二请求RQ_02和第三请求RQ_03。第二请求RQ_02和第三请求RQ_03分别包括第二流ID#2和第三流ID#3。因此，第二流ID#2和第三流ID#3的计数值Cnt也增加1。接下来，接收到包括第四流ID#4的第四请求RQ_04，然后将第四流ID#4的计数值Cnt增加1。
接收到第五请求RQ_05。第五请求RQ_05包括第一流ID#1和地址102。对应于第一流ID#1的紧接前一请求是第一请求RQ_01，并且第一请求RQ_01包括地址101。由于第一请求RQ_01的地址101和第五请求RQ_05的地址102是连续地址，因此第一流ID#1的计数值Cnt增加1。
然后，接收到第六请求RQ_06和第七请求RQ_07。第六请求RQ_06包括第二流ID#2。对应于第二流ID#2的紧接前一请求是第二请求RQ_02并且第二请求RQ_02包括地址201。由于第六请求RQ_06的地址202和第二请求RQ_02的地址201是连续地址，因此在接收到第六请求RQ_06之后，第二流ID#2的计数值Cnt增加1。而且，第七请求RQ_07包括第四流ID#4。对应于第四流ID#4的紧接前一请求是第四请求RQ_04并且第四请求RQ_04包括地址401。由于第七请求RQ_07的地址402和第四请求RQ_04的地址401是连续地址，因此在接收到第七请求RQ_07之后，第四流ID#4的计数值Cnt增加1。
以该方式，当针对各个流ID#1至#4，接收到连续地址的读取请求时，相应的计数值Cnt分别增加1。
下面描述第十二请求RQ_12。第十二请求RQ_12包括第一流ID#1和地址150。对应于第一流ID#1的紧接前一请求是第十请求RQ_10。第十请求RQ_10包括地址103。由于第十二请求RQ_12的地址150和第十请求RQ_10的地址103不是连续地址，因此第一流ID#1的计数值Cnt被初始化并且被指定为1。即，在接收到第十二请求RQ_12之后，第一流ID#1的计数值Cnt被改变为1而不是4。即，可以针于每个流，通过对连续地接收具有连续地址的读取请求的次数进行累加，来获得每个流ID的计数值Cnt。存储器控制器1200可以基于各个流ID#1至#4的计数值Cnt，来确定接收的读取请求是顺序读取请求还是随机读取请求。进一步地，如果确定相应接收的读取请求是顺序读取请求，则存储器控制器1200可以生成用于读取先行操作的命令并且将命令传递到存储器装置1100。因此，存储器系统1000的读取先行操作的效率可以提高并且其操作速度也可以增加。
图9是示出根据本公开的实施例的存储器系统的操作方法的示图。参照图9，示出了在图8所示的第十三请求RQ_13之后接收的第十四请求RQ_14至第二十六请求RQ_26。根据图9所示的示例，当流ID#1至#4中的每一个的计数值Cnt达到“5”时，存储器控制器1200可以确定相应流的读取请求是顺序读取请求，并且然后可以生成用于读取先行操作的预读取命令。以下将详细描述接收读取请求的步骤。
第十四请求RQ_14包括第四流ID#4和地址403。参照图8，对应于第四流ID#4的紧接前一请求是第七请求RQ_07，并且第七请求RQ_07的地址402和第十四请求RQ_14的地址403是连续地址，因此第四流ID#4的计数值Cnt增加1。然而，由于当接收到第十四请求RQ_14时，各个流ID#1至#4的计数值Cnt均小于5，因此存储器控制器1200确定对应于各个流ID#1至#4的、接收的读取请求是随机读取请求。
然后，接收第十五请求RQ_15，并且第一流ID#1的计数值Cnt增加1。然后，接收第十六请求RQ_16，并且第二流ID#2的计数值Cnt增加1。
当接收到第十六请求RQ_16时，第二流ID#2的计数值Cnt达到5。如上所述，在图9的示例中，用作标准以确定每个接收的读取请求是否是顺序读取请求的参考计数值Cnt是“5”。这种用作标准以确定每个接收的读取请求是否是顺序读取请求的参考计数值Cnt被称为“第一阈值”。即，在图9的示例中，第一阈值可以是5(该数量可以根据系统设计而改变)，使得当接收到第十六请求RQ_16时，第二流ID#2的计数值Cnt达到第一阈值。因此，存储器控制器1200确定第二流ID#2的读取请求是顺序读取请求。因此，生成预读取命令以用于读取先行操作。
更具体地，由于第二流ID#2的计数值Cnt已经达到第一阈值，其在该示例中为“5”，因此图7的读取请求监控器1205将控制信号CTR传递到命令发生器1203。命令发生器1203响应于控制信号CTR生成用于第二流ID#2的预读取命令。
由于接收的第十六请求RQ_16的地址是“205”，因此命令发生器1203生成用于针对地址206的读取先行操作的预读取命令，并且将命令传递到存储器装置1100。因此，来自存储器装置1100的、对应于地址206的数据可以临时存储在存储器控制器1200的数据缓冲器1207中。
然后，当接收到第十七请求RQ_17至第十九请求RQ_19时，第一流ID#1、第三流ID#3和第四流ID#4的计数值Cnt分别增加1。
接收到第二十请求RQ_20。第二十请求RQ_20包括第二流ID#2和地址206。当接收到包括地址206的第二十请求RQ_20时，临时存储在数据缓冲器1207中的数据通过读取先行操作被传递到主机2000。在该情况下，通过读取先行操作，从存储器控制器1200接收第二十请求RQ_20到相应数据被传递到主机2000的时间长度可以减小。因此，可以提高存储器系统1000的操作速度。
当接收到第二十请求RQ_20时，第二流ID#2的计数值Cnt增加1而达到6。由于第二流ID#2的计数值Cnt仍然大于第一阈值，因此存储器控制器1200确定第二流ID#2的读取请求是顺序读取请求。因此，生成预读取命令以用于针对第二流ID#2的读取先行操作。即，图7的读取请求监控器1205将控制信号CTR传递到命令发生器1203，并且命令发生器1203响应于控制信号CTR生成针对第二流ID#2的预读取命令。由于接收的第二十请求RQ_20的地址是“206”，因此命令发生器1203生成用于针对地址207的读取先行操作的命令，并且将命令传递到存储器装置1100。因此，来自存储器装置1100的、对应于地址207的数据可以临时存储在存储器控制器1200的数据缓冲器1207中。
然后，当接收到第二十一请求RQ_21时，第一流ID#1的计数值Cnt增加1。当接收到第二十二请求RQ_22时，第三流ID#3的计数值Cnt被初始化并改变为1。其原因在于，第二十二请求RQ_22的地址371与对应于第三流ID#3的紧接前一请求的第十八请求RQ_18的地址304不连续。因此，存储器控制器1200仍然可以确定第三流ID#3的读取请求是随机读取请求。
然后，接收到第二十三请求RQ_23。第二十三请求RQ_23包括第二流ID#2和地址240。对应于第二流ID#2的紧接前一请求是第二十请求RQ_20。由于第二十请求RQ_20的地址206和第二十三请求RQ_23的地址240不是连续地址，因此第二流ID#2的计数值Cnt被初始化并改变为1。
包括第二流ID#2的第二十三请求RQ_23的地址240不是通过读取先行操作而临时存储在数据缓冲器1207中的预读取(即，预获取)数据的地址207。因此，通过读取先行操作而临时存储在数据缓冲器1207中的、对应于地址207的数据被丢弃而不被传递到主机2000。
然后，接收到第二十四请求RQ_24，并且因此第二流ID#2的计数值Cnt增加1。进一步地，接收到第二十五请求，因此第一流ID#1的计数值Cnt增加1以达到第一阈值。虽然在图9中未示出，但是存储器控制器1200可以生成用于对与地址155相对应的数据执行读取先行操作的命令，并且可以将命令传递到存储器装置1100。
虽然在图8和图9的实施例中，第一阈值已经被描述为5，但是这仅仅是示例，并且本公开的实施例不限于此。即，如果有必要，基于系统设计考虑，第一阈值可以被设置为不等于5的值。当第一阈值被设置为较大值时，可减少由于不必要的读取先行操作而被丢弃的数据的量。即，当第一阈值被设置为较大值时，由不必要的读取先行操作引起的存储器装置1100的写入放大因子(WAF)可以降低。相反，当第一阈值被设置为较小值时，可能增加读取先行操作的频率，结果是可以提高存储系统1000的操作速度。
以该方式，根据本公开的实施例，存储器控制器1200可以监控接收的各个流ID的读取请求，并且可以确定读取请求是否是顺序读取请求。因此，即使在多流环境中，各个流的读取请求被洗牌并传输的情况下，也可以确定顺序读取请求并且可以执行读取先行操作。因此，可以提高存储器系统1000的操作速度。
图10是描述根据本公开的实施例的存储器系统的操作方法的流程图。
参照图10，根据本公开的实施例的存储器系统1000的操作方法可以包括从主机2000接收用于存储器装置1100的数据读取请求的步骤S110以及基于与读取请求相关的流ID来确定是否执行读取先行操作的步骤S130。
作为示例，在从主机2000接收用于存储器装置1100的数据读取请求的步骤S110中，如以上参照图6所述，在多流环境中由各个应用App.1至App.4生成的读取请求RQ1至RQ4可以被洗牌并传输到存储器控制器1200。在典型的情况下，由于读取请求RQ1到RQ4被洗牌并接收，因此不可能确定读取请求是否是顺序读取请求。然而，根据本公开的实施例的存储器系统1000的操作方法，可以针对各个流ID来确定读取请求是否是顺序读取请求。
如以上参照图7至图9所述，基于与读取请求相关的流ID来确定是否执行读取先行操作的步骤S130可以被配置为：对与各个读取请求相对应的流ID进行计数并且确定读取请求是否是顺序读取请求。如果确定读取请求中的每一个是顺序读取请求，则执行读取先行操作，并且因此可以提高存储器系统1000的操作速度。
每当接收到一个读取请求时，就可以由存储器控制器1200来执行图10所示的步骤S110和步骤S130。因此，在已经执行步骤S130之后，再次执行步骤S110。
下面将参照图11描述基于与读取请求相关的流ID来确定是否执行读取先行操作的步骤S130的详细配置。
图11是描述根据本公开的实施例的确定是否执行图10中的读取先行操作的步骤的流程图。
参照图11，确定是否执行读取先行操作的步骤S130可以包括步骤S210、步骤S220、步骤S230、步骤S240、步骤S250和步骤S260。
在步骤S210处，参考具有与接收的读取请求相同的流ID的紧接前一读取请求。在示例中，当在图8中接收到第七请求RQ_07时，参考第四请求RQ_04，其为具有第七请求RQ_07的流ID#4的紧接前一请求。
然后，在步骤S220处，确定接收的读取请求是否是与相应流ID的读取请求连续的读取请求。在以上示例中，当接收到第七请求RQ_07时，通过参考读取请求的地址来确定第七请求RQ_07是否是与第四请求RQ_04连续的读取请求。由于第七请求RQ_07的地址是402并且第四请求RQ_04的地址是401，因此该请求是连续读取请求。因此，在该情况下，进程进行到步骤S240。相反，当接收到第十二请求RQ_12时，其地址150不与第十请求RQ_10的地址103连续，因此确定该请求不是连续读取请求。在该情况下，进程进行到步骤S230。当进程进行到步骤S230时，流请求(即，流ID的请求)的计数值Cnt被初始化并且被改变为1，然后终止进程。
在步骤S240处，更新流请求的计数值Cnt。更新可以表示将计数值Cnt增加1。此后，确定更新的计数值Cnt是否等于或大于第一阈值。
例如，当在图9中接收到第十六请求RQ_16时，在步骤S240处更新的第二流ID#2的计数值Cnt是5。进一步地，由于第一阈值是5，因此进程可以基于步骤S250的确定结果而进行到步骤S260。相反，当在图9中接收到第十五请求RQ_15时，在步骤S240处更新的第一流ID#1的计数值Cnt是2。由于更新的计数值小于第一阈值，因此可以基于步骤S250的确定结果来终止确定是否执行读取先行操作的步骤S130。
当进程进行到步骤S260时，生成预读取命令。例如，当在图9中接收到第十六请求RQ_16时，第十六请求RQ_16的地址是205，并且因此针对地址206的预读取命令可以被生成并且被传递到存储器装置1100。
当执行了图11所示的全部步骤时，重复图10的步骤S110。
根据图10和图11所示的存储器系统1000的操作方法，即使在多流环境中，各种流的读取请求从主机2000传递到存储器控制器1200并且被洗牌，也可以针对各个流ID来确定接收的读取请求是否是顺序读取请求。因此，可以更高效地执行读取先行操作并且因此可以提高存储器系统的操作速度。
图12是示出包括图7的存储器控制器的存储器系统的应用示例的示图。
参照图12，存储器系统3000可以被实现为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统3000可以包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可以在处理器3100的控制下控制存储器装置1100的数据存取操作，例如，编程操作、擦除操作或读取操作。
编程在存储器装置1100中的数据可以在存储器控制器1200的控制下通过显示器3200输出。
无线电收发器3300可以通过天线ANT发送和接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号改变为可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号并且将处理后的信号传输到存储器控制器1200或显示器3200。存储器控制器1200可以将由处理器3100处理的信号编程到存储器装置1100。此外，无线电收发器3300可以将从处理器3100输出的信号改变为无线电信号，并且通过天线ANT将改变后的无线电信号输出到外部装置。输入装置3400可以用于输入用于控制处理器3100的操作的控制信号或者待由处理器3100处理的数据。输入装置3400可以被实施为诸如触摸板或计算机鼠标的点击装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据通过显示器3200输出。
在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实施为处理器3100的一部分或独立于处理器3100设置的芯片。
图13是示出包括图7所示的存储器控制器的存储器系统的应用示例的示图。
参照图13，存储器系统4000可以被实现为个人计算机、平板PC、电子书、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统4000可以包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。
处理器4100可以根据从输入装置4200输入的数据，通过显示器4300输出存储在存储器装置1100中的数据。例如，输入装置4200可以被实施为诸如触摸板或计算机鼠标的点击装置、小键盘或键盘。
处理器4100可以控制存储器系统4000的整体操作并且控制存储器控制器1200的操作。在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实施为处理器4100的一部分或独立于处理器4100设置的芯片。
图14是示出包括图7所示的存储器控制器的存储器系统的应用示例的示图。
参照图14，存储器系统5000可以被实现为图像处理装置，例如数码相机、设置有数码相机的便携式电话、设置有数码相机的智能手机或设置有数码相机的平板PC。
存储器系统5000可以包括存储器装置1100和能够控制存储器装置1100的例如编程操作、擦除操作或读取操作的数据处理操作的存储器控制器1200。
存储器系统5000的图像传感器5200可以将光学图像转换为数字信号。转换后的数字信号可以被传输到处理器5100或存储器控制器1200。在处理器5100的控制下，转换后的数字信号可以通过显示器5300输出或通过存储器控制器1200而存储在存储器装置1100中。存储在存储器装置1100中的数据可以在处理器5100或存储器控制器1200的控制下通过显示器5300输出。
在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实施为处理器5100的一部分或独立于处理器5100设置的芯片。
图15是示出包括图7所示的存储器控制器的存储器系统的应用示例的示图。
参照图15，存储器系统7000可以被实现为存储卡或智能卡。存储器系统7000可以包括存储器装置1100，存储器控制器1200和卡接口7100。
存储器控制器1200可以控制存储器装置1100和卡接口7100之间的数据交换。在实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是不限于此。
卡接口7100可以根据主机6000的协议来接口连接主机6000和存储器控制器1200之间的数据交换。在实施例中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。此处，卡接口可以指能够支持由主机6000使用的协议的硬件、安装在硬件中的软件或者信号传输方法。
当存储器系统7000连接到诸如PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒的主机6000的主机接口6200时，主机接口6200可以在微处理器6100的控制下通过卡接口7100和存储器控制器1200执行与存储器装置1100的数据通信。
根据本公开的实施例，提供一种可以提高存储器系统的操作速度的存储器控制器。
根据本公开的实施例，提供一种具有提高的操作速度的存储器系统。
根据本公开的实施例，提供一种具有提高的操作速度的存储器系统的操作方法。
本文已经公开各个实施例，并且虽然采用特定术语，但是它们被用于和解释为通用和描述性的含义，而不是为了限制的目的。在一些情况下，如从提交本申请起对于本领域普通技术人员显而易见的是，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他它实施例描述的特征、特性和/或元件结合使用，除非另有具体说明。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (18)

1.一种存储器控制器，其控制存储器装置的操作，所述存储器控制器包括：
读取请求缓冲器，其从主机接收包括流ID和地址的读取请求；
命令发生器，其从所述读取请求缓冲器接收所述读取请求并且基于所接收的读取请求生成读取命令；以及
读取请求监控器，其从所述读取请求缓冲器接收与所接收的读取请求有关的读取请求信息，生成指示针对所述流ID接收的具有连续地址的读取请求的次数的计数值，并且基于所述计数值确定所接收的读取请求是否是顺序读取请求，
其中，当所述接收的读取请求被确定是所述顺序读取请求时，执行读取先行操作。
2.根据权利要求1所述的存储器控制器，其中从所述主机接收的读取请求是多流读取请求。
3.根据权利要求1所述的存储器控制器，其中所述读取请求监控器在所接收的读取请求被确定是所述顺序读取请求时，生成用于控制所述命令发生器的控制信号以生成预读取命令。
4.根据权利要求3所述的存储器控制器，其中所述命令发生器响应于所述控制信号生成所述预读取命令并且将所述预读取命令传递到所述存储器装置，其中所述预读取命令对与所接收的读取请求的所述地址连续的地址相对应的数据执行所述读取先行操作。
5.根据权利要求4所述的存储器控制器，其进一步包括数据缓冲器，所述数据缓冲器响应于所述预读取命令而存储从所述存储器装置接收的数据。
6.一种存储器系统，其包括：
存储器装置，其包括存储数据的多个存储器单元；以及
存储器控制器，其控制所述存储器装置的操作，
其中所述存储器控制器接收各自包括流ID和地址的多个读取请求，生成指示针对各个流ID接收的具有连续地址的读取请求的次数的计数值，并且基于所述计数值确定多个所接收的读取请求中的当前接收的读取请求是否是顺序读取请求，
其中，当所述当前接收的读取请求被确定是顺序读取请求时，执行读取先行操作。
7.根据权利要求6所述的存储器系统，其中，
当所述当前接收的读取请求的流ID和紧接前一读取请求的流ID相同时，所述存储器控制器将包括所述流ID的紧接前一读取请求的地址与所述当前接收的读取请求的地址进行比较，并且更新与所述流ID相对应的所述计数值，以及
当所述计数值等于或大于第一阈值时，所述存储器控制器确定所述当前接收的读取请求是所述顺序读取请求。
8.根据权利要求7所述的存储器系统，其中当所述紧接前一读取请求的地址和所述当前接收的读取请求的地址是连续的地址时，所述存储器控制器将所述计数值增加1。
9.根据权利要求7所述的存储器系统，其中当所述紧接前一读取请求的地址和所述当前接收的读取请求的地址不是连续的地址时，所述存储器控制器初始化所述计数值。
10.根据权利要求7所述的存储器系统，其中当所述当前接收的读取请求被确定是顺序读取请求时，所述存储器系统对存储在与所述当前接收的读取请求的地址连续的地址处的数据执行读取先行操作。
11.一种存储器系统的操作方法，其包括：
从主机接收用于存储器装置的读取请求，所述读取请求包括流ID和读取地址；
执行与所述存储器装置的读取地址相对应的读取操作；以及
基于指示针对所述流ID接收的具有连续地址的读取请求的次数的计数值，对所述存储器装置的所述读取地址执行与连续地址相对应的读取先行操作。
12.根据权利要求11所述的方法，其中执行所述读取先行操作包括：
通过参考具有与所接收的数据读取请求的流ID相同的流ID的紧接前一读取请求，来更新与所述流ID相对应的所述计数值；
确定所更新的计数值是否等于或大于第一阈值；并且
基于确定结果执行所述读取先行操作。
13.根据权利要求12所述的方法，其中更新所述计数值包括将包括所述流ID的所述紧接前一读取请求的地址与所接收的读取请求的所述读取地址进行比较，并且然后更新所述计数值。
14.根据权利要求13所述的方法，其中更新所述计数值包括当所述紧接前一读取请求的地址和所接收的读取请求的所述读取地址是连续的地址时，将所述计数值增加1。
15.根据权利要求13所述的方法，其中更新所述计数值包括当所述紧接前一读取请求的地址和所接收的读取请求的所述读取地址不是连续的地址时，初始化所述计数值。
16.一种存储器系统，其包括：
存储器装置；以及
控制器：
接收在多流的情况下从主机以洗牌方式提供的读取请求，所述读取请求包括流ID和读取地址；
生成指示针对所述流ID接收的具有连续地址的读取请求的次数的计数值；以及
基于所述计数值，对所述存储器装置执行读取先行操作，
其中所述流ID表示所述多流之中的一个流。
17.根据权利要求16所述的存储器系统，
其中在所述读取先行操作期间，所述控制器控制所述存储器装置读取与所述读取地址连续下一个读取地址。
18.根据权利要求17所述的存储器系统，所述控制器在从所述主机接收与所述下一个读取地址相对应的下一个读取请求之前，对所述存储器装置执行所述读取先行操作。
CN201810802891.0A 2017-11-30 2018-07-20 存储器控制器、存储器系统以及存储器系统的操作方法 Active CN109857679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0163254 2017-11-30
KR1020170163254A KR102482035B1 (ko) 2017-11-30 2017-11-30 메모리 컨트롤러, 메모리 시스템 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN109857679A CN109857679A (zh) 2019-06-07
CN109857679B true CN109857679B (zh) 2024-03-08

Family

ID=66633403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810802891.0A Active CN109857679B (zh) 2017-11-30 2018-07-20 存储器控制器、存储器系统以及存储器系统的操作方法

Country Status (3)

Country Link
US (2) US10811103B2 (zh)
KR (1) KR102482035B1 (zh)
CN (1) CN109857679B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190303037A1 (en) * 2018-03-30 2019-10-03 Ca, Inc. Using sequential read intention to increase data buffer reuse
GB2578600B (en) * 2018-10-31 2021-10-13 Advanced Risc Mach Ltd Memory transaction request management
US10877894B2 (en) 2019-05-16 2020-12-29 Micron Technology, Inc. Memory-side transaction context memory interface systems and methods, wherein first context and first address are communicated on plural wires during different clock cycles and second context (of block of the first context) is communicated on additional wire during one of the different clock cycles
US11106390B1 (en) * 2020-04-24 2021-08-31 Seagate Technology Llc Combining in-process reads to reduce die collisions
JP2021182300A (ja) * 2020-05-20 2021-11-25 キオクシア株式会社 メモリコントローラ、メモリシステムおよびメモリシステムの制御方法
US11379376B2 (en) 2020-05-20 2022-07-05 Micron Technologies, Inc. Embedding data in address streams
US11500587B2 (en) * 2020-11-20 2022-11-15 Samsung Electronics Co., Ltd. System and method for in-SSD data processing engine selection based on stream IDs
KR20220117998A (ko) 2021-02-18 2022-08-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11966631B2 (en) 2021-04-16 2024-04-23 Western Digital Technologies, Inc. Command queue order adjustment in a data storage device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915094A (en) * 1994-12-06 1999-06-22 International Business Machines Corporation Disk access method for delivering multimedia and video information on demand over wide area networks
CN1585933A (zh) * 2001-11-12 2005-02-23 英特尔公司 用于存储器互连中的边带读返回头部的方法和装置
US7296124B1 (en) * 2004-06-29 2007-11-13 National Semiconductor Corporation Memory interface supporting multi-stream operation
CN101340569A (zh) * 2007-07-06 2009-01-07 扬智科技股份有限公司 高速缓存及其数据处理方法
US7802026B2 (en) * 2004-11-15 2010-09-21 Marvell International Ltd. Method and system for processing frames in storage controllers
CN102378971A (zh) * 2011-08-05 2012-03-14 华为技术有限公司 数据读取的方法和存储器控制器
CN104583981A (zh) * 2012-08-17 2015-04-29 先进微装置公司 数据高速缓冲存储器预取提示
CN104834483A (zh) * 2015-05-11 2015-08-12 江苏宏云技术有限公司 一种提升嵌入式mcu性能的实现方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050253858A1 (en) * 2004-05-14 2005-11-17 Takahide Ohkami Memory control system and method in which prefetch buffers are assigned uniquely to multiple burst streams
KR102074329B1 (ko) * 2013-09-06 2020-02-06 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 처리 방법
US20150081967A1 (en) * 2013-09-18 2015-03-19 Hewlett-Packard Development Company, L.P. Management of storage read requests
KR20160075174A (ko) 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작방법
US11461010B2 (en) 2015-07-13 2022-10-04 Samsung Electronics Co., Ltd. Data property-based data placement in a nonvolatile memory device
KR102533229B1 (ko) 2015-11-27 2023-05-17 삼성전자주식회사 상대 주소를 사용하는 메모리 장치의 접근 방법
WO2017145302A1 (ja) * 2016-02-24 2017-08-31 株式会社日立製作所 ストレージ装置及びその制御方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915094A (en) * 1994-12-06 1999-06-22 International Business Machines Corporation Disk access method for delivering multimedia and video information on demand over wide area networks
CN1585933A (zh) * 2001-11-12 2005-02-23 英特尔公司 用于存储器互连中的边带读返回头部的方法和装置
US7296124B1 (en) * 2004-06-29 2007-11-13 National Semiconductor Corporation Memory interface supporting multi-stream operation
US7802026B2 (en) * 2004-11-15 2010-09-21 Marvell International Ltd. Method and system for processing frames in storage controllers
CN101340569A (zh) * 2007-07-06 2009-01-07 扬智科技股份有限公司 高速缓存及其数据处理方法
CN102378971A (zh) * 2011-08-05 2012-03-14 华为技术有限公司 数据读取的方法和存储器控制器
CN104583981A (zh) * 2012-08-17 2015-04-29 先进微装置公司 数据高速缓冲存储器预取提示
CN104834483A (zh) * 2015-05-11 2015-08-12 江苏宏云技术有限公司 一种提升嵌入式mcu性能的实现方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于NandFlash存储器的嵌入式系统启动引导程序设计;吴健 等;《西南科技大学学报(自然科学版);第21卷(第4期);第53-57页 *

Also Published As

Publication number Publication date
US20190164615A1 (en) 2019-05-30
KR20190064017A (ko) 2019-06-10
US11342032B2 (en) 2022-05-24
US20210005267A1 (en) 2021-01-07
US10811103B2 (en) 2020-10-20
CN109857679A (zh) 2019-06-07
KR102482035B1 (ko) 2022-12-28

Similar Documents

Publication Publication Date Title
CN109857679B (zh) 存储器控制器、存储器系统以及存储器系统的操作方法
CN111009275B (zh) 存储器装置和存储器装置的操作方法
CN110400588B (zh) 存储器装置以及该存储器装置的操作方法
US11442664B2 (en) Memory system and method of operating the same
CN110047549B (zh) 存储器系统及其操作方法
CN110413535B (zh) 存储器控制器及存储器控制器的操作方法
CN111798908B (zh) 存储器装置及其操作方法
CN111833926A (zh) 存储器系统及操作存储器系统的方法
KR20190092941A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
CN111145812A (zh) 存储器装置及其操作方法
CN112181875A (zh) 存储器装置、存储器装置的操作方法和存储器系统
CN111338839B (zh) 控制器、包括该控制器的存储器系统及其操作方法
US20200310675A1 (en) Memory system and method of operating the same
CN110045917B (zh) 存储器系统及其操作方法
CN112908395B (zh) 存储器系统及其操作方法
US20210217456A1 (en) Memory device and method of operating the same
US11113189B2 (en) Memory system to perform read reclaim and garbage collection, and method of operating the same
KR102668562B1 (ko) 메모리 시스템 및 그것의 동작 방법
CN111240585B (zh) 控制器、包括控制器的存储器系统及其操作方法
CN110069427B (zh) 存储器控制器以及存储器控制器的操作方法
US20200160918A1 (en) Memory system and method of operating the same
US10607706B2 (en) Memory system and operating method thereof
KR20190105869A (ko) 메모리 컨트롤러 및 그 동작 방법
CN111223513B (zh) 存储器系统及其操作方法
CN110262986B (zh) 存储器控制器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant