CN111223513B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN111223513B
CN111223513B CN201910903136.6A CN201910903136A CN111223513B CN 111223513 B CN111223513 B CN 111223513B CN 201910903136 A CN201910903136 A CN 201910903136A CN 111223513 B CN111223513 B CN 111223513B
Authority
CN
China
Prior art keywords
page
data
program
memory
pieces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910903136.6A
Other languages
English (en)
Other versions
CN111223513A (zh
Inventor
刘炳晟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111223513A publication Critical patent/CN111223513A/zh
Application granted granted Critical
Publication of CN111223513B publication Critical patent/CN111223513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

存储器系统及其操作方法。一种存储器系统包括：半导体存储器装置，其包括存储器块；以及加扰器和ECC块，其被配置为在写入操作期间使用从主机接收的数据生成编程数据，使用编程数据和页信息数据生成一个或更多个数据集，并输出一个或更多个数据集；以及存储器控制器，其被配置为将一个或更多个数据集输出给半导体存储器装置并控制半导体存储器装置，其中，半导体存储器装置被配置为在引导操作期间读取多个页中的每一个页中所存储的页信息数据并从多个页当中检测擦除页或其中已发生突然断电(SPO)的编程中断页。

Description

存储器系统及其操作方法
技术领域
本公开的各种实施方式总体涉及存储器系统及操作存储器系统的方法，更具体地，涉及被配置为当存储器系统执行引导(boot)操作时搜索和识别擦除页或其中已发生突然断电(SPO)的页的存储器系统及其操作方法。
背景技术
最近，计算机环境的范例已经转变为无处不在的计算，使得可以随时随地使用计算机系统。由此，诸如移动电话、数码相机和笔记本计算机之类的便携式电子装置的使用已经迅速增加。通常，这种便携式电子装置使用采用存储器装置的存储器系统，即，数据储存装置。数据储存装置用作便携式电子装置的主存储器装置或辅存储器装置。
用作存储器装置的数据储存装置的优点在于，由于没有机械驱动部件，所以稳定性和耐用性优异，信息访问速度非常高，并且功耗低。在具有这些优点的存储器系统中采用的数据储存装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、以及固态驱动器(SSD)。
发明内容
各种实施方式涉及一种能够在存储器系统执行引导操作时快速搜索擦除页或已发生突然断电(SPO)的页的存储器系统以及操作存储器系统的方法。
本公开的实施方式可以提供一种存储器系统。该存储器系统可以包括：半导体存储器装置，其包括存储器块；以及加扰器和ECC块，其被配置为在写入操作期间使用从主机接收的数据生成编程数据，使用编程数据和页信息数据生成一个或更多个数据集，并输出一个或更多个数据集；以及存储器控制器，其被配置为将一个或更多个数据集输出给半导体存储器装置并控制半导体存储器装置以使得半导体存储器装置执行写入操作，其中半导体存储器装置被配置为在写入操作期间将从存储器控制器接收的一个或更多个数据集编程到存储器块中的多个页，并且被配置为在引导操作期间读取多个页中的每一个页中所存储的页信息数据并从多个页当中检测擦除页或其中已发生突然断电(SPO)的编程中断页。
本公开的实施方式可以提供一种操作存储器系统的方法。该方法可以包括：在引导操作期间对用于控制擦除页搜索操作的命令进行排队，以及响应于该命令对多个页执行擦除页搜索操作。擦除页搜索操作可以包括读取从多个页当中选择的页中所存储的多条状态检查数据；以及基于状态检查数据确定被选页的状态信息，然后确定被选页是编程完成页、擦除页还是已发生突然断电(SPO)的编程中断页。
本公开的实施方式可以提供一种存储器系统。该存储器系统可以包括：主机，其被配置为输出写入请求和要编程的数据；存储器控制器，其被配置为响应于写入请求使用从主机接收的数据生成编程数据，使用编程数据和页信息数据生成一个或更多个数据集，并输出一个或更多个数据集；以及半导体存储器装置，其包括存储器块并且被配置为接收一个或更多个数据集，并将一个或更多个数据集存储在存储器块中，其中，半导体存储器装置被配置为在写入操作期间将从存储器控制器接收的一个或更多个数据集编程到存储器块中的多个页，并且被配置为在引导操作期间读取多个页中的每一个页中所存储的页信息数据并从多个页当中检测擦除页或已发生突然断电(SPO)的编程中断页。
附图说明
图1是例示根据本公开的实施方式的存储器系统的框图。
图2是例示半导体存储器装置(诸如图1的半导体存储器装置)的框图。
图3是例示图2的存储器单元阵列的实施方式的框图。
图4是例示存储器块(诸如图3的存储器块)的电路图。
图5是例示页信息检测电路(诸如图2的页信息检测电路)的电路图。
图6是例示从存储器控制器发送给半导体存储器装置的数据集的配置的图。
图7是例示存储器单元的编程状态的阈值电压分布图。
图8是例示存储器块中的存储有页信息的区域的图。
图9是例示根据本公开的实施方式的存储器系统的操作的流程图。
图10是示出对应于各个编程状态的数据值的图。
图11是示出不同页状态的页信息值的图。
图12是例示存储器系统的实施方式的图。
图13是例示存储器系统的实施方式的图。
图14是例示存储器系统的实施方式的图。
图15是例示存储器系统的实施方式的图。
具体实施方式
本文呈现的具体结构性描述和功能性描述涉及本公开的实施方式。然而，本发明既不限于所提供的具体描述也不限于本文描述的任何实施方式。
虽然详细描述了各种实施方式，但是本发明不限于这些实施方式中的任何一个。而是，本发明涵盖不脱离本公开的精神和技术范围的所有变型、等同物、替代物和其他实施方式。
应当理解，尽管本文可以使用术语“第一”和/或“第二”来标识各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开，否则这些元件具有相同或相似的名称。例如，在不脱离本公开的教导的情况下，在一个实例中的第一元件在另一实例中可以被称为第二元件。
应当理解，当元件被称为“联接”或“连接”到另一元件时，它可以直接联接或连接到另一元件，或者在它们之间可以存在一个或更多个中间元件。相反，应该理解，当元件被称为“直接联接”或“直接连接”到另一元件时，不存在中间元件。解释元件之间关系的其他表述(诸如“在……之间”、“直接在……之间”、“与……相邻”或“与……直接相邻”)应以相同方式解释。
本文使用的术语仅出于描述特定实施方式的目的，而不旨在是限制性的。在本公开中，除非上下文另有明确说明，否则单数形式旨在包括复数形式，反之亦然。还将理解的是，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指示所提及的特征、整数、步骤、操作、元件、组件和/或其组合的存在，但是不排除存在或添加一个或更多个其他特征、整数、步骤、操作、元件、组件和/或其组合。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，本文使用的术语应被解释为具有与其在本说明书的上下文和相关领域中的含义一致的含义，并且除非在本文中明确地如此定义，否则不以理想化或过于形式的含义来解释。
省略了对本领域技术人员公知的功能和结构的详细描述，以避免模糊本公开的主题。这旨在使本公开的主题清楚。
下面参照附图更全面地描述本公开的各种实施方式，附图中例示了本公开的优选实施方式，使得本领域技术人员能够实践本发明。在整个说明书中，对“实施方式”、“另一实施方式”等的引用并非必然指代仅一个实施方式，并且对任何这种短语的不同引用并非必然是相同实施方式。
图1是例示根据本公开的实施方式的存储器系统的框图。
参照图1，存储器系统1000包括半导体存储器装置100和存储器控制器1100。
半导体存储器装置100可以在存储器控制器1100的控制下执行读取操作、写入操作、擦除操作和后台操作。半导体存储器装置100可以包括多个存储器块，每个存储器块包括状态单元区域。在存储器系统1000的引导操作期间，半导体存储器装置100可以搜索在执行引导操作之前最后完成编程操作(即，最后完成的编程操作)的页，并且可以搜索随后要被编程的下一个擦除页，并将找到的擦除页输出给存储器控制器1100。此外，当存储器系统1000由于异常电力丢失而关闭时，半导体存储器装置100可以在引导操作期间搜索当发生突然断电(SPO)时最后正在执行编程操作(即，最后进行中的编程操作)的页，并且可以将找到的页输出给存储器控制器1100。
存储器控制器1100联接到主机和半导体存储器装置100。存储器控制器1100可以响应于来自主机的请求而访问半导体存储器装置100。例如，存储器控制器1100可以控制半导体存储器装置100的读取操作、写入操作、擦除操作和后台操作。存储器控制器1100可以提供半导体存储器装置100和主机之间的接口。存储器控制器1100可以运行用于控制半导体存储器装置100的固件。
根据本公开的实施方式，当存储器系统1000执行引导操作时，存储器控制器1100可以向半导体存储器装置100输出用于执行控制以在半导体存储器装置100中搜索擦除页或者其中已发生SPO的页的命令。半导体存储器装置100响应于从存储器控制器1100接收的命令，执行搜索擦除页和其中已发生SPO的页的操作。
此外，在发生异常电力丢失并且然后再次供电之后的引导过程中，存储器控制器1100可以执行可归因于电力丢失的恢复操作，即，电力丢失恢复操作。例如，存储器控制器1100可以从半导体存储器装置100接收关于其中已发生SPO的页的信息，并且可以再次对其中已发生SPO的页执行编程操作。
存储器控制器1100可以包括随机存取存储器(RAM)1110、处理器1120、主机接口1130、存储器接口1140、以及加扰器和纠错码(ECC)块1150。
RAM 1110可以存储固件，并且可以用作处理器1120的工作存储器，半导体存储器装置100和主机之间的缓存存储器，或者半导体存储器装置100和主机之间的缓冲存储器。固件可以包括用于执行整体操作的算法。RAM 1110可以存储由存储器控制器1100处理的数据。RAM 1110可以存储为了使存储器控制器1100控制半导体存储器装置100的整体操作所需的多条有效数据。
处理器1120可以控制存储器控制器1100的整体操作，并且可以控制半导体存储器装置100的编程操作、读取操作或擦除操作。此外，处理器1120可以控制半导体存储器装置100，使得半导体存储器装置100在引导操作期间执行搜索擦除页或在引导操作之前刚好发生了SPO的页的擦除页搜索操作。此外，处理器1120可以控制半导体存储器装置100，使得半导体存储器装置100在跟随在SPO(即，异常电力丢失)之后恢复了电力之后对刚好在引导过程之前发生了SPO的页执行恢复操作。
主机接口1130包括用于在主机和存储器控制器1100之间执行数据交换的协议。在实施方式中，存储器控制器1100可以通过诸如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-快速(PCI-e或PCIe)协议、高级技术附件(ATA)协议、串行ATA(SATA)协议、并行ATA(PATA)协议、小型计算机小型接口(SCSI)协议、增强型小磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议和专用协议之类的各种接口协议中的至少一种与主机通信。
存储器接口1140与半导体存储器装置100通过接口连接。例如，存储器接口1140可以包括NAND接口或NOR接口。
在写入操作期间，加扰器和ECC块1150可以通过对从主机接收的数据进行加扰和ECC编码来生成编程数据。此外，在读取操作期间，加扰器和ECC块1150可以通过使用纠错码(ECC)对从半导体存储器装置100接收的数据进行ECC解码并且通过对经纠错的数据进行解扰来生成读取数据。
此外，加扰器和ECC块1150可以包括前缀加扰器(prefix scrambler)1151。前缀加扰器1151可以在写入操作期间生成固定在特定数据值处的状态检查数据。稍后将参照图6描述前缀加扰器1151的详细操作。
尽管根据本公开的实施方式将加扰器和ECC块1150例示并描述为包括在存储器控制器1100中，但是在另一实施方式中，加扰器和ECC块1150可以被配置为设置于存储器控制器1100外部的独立组件。
在本公开的实施方式中，处理器1120可以在写入操作期间通过将页信息数据添加到由加扰器和ECC块1150生成的编程数据来生成数据集。这里，页信息数据可以包括关于要存储相应数据集的页的基本信息(例如，诸如SLC、MLC或TLC之类的编程方案)、擦除/编程循环(cycle)的数量以及用于确定相应页的编程状态的状态检查数据。
半导体存储器装置100可以在读取操作期间从相应数据集读取页信息数据，并且可以使用读取的页信息数据中的状态检查数据来检查被选页是处于编程完成状态，处于擦除状态，还是处于在正在执行编程操作时已发生SPO的状态。稍后将详细描述该操作。
存储器控制器1100和半导体存储器装置100可以集成到单个半导体装置中。在实施方式中，存储器控制器1100和半导体存储器装置100可以集成到单个半导体装置中以形成存储卡，诸如个人计算机存储卡国际协会(PCMCIA)、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或微型MMC)、SD卡(SD、迷你SD、微型SD或SDHC)或通用闪存(UFS)。
在另一实施方式中，存储器控制器1100和半导体存储器装置100可以集成到单个半导体装置中以形成固态驱动器(SSD)。SSD包括被配置为将数据存储在半导体存储器中的储存装置。当存储器系统1000用作SSD时，可以提高与存储器系统1000联接的主机的操作速度。
在实施方式中，存储器系统1000可以被提供为诸如计算机、超移动PC(UMPC)、工作站、网络本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、游戏机、导航装置、黑匣子、数码相机、三维(3D)电视、数字音频记录仪、数字音频播放器、数字图片记录仪、数字图片播放器、数字视频记录仪、数字视频播放器、能够在无线环境中发送/接收信息的装置、用于形成家庭网络的各种装置之一、用于形成计算机网络的各种电子装置之一、用于形成远程信息处理网络的各种电子装置之一、RFID装置或用于形成计算系统的各种元件之一之类的电子装置中的各种元件之一。
在实施方式中，半导体存储器装置100或存储器系统1000可以安装在各种类型的封装件中。例如，半导体存储器装置100或存储器系统1000可以通过诸如堆叠式封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫包中晶片、晶圆形式晶片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形(SOIC)、缩小外形封装(SSOP)、薄型小外形(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理层叠封装(WSP)等的方法来封装和安装。
图2是例示诸如图1的半导体存储器装置之类的半导体存储器装置的框图。
参照图2，根据本公开的实施方式的半导体存储器装置100可以包括：存储器单元阵列110，其被配置为包括第一存储器块MB1至第m存储器块MBm；以及外围电路PERI，其被配置为对存储器块MB1至MBm的被选页中包括的存储器单元执行编程操作和读取操作。外围电路PERI可以包括控制电路120、电压供应电路130、页缓冲器组140、列解码器150、输入/输出电路160和页信息检测电路170。
存储器单元阵列110可以包括多个存储器块MB1至MBm。存储器块MB1至MBm中的每一个可以包括多个页。多个页中的每一个可包括多个存储器单元。在实施方式中，多个存储器单元可以是非易失性存储器单元。稍后将参照图3和图4对此进行详细描述。
控制电路120可以响应于通过输入/输出电路160从外部输入的命令CMD，输出用于生成为了执行编程操作或读取操作所需的电压的电压控制信号VCON，并且可以依据操作的类型而输出用于控制页缓冲器组140中包括的页缓冲器PB1至PBk的页缓冲器(PB)控制信号PBCON。此外，控制电路120可以响应于通过输入/输出电路160从外部输入的地址信号ADD，输出行地址信号RADD和列地址信号CADD。
电压供应电路130可以响应于来自控制电路120的电压控制信号VCON，将对存储器单元的编程操作、读取操作或擦除操作所需的操作电压供应给被选存储器块的本地线(包括漏极选择线、字线WL和源极选择线)。这种电压供应电路130可以包括电压生成电路和行解码器。
电压生成电路可以响应于来自控制电路120的电压控制信号VCON，将对存储器单元的编程操作、读取操作或擦除操作所需的操作电压输出到全局线。
行解码器可以响应于来自控制电路120的行地址信号RADD，将全局线联接到本地线，使得从电压生成电路输出到全局线的操作电压被传送到从存储器单元阵列110中选择的存储器块的本地线。
页缓冲器组140可以包括分别通过位线BL1至BLk联接到存储器单元阵列110的多个页缓冲器PB1至PBk。响应于来自控制电路120的PB控制信号PBCON，页缓冲器组140的页缓冲器PB1至PBk依据输入数据选择性地对位线BL1至BLk进行预充电以便将数据存储在存储器单元中，或者感测位线BL1至BLk的电压以便从存储器单元读取数据。
页缓冲器组140可以在引导期间在控制电路120的控制下，执行用于对被选存储器块搜索擦除页和已发生突然断电(SPO)的页的页信息读取操作。页缓冲器组140可以从被选存储器块的被选页中读取其中存储有页信息数据的存储器单元。可以通过二分搜索(binary search)算法来选择页。此外，在页信息读取操作期间，可以使用半页感测来执行页缓冲器组140，半页感测用于读取被选存储器块的各个页当中的包括其中存储有页信息数据的存储器单元的页的一半区域。
列解码器150可以响应于从控制电路120输出的列地址信号CADD，选择页缓冲器组140中所包括的页缓冲器PB1至PBk。也就是说，列解码器150响应于列地址信号CADD，将要存储在存储器单元中的数据顺序地传送到页缓冲器PB1到PBk。此外，列解码器150响应于列地址信号CADD而顺序地选择页缓冲器PB1至PBk，使得锁存在页缓冲器PB1至PBk中的、存储器单元的数据通过读取操作输出到外部装置。
输入/输出电路160可以在控制电路120的控制下将外部输入数据传送给列解码器150，使得这样的数据被输入到页缓冲器组140，以便在编程操作期间将数据存储在存储器单元中。当列解码器150将从输入/输出电路160接收的数据传送到页缓冲器组140的页缓冲器PB1至PBk时，页缓冲器PB1至PBk可以将接收的数据存储在其内部锁存电路中。此外，在读取操作期间，输入/输出电路160将通过列解码器150从页缓冲器组140的页缓冲器PB1至PBk传送的数据输出到外部装置。
在引导操作期间，页信息检测电路170可以接收由页缓冲器组140读取的页信息数据中的状态检查数据，依据接收到的状态检查数据的数据值来确定被选页是编程完成页，擦除页，还是其中已发生SPO的页，并将确定结果输出给控制电路120。
控制电路120可以基于从页信息检测电路170接收的确定结果来更新和存储被选页的状态信息，并且可以将关于已发生SPO的页的信息输出给图1的存储器控制器1100。
图3是例示图2的存储器单元阵列110的实施方式的框图。
参照图3，存储器单元阵列110可以包括多个存储器块BLK1至BLKz。每个存储器块具有三维(3D)结构。每个存储器块可以包括层叠在基板上的多个存储器单元。多个存储器单元沿+X、+Y和+Z方向布置。下面将参照图4更详细地描述每个存储器块的结构。
图4是例示诸如图3的存储器块之类的存储器块的电路图。
参照图4，每个存储器块可以包括联接在位线BL1至BLk与公共源极线CSL之间的多个串ST1至STk。也就是说，串ST1至STk可以分别联接到相应位线BL1至BLk，并且可以共同联接到公共源极线CSL。每个串(例如，ST1)可以包括源极联接到公共源极线CSL的源极选择晶体管SST、多个存储器单元C01到Cn1、以及漏极联接到相应位线BL1的漏极选择晶体管DST。存储器单元C01至Cn1可以串联联接在选择晶体管SST和DST之间。源极选择晶体管SST的栅极可以联接到源极选择线SSL。存储器单元C01至Cn1的栅极可以分别联接到字线WL0至WLn。漏极选择晶体管DST的栅极可以联接到漏极选择线DSL。
存储器块中所包括的存储器单元可以按照物理页的单位或逻辑页的单位进行分类。例如，联接到单条字线(例如，WL0)的存储器单元C01到C0k可以构成单个物理页PAGE0。这样的页可以是编程操作或读取操作的基本单位。
图5是例示诸如图2的页信息检测电路之类的页信息检测电路的电路图。
参照图5，页信息检测电路可以包括寄存器电路171和页状态信号生成电路172。
寄存器电路171可以接收由图2的页缓冲器组140读取的多条页信息数据当中的多条状态检查数据DATA<7：0>，并且可以响应于微时钟MC_CK来锁存接收的状态检查数据DATA<7：0>。寄存器电路171可以包括多个触发器(F/F)，并且多个触发器(F/F)中的每一个可以存储相应的状态检查数据DATA<7：0>。寄存器电路171可以将存储的状态检查数据DATA<7：0>作为输出数据信号PARA_FEATURE<7：0>输出。输出数据信号PARA_FEATURE<7：0>被输出到页状态信号生成电路172和图2的控制电路120。控制电路120可以依据输出数据信号PARA_FEATURE<7：0>来确定被选页是编程完成页还是已发生SPO的页。
页状态信号生成电路172可以响应于输出数据信号PARA_FEATURE<7：0>，确定被选页是擦除页还是编程页，然后生成并输出页检测信号PAGE_Detected。
页状态信号生成电路172可以包括与非门ND和反相器IV。与非门ND可以接收多个输出数据信号PARA_FEATURE<7：0>，对输出数据信号执行逻辑运算，并输出逻辑运算的结果。反相器IV可以对与非门ND的输出信号进行反相并输出反相信号作为页检测信号PAGE_Detected。例如，当多个输出数据信号PARA_FEATURE<7：0>全部具有值“1”时，页状态信号生成电路172可以输出值为“1”的页检测信号PAGE_Detected，其指示被选页是擦除页。相反，当多个输出数据信号PARA_FEATURE<7：0>全部具有值“0”时或当至少一个输出数据信号具有值“0”时，页状态信号产生电路172可以输出值为“0”的页检测信号PAGE_Detected，其指示被选页是编程完成页或已发生SPO的页。
图6是例示出了在存储器系统的写入操作期间从诸如图1的存储器控制器之类的存储器控制器发送给半导体存储器装置的数据集的配置的图。
参照图6，数据集可以被配置为包括页信息区域和数据区域。
页信息区域可以由处理器1120生成，并且可以包括页信息数据。例如，页信息区域可以包括页的基本信息(页信息，Page Inform)、状态检查数据PV7至PV1，以及关于相应页的擦除/编程循环的数量(EW Cycle)的数据。
数据区域可以由加扰器和ECC块1150生成，并且可以包括用户数据、循环冗余码(CRC)和ECC奇偶校验。
此外，数据区域由加扰器和ECC块1150加扰，而页信息区域由处理器1120生成并且不被加扰。
此外，页信息区域中包括的状态检查数据PV7至PV1可以由加扰器和ECC块1150中的前缀加扰器1151生成为固定值。例如，要被存储在设定的列地址0x000x到0x000x+7的状态检查数据PV7至PV1由前缀加扰器1151生成为固定值。这里，状态检查数据PV7到PV1的固定值将在后面参照图10描述。
图7是例示存储器单元的编程状态的阈值电压分布图。
参照图7，三级单元(TLC)具有擦除状态PV0和多个编程状态PV1至PV7的阈值电压分布。多个编程状态PV1至PV7可以指示被顺序执行编程操作的页的存储器单元的状态。
因此，图6的多条状态检查数据PV7至PV1是分别对应于图7的多个编程状态PV7至PV1的数据值并且在写入操作期间可以被设置为对应于编程状态的“0”。当用户数据被编程到被选页时，状态检查数据PV7到PV1可以与包括在数据区域中的用户数据一起被编程。例如，当编程用户数据中的对应于编程状态PV1的数据时，状态检查数据PV1可以被编程。当编程用户数据中的对应于编程状态PV2的数据时，状态检查数据PV2可以被编程。当编程用户数据中的对应于编程状态PV7的数据时，状态检查数据PV7可以被编程。因此，页的状态检查数据值可以指示页是否已经被完全编程。当正在执行编程操作的同时发生SPO时，页可能尚未被完全编程，这样的页是编程中断页。例如，当作为对被选页的读取操作的结果，多条读取的状态检查数据全部都具有值“0”时，可以确定被选页是编程完成页。相反，当多条读取的状态检查数据全部具有值“1”时，可以确定被选页是未执行编程操作的擦除页。当多条读取的状态检查数据包括至少一个值“0”和至少一个值“1”时，可以确定被选页是在正在执行编程操作时发生了SPO的编程中断页。此外，可以依据读取的状态数据值推断SPO发生的时间。
图8是例示页信息存储在诸如图3的存储器块之类的存储器块中的区域的图。
参照图8，存储器块(例如，MB1)可以被划分为第一块区域B0和第二块区域B1，第一块区域B0和第二块区域B1可以分别通过将相应存储器块中的多个页中的每一页二等分而形成。也就是说，存储器块MB1中的每个页的一部分是第一块区域B0的部分，并且该页的另一部分是第二块区域B1的部分。
可以对第一块区域B0和第二块区域B1以如下方式执行读取操作：当使用半页感测执行读取操作时，仅选择单个块区域(例如，B0)并且对块区域B0执行读取操作。
此外，当使用半页感测执行读取操作时所选择的第一块区域B0的局部区域可以被定义为状态单元区域。对应于每个页的图6的多条状态检查数据PV1至PV7可以被编程到状态单元区域。此外，可以为各条状态检查数据PV1至PV7指定列地址Col1至Col7，然后可以将多条状态检查数据PV1至PV7存储在状态单元区域的与相应列地址匹配的存储器单元中。
图9是例示根据本公开的实施方式的存储器系统的操作的流程图。
图10是例示值包括在页信息中的与各个编程状态相对应的数据值的图。
图11是例示针对不同页状态的页信息值的图。
参照图1至图11描述根据本实施方式的存储器系统的操作。
当向存储器系统1000供电时，存储器系统1000在步骤S910进行引导。然后，在步骤920，处理器1120可以生成并对命令CMD进行排队，该命令CMD用于控制半导体存储器装置100以使得半导体存储器装置100搜索擦除页或已发生SPO的页。
在步骤S930，半导体存储器装置100响应于从存储器控制器1100输出的命令CMD而执行擦除页搜索操作。
当执行擦除页搜索操作时，控制电路120可以控制电压供应电路130和页缓冲器组140，以使得对存储器块(例如，MB1)中所包括的多个页(这些页是基于二分搜索算法来选择的)执行读取操作。
例如，电压供应电路130可以生成读取电压并将读取电压施加到与被选存储器块的被选页联接的字线，并且页缓冲器组140可以感测位线BL1到BLk的电压，然后在步骤S940对被选页执行感测操作。
这里，页缓冲器组140可以使用半页感测对存储器块MB1中的包括状态单元区域的第一块区域B0执行读取操作。结果，与读取整个页的情况相比，可以减少读取操作中的电流消耗，并且可以提高读取操作的速度。
此后，页信息检测电路170接收从页缓冲器组140中所存储的被选页读取的多条数据(即，图6中例示的页信息数据)当中的从被选页的状态单元区域读取的多条状态检查数据DATA<7：0>，然后在步骤S950检测被选页的状态。
如图10和图11所示，在存储器系统1000的写入操作期间，由处理器1120生成的多条状态检查数据PV7至PV1可以初始设置为值“0”，然后被编程。因此，从已经正常完成编程操作的页读取的多条状态检查数据DATA<7：0>全部具有值“0”。相反，在没有执行编程操作的页的情况下，状态单元区域中的存储器单元处于擦除状态，因此读取的状态检查数据DATA<7：0>的值可以是“1”。相反，从当正在执行编程操作时发生了SPO的页读取的多条状态检查数据DATA<7：0>具有“0”和“1”二者的值。例如，当正在执行与编程状态PV4对应的编程操作的同时发生了SPO时，对应于PV1、PV2和PV3的多条状态检查数据的值可以是“0”，并且对应于PV4、PV5、PV6和PV7的多条状态检查数据的值可以是“1”。
页信息检测电路170可以依据接收到的状态检查数据DATA<7：0>生成输出数据信号PARA_FEATURE<7：0>和页检测信号PAGE_Detected，并且可以向控制电路120输出信号PARA_FEATURE<7：0>和PAGE_Detected。在步骤S960，控制电路120响应于页检测信号PAGE_Detected确定被选页是编程页还是擦除页，并且当确定出被选页是编程页时，基于输出数据信号PARA_FEATURE<7：0>确定被选页是已发生SPO的编程中断页还是编程操作已经正常完成的编程完成页。
作为确定的结果，当确定出被选页是已经正常完成了编程操作的编程完成页时，处理返回到步骤S930，基于二分搜索算法选择新页，之后再次执行从擦除页搜索操作开始的过程。
当确定被选页是已发生SPO的编程中断页或擦除页时，控制电路120可以存储关于该被选页的检测信息或者可以将页检测信息输出给存储器控制器1100，然后在步骤S970更新页检测信息。
存储器控制器1100可以从半导体存储器装置100接收关于擦除页或已发生SPO的编程中断页的信息。存储器控制器1100可以控制半导体存储器装置100，使得在半导体存储器装置100的编程操作期间首先使用擦除页信息对找到的擦除页执行编程操作，并且使得通过使用SPO发生页信息对已发生SPO的编程中断页执行恢复操作。
如上所述，本公开的实施方式可以在半导体存储器装置的写入操作期间在数据集的页信息区域中附加配置状态检查数据，并且可以在擦除页检测操作期间仅使用状态单元区域中所存储的数据来确定被选页的状态，因而提高了半导体存储器装置的操作速度。
图12是例示存储器系统的实施方式的图。
参照图12，存储器系统2000可以被实现为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统2000可以包括半导体存储器装置100和能够控制半导体存储器装置100的操作的存储器控制器1100。存储器控制器1100可以在处理器2100的控制下控制半导体存储器装置100的数据访问操作，例如，编程操作、擦除操作或读取操作。
在存储器控制器1100的控制下，编程到半导体存储装置100的数据可以经由显示器2200输出。
无线电收发器2300可以通过天线ANT交换无线电信号。例如，无线电收发器2300可以将通过天线ANT接收的无线电信号转换成可以由处理器2100处理的信号。因此，处理器2100可以处理从无线电收发器2300输出的信号，并且可以将经处理的信号发送给存储器控制器1100或者显示器2200。存储器控制器1100可以将处理器2100处理的信号编程到半导体存储器装置100。此外，无线电收发器2300可以将从处理器2100输出的信号转换成无线电信号并通过天线ANT向外部装置输出无线电信号。输入装置2400可以用于输入用于控制处理器2100的操作的控制信号或者处理器2100要处理的数据。输入装置2400可以被实现为诸如触摸板或计算机鼠标之类的指示装置、小键盘或键盘。处理器2100可以控制显示器2200的操作，使得从存储器控制器1100输出的数据、从无线电收发器2300输出的数据、或者从输入装置2400输出的数据经由显示器2200输出。
在实施方式中，能够控制半导体存储器装置100的操作的存储器控制器1100可以被实现为处理器2100的一部分或者实现为与处理器2100分开提供的芯片。此外，存储器控制器1100可以通过实现图1中所例示的存储器控制器1100的示例来实现。
图13是例示存储器系统的实施方式的图。
参照图13，存储器系统3000可以在个人计算机、平板PC、网络本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或者MP4播放器中实现。
存储器系统3000可以包括半导体存储器装置100和能够控制半导体存储器装置100的操作的存储器控制器1100。
处理器3100可以根据通过输入装置3200输入的数据来经由显示器3300输出半导体存储器装置100中所存储的数据。例如，输入装置3200可以被实现为诸如触摸板或计算机鼠标之类的指示装置、小键盘或键盘。
处理器3100可以控制存储器系统3000的整体操作，并且可以控制存储器控制器1100的操作。在实施方式中，能够控制半导体存储器装置100的操作的存储器控制器1100可以被实现为处理器3100的一部分或者实现为与处理器3100分开提供的芯片。此外，存储器控制器1100可以通过图1所例示的存储器控制器1100的示例来实现。
图14是例示存储器系统的实施方式的图。
参照图14，存储器系统4000可以在例如数码相机、配备有数码相机的移动电话、配备有数码相机的智能电话、或配备有数码相机的平板PC的图像处理装置中实现。
存储器系统4000可以包括半导体存储器装置100和能够控制半导体存储器装置100的数据处理操作(例如，编程操作、擦除操作或读取操作)的存储器控制器1100。
存储器系统4000的图像传感器4200可以将光学图像转换为数字信号，并且经转换的数字信号可以被发送给处理器4100或存储器控制器1100。在处理器4100的控制下，经转换的数字信号可以经由显示器4300输出或通过存储器控制器1100存储在半导体存储装置100中。此外，半导体存储装置100中所存储的数据可以在处理器4100或存储器控制器1100的控制下经由显示器4300输出。
在实施方式中，能够控制半导体存储器装置100的操作的存储器控制器1100可以被实现为处理器4100的一部分或者实现为与处理器4100分开提供的芯片。此外，存储器控制器1100可以通过实现图1中所例示的存储器控制器1100的示例实现。
图15是例示存储器系统的实施方式的图。
参照图15，存储器系统6000可以被实现为存储卡或智能卡。存储器系统6000可以包括半导体存储器装置100、存储器控制器1100和卡接口6100。
存储器控制器1100可以控制半导体存储器装置100和卡接口6100之间的数据交换。在实施方式中，卡接口6100可以是但不限于安全数字(SD)卡接口或多媒体卡(MMC)接口。此外，存储器控制器1100可以通过图1中所例示的存储器控制器1100的示例来实现。
此外，卡接口6100可以根据主机5000的协议来对主机5000和存储器控制器1100之间的数据交换进行接口连接。在实施方式中，卡接口6100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。这里，卡接口6100可以是指能够支持主机5000所使用的协议的硬件、安装在硬件中的软件或由硬件执行的信号传输方法。
当存储器系统6000联接到诸如PC、平板PC、数码相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒之类的主机5000的主机接口5200时，主机接口5200可以在微处理器5100的控制下通过卡接口6100和存储器控制器1100执行与半导体存储器装置100的数据通信。
根据本公开的实施方式，在存储器系统执行引导操作时所执行的页信息检测操作期间，可以读取存储有页信息的区域，并且因此可以快速地检测擦除页或其中已发生SPO的页。
虽然已经公开了本公开的各种实施方式，但是根据本公开，本领域技术人员将理解，在不脱离本发明的范围和精神的情况下，可以进行各种变型、添加和替换。因此，本发明的范围由所附权利要求及其等同物限定，而不是由前面的描述限定。
在上面讨论的实施方式中，在一些情况下，可以选择性地执行或跳过一个或更多个步骤。另外，步骤可以不总是顺序执行，并且可以随机执行。此外，本文公开的实施方式旨在帮助本领域普通技术人员更清楚地理解本发明，并非旨在限制本发明的边界。换句话说，本公开所属领域的普通技术人员将能够容易地理解，基于本公开的技术范围可以做出各种变型。
已经参照附图描述了本公开的实施方式，并且应当根据本发明的精神来解释在说明书中使用的特定术语或词语，而不限制其主题。应当理解，本文描述的基本发明构思的许多变型和修改仍将落入所附权利要求及其等同物所限定的本发明的精神和范围内。
相关申请的交叉引用
本申请要求于2018年11月26日提交的韩国专利申请号10-2018-0147849的优先权，其全部公开内容通过引用整体并入本文中。

Claims (21)

1.一种存储器系统，该存储器系统包括：
半导体存储器装置，该半导体存储器装置包括存储器块；以及
加扰器和ECC块，该加扰器和ECC块被配置为：在写入操作期间，使用从主机接收的数据生成编程数据，使用所述编程数据和页信息数据生成一个或更多个数据集，并输出所述一个或更多个数据集；以及
存储器控制器，该存储器控制器被配置为将所述一个或更多个数据集输出到所述半导体存储器装置并控制所述半导体存储器装置以使得所述半导体存储器装置执行所述写入操作，
其中，所述半导体存储器装置被配置为在所述写入操作期间将从所述存储器控制器接收的所述一个或更多个数据集编程到所述存储器块中的多个页，并且被配置为在引导操作期间读取所述多个页中的每一个页中所存储的所述页信息数据并从所述多个页当中检测擦除页或已发生突然断电SPO的编程中断页。
2.根据权利要求1所述的存储器系统，其中，所述页信息数据包括关于要存储相应数据集的相应页的基本信息、擦除/编程循环的数量、以及用于确定所述相应页的编程状态的多条状态检查数据。
3.根据权利要求2所述的存储器系统，其中，所述多条状态检查数据具有分别与所述编程数据要被编程到所述多个页中的存储器单元的多个编程状态对应的数据值，并且被设置为与所述存储器单元的编程单元状态对应的第一数据值。
4.根据权利要求2所述的存储器系统，其中，所述存储器块包括第一块区域和第二块区域，其中，所述第一块区域包括状态单元区域。
5.根据权利要求4所述的存储器系统，其中，当在所述引导操作期间读取所述多个页时，所述半导体存储器装置使用半页感测仅从所述存储器块中读取所述第一块区域。
6.根据权利要求4所述的存储器系统，其中，所述半导体存储器装置在所述写入操作期间将所述状态检查数据编程到所述状态单元区域。
7.根据权利要求6所述的存储器系统，其中，所述状态检查数据的列地址在所述状态单元区域中是固定的。
8.根据权利要求1所述的存储器系统，其中，所述半导体存储器装置在所述引导操作期间通过基于二分搜索算法读取所述存储器块的所述多个页来检测所述擦除页或所述编程中断页。
9.根据权利要求3所述的存储器系统，其中，所述半导体存储器装置被配置为：当在所述引导操作期间读取的所述多条状态检查数据全部对应于所述编程单元状态时，确定所述相应页是编程完成页；当所述多条状态检查数据全部对应于擦除单元状态时，确定所述相应页是所述擦除页；并且当所述多条状态检查数据中的至少一条对应于所述编程单元状态并且所述多条状态检查数据中的至少一条对应于所述擦除单元状态时，确定所述相应页是所述编程中断页。
10.根据权利要求9所述的存储器系统，其中，所述半导体存储器装置包括：
存储器块，该存储器块包括状态单元区域；
页缓冲器组，该页缓冲器组联接到所述存储器块的位线，并被配置为读取编程到所述状态单元区域的所述多条状态检查数据；
页信息检测电路，该页信息检测电路被配置为响应于所读取的状态检查数据生成输出数据信号，并且基于所述输出数据信号生成并输出用于确定所述相应页的状态的页信息检测信号；以及
控制电路，该控制电路被配置为基于所述页信息检测信号确定所述相应页是否为所述擦除页，并当确定出所述相应页不是所述擦除页时，基于所述输出数据信号确定所述相应页是所述编程完成页还是所述编程中断页。
11.根据权利要求10所述的存储器系统，其中，所述页信息检测电路包括：
寄存器电路，该寄存器电路被配置为响应于时钟信号顺序地且临时地存储所述多条状态检查数据，并依据所存储的状态检查数据生成和输出所述输出数据信号；以及
页状态信号生成电路，该页状态信号生成电路被配置为通过对所述输出数据信号进行逻辑组合来生成并输出页检测信号。
12.根据权利要求2所述的存储器系统，其中，所述加扰器和ECC块包括前缀加扰器，该前缀加扰器被配置为在所述写入操作期间生成固定在特定数据值的多条状态检查数据。
13.一种操作存储器系统的方法，该方法包括以下步骤：
在引导操作期间对用于控制擦除页搜索操作的命令进行排队；以及
响应于所述命令对多个页执行所述擦除页搜索操作，
其中，所述擦除页搜索操作包括：
读取从所述多个页当中选择的页中所存储的多条状态检查数据；以及
基于所述状态检查数据确定被选页的状态信息，然后确定所述被选页是编程完成页、擦除页、还是已发生突然断电SPO的编程中断页。
14.根据权利要求13所述的方法，该方法还包括以下步骤：
在写入操作期间通过对从主机接收的数据进行加扰和ECC编码来生成编程数据，并使用所述编程数据和所述多条状态检查数据来生成一个或更多个数据集；以及
将所述一个或更多个数据集编程到所述多个页。
15.根据权利要求14所述的方法，其中，所述多条状态检查数据具有分别与所述编程数据要被编程到所述多个页中的存储器单元的多个编程状态对应的数据值，并且被设置为与所述存储器单元的编程单元状态对应的第一数据值。
16.根据权利要求15所述的方法，其中，当所述多条状态检查数据全部对应于所述编程单元状态时，所述被选页被确定为编程完成页；当所述多条状态检查数据全部对应于擦除单元状态时，所述被选页被确定为擦除页；并且当所述多条状态检查数据中的至少一条对应于所述编程单元状态并且所述多条状态检查数据中的至少一条对应于所述擦除单元状态时，所述被选页被确定为已发生所述SPO的页。
17.根据权利要求13所述的方法，其中，所述多条状态检查数据存储在包括所述多个页的存储器块的状态单元区域中。
18.根据权利要求17所述的方法，其中，执行读取所述多条状态检查数据的步骤以使用半页感测来读取所述存储器块的所述状态单元区域。
19.根据权利要求13所述的方法，其中，基于二分搜索算法来执行所述擦除页搜索操作。
20.根据权利要求13所述的方法，其中，当所述多条状态检查数据全部对应于编程单元时，所述被选页被确定为编程完成页；当所述多条状态检查数据全部对应于擦除单元时，所述被选页被确定为所述擦除页；并且当所述多条状态检查数据中的至少一条对应于所述编程单元并且所述多条状态检查数据中的至少一条对应于所述擦除单元时，所述被选页被确定为所述编程中断页。
21.一种存储器系统，该存储器系统包括：
主机，该主机被配置为输出写入请求和要编程的数据；
存储器控制器，该存储器控制器被配置为响应于所述写入请求而使用从所述主机接收的所述数据来生成编程数据，使用所述编程数据和页信息数据生成一个或更多个数据集，并输出所述一个或更多个数据集；以及
半导体存储器装置，该半导体存储器装置包括存储器块，并且被配置为接收所述一个或更多个数据集，并将所述一个或更多个数据集存储在所述存储器块中，
其中，所述半导体存储器装置被配置为在写入操作期间将从所述存储器控制器接收的所述一个或更多个数据集编程到所述存储器块中的多个页，并且被配置为在引导操作期间读取所述多个页中的每一个页中所存储的所述页信息数据并从所述多个页当中检测擦除页或已发生突然断电SPO的编程中断页。
CN201910903136.6A 2018-11-26 2019-09-24 存储器系统及其操作方法 Active CN111223513B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180147849A KR102676336B1 (ko) 2018-11-26 2018-11-26 메모리 시스템 및 그것의 동작 방법
KR10-2018-0147849 2018-11-26

Publications (2)

Publication Number Publication Date
CN111223513A CN111223513A (zh) 2020-06-02
CN111223513B true CN111223513B (zh) 2023-04-07

Family

ID=70769975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910903136.6A Active CN111223513B (zh) 2018-11-26 2019-09-24 存储器系统及其操作方法

Country Status (3)

Country Link
US (2) US10839919B2 (zh)
KR (1) KR102676336B1 (zh)
CN (1) CN111223513B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113535459B (zh) * 2020-04-14 2024-04-12 慧荣科技股份有限公司 响应电源事件的数据存取方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1975931A (zh) * 2005-11-29 2007-06-06 松下电器产业株式会社 非易失性半导体存储器件
CN101615427A (zh) * 2008-06-24 2009-12-30 群联电子股份有限公司 非易失性存储器的存储器管理方法及使用此方法的控制器
CN105339913A (zh) * 2013-03-15 2016-02-17 威瑞登特系统公司 管理不对称存储器系统的写性能
CN106910521A (zh) * 2015-12-18 2017-06-30 爱思开海力士有限公司 存储器系统及其操作方法
KR20180023190A (ko) * 2016-08-25 2018-03-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN108257640A (zh) * 2016-12-29 2018-07-06 爱思开海力士有限公司 半导体存储装置及其操作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101577721B1 (ko) * 2010-07-09 2015-12-29 삼성전자주식회사 메모리 시스템 및 그것의 리프레쉬 방법
KR101938210B1 (ko) * 2012-04-18 2019-01-15 삼성전자주식회사 낸드 플래시 메모리, 가변 저항 메모리 및 컨트롤러를 포함하는 메모리 시스템의 동작 방법
US9323608B2 (en) * 2012-06-07 2016-04-26 Micron Technology, Inc. Integrity of a data bus
KR102106959B1 (ko) * 2013-02-21 2020-05-07 에프아이오 세미컨덕터 테크놀로지스, 엘엘씨 멀티 레벨 셀 비휘발성 메모리 시스템
KR102190399B1 (ko) * 2013-10-11 2020-12-11 삼성전자주식회사 신뢰성을 보장할 수 있는 불휘발성 메모리 장치의 동작 방법 및 상기 방법을 수행하는 메모리 시스템
KR20170026831A (ko) * 2015-08-28 2017-03-09 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 그리고 데이터 저장 장치의 동작 방법.
US10410724B2 (en) 2016-04-08 2019-09-10 SK Hynix Inc. Erase page indicator
KR102547642B1 (ko) * 2016-05-18 2023-06-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20180041428A (ko) * 2016-10-14 2018-04-24 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1975931A (zh) * 2005-11-29 2007-06-06 松下电器产业株式会社 非易失性半导体存储器件
CN101615427A (zh) * 2008-06-24 2009-12-30 群联电子股份有限公司 非易失性存储器的存储器管理方法及使用此方法的控制器
CN105339913A (zh) * 2013-03-15 2016-02-17 威瑞登特系统公司 管理不对称存储器系统的写性能
CN106910521A (zh) * 2015-12-18 2017-06-30 爱思开海力士有限公司 存储器系统及其操作方法
KR20180023190A (ko) * 2016-08-25 2018-03-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN108257640A (zh) * 2016-12-29 2018-07-06 爱思开海力士有限公司 半导体存储装置及其操作方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Dongwook Kim et al..Exploiting Compression-Induced Internal Fragmentation for Power-Off Recovery in SSD.《IEEE Transactions on Computers 》.2015,第65卷(第6期),1720-1733. *
Hakyong Lee et al..PCRAM-assisted ECC management for enhanced data reliability in flash storage systems.《IEEE Transactions on Consumer Electronics 》.2012,第58卷(第3期),849 - 856. *
刘晓升等.HC08系列微控制器编程调试器通用性设计.《计算机工程》.2008,第34卷(第24期),253-255. *
高胜.高速采样数据存储控制器的设计与实现.《中国优秀硕士学位论文全文数据库 (信息科技辑)》.2017,(第2期),I137-92. *

Also Published As

Publication number Publication date
KR102676336B1 (ko) 2024-06-19
US10839919B2 (en) 2020-11-17
US20210020252A1 (en) 2021-01-21
KR20200061960A (ko) 2020-06-03
US11049575B2 (en) 2021-06-29
US20200168283A1 (en) 2020-05-28
CN111223513A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
US8503236B2 (en) Nonvolatile memory device, methods of programming the nonvolatile memory device and memory system including the nonvolatile memory device
CN109410993B (zh) 存储系统及其操作方法
CN110232035B (zh) 存储器系统以及存储器系统的操作方法
CN110221992B (zh) 存储器系统以及存储器系统的操作方法
US8549328B2 (en) Memory controller, memory system including the same, and method for operating the same
CN110349607B (zh) 存储器装置及其操作方法和包括存储器装置的存储器系统
CN110413535B (zh) 存储器控制器及存储器控制器的操作方法
CN110045917B (zh) 存储器系统及其操作方法
US20120294092A1 (en) Operating method of nonvolatile memory device and operating method of memory system including nonvolatile memory device
US10424352B2 (en) Memory system and method for operating the same
US11269551B2 (en) Semiconductor memory device and method of operating the same
US20140173184A1 (en) Data storage device and operating method thereof
CN111338839A (zh) 控制器、包括该控制器的存储器系统及其操作方法
KR20190029316A (ko) 마이크로 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작방법
CN111951871A (zh) 存储器装置、包括存储器装置的存储器系统及其操作方法
CN111223513B (zh) 存储器系统及其操作方法
KR20190059053A (ko) 메모리 시스템 및 그것의 동작 방법
US20190155700A1 (en) Memory system and method of operating the same
US8055958B2 (en) Replacement data storage circuit storing address of defective memory cell
KR102627873B1 (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
CN109947356B (zh) 存储器控制器、存储器系统以及操作存储器控制器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant