KR20060119391A - 복수개의 dma 채널을 갖는 usb-sd 저장 장치 및 그저장 방법 - Google Patents

복수개의 dma 채널을 갖는 usb-sd 저장 장치 및 그저장 방법 Download PDF

Info

Publication number
KR20060119391A
KR20060119391A KR1020050042371A KR20050042371A KR20060119391A KR 20060119391 A KR20060119391 A KR 20060119391A KR 1020050042371 A KR1020050042371 A KR 1020050042371A KR 20050042371 A KR20050042371 A KR 20050042371A KR 20060119391 A KR20060119391 A KR 20060119391A
Authority
KR
South Korea
Prior art keywords
data
address
flash memory
dma
usb
Prior art date
Application number
KR1020050042371A
Other languages
English (en)
Other versions
KR100725271B1 (ko
Inventor
고광규
Original Assignee
주식회사 엠피오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엠피오 filed Critical 주식회사 엠피오
Priority to KR1020050042371A priority Critical patent/KR100725271B1/ko
Priority to JP2008512221A priority patent/JP2008547068A/ja
Priority to US11/915,079 priority patent/US20080235410A1/en
Priority to PCT/KR2006/001896 priority patent/WO2006123919A1/en
Publication of KR20060119391A publication Critical patent/KR20060119391A/ko
Application granted granted Critical
Publication of KR100725271B1 publication Critical patent/KR100725271B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02Analogue recording or reproducing
    • G11B20/04Direct recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

USB 인터페이스 및 SD 카드 인터페이스를 구비하고 복수개의 DMA(Direct Memory Access) 채널을 통해 데이터를 읽고 쓰는 저장 장치 및 그 저장 방법이 개시된다. 본 발명에 따라, USB 인터페이스 및 SD 카드 인터페이스를 구비한 저장장치에 있어서, 복수개의 플래시 메모리; 상기 플래시 메모리에 데이터를 읽고 쓰는 것을 제어하는 복수개의 플래시 제어부; 상기 플래시 메모리로 데이터를 DMA 수단에 의해 전송하고, 상기 플래시 메모리로부터 데이터를 DMA 수단에 의해 수신하는 복수개의 DMA 채널을 구비한 DMA 제어부; 상기 USB 인터페이스 및 SD 카드 인터페이스로부터 수신된 신호에서 데이터 및 어드레스를 분리하여, 분리된 데이터를 상기 DMA 제어부로 전달하는 마이컴; 및 상기 분리된 어드레스에 따라, 상기 플래시 메모리의 어느 위치에 상기 수신한 데이터를 기록하고 어느 위치에서 데이터를 읽을 것인지를 계산하는 어드레스 디코더를 포함하는 것을 특징으로 한다. 이에 의해, 플래시 메모리의 데이터 읽기 및 쓰기 속도가 향상된다.

Description

복수개의 DMA 채널을 갖는 USB-SD 저장 장치 및 그 저장 방법 {USB-SD Memory with multiple DMA channels, and data storing method thereof}
도 1은 본 발명의 바람직한 실시예에 따른 USB-SD 저장 장치의 블록도,
도 2는 USB-SD 저장 장치의 상세 블록도,
도 3은 NAND 플래시(233, 235)를 구성하는 각 블록에 데이터를 골고루 기록하는 것을 설명하기 위한 참조도,
도 4는 본 본 발명의 바람직한 실시예에 따른 데이터 기록 방법의 흐름도이다.
도 5는 본 본 발명의 바람직한 실시예에 따른 데이터 읽기 방법의 흐름도이다.
본 발명은 데이터의 읽고 쓰기에 관한 것으로, 보다 상세하게는 USB 인터페이스 및 SD 카드 인터페이스를 구비하고 복수개의 DMA(Direct Memory Access) 채널을 통해 데이터를 읽고 쓰는 저장 장치 및 그 저장 방법에 관한 것이다.
데이터 저장 기술의 발달로 여러 가지 종류의 휴대용 저장 장치가 사용되고 있다. 이들 휴대용 저장 장치 중에서 USB(Universal Serial Bus) 인터페이스를 구비한 플래시 메모리는 저장용량이 크면서도 휴대가 간편하고 PC나 다른 기기와의 연결이 용이하여, 문서 데이터, 음악이나 사진 및 동영상 파일의 저장 등 여러 분야에서 널리 사용되고 있다. 플래시 메모리는 일종의 EEPROM(Electrically Erasable and Programmable ROM)으로 크게 바이트 단위의 입출력을 지원하는 NOR 형과 페이지 단위의 입출력을 지원하는 NAND 형이 있다. NOR 형 플래시 메모리는 읽기 속도는 빠르지만 쓰기 속도가 느려 주로 코드용 메모리로 사용되며, NAND 형 플래시 메모리는 쓰기 속도가 빠르고 단위 공간당 단가가 낮아 주로 대용량 데이터 저장장치로 사용한다.
플래시 메모리는 소정 크기의 블록 단위로 데이터를 기록하며, 각 블록별로 기록 횟수가 제한되어 있다. 따라서 플래시 메모리를 오랫동안 사용하기 위해서는 각 블록을 골고루 사용하여야 한다. 또한, 플래시 메모리에 데이터를 기록하기 위해서는 삭제 연산을 선행해야 하며 삭제 단위는 쓰기 단위보다 크다. 이와 같이 블록을 골고루 사용하기 위한 어드레스 변환은 파일 시스템과 플래시 메모리 사이의 미들웨어(middleware)인 플래시 변환 계층(Flash Translation Layer, FTL)에서 수행된다. 플래시 변환 계층(FTL)에서는 쓰기 연산 시에 파일 시스템이 생성한 논리 주소를 플래시 메모리상의 이미 삭제연산을 수행한 영역에 대한 물리 주소로 변환한다.
한편, SD(Secure Digital) 메모리 카드도 플래시 메모리를 그 내부에 구비한 휴대용 저장장치의 일종으로 휴대전화, 전자책, PDA(Personal Digital Assistant), 스마트폰(smart phone), 디지털 카메라, MP3 플레이어, 캠코더, 개인용 컴퓨터 등의 데이터 저장 장치로 많이 사용된다. SD 카드가 호스트와 데이터를 송수신하기 위한 인터페이스는 USB 인터페이스와 상이하다.
PC와 같이 주변장치에 대한 인터페이스로써 USB 포트, SD 카드 리더 등을 모두 갖는 경우에는 어떤 인터페이스를 갖는 저장 장치로부터 데이터를 읽고 쓰는데 문제가 없으나, 디지털 카메라, mp3 플레이어, 휴대전화, 캠코더 등과 같이 대부분의 장치들은 USB 인터페이스 또는 SD 카드 인터페이스 중 어느 하나만을 가지는 것이 보통이므로 어느 하나의 인터페이스만을 갖는 메모리는 다른 인터페이스를 갖는 장치에서 읽을 수가 없다. 예를 들어, SD 인터페이스를 갖는 디지털 카메라에서 찍은 사진 데이터를 USB 인터페이스를 갖는 휴대전화 또는 mp3 플레이어에 옮겨 저장할 수 없다.
한국실용신안공보 제374,701호에는 USB 인터페이스를 구비한 SD 메모리 카드를 개시하고 있다. 그러나 이것은 USB 인터페이스의 물리적인 규격과 SD 카드 인터페이스의 물리적인 규격 즉, 외형을 결합한 고안으로써 USB와 SD 카드의 각 신호선들과 데이터의 흐름, 및 메모리에 데이터를 읽고 쓰기 위한 상세한 내부 구성은 개시하고 있지 않다. 또한 SanDisk 사도 CES 2005에서 데스크 탑이나 노트북의 USB 포트를 통해 사용이 가능한 SD 카드를 시연한 바 있다.
그러나 이러한 종래의 기록 장치들은 하나의 DMA 채널을 사용하여 플래시 메모리로부터 데이터를 읽고 쓰기 때문에 읽고 쓰는 시간이 오래 걸린다는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 USB 인터페이스 및 SD 카드 인터페이스를 갖는 플래시 저장 장치에 있어서, 메모리를 액세스하는 시간을 줄이고 데이터를 빠르게 읽고 쓰기 위해 복수개의 DMA 채널을 구비한 USB-SD 저장 장치 및 그 저장 방법을 제공하는 것이다.
상기 기술적 과제는 본 발명에 따라, USB 인터페이스 및 SD 카드 인터페이스를 구비한 저장장치에 있어서, 복수개의 플래시 메모리; 상기 플래시 메모리에 데이터를 읽고 쓰는 것을 제어하는 복수개의 플래시 제어부; 상기 플래시 메모리로 데이터를 DMA 수단에 의해 전송하고, 상기 플래시 메모리로부터 데이터를 DMA 수단에 의해 수신하는 복수개의 DMA 채널을 구비한 DMA 제어부; 상기 USB 인터페이스 및 SD 카드 인터페이스로부터 수신된 신호에서 데이터 및 어드레스를 분리하여, 분리된 데이터를 상기 DMA 제어부로 전달하는 마이컴; 및 상기 분리된 어드레스에 따라, 상기 플래시 메모리의 어느 위치에 상기 수신한 데이터를 기록하고 어느 위치에서 데이터를 읽을 것인지를 계산하는 어드레스 디코더를 포함하는 것을 특징으로 하는 저장장치에 의해 달성된다.
한편, 본 발명의 다른 분야에 따르면, 상기 기술적 과제는 USB 인터페이스 또는 SD 카드 인터페이스를 통해 데이터를 저장하는 방법에 있어서, (a) 상기 USB 인터페이스 또는 SD 카드 인터페이스를 통해 신호를 수신하는 단계; (b) 상기 수신한 신호를 해석하여 어드레스와 데이터로 분리하는 단계; (c) 상기 분리한 어드레 스를 가지고, 상기 데이터를 실제로 기록할 상기 플래시 메모리의 주소로 변환하는 단계; 및 (d) 상기 변환된 주소로 상기 데이터를 DMA 수단에 의해 전송하되, 2개의 DMA 채널을 사용하여 병렬적으로 전송하여 상기 플래시 메모리에 상기 데이터를 기록하는 단계를 포함하는 것을 특징으로 하는 저장방법에 의해서도 달성된다.
상기 (d) 단계는, DMA 수단에 의해 데이터를 수신한 후, 에러정정코드를 생성하여 상기 데이터에 부가하여 상기 플래시 메모리에 기록하는 단계를 더 포함하는 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 USB-SD 저장 장치의 블록도이다.
USB-SD 저장 장치는 외부 인터페이스부(10), USB-SD 제어부(20), 플래시 제어부(30) 및 플래시 메모리(40)를 포함한다. 외부 인터페이스부(10)는 USB 커넥터(105), USB 인터페이스부(110), SD 카드 커넥터(115) 및 SD 카드 인터페이스부(120)를 포함한다. USB 인터페이스부(110)는 USB 커넥터(105)를 통해 입력된 시리얼 데이터를 USB-SD 제어부(20)가 인식할 수 있는 USB 커맨드 및 데이터로 변환하여 출력한다. SD 카드 인터페이스부(120)도 SD 카드 커넥터(115)를 통해 입력된 4 비트 데이터를 USB-SD 제어부(20)가 인식할 수 있는 SD 카드 커맨드 및 데이터로 변환하여 출력한다.
USB-SD 제어부(20)는 DMA 제어부(132), 마이컴(134) 및 어드레스 디코더(136)를 포함한다. 마이컴(134)은 프로그램 RAM, 데이터 RAM 및 Mask ROM을 구비하 여, USB 또는 SD 인터페이스를 통해 입력된 명령을 해석하고 그에 맞는 동작을 수행하도록 DMA 제어부(132)와 어드레스 디코더(136)를 제어한다. DMA 제어부(132)는 DMA를 수행하되, 2개의 DMA 채널을 가지고 있어 제1플래시 제어부(140)가 동작중일 때에는 제2플래시 제어부(150)를 통해 데이터를 기록하는 등 플래시 메모리(40)의 상태에 따라 데이터를 병렬적으로 기록하여 데이터를 빠르게 기록하도록 한다. 데이터를 읽는 과정에서도 물론 2개 채널의 DMA가 사용된다. 어드레스 디코더(136)는 플래시 메모리에 데이터를 기록하는데 있어, 플래시 메모리를 오랫동안 사용하기 위해 플래시 메모리를 구성하는 각 블록을 골고루 사용하기 위한 어드레스 디코딩을 수행한다. 또한 플래시 변환 계층(FTL)의 기능인, 파일 시스템이 생성한 논리 주소를 플래시 메모리상의 이미 삭제연산을 수행한 영역에 대한 물리 주소로 변환하는 기능을 수행한다.
플래시 제어부(30)는 제1플래시 제어부(140) 및 제2플래시 제어부(150)를 구비하고, 플래시 메모리(40)는 복수개의 NAND 플래시(145, 155)를 포함한다. 두 개의 플래시 제어부를 구비하고 있기 때문에 병렬적으로 데이터의 기록이 가능하므로 데이터의 기록 속도가 빨라진다. 플래시 제어부(30)는 또한 에러정정코드(Error Correction Code, ECC)를 생성하여 플래시 메모리(40)에 기록할 데이터에 부가한다. 본 실시예에서는 NAND 형 플래시 메모리의 경우를 예로 들었지만 NAND 형 플래시에만 한정되는 것이 아니라 모든 종류의 비휘발성 메모리에 적용 가능하다.
도 2는 USB-SD 저장 장치의 상세 블록도이다.
USB 호스트에 연결되어 USB 인터페이스부(205)를 통해 수신된 USB 데이터는 SCSI 변환부(210)에서 SCSI 커맨드로 변환되어 어드레스와 데이터로 분리되어 어드레스는 주소 결정부(215)로 입력되고 데이터는 DMA 제어부(225)로 입력된다. SD 호스트에 연결되어 SD 카드 인터페이스부(250)를 통해 수신된 데이터도 또한 SD 카드 명령 해석부(255)에 의해 어드레스와 데이터로 분리되어 어드레스는 주소 결정부(215)로 입력되고 데이터는 DMA 제어부(225)로 입력된다. DMA 제어부(225)는 플래시 제어부(230, 240)의 상태에 따라 현재 액세스가 가능한 NAND 플래시 메모리로 DMA를 통해 데이터를 전송한다. 주소 결정부(215)는 NAND 플래시 메모리의 각 블록을 골고루 사용하기 위해 매핑 테이블 저장부(220)에 저장된 변환 테이블에 따라 논리 주소를 플래시 메모리 상의 물리적 주소로 변환하여 제1플래시 제어부(230) 또는 제2플래시 제어부(240)가 액세스하도록 한다.
제1플래시 제어부(230) 및 제2플래시 제어부(240)는 DMA 제어부(225)로부터 데이터를 수신하고, 주소 결정부(215)가 정한 플래시 주소에 따라 NAND 플래시(235, 245)에 데이터를 기록한다.
도 3은 주소 결정부(215)가 NAND 플래시(233, 235)의 각 블록에 데이터를 균일하게 기록하는 것을 설명하기 위한 참조도이다.
전술한 바와 같이 NAND 플래시는 소정 크기의 블록단위로 데이터를 기록하며 그 기록회수가 제한되어 있고, 또한 데이터의 기록전에 일정한 영역을 미리 지우는 과정을 필요로 한다. 도 3을 참조하면 NAND 플래시(300)가 일정한 크기의 블록 단위로 영역이 나누어져 있다고 하면, 어느 한 블록(310)에 제한된 횟수만큼 데이터의 기록이 수행된 후에는 NAND 플래시 전제(300)를 사용할 수 없다. 따라서 주소 결정부(215)는 각 블록별로 기록 횟수가 확률적으로 일정하게 되도록, 매핑 테이블 저장부(220)에 저장된 변환 테이블에 따라 플래시 메모리 어드레스를 할당한다.
도 4는 본 본 발명의 바람직한 실시예에 따른 데이터 저장 방법의 흐름도이다.
USB 인터페이스 또는 SD 카드 인터페이스를 통해 데이터를 수신한다(S410). 수신된 데이터가 USB 인터페이스를 통해 수신된 데이터인지 SD 카드 인터페이스를 통해 수신된 데이터인지 판단하여(S420), USB 인터페이스를 통해 수신된 데이터이면 SCSI 변환을 수행하여 어드레스와 데이터로 분리하여 어드레스는 주소 결정부(215)로 전달하고 데이터는 DMA 제어부(225)로 전달한다(S430). 만일 SD 카드 인터페이스를 통해 수신된 데이터이면 전술한 SD 카드 명령 해석에 따라 어드레스와 데이터를 분리하여 어드레스는 주소 결정부(215)로 전달하고 데이터는 DMA 제어부(225)로 전달한다(S440). 그리고 DMA 채널의 상태에 따라 DMA 채널을 결정하고, 플래시 메모리의 기록 어드레스를 정한 후(S450), DMA를 수행한다(S460).
도 5는 본 본 발명의 바람직한 실시예에 따른 데이터 읽기 방법의 흐름도이다.
USB 인터페이스 또는 SD 카드 인터페이스를 통해 플래시 메모리에 저장된 데이터를 읽는 경우에도 2개의 DMA 채널을 이용하여 읽는 속도를 높인다. 우선 USB 인터페이스 또는 SD 카드 인터페이스를 통해 플래시 메모리의 접근 명령을 수신한다(S510). USB 인터페이스를 통해 플래시 메모리를 접근한 것인지 또는 SD 카드 인터페이스를 통해 플래시 메모리를 접근하는 것인지 판단하여(S520), USB 인터페이 스를 통해 접근하는 것이면 SCSI 변환을 수행하여 어드레스와 데이터로 분리하여 어드레스는 주소 결정부(215)로 전달하고 데이터는 DMA 제어부(225)로 전달한다(S530). 마찬가지로 SD 카드 인터페이스를 통해 접근하는 경우에도 전술한 SD 카드 명령 해석에 따라 어드레스와 데이터를 분리하여 어드레스는 주소 결정부(215)로 전달하고 데이터는 DMA 제어부(225)로 전달한다(S540). 그리고 DMA 채널의 상태에 따라 DMA 채널을 결정하고, 플래시 메모리의 읽기 어드레스를 정한 후(S550), DMA를 수행한다(S560).
한편, 전술한 데이터 저장 및 읽기 방법은 컴퓨터 프로그램으로 작성 가능하다. 상기 프로그램을 구성하는 코드들 및 코드 세그먼트들은 당해 분야의 컴퓨터 프로그래머에 의하여 용이하게 추론될 수 있다. 또한, 상기 프로그램은 컴퓨터가 읽을 수 있는 정보저장매체(computer readable media)에 저장되고, 컴퓨터에 의하여 읽혀지고 실행됨으로써 데이터 저장 및 읽기 방법을 구현한다. 상기 정보저장매체는 자기 기록매체, 광 기록매체, 및 캐리어 웨이브 매체를 포함한다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
전술한 바와 같이 본 발명에 따르면, USN 인터페이스 및 SD 카드 인터페이스를 모두 갖추고, DMA 채널을 복수개 구비함으로써 플래시 메모리의 데이터 읽기 및 쓰기 속도가 향상된다.

Claims (9)

  1. USB 인터페이스 및 SD 카드 인터페이스를 구비한 저장장치에 있어서,
    복수개의 플래시 메모리;
    상기 플래시 메모리에 데이터를 읽고 쓰는 것을 제어하는 복수개의 플래시 제어부;
    상기 플래시 메모리로 데이터를 DMA 수단에 의해 전송하고, 상기 플래시 메모리로부터 데이터를 DMA 수단에 의해 수신하는 복수개의 DMA 채널을 구비한 DMA 제어부;
    상기 USB 인터페이스 및 SD 카드 인터페이스로부터 수신된 신호에서 데이터 및 어드레스를 분리하여, 분리된 데이터를 상기 DMA 제어부로 전달하는 마이컴; 및
    상기 분리된 어드레스에 따라, 상기 플래시 메모리의 어느 위치에 상기 수신한 데이터를 기록하고 어느 위치에서 데이터를 읽을 것인지를 계산하는 어드레스 디코더를 포함하는 것을 특징으로 하는 저장장치.
  2. 제1항에 있어서, 상기 플래시 제어부는
    에러정정코드를 생성하고 이를 상기 데이터에 부가하여 상기 플래시 메모리 로 기록하는 것을 특징으로 하는 저장장치.
  3. 제1항에 있어서,
    상기 플래시 메모리를 구성하는 소정 크기의 블록을 골고루 사용하기 위해, 상기 블록의 사용 확률이 실질적으로 동일하도록 상기 분리된 어드레스의 플래시 메모리 물리적 주소 변환 정보를 저장하고 있는 변환 테이블을 더 포함하는 것을 특징으로 하는 저장장치.
  4. 제3항에 있어서, 상기 어드레스 디코더는
    상기 매핑 테이블 저장부에 저장된 변환 테이블에 따라 상기 데이터가 기록될 물리적 주소를 상기 플래시 메모리의 주소체계로 변환하는 것을 특징으로 하는 저장장치.
  5. USB 인터페이스 또는 SD 카드 인터페이스를 통해 데이터를 저장하는 방법에 있어서,
    (a) 상기 USB 인터페이스 또는 SD 카드 인터페이스를 통해 신호를 수신하는 단계;
    (b) 상기 수신한 신호를 해석하여 어드레스와 데이터로 분리하는 단계;
    (c) 상기 분리한 어드레스를 가지고, 상기 데이터를 실제로 기록할 상기 플래시 메모리의 주소로 변환하는 단계; 및
    (d) 상기 변환된 주소로 상기 데이터를 DMA 수단에 의해 전송하되, 2개의 DMA 채널을 사용하여 병렬적으로 전송하여 상기 플래시 메모리에 상기 데이터를 기록하는 단계를 포함하는 것을 특징으로 하는 저장방법.
  6. 제5항에 있어서, 상기 (d) 단계는
    DMA 수단에 의해 데이터를 수신한 후, 에러정정코드를 생성하여 상기 데이터에 부가하여 상기 플래시 메모리에 기록하는 단계를 더 포함하는 것을 특징으로 하는 저장방법.
  7. 제5항에 있어서, 상기 (c) 단계는
    상기 플래시 메모리를 구성하는 소정 크기의 블록을 골고루 사용하기 위해, 상기 블록의 사용 확률이 실질적으로 동일하도록 상기 분리된 어드레스의 플래시 메모리 물리적 주소 변환에 관한 정보를 저장하고 있는 변환 테이블을 참조하여, 상기 데이터가 기록될 물리적 주소를 상기 플래시 메모리의 주소체계로 변환하는 것을 특징으로 하는 저장방법.
  8. 제5항 내지 제7항 중 어느 한 항에 기재된 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
  9. 제8항에 있어서,
    상기 기록매체는 USB 인터페이스 및 SD 카드 인터페이스를 구비한 플래시 저장 장치인 것을 특징으로 하는 기록매체.
KR1020050042371A 2005-05-20 2005-05-20 복수개의 dma 채널을 갖는 usb-sd 저장 장치 및 그저장 방법 KR100725271B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050042371A KR100725271B1 (ko) 2005-05-20 2005-05-20 복수개의 dma 채널을 갖는 usb-sd 저장 장치 및 그저장 방법
JP2008512221A JP2008547068A (ja) 2005-05-20 2006-05-19 複数個のdmaチャンネルを有するusb−sd保存装置及びその保存方法と記録媒体
US11/915,079 US20080235410A1 (en) 2005-05-20 2006-05-19 Usb-Sd Memory Device Having Dma Channels and Method of Storing Data in Usb-Sd Memory Device
PCT/KR2006/001896 WO2006123919A1 (en) 2005-05-20 2006-05-19 Usb-sd memory device having dma channels and method of storing data in usb-sd memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050042371A KR100725271B1 (ko) 2005-05-20 2005-05-20 복수개의 dma 채널을 갖는 usb-sd 저장 장치 및 그저장 방법

Publications (2)

Publication Number Publication Date
KR20060119391A true KR20060119391A (ko) 2006-11-24
KR100725271B1 KR100725271B1 (ko) 2007-06-04

Family

ID=37431463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042371A KR100725271B1 (ko) 2005-05-20 2005-05-20 복수개의 dma 채널을 갖는 usb-sd 저장 장치 및 그저장 방법

Country Status (4)

Country Link
US (1) US20080235410A1 (ko)
JP (1) JP2008547068A (ko)
KR (1) KR100725271B1 (ko)
WO (1) WO2006123919A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950936B1 (ko) * 2008-05-28 2010-04-01 주식회사 셀픽 다수의 드라이브가 구현될 수 있는 솔리드 스테이트드라이브

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080222323A1 (en) * 2006-06-14 2008-09-11 Genesys Logic, Inc. Multimedia adapting apparatus
KR100823171B1 (ko) * 2007-02-01 2008-04-18 삼성전자주식회사 파티션된 플래시 변환 계층을 갖는 컴퓨터 시스템 및플래시 변환 계층의 파티션 방법
US20080250190A1 (en) * 2007-04-03 2008-10-09 Brian Johnson Portable memory device operating system and method of using same
KR20080105390A (ko) * 2007-05-30 2008-12-04 삼성전자주식회사 플래시 메모리에 사용되는 명령어들을 제어하는 방법 및장치
KR100921748B1 (ko) * 2007-06-04 2009-10-15 삼성전자주식회사 Ecc 회로를 포함하는 메모리 시스템 및 그 구동 방법
KR101507975B1 (ko) 2007-09-19 2015-04-06 마벨 월드 트레이드 리미티드 솔리드 스테이트 메모리 제어기를 위한 플렉시블 시퀀서 디자인 아키텍쳐
CN101162449B (zh) 2007-10-08 2010-06-02 福州瑞芯微电子有限公司 Nand flash控制器及其与nand flash芯片的数据交互方法
US7921255B2 (en) * 2007-12-21 2011-04-05 Sandisk Corporation Duplicate SD interface memory card controller
KR101573791B1 (ko) * 2009-06-10 2015-12-02 삼성전자주식회사 범용 직렬 버스를 이용한 데이터 전송 방법 및 그 장치
CN102014528B (zh) * 2010-04-28 2012-04-18 华为终端有限公司 一种无线上网设备、系统及方法
US9003072B2 (en) * 2011-02-02 2015-04-07 T-Data Systems (S) Pte Ltd Portable data storage device with wireless functionality having a digital switch circuit and a method for storing data in the aforementioned
WO2014116195A2 (en) * 2012-10-31 2014-07-31 Hewlett-Packard Development Company, L.P. Writing standard tape format to memory
CN105988955B (zh) * 2015-02-06 2019-11-01 澜起科技股份有限公司 Sdio设备及其应用的电子装置和数据传输方法
CN111415697B (zh) * 2020-03-20 2022-08-16 杭州华澜微电子股份有限公司 闪存转换层算法的验证方法、装置及系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3104646B2 (ja) * 1997-06-04 2000-10-30 ソニー株式会社 外部記憶装置
JP2001307525A (ja) * 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 面発光装置
JP3795725B2 (ja) 2000-04-21 2006-07-12 株式会社東芝 電子機器
TWI286763B (en) 2002-04-19 2007-09-11 Carry Computer Eng Co Ltd Dual-interface SD flash memory card
JP2004220575A (ja) * 2002-12-27 2004-08-05 Ricoh Co Ltd カード型メモリのインターフェース回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置
US7062585B2 (en) * 2003-08-21 2006-06-13 Altek Corporation Memory card for integrating the USB interface and an adaptor for the memory card
US7769950B2 (en) * 2004-03-24 2010-08-03 Qualcomm Incorporated Cached memory system and cache controller for embedded digital signal processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950936B1 (ko) * 2008-05-28 2010-04-01 주식회사 셀픽 다수의 드라이브가 구현될 수 있는 솔리드 스테이트드라이브

Also Published As

Publication number Publication date
US20080235410A1 (en) 2008-09-25
JP2008547068A (ja) 2008-12-25
KR100725271B1 (ko) 2007-06-04
WO2006123919A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
KR100725271B1 (ko) 복수개의 dma 채널을 갖는 usb-sd 저장 장치 및 그저장 방법
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
US11829601B2 (en) Extended utilization area for a memory device
KR101395778B1 (ko) 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
CN107179996B (zh) 数据存储装置和其操作方法
US8127072B2 (en) Data storage device and method for accessing flash memory
KR20140044070A (ko) 버퍼 메모리 장치를 포함하는 데이터 저장 장치
JPH1131102A (ja) データ記憶システム及び同システムに適用するアクセス制御方法
KR102595233B1 (ko) 데이터 처리 시스템 및 그것의 동작 방법
KR20200020464A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
US20110016261A1 (en) Parallel processing architecture of flash memory and method thereof
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN111796759A (zh) 多平面上的片段数据读取的计算机可读取存储介质及方法
CN113885808B (zh) 映射信息记录方法以及存储器控制电路单元与存储装置
US20170090947A1 (en) Electronic apparatus and booting method thereof
KR101165966B1 (ko) 커맨드에 의해 동기 모드 또는 비동기 모드로 액세스 가능한 메모리 시스템
KR20200015185A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20030095820A (ko) 메모리 억세스 제어장치 및 방법
JPWO2008102610A1 (ja) メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
KR101175250B1 (ko) 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법
KR20210004613A (ko) 데이터 저장 장치 및 그 동작 방법
CN114328297A (zh) 映射表管理方法、存储器控制电路单元与存储器存储装置
KR20240006932A (ko) 메모리 컨트롤러 및 이를 포함하는 저장 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee