CN111415697B - 闪存转换层算法的验证方法、装置及系统 - Google Patents

闪存转换层算法的验证方法、装置及系统 Download PDF

Info

Publication number
CN111415697B
CN111415697B CN202010201974.1A CN202010201974A CN111415697B CN 111415697 B CN111415697 B CN 111415697B CN 202010201974 A CN202010201974 A CN 202010201974A CN 111415697 B CN111415697 B CN 111415697B
Authority
CN
China
Prior art keywords
flash memory
channel
serial bus
universal serial
translation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010201974.1A
Other languages
English (en)
Other versions
CN111415697A (zh
Inventor
梅岳辉
吕立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sage Microelectronics Corp
Original Assignee
Sage Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sage Microelectronics Corp filed Critical Sage Microelectronics Corp
Priority to CN202010201974.1A priority Critical patent/CN111415697B/zh
Publication of CN111415697A publication Critical patent/CN111415697A/zh
Application granted granted Critical
Publication of CN111415697B publication Critical patent/CN111415697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请公开了一种闪存转换层算法的验证方法、装置及系统，涉及计算机技术领域。闪存转换层算法的验证方法应用于通用串行总线主设备，通用串行总线主设备与多个存储设备连接，该方法包括：将多个存储设备组成的多个分区模拟成多通道闪存；将闪存转换层算法植入通用串行总线主设备的驱动层中；其中，多个存储设备中的每一个均被模拟成所述多通道闪存的通道。本申请公开的闪存转换层算法的验证方法、装置及系统可提高FTL的开发效率，缩短开发周期，降低产品开发成本。

Description

闪存转换层算法的验证方法、装置及系统
技术领域
本申请涉及计算机技术领域，尤其涉及一种闪存转换层算法的验证方法、装置及系统。
背景技术
在固态硬盘(Solid State Disk，SSD)中，闪存转换层((Flash TranslationLayer，FTL)是固态硬盘的闪存芯片与主机基本系统之间的转换层，FTL算法不仅完成逻辑地址(Logical BlockAddress，LBA)到物理地址(Physics Block Address，PBA)的逻辑映射，使得主机能够正确读写和擦除闪存中的数据，同时FTL算法还兼顾垃圾回收和损耗均衡等多方面任务，所以说FTL算法是SSD固件的核心部分。
FTL在开发过程中必须要经过多次算法验证，而目前搭建完整的验证环境主要由主机、SSD控制器和快闪存储器阵列构成，并将FTL算法内置在SSD控制器中。由于SSD主控、闪存颗粒等器件产品价格都普遍较高，同时闪存读写、擦除操作次数也是有限的，在开发过程中又极易损耗，且各厂家的主控芯片都有各自的构架，无法使用一套通用的固件来适应不同的主控，这些都将导致FTL开发效率很低，但成本却很高，开发周期长。
因此，如何提供一种有效的方案以提高FTL开发效率、降低开发成本已成为现有技术中一亟待解决的问题。
发明内容
本申请实施例提供一种闪存转换层算法的验证方法、装置及系统，用以解决现有技术存在的FTL开发效率低、开发成本高以及开发周期长的问题。
本申请实施例采用下述技术方案：
第一方面，本申请实施例提供了一种闪存转换层算法的验证方法，应用于通用串行总线主设备，所述通用串行总线主设备与多个存储设备连接，包括：
将所述多个存储设备组成的多个分区模拟成多通道闪存；
将闪存转换层算法植入通用串行总线主设备的驱动层中，以便所述通用串行总线主设备驱动所述多通道闪存进行数据读写以验证所述闪存转换层算法；
其中，所述多个存储设备中的每一个均被模拟成所述多通道闪存的通道。
第二方面，本申请实施例提供了一种闪存转换层算法的验证装置，应用于通用串行总线主设备，所述通用串行总线主设备与多个存储设备连接，其特征在于，包括：
模拟模块，被配置成将所述多个存储设备组成的多个分区模拟成多通道闪存；
第一写入模块，被配置成将闪存转换层算法植入通用串行总线主设备的驱动层中，以便所述通用串行总线主设备驱动所述多通道闪存进行数据读写以验证所述闪存转换层算法；
其中，所述多个存储设备中的每一个均被模拟成所述多通道闪存的通道。
第三方面，本申请实施例提供了一种闪存转换层算法的验证系统，包括：
设置于计算机主机的通用串行总线主设备；
通用串行总线集线器，所述通用串行总线集线器与所述通用串行总线主设备连接；
多个存储设备，所述多个存储设备均与所述通用串行总线集线器连接；
其中，所述通用串行总线主设备用于将所述多个存储设备组成的多个分区模拟成多通道闪存，所述多个存储设备中的每一个均被模拟成所述多通道闪存的通道。
本申请实施例提供的闪存转换层算法的验证方法、装置及系统至少具有如下有益效果：
由于将多个存储设备组成的多个分区模拟成多通道闪存，并将闪存转换层算法植入通用串行总线主设备的驱动层中，以便通用串行总线主设备驱动多通道闪存进行数据读写以验证闪存转换层算法，因此可在SSD硬件设计的同时进行FTL算法验证，而不需要在SSD硬件完成后才进行FTL算法验证，从而可提高FTL的开发效率，缩短开发周期，降低产品开发成本。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请较佳实施例提供的闪存转换层算法的验证系统的结构示意图。
图2为本申请较佳实施例提供的当存储设备为eMMC控制器时闪存转换层算法的验证系统的结构示意图。
图3为本申请较佳实施例提供的当存储设备为SD卡时闪存转换层算法的验证系统的结构示意图。
图4为本申请较佳实施例提供的当存储设备为TF卡时闪存转换层算法的验证系统的结构示意图。
图5为本申请较佳实施例提供的一种闪存转换层算法的验证方法的流程图。
图6为本申请较佳实施例提供的另一闪存转换层算法的验证方法的流程图。
图7为本申请较佳实施例提供的闪存转换层算法的验证装置的框图。
具体实施方式
为了使本领域普通人员更好地理解本公开的技术方案，下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
为了解决相关技术中存在的的问题，本申请提供了一种闪存转换层算法的验证方法、装置及系统。该闪存转换层算法的验证方法、装置及系统可在FTL在开发过程中提高FTL开发效率、降低开发成本。
首先，为了更直观地理解申请开实施例提供的方案，下面结合图1，对本申请实施例提供的闪存转换层算法的验证系统进行说明。
如图1所示，是本申请实施例提供的闪存转换层算法的验证系统的结构示意图。闪存转换层算法的验证系统包括有设置于计算机主机的通用串行总线主设备(USB HOST)、通用串行总线集线器(Universal SerialBus Hub，USB Hub)和多个存储设备。通用串行总线集线器与通用串行总线主设备连接，多个存储设备均与通用串行总线集线器连接。
其中，通用串行总线主设备用于将所述多个存储设备组成的多个分区模拟成多通道闪存，该多个存储设备中的每一个均被模拟成该多通道闪存的通道。
具体的，本申请实施例中，可在通用串行总线主设备中通过软件创建一用于验证FTL算法的仿真环境，为便于描述本公开实施例中将其称之为过滤层(DiskFilter)，该过滤层至少能够将通用串行总线集线器连接的多个存储设备组成的多个分区合并成单个分区，模拟为一多通道闪存，每一个存储设备作为该模拟出的多通道闪存的一个通道。
通用串行总线主设备中的软件至少包括两部分，一部分为磁盘驱动，用于驱动连接的存储设备，另一部分为过滤层，用于植入需要验证的FTL算法。
在进行FTL算法验证时，可通过通用串行总线主设备驱动多通道闪存进行数据读写以对过滤层植入的FTL算法进行验证，例如完成地址映射、垃圾回收、消耗均衡等工作的验证。FTL算法验证过中需要对数据进行分发，因此将多个存储设备中的每一个模拟成多通道闪存的通道，且将其中至少一个通道配置为能够访问其他通道，从而可实现FTL算法中的数据分发功能。
本申请实施例中，该多个存储设备的数量可根据实际需求进行设定，该多个存储设备可以是，但不限于U盘、eMMC控制器、SD卡或TF卡等。
其中，若存储设备为U盘，则可通过USB总线直接将通用串行总线集线器与存储设备连接。
若存储设备为eMMC控制器、SD卡或TF卡，则还需要设置多个读卡器，该多个读卡器与多个存储设备数量相等且一一对应连接，且多个读卡器均与通用串行总线集线器连接，多个读卡器与通用串行总线集线器之间可通过相应的接口总线连接。
如图2所示，当多个存储设备均为eMMC控制器时，则可设置与eMMC控制器数量相等且一一对应连接的多个eMMC读卡器，多个eMMC读卡器均与通用串行总线集线器连接，多个eMMC读卡器与通用串行总线集线器之间通过USB总线连接。
如图3所示，当多个存储设备均为SD卡时，则可设置与SD卡数量相等且一一对应连接的多个SD读卡器，多个SD读卡器均与通用串行总线集线器连接，多个SD读卡器与通用串行总线集线器之间可通过USB总线连接。
如图4所示，当多个存储设备均为TF卡时，则可设置与TF卡数量相等且一一对应连接的多个TF读卡器，多个TF读卡器均与通用串行总线集线器连接，多个TF读卡器与通用串行总线集线器之间可通过USB总线连接。
可以理解的，在其他的一些实施例中，多个存储设备可分别采用不同的设置方式，例如其中一部分存储设备为eMMC控制器，另一部分存储设备为TF卡，在此不再详细举例说明。
本申请实施例提供的闪存转换层算法的验证系统，由于能够通过通用串行总线主设备将多个存储设备组成的多个分区模拟成多通道闪存，多个存储设备中的每一个均被模拟成多通道闪存的通道，因此可将FTL算法植入通用串行总线主设备的驱动层中，以便通用串行总线主设备驱动多通道闪存进行数据读写以验证FTL算法，而不需要在SSD硬件完成后才进行FTL算法验证，从而可加快SSD硬件的设计进度，提高FTL的开发效率，缩短开发周期，降低产品开发成本。
请参阅图5，是本申请实施例提供的闪存转换层算法的验证方法的流程图，该闪存转换层算法可应用于图1-4任一所述的通用串行总线主设备，为便于描述，除特别说明外，本申请实施例均以通用串行总线主设备为执行主体进行说明。
可以理解，所述执行主体并不构成对本申请实施例的限定。
具体的，闪存转换层算法的验证方法如图5所示，可以包括如下步骤：
在步骤S51中，将多个存储设备组成的多个分区模拟成多通道闪存。
本公开实施例中，通用串行总线主设备可创建一用于验证FTL算法的仿真环境，为便于描述本公开实施例中将其称之为过滤层(Disk Filter)，该过滤层至少能够将多个存储设备组成的多个分区合并成单个分区，模拟为一多通道闪存，每一个存储设备作为该模拟出的多通道闪存的一个通道。
该多个存储设备可以是，但不限于U盘、eMMC控制器、SD卡或TF卡等，本申请实施例中不做具体限定。
在步骤S53中，将闪存转换层算法植入通用串行总线主设备的驱动层中。
本申请实施例中，通用串行总线主设备中的软件至少包括两部分，一部分为磁盘驱动，用于驱动连接的存储设备，另一部分为过滤层，用于写入需要验证的FTL算法。
在将多个存储设备组成的多个分区模拟成多通道闪存后，可将需要验证的FTL算法植入通用串行总线主设备的驱动层中，以便通用串行总线主设备驱动多通道闪存进行数据读写以验证该FTL算法，例如完成地址映射、垃圾回收、消耗均衡等工作的验证。
可以理解的，本申请实施例中的步骤S51与步骤S53的顺序并不限定。在其他的一些实施例中，步骤S51与步骤S53可同时执行，或者步骤S53早于步骤S51执行，本申请实施例中不做具体限定。
请参阅图6，是本申请实施例提供的另一闪存转换层算法的验证方法的流程图，可以包括如下步骤：
在步骤S61中，将多个存储设备组成的多个分区模拟成多通道闪存。
在步骤S63中，将闪存转换层算法植入通用串行总线主设备的驱动层中。
在步骤S65中，向多通道闪存中写入数据。
本申请实施例中，在验证FTL算法之前，可先向模拟的多通道闪存中写入数据，并校验写入的数据是否正确，以确保模拟出的多通道闪存能够正常的写入数据，保障后续FTL算法验证的有效性。
在步骤S67中，验证闪存转换层算法。
在写入的数据被校验通过(即能够向模拟出的多通道闪存正确写入数据)后，则可以对植入的FTL算法进行验证。
对FTL算法进行验证的过程为现有技术，本申请实施例中不再赘述。
本申请实施例提供的闪存转换层算法的验证方法，由于将多个存储设备组成的多个分区模拟成多通道闪存，多个存储设备中的每一个均被模拟成多通道闪存的通道，并可将FTL算法植入通用串行总线主设备的驱动层中，以便通用串行总线主设备驱动多通道闪存进行数据读写以验证FTL算法，不需要在SSD硬件完成后才进行FTL算法验证，从而可加快SSD硬件的设计进度，提高FTL的开发效率，缩短开发周期，降低产品开发成本。同时，在FTL算法验证之前，先向多通道闪存中写入数据以校验写入的数据是否正确，并在校验通过后再进行FTL算法验证，如此，提高了FTL算法验证的可靠性。
图7是本申请实施例提供的一种闪存转换层算法的验证装置70的框图。请参阅图7，闪存转换层算法的验证装置包括有模拟模块71、第一写入模块73、第一验证模块75、第二写入模块77和第二验证模块79。
模拟模块71被配置成将所述多个存储设备组成的多个分区模拟成多通道闪存。
其中，所述多个存储设备中的每一个均被模拟成所述多通道闪存的通道。该多个存储设备可以是，但不限于U盘、eMMC控制器、SD卡或TF卡等。
第一写入模块73被配置成将闪存转换层算法植入通用串行总线主设备的驱动层中，以便通用串行总线主设备驱动多通道闪存进行数据读写以验证闪存转换层算法。
第二写入模块77被配置成向所述多通道闪存中写入数据。
第二验证模块79被配置成校验向所述多通道闪存中写入的数据是否正确。
第一验证模块75被配置成验证所述闪存转换层算法。
具体的，第一验证模块75被配置成在写入的数据被校验通过后，验证所述闪存转换层算法。
本申请实施例提供的闪存转换层算法的验证装置70，由于能够将多个存储设备组成的多个分区模拟成多通道闪存，多个存储设备中的每一个均被模拟成多通道闪存的通道，并将闪存转换层算法植入通用串行总线主设备的驱动层中，以便通用串行总线主设备驱动多通道闪存进行数据读写以验证闪存转换层算法，而不需要在SSD硬件完成后才进行FTL算法验证，从而可加快SSD硬件的设计进度，提高FTL的开发效率，缩短开发周期，降低产品开发成本。同时，可在FTL算法验证之前，先向多通道闪存中写入数据以校验写入的数据是否正确，并在校验通过后再进行FTL算法验证，如此，提高了FTL算法验证的可靠性。
上述对本申请特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
总之，以上所述仅为本文件的较佳实施例而已，并非用于限定本文件的保护范围。凡在本文件的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本文件的保护范围之内。
上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本文件中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

Claims (12)

1.一种闪存转换层算法的验证方法，应用于通用串行总线主设备，所述通用串行总线主设备与多个存储设备连接，其特征在于，包括：
将所述多个存储设备组成的多个分区模拟成多通道闪存；
将闪存转换层算法植入通用串行总线主设备的驱动层中，以便所述通用串行总线主设备驱动所述多通道闪存进行数据读写以验证所述闪存转换层算法；
其中，所述多个存储设备中的每一个均被模拟成所述多通道闪存的通道；
将其中至少一个通道配置为能够访问其他通道。
2.根据权利要求1所述的方法，其特征在于，所述将闪存转换层算法植入通用串行总线主设备的驱动层中之后，所述方法还包括：
验证所述闪存转换层算法。
3.根据权利要求2所述的方法，其特征在于，将所述多个存储设备组成的多个分区模拟成多通道闪存之后，所述方法还包括：
向所述多通道闪存中写入数据；
校验向所述多通道闪存中写入的数据是否正确；
所述验证所述闪存转换层算法，包括：
在写入的数据被校验通过后，验证所述闪存转换层算法。
4.根据权利要求1所述的方法，其特征在于，所述将所述多个存储设备组成的多个分区模拟成多通道闪存，包括：
将多个eMMC控制器、多个SD卡、多个TF卡或多个U盘组成的多个分区模拟成所述多通道闪存。
5.一种闪存转换层算法的验证装置，其特征在于，应用于通用串行总线主设备，所述通用串行总线主设备与多个存储设备连接，其特征在于，包括：
模拟模块，被配置成将所述多个存储设备组成的多个分区模拟成多通道闪存；
第一写入模块，被配置成将闪存转换层算法植入通用串行总线主设备的驱动层中，以便所述通用串行总线主设备驱动所述多通道闪存进行数据读写以验证所述闪存转换层算法；
其中，所述多个存储设备中的每一个均被模拟成所述多通道闪存的通道，其中至少一个通道被配置为能够访问其他通道。
6.根据权利要求5所述的闪存转换层算法的验证装置，其特征在于，还包括：
第一验证模块，被配置成验证所述闪存转换层算法。
7.根据权利要求6所述的闪存转换层算法的验证装置，其特征在于，还包括：
第二写入模块，被配置成向所述多通道闪存中写入数据；
第二验证模块，被配置成校验向所述多通道闪存中写入的数据是否正确；
所述第一验证模块被配置成在写入的数据被校验通过后，验证所述闪存转换层算法。
8.根据权利要求5所述的闪存转换层算法的验证装置，其特征在于，所述模拟模块被配置成将多个eMMC控制器、多个SD卡、多个TF卡或多个U盘组成的多个分区模拟成所述多通道闪存。
9.一种闪存转换层算法的验证系统，其特征在于，包括：
设置于计算机主机的通用串行总线主设备；
通用串行总线集线器，所述通用串行总线集线器与所述通用串行总线主设备连接；
多个存储设备，所述多个存储设备均与所述通用串行总线集线器连接；
其中，所述通用串行总线主设备用于将所述多个存储设备组成的多个分区模拟成多通道闪存，所述多个存储设备中的每一个均被模拟成所述多通道闪存的通道；
将其中至少一个通道配置为能够访问其他通道。
10.根据权利要求9所述的闪存转换层算法的验证系统，其特征在于，还包括：
多个读卡器，所述多个读卡器与所述多个存储设备数量相等且一一对应连接，所述多个读卡器均与所述通用串行总线集线器连接。
11.根据权利要求10所述的闪存转换层算法的验证系统，其特征在于，所述存储设备为eMMC控制器，所述读卡器为eMMC读卡器，或所述存储设备为SD卡，所述读卡器为SD读卡器，或所述存储设备为TF卡，所述读卡器为TF读卡器。
12.根据权利要求9所述的闪存转换层算法的验证系统，其特征在于，所述存储设备为U盘。
CN202010201974.1A 2020-03-20 2020-03-20 闪存转换层算法的验证方法、装置及系统 Active CN111415697B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010201974.1A CN111415697B (zh) 2020-03-20 2020-03-20 闪存转换层算法的验证方法、装置及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010201974.1A CN111415697B (zh) 2020-03-20 2020-03-20 闪存转换层算法的验证方法、装置及系统

Publications (2)

Publication Number Publication Date
CN111415697A CN111415697A (zh) 2020-07-14
CN111415697B true CN111415697B (zh) 2022-08-16

Family

ID=71494589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010201974.1A Active CN111415697B (zh) 2020-03-20 2020-03-20 闪存转换层算法的验证方法、装置及系统

Country Status (1)

Country Link
CN (1) CN111415697B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823171B1 (ko) * 2007-02-01 2008-04-18 삼성전자주식회사 파티션된 플래시 변환 계층을 갖는 컴퓨터 시스템 및플래시 변환 계층의 파티션 방법
WO2008113204A1 (fr) * 2007-03-16 2008-09-25 Hui Lin Procédé de fabrication et système de fabrication pour charger des contenus numériques dans une pluralité de cartes mémoire
US8601203B2 (en) * 2010-03-12 2013-12-03 Standard Microsystems Corporation Firmware flashing of a portable device using a serial bus hub

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725271B1 (ko) * 2005-05-20 2007-06-04 주식회사 엠피오 복수개의 ｄｍａ 채널을 갖는 ｕｓｂ-ｓｄ 저장 장치 및 그저장 방법
US8140739B2 (en) * 2008-08-08 2012-03-20 Imation Corp. Flash memory based storage devices utilizing magnetoresistive random access memory (MRAM) to store files having logical block addresses stored in a write frequency file buffer table
US10096355B2 (en) * 2015-09-01 2018-10-09 Sandisk Technologies Llc Dynamic management of programming states to improve endurance
CN105741883A (zh) * 2016-01-28 2016-07-06 深圳市硅格半导体股份有限公司 测试方法和装置
CN109445691B (zh) * 2018-10-16 2022-03-29 深圳忆联信息系统有限公司 一种提高ftl算法开发和验证效率的方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823171B1 (ko) * 2007-02-01 2008-04-18 삼성전자주식회사 파티션된 플래시 변환 계층을 갖는 컴퓨터 시스템 및플래시 변환 계층의 파티션 방법
WO2008113204A1 (fr) * 2007-03-16 2008-09-25 Hui Lin Procédé de fabrication et système de fabrication pour charger des contenus numériques dans une pluralité de cartes mémoire
US8601203B2 (en) * 2010-03-12 2013-12-03 Standard Microsystems Corporation Firmware flashing of a portable device using a serial bus hub

Also Published As

Publication number Publication date
CN111415697A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
CN102929748B (zh) 数据备份方法及装置
CN108133732B (zh) 闪存芯片的性能测试方法、装置、设备及存储介质
CN106484316B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
CN106445843B (zh) 使物理页面地址相关用于软判决解码
KR102592796B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190083148A (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
CN103513937A (zh) 能够增加其生命周期的存储设备及其操作方法
CN109445691B (zh) 一种提高ftl算法开发和验证效率的方法及装置
CN110931075B (zh) 可重新配置的模拟系统和测试存储装置的固件的方法
CN111415697B (zh) 闪存转换层算法的验证方法、装置及系统
CN103389941A (zh) 存储器格式化方法、存储器控制器及存储器存储装置
CN114880181B (zh) 内存测试方法及装置
US20110119529A1 (en) Virtual hard disk drive
CN105513630A (zh) Dram的初始化方法及装置
CN109542671A (zh) 校验数据生成方法及固态硬盘
CN105739927B (zh) 一种基于软核处理器的移动存储卡读写方法及文件升级系统
CN103871469A (zh) 非易失性存储装置、操作方法和具有其的数据处理系统
CN109584943B (zh) 一种评估存储介质的方法及装置
CN103870209A (zh) 工作模式切换方法、存储器控制器与存储器储存装置
CN110286995B (zh) 一种数据读写方法和装置
US20200394134A1 (en) Data storage device and operating method thereof
CN112148486A (zh) 内存页面管理方法、装置、设备及可读存储介质
CN110967612A (zh) 芯片测试方法、装置、设备与系统
CN112015328B (zh) 第5级独立磁盘冗余阵列的创建方法及装置
CN111722855B (zh) 一种基于eMMC的固件烧录系统、方法与集成芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant