CN101178933B - 一种闪存阵列装置 - Google Patents

一种闪存阵列装置 Download PDF

Info

Publication number
CN101178933B
CN101178933B CN2007101717878A CN200710171787A CN101178933B CN 101178933 B CN101178933 B CN 101178933B CN 2007101717878 A CN2007101717878 A CN 2007101717878A CN 200710171787 A CN200710171787 A CN 200710171787A CN 101178933 B CN101178933 B CN 101178933B
Authority
CN
China
Prior art keywords
flash memory
array
flash
interface
output interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101717878A
Other languages
English (en)
Other versions
CN101178933A (zh
Inventor
舒曼·拉菲扎德
保罗·威尔曼
林贻基
胡英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU YISHITONG SCIENCE AND TECHNOLOGY Co Ltd
Original Assignee
SUZHOU YISHITONG SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39405140&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101178933(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by SUZHOU YISHITONG SCIENCE AND TECHNOLOGY Co Ltd filed Critical SUZHOU YISHITONG SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN2007101717878A priority Critical patent/CN101178933B/zh
Priority to US12/746,719 priority patent/US20100325348A1/en
Priority to PCT/CN2008/070135 priority patent/WO2009070985A1/zh
Publication of CN101178933A publication Critical patent/CN101178933A/zh
Application granted granted Critical
Publication of CN101178933B publication Critical patent/CN101178933B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种闪存阵列装置，加大存储容量、加快存取速度、降低了功耗。其技术方案为：闪存阵列装置包括：物理输入/输出接口，与外界进行数据传输；多个闪存模块组成的闪存阵列；闪存阵列控制器，设置在该物理输入/输出接口和该闪存阵列之间，进一步包括：块映射单元，在该物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射。本发明应用于存储设备领域。

Description

一种闪存阵列装置
技术领域
本发明涉及闪存装置，尤其涉及一种将闪存模块以阵列形式设置的存储装置。
背景技术
闪存(flash memory)存储技术，如NAND闪存，相对于传统的基于磁盘的存储具有明显的电力消耗和可靠性的优势，在便携式和嵌入式系统中特别有利，可以最大限度减少包括二级存储在内的系统组件的电力消耗。传统的磁盘在低功耗和高性能之间的交替运作，会过早磨损它们转动的部件，使得整个存储系统无法工作。因此可以尝试使用闪存存储来代替传统的比如硬盘存储的磁盘存储。
但是，在尝试作替代的过程中遇到这一问题，闪存存储与传统的磁盘存储相比，其容量受到了限制，使得闪存存储在高容量性价比中每单位存储要比磁盘花费更多的成本。而且，当闪存容量变大时，其存取速度会随着容量的变大而减小。
发明内容
本发明的目的在于解决上述问题，提供了一种闪存阵列装置，加大存储容量、加快存取速度、降低了功耗。
本发明的技术方案为：本发明揭示了一种闪存阵列装置，包括：
物理输入/输出接口，与外界进行数据传输；
多个闪存模块组成的闪存阵列，其中该些闪存模块是并列的；
闪存阵列控制器，设置在该物理输入/输出接口和该闪存阵列之间，进一步包括：
块映射单元，在该物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射，是通过将该些闪存模块组成的阵列作为线性的可寻址块的独立阵列来映射地址的。
上述的闪存阵列装置，其中，该物理输入/输出接口包括USB接口、SATA接口、eSATA接口、ATA接口其中之一。
上述的闪存阵列装置，其中，该装置还包括容纳该闪存阵列控制器的印刷电路板。
上述的闪存阵列装置，其中，该装置还包括一外壳。
本发明还提供了一种闪存阵列装置，其中，装置包括物理输入/输出接口，与外界进行数据传输；多个闪存模块组成的闪存阵列，其中该些闪存模块是并列的；闪存阵列控制器，设置在该物理输入/输出接口和该闪存阵列之间，进一步包括：块映射单元，在该物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射，是通过平行存取该些闪存模块来映射地址的。
本发明对比现有技术有如下的有益效果：本发明通过将多个闪存模块并列成一个闪存阵列，并通过建立接口与外部通信的逻辑地址和内部物理地址之间的映射，相较于传统的闪存装置(比如闪存卡)，其具有更大的存储容量，相较于传统的磁盘存储装置，其具有更快的存取速度和更低的功耗。
附图说明
图1是本发明的闪存阵列装置的较佳实施例的原理图。
具体实施方式
下面结合附图和实施例对本发明作进一步的描述。
图1示出了本发明的闪存阵列装置的较佳实施例的原理。请参见图1，闪存阵列装置1包括物理输入/输出接口10、闪存阵列控制器12、闪存阵列14。当然，阵列装置还可以包括容纳闪存阵列控制器12的印刷电路板(未图示)和外壳(未图示)。闪存阵列控制器12内设置块映射单元120。闪存阵列14由闪存模块141、闪存模块142……闪存模块14N等多个闪存模块组成，可以是如图1所示的平行并列，也可以是其他的排列方式。
物理输入/输出接口10与外界进行数据传输，这种数据传输是基于逻辑地址进行的。外界包括存储设备、读写设备、总线结构等。物理输入/输出接口10包括USB接口、SATA接口、IDE接口、eSATA接口、ATA接口其中之一。例如当装置1同计算机连接时，接口10与主机的物理存储总线相互作用，并在运行期把主机的输入/输出请求转换成逻辑的读写命令。接口10也处理总线特定命令，如那些发现和初始化设备的命令。一旦收到存储总线的读写命令，它们将被装置的接口10翻译。物理输入/输出接口10的具体接口形式不限制本发明的范围。
从物理输入/输出接口10以逻辑地址接收到的数据，需要存储在闪存阵列14的其中一个闪存模块中。由于接口10与内部的各个闪存模块是基于物理地址寻址的，闪存阵列控制器12中的块映射单元120负责将该逻辑地址映射到物理地址。数据基于映射后的物理地址存储在对应的闪存模块上。类似的，当存储在某一闪存模块的数据通过接口10向外传输时，也需要通过块映射单元120将内部的物理地址映射到外部的逻辑地址。
块映射单元120的映射方式有两种。块映射单元120可以把并列的闪存模块所组成的闪存阵列作为线性的可寻址块的独立阵列。例如，假设每个闪存模块的容量为256个物理块，则第一个逻辑块包括逻辑地址0～255，第二个逻辑块包括逻辑地址256～511，依此类推。但对于大批量线性数据转移来说，其总体性能受到其中任何一个独立存储模块的吞吐量的限制。
块映射单元120可同时平行存储闪存模块。例如，假设装置1使用4个平行的闪存模块(即N＝4)，把第一个逻辑块放在第一个闪存模块中，第二个逻辑块放在第二个闪存模块中，第三个逻辑块放在第三个闪存模块中，第四个逻辑块放在第四个闪存模块中。这样装置能支持的有效吞吐量是每个单独闪存模块的4倍。假设N是闪存模块的数目，逻辑地址A对应的物理块位置是在闪存模块(A mod N)中。这一映射技术已经在硬盘中使用。
本发明可通过闪存存储来替代磁盘存储以获得更低的功耗。本发明通过将多个闪存模块组织成阵列，加大了闪存存储的容量。本发明中的闪存阵列可以从每个闪存模块中平行读写数据，例如，它可以在读写部分闪存模块的同时中止另一些闪存模块上的数据读写，这样可以加快闪存存储的速度。
上述实施例是提供给本领域普通技术人员来实现或使用本发明的，本领域普通技术人员可在不脱离本发明的发明思想的情况下，对上述实施例做出种种修改或变化，因而本发明的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的最大范围。

Claims (8)

1.一种闪存阵列装置，包括：
物理输入/输出接口，与外界进行数据传输；
多个闪存模块组成的闪存阵列，其中该些闪存模块是并列的；
闪存阵列控制器，设置在该物理输入/输出接口和该闪存阵列之间，进一步包括：
块映射单元，在该物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射，是通过将该些闪存模块组成的阵列作为线性的可寻址块的独立阵列来映射地址的。
2.根据权利要求1所述的闪存阵列装置，其特征在于，该物理输入/输出接口包括USB接口、SATA接口、eSATA接口、ATA接口其中之一。
3.根据权利要求1所述的闪存阵列装置，其特征在于，该装置还包括容纳该闪存阵列控制器的印刷电路板。
4.根据权利要求1所述的闪存阵列装置，其特征在于，该装置还包括一外壳。
5.一种闪存阵列装置，包括：
物理输入/输出接口，与外界进行数据传输；
多个闪存模块组成的闪存阵列，其中该些闪存模块是并列的；
闪存阵列控制器，设置在该物理输入/输出接口和该闪存阵列之间，进一步包括：
块映射单元，在该物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射，是通过平行存取该些闪存模块来映射地址的。
6.根据权利要求5所述的闪存阵列装置，其特征在于，该物理输入/输出接口包括USB接口、SATA接口、eSATA接口、ATA接口其中之一。
7.根据权利要求5所述的闪存阵列装置，其特征在于，该装置还包括容纳该闪存阵列控制器的印刷电路板。
8.根据权利要求5所述的闪存阵列装置，其特征在于，该装置还包括一外壳。
CN2007101717878A 2007-12-05 2007-12-05 一种闪存阵列装置 Expired - Fee Related CN101178933B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2007101717878A CN101178933B (zh) 2007-12-05 2007-12-05 一种闪存阵列装置
US12/746,719 US20100325348A1 (en) 2007-12-05 2008-01-18 Device of flash modules array
PCT/CN2008/070135 WO2009070985A1 (fr) 2007-12-05 2008-01-18 Dispositif de réseau de mémoire flash

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101717878A CN101178933B (zh) 2007-12-05 2007-12-05 一种闪存阵列装置

Publications (2)

Publication Number Publication Date
CN101178933A CN101178933A (zh) 2008-05-14
CN101178933B true CN101178933B (zh) 2010-07-28

Family

ID=39405140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101717878A Expired - Fee Related CN101178933B (zh) 2007-12-05 2007-12-05 一种闪存阵列装置

Country Status (3)

Country Link
US (1) US20100325348A1 (zh)
CN (1) CN101178933B (zh)
WO (1) WO2009070985A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916584B (zh) * 2010-07-23 2013-07-10 苏州壹世通科技有限公司 闪存簇装置及其配置方法
JP5857849B2 (ja) * 2012-03-30 2016-02-10 富士通株式会社 ストレージ装置、起動装置決定方法およびプログラム
CN103377135B (zh) * 2012-04-25 2016-04-13 上海东软载波微电子有限公司 寻址方法、装置及系统
CN103164368B (zh) * 2013-03-29 2016-02-10 惠州Tcl移动通信有限公司 一种嵌入式设备兼容不同地址映射内存芯片的方法及系统
CN105740164B (zh) * 2014-12-10 2020-03-17 阿里巴巴集团控股有限公司 支持缓存一致性的多核处理器、读写方法、装置及设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
US7702831B2 (en) * 2000-01-06 2010-04-20 Super Talent Electronics, Inc. Flash memory controller for electronic data flash card
US7660941B2 (en) * 2003-09-10 2010-02-09 Super Talent Electronics, Inc. Two-level RAM lookup table for block and page allocation and wear-leveling in limited-write flash-memories
US7966462B2 (en) * 1999-08-04 2011-06-21 Super Talent Electronics, Inc. Multi-channel flash module with plane-interleaved sequential ECC writes and background recycling to restricted-write flash chips
US7076686B2 (en) * 2002-02-20 2006-07-11 Hewlett-Packard Development Company, L.P. Hot swapping memory method and system
CN1253795C (zh) * 2002-03-28 2006-04-26 群联电子股份有限公司 通用串行总线架构快闪存储器储存装置
US6985990B2 (en) * 2002-03-29 2006-01-10 International Business Machines Corporation System and method for implementing private devices on a secondary peripheral component interface
US6950894B2 (en) * 2002-08-28 2005-09-27 Intel Corporation Techniques using integrated circuit chip capable of being coupled to storage system
TW200415464A (en) * 2003-02-12 2004-08-16 Acard Technology Corp SATA flash memory device
US20060164907A1 (en) * 2003-07-22 2006-07-27 Micron Technology, Inc. Multiple flash memory device management
US7062615B2 (en) * 2003-08-29 2006-06-13 Emulex Design & Manufacturing Corporation Multi-channel memory access arbitration method and system
US20050097263A1 (en) * 2003-10-31 2005-05-05 Henry Wurzburg Flash-memory card-reader to IDE bridge
US7631138B2 (en) * 2003-12-30 2009-12-08 Sandisk Corporation Adaptive mode switching of flash memory address mapping based on host usage characteristics
JP4608931B2 (ja) * 2004-01-09 2011-01-12 ソニー株式会社 情報処理装置および方法、プログラム、並びに記録媒体
US20060143506A1 (en) * 2004-12-29 2006-06-29 Lsi Logic Corporation RAID storage controller assist circuit, systems and methods
US20060149895A1 (en) * 2005-01-04 2006-07-06 Pocrass Alan L Flash memory with integrated male and female connectors and wireless capability
US7870332B2 (en) * 2005-01-31 2011-01-11 Broadcom Corporation Retention of functionality and operational configuration for a portable data storage drive
CN100573476C (zh) * 2005-09-25 2009-12-23 深圳市朗科科技股份有限公司 闪存介质数据管理方法
JP4842719B2 (ja) * 2006-06-28 2011-12-21 株式会社日立製作所 ストレージシステム及びそのデータ保護方法
JP4932427B2 (ja) * 2006-10-20 2012-05-16 株式会社日立製作所 記憶装置及び記憶方法
US8151082B2 (en) * 2007-12-06 2012-04-03 Fusion-Io, Inc. Apparatus, system, and method for converting a storage request into an append data storage command

Also Published As

Publication number Publication date
US20100325348A1 (en) 2010-12-23
CN101178933A (zh) 2008-05-14
WO2009070985A1 (fr) 2009-06-11

Similar Documents

Publication Publication Date Title
US10365844B2 (en) Logical block address to physical block address (L2P) table compression
US8898375B2 (en) Memory controlling method, memory controller and memory storage apparatus
US8386699B2 (en) Method for giving program commands to flash memory for writing data according to a sequence, and controller and storage system using the same
US20150378948A1 (en) Auxiliary Interface for Non-Volatile Memory System
CN103035282B (zh) 存储器储存装置、存储器控制器与温度管理方法
CN109992202B (zh) 数据存储设备、其操作方法以及包括其的数据处理系统
CN111158579B (zh) 固态硬盘及其数据存取的方法
CN101178933B (zh) 一种闪存阵列装置
US9552287B2 (en) Data management method, memory controller and embedded memory storage apparatus using the same
US10032494B2 (en) Data processing systems and a plurality of memory modules
US20140317339A1 (en) Data access system, data accessing device, and data accessing controller
CN111158633A (zh) 一种基于fpga的ddr3多通道读写控制器及控制方法
CN104575595A (zh) 非易失性随机存取的存储装置
US20130159604A1 (en) Memory storage device and memory controller and data writing method thereof
CN103198021B (zh) 一种提高固态硬盘数据传输效率的方法
CN105264342A (zh) 嵌入的ecc地址映射
US8209472B2 (en) Data writing method for flash memory and control circuit and storage system using the same
CN201142229Y (zh) 一种闪存阵列装置
US8954662B2 (en) SSD controller, and method for operating an SSD controller
CN103092771A (zh) 固态储存装置及其高速缓存的控制方法
CN102800357A (zh) 程序码载入与存取方法、存储器控制器与存储器储存装置
CN102543184B (zh) 存储器储存装置、其存储器控制器与数据写入方法
CN102841775A (zh) 使用铁电随机存取存储器且具有优化指令集的堆栈处理器
US9009389B2 (en) Memory management table processing method, memory controller, and memory storage apparatus
CN110597741B (zh) 一种l2p表的读写、更新方法及l2p表

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100728

Termination date: 20201205

CF01 Termination of patent right due to non-payment of annual fee