CN102293069B - 线路板及其制造方法 - Google Patents

线路板及其制造方法 Download PDF

Info

Publication number
CN102293069B
CN102293069B CN201080005321.0A CN201080005321A CN102293069B CN 102293069 B CN102293069 B CN 102293069B CN 201080005321 A CN201080005321 A CN 201080005321A CN 102293069 B CN102293069 B CN 102293069B
Authority
CN
China
Prior art keywords
wiring board
mentioned
rigidity
resettlement section
rigidity wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080005321.0A
Other languages
English (en)
Other versions
CN102293069A (zh
Inventor
青山雅一
野口英俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102293069A publication Critical patent/CN102293069A/zh
Application granted granted Critical
Publication of CN102293069B publication Critical patent/CN102293069B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明提供一种线路板及其制造方法。线路板(1000)具备具有收容部(S1)的第1刚性线路板(10)、收容在收容部(S1)中的第2刚性线路板(20)和形成在第1刚性线路板(10)及第2刚性线路板(20)之上的绝缘层(31、32)。这里，第1刚性线路板(10)的导体与第2刚性线路板(20)的导体彼此电连接。第2刚性线路板(20)的侧面和收容部(S1)的壁面中的至少一者具有凹凸。

Description

线路板及其制造方法
技术领域
本发明涉及一种线路板及其制造方法。
背景技术
在专利文献1中公开了一种线路板，该线路板由在第1绝缘基板之上具有第1布线层的第1线路板和在第2绝缘基板之上具有第2布线层的第2线路板构成，第2线路板层叠在第1线路板之上，第1布线层与第2布线层彼此电连接。
在专利文献2中公开了一种刚挠性线路板，该线路板在并列设置挠性绝缘构件和刚性绝缘构件的状态下粘接这些构件，与刚性绝缘构件面对的挠性绝缘构件的端部具有凹凸。
专利文献1：日本国专利申请公开2003-298234号公报
专利文献2：日本国专利申请公开2008-300658号公报
在专利文献1所述的线路板中，当因下落等动作的影响而自外部施加有碰撞时，容易以第1线路板与第2线路板粘接的粘接部分为起点而产生裂纹。因此，有可能因该裂纹的传播而使布线图案发生断线等。
在专利文献2所述的线路板中，供挠性绝缘构件挠曲的空间必须位于挠性绝缘构件的上下方。另外，由于采用挠性构件，因此线路板比仅由刚性构件构成的线路板难制造。
发明内容
本发明的目的在于提供一种即使不采用挠性构件也能抑制裂纹等的线路板及其制造方法。
本发明的第1技术方案的线路板包括：第1刚性线路板，其具有收容部；第2刚性线路板，其收容在上述收容部中；绝缘层，其形成在上述第1刚性线路板和上述第2刚性线路板之上，上述第1刚性线路板的导体与上述第2刚性线路板的导体彼此电连接，上述第2刚性线路板的侧面和上述收容部的壁面中的至少一者具有凹凸。
另外，“收容在收容部中”除了指将整个第2刚性线路板完全配置在收容部中的情况之外，也包括只将第2刚性线路板的一部分配置在收容部中等情况。总之，只要第2刚性线路板的至少一部分配置在收容部中即可。
本发明的第2技术方案的线路板的制造方法包括下述步骤：制作具有收容部的第1刚性线路板；制作侧面具有凹凸的第2刚性线路板；将上述第2刚性线路板收容在上述收容部中；形成绝缘层，该绝缘层形成在上述第1刚性线路板和上述第2刚性线路板之上；将上述第1刚性线路板的导体和上述第2刚性线路板的导体彼此电连接起来。
本发明的第3技术方案的线路板的制造方法包括下述步骤：制作具有收容部的第1刚性线路板，该收容部的壁面具有凹凸；制作第2刚性线路板；将上述第2刚性线路板收容在上述收容部中；形成绝缘层，该绝缘层形成在上述第1刚性线路板和上述第2刚性线路板之上；将上述第1刚性线路板的导体和上述第2刚性线路板的导体彼此电连接起来。
采用本发明，即使不采用挠性构件，也能抑制线路板的裂纹等。
附图说明
图1是本发明的实施方式的线路板的剖视图。
图2是本发明的实施方式的线路板的俯视图。
图3A是表示第2刚性线路板的侧面和收容部的壁面的第1形状的图。
图3B是表示第2刚性线路板的侧面和收容部的壁面的第2形状的图。
图3C是表示第2刚性线路板的侧面和收容部的壁面的第3形状的图。
图4A是第1刚性线路板的剖视图。
图4B是第1刚性线路板的俯视图。
图5A是第2刚性线路板的剖视图。
图5B是第2刚性线路板的俯视图。
图6是表示下落试验和弯曲试验的试样的图表。
图7是表示作为试样的直列(straight)形状的线路板的图。
图8是表示下落试验的结果的图表。
图9是用于说明弯曲试验的图。
图10是表示弯曲试验的结果的图表。
图11A是用于对形成第1刚性线路板的布线层的第1工序进行说明的图。
图11B是用于对形成第1刚性线路板的布线层的第2工序进行说明的图。
图11C是用于对形成第1刚性线路板的布线层的第3工序进行说明的图。
图11D是用于对形成第1刚性线路板的布线层的第4工序进行说明的图。
图12A是用于对利用模具形成收容部的工序进行说明的图。
图12B是用于对利用激光器形成收容部的工序进行说明的图。
图13是例示包括多个线路板的工件尺寸的线路板的图。
图14A是用于对形成第2刚性线路板的第1布线层的第1工序进行说明的图。
图14B是用于对形成第2刚性线路板的第1布线层的第2工序进行说明的图。
图14C是用于对形成第2刚性线路板的第1布线层的第3工序进行说明的图。
图14D是用于对形成第2刚性线路板的第1布线层的第4工序进行说明的图。
图15A是用于对形成第2刚性线路板的第2布线层的第1工序进行说明的图。
图15B是用于对形成第2刚性线路板的第2布线层的第2工序进行说明的图。
图15C是用于对形成第2刚性线路板的第2布线层的第3工序进行说明的图。
图15D是用于对形成第2刚性线路板的第2布线层的第4工序进行说明的图。
图16A是用于对形成第2刚性线路板的第3布线层的第1工序进行说明的图。
图16B是用于对形成第2刚性线路板的第3布线层的第2工序进行说明的图。
图16C是用于对形成第2刚性线路板的第3布线层的第3工序进行说明的图。
图17是用于说明将第2刚性线路板收容在收容部中的工序的图。
图18A是用于说明在第1刚性线路板和第2刚性线路板的两面上形成绝缘层和布线层的第1工序的图。
图18B是用于说明在第1刚性线路板和第2刚性线路板的两面上形成绝缘层和布线层的第2工序的图。
图18C是用于说明在第1刚性线路板和第2刚性线路板的两面上形成绝缘层和布线层的第3工序的图。
图19A是用于对形成外部连接端子的第1工序进行说明的图。
图19B是用于对形成外部连接端子的第2工序进行说明的图。
图20是表示线路板的第1其他例的图。
图21是表示线路板的第2其他例的图。
图22是表示线路板的第3其他例的图。
图23是表示线路板的第4其他例的图。
图24是表示线路板的第5其他例的图。
图25是表示线路板的第6其他例的图。
图26是表示线路板的第7其他例的图。
图27是表示线路板的第8其他例的图。
图28A是表示线路板的第9其他例的图。
图28B是表示线路板的第10其他例的图。
图29是表示线路板的第11其他例的图。
图30是表示线路板的制造方法的其他例的图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。另外，图中的箭头Z1、Z2分别指相当于线路板的主面(正反面)的法线方向(或芯基板的厚度方向)的线路板的层叠方向。“正上方”指层叠方向。另一方面，箭头X1、X2、Y1、Y2分别指与层叠方向正交的方向(与线路板的主面平行的方向)。线路板的主面是X-Y平面。另外，线路板的侧面是X-Z平面或Y-Z平面。
在本实施方式中，将线路板的2个主面称作第1面(箭头Z1侧的面)和第2面(箭头Z2侧的面)。在层叠方向上，将靠近芯(基板100、200)的一侧称作下层，将远离芯的一侧称作上层。将具有能作为布线发挥功能的导体图案的层称作布线层。在布线层上也具有密布图案。将形成在通孔侧面的导体称作通孔导体。另外，将形成在通路孔中且将上层的布线层和下层的布线层彼此电连接起来的导体称作层间连接导体。
本实施方式的线路板1000如图1所示，包括第1刚性线路板10、第2刚性线路板20、绝缘层31、32、布线层31a、32a(导体层)、阻焊层41、42和外部连接端子411a、412a、421a、422a。第2刚性线路板20收容在收容部S1中，该收容部S1形成在第1刚性线路板10中。本实施方式的收容部S1由通孔构成。线路板1000、第1刚性线路板10和第2刚性线路板20均是刚性印刷线路板。
如图2(俯视图)所示，第2刚性线路板20的侧面具有凹凸。详细而言，第2刚性线路板20的侧面的形状遍布整周地形成为反复曲折状。另外，收容部S1的与第2刚性线路板20的侧面面对的壁面的形状形成为与第2刚性线路板20的侧面的形状相对应的反复曲折状。即，凸部与凹部面对，凹部与凸部面对。因此，收容部S1的外缘与第2刚性线路板20的外形大致一致。在本实施方式中，第2刚性线路板20与收容部S1嵌合。另外，反复曲折状是指凹凸交替地连续的形状。凹凸的数量是任意的，凹凸的周期可以是恒定的周期，也可以是不定周期。
反复曲折状的周期、凹凸的大小可以是不均的，也可以是恒定的。另外，凹凸的形状也是任意的。例如如图3A所示，凹凸的轮廓可以是四边形连续的轮廓(例如矩形波或梯形波等)。另外，如图3B所示，凹凸的轮廓也可以是弧状的轮廓(例如正弦波等)。另外，如图3C所示，凹凸的轮廓也可以是三角形连续的轮廓(例如锯齿波等)。优选凹凸的周期d1例如为1.0mm(凹下部分的宽度和凸起部分的宽度例如均为0.5mm)。另外，优选凹凸的振幅d2例如为0.5mm。
如图4A(剖视图)和图4B(俯视图)所示，第1刚性线路板10包括布线层100a、100b和作为芯的基板100。第1刚性线路板10的大致外形寸法例如是：X方向的宽度为100mm，Y方向的宽度为50mm。
基板100例如由环氧树脂构成。优选例如采用树脂浸渗处理使环氧树脂含有玻璃纤维、芳香族聚酰胺纤维等加强材料。加强材料是热膨胀率小于主材料(环氧树脂)的材料。优选采用无机材料作为加强材料。
在基板100的各主面上形成有例如由铜构成的布线层100a、100b。另外，在基板100上形成有通孔100d。并且，通过在通孔100d内例如镀铜等，形成通孔导体100c。通孔导体100c将布线层100a和布线层100b彼此电连接起来。
如图5A(剖视图)和图5B(俯视图)所示，第2刚性线路板20包括作为芯的基板200、布线层200a、200b、21a～24a、绝缘层21～24和层间连接导体21b～24b。第2刚性线路板20的外形尺寸小于第1刚性线路板10的外形尺寸。第2刚性线路板20的大致的外形尺寸例如是：X方向的宽度为40mm，Y方向的宽度为30mm。
基板200例如由环氧树脂构成。优选与基板100相同地例如采用树脂浸渗处理也使基板200的环氧树脂含有玻璃纤维、芳香族聚酰胺纤维等加强材料。
在基板200的各主面上形成有例如由铜构成的布线层200a、200b。另外，在基板200上形成有通孔200d。并且，通过在通孔200d内例如镀铜等，形成通孔导体200c。通孔导体200c将布线层200a和布线层200b彼此电连接起来。
在基板200的各主面上形成有绝缘层21、22。在绝缘层21之上形成有布线层21a，在绝缘层22上形成有布线层22a。布线层200a和布线层21a彼此由形成在绝缘层21中的层间连接导体21b电连接。布线层200b和布线层22a彼此由形成在绝缘层22中的层间连接导体22b电连接。
在绝缘层21之上形成有绝缘层23，在绝缘层22之上形成有绝缘层24。在绝缘层23之上形成有布线层23a，在绝缘层24之上形成有布线层24a。布线层21a和布线层23a彼此由形成在绝缘层23中的层间连接导体23b电连接。布线层22a和布线层24a由形成在绝缘层24中的层间连接导体24b电连接。
布线层21a～24a和层间连接导体21b～24b例如由镀铜的覆膜构成。另外，绝缘层21～24例如由固化后的预浸料构成。作为预浸料，例如采用在玻璃纤维或芳香族聚酰胺纤维等基材中浸渗环氧树脂、聚酯树脂、双马来酰亚胺-三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或烯丙基苯树脂(A-PPE树脂)等树脂而成的材料。
布线层21a～24a、层间连接导体21b～24b和绝缘层21～24的形状、材料等并不限定于上述形状、材料，可以依据用途等进行变更。例如作为布线层21a～24a和层间连接导体21b～24b的材料，也可以采用除铜以外的金属。另外，作为绝缘层21～24的材料，可以采用液态或膜状的热固化性树脂、热塑性树脂。此外，还可以采用RCF(Resin Coated copper Foil，涂胶脂铜箔)来代替预浸料。这里，作为热固化性树脂，例如可以采用环氧树脂、酰亚胺树脂(聚酰亚胺)、BT树脂、烯丙基苯树脂和芳香族聚酰胺树脂等。另外，作为热塑性树脂，例如可以采用液晶聚合物(LCP)、PEEK树脂和PTFE树脂(氟化乙烯树脂)等。例如从绝缘性、介电特性、耐热性和机械性特性等观点出发，最好依据必要性来选择上述材料。另外，也可以使上述树脂含有作为添加剂的固化剂、稳定剂和填料等。另外，也可以利用由不同种类的材料构成的多个层(复合层)构成布线层21a～24a和绝缘层21～24。
本实施方式的层间连接导体21b～24b是在通路孔内填充有导体的填充通路孔。但本发明并不限定于此，层间连接导体21b～24b也可以是在通路孔的壁面(侧面和底面)上形成有导体的保形通路孔。
第1刚性线路板10和第2刚性线路板20的厚度彼此大致相同。另外，如上所述，第1刚性线路板10具有2层的布线层100a、100b，第2刚性线路板20具有6层的布线层200a、200b、21a～24a。因而，在相同厚度所含有的布线层的数量方面，第1刚性线路板10的该数量比第2刚性线路板20的该数量少。另外，第1刚性线路板10和第2刚性线路板20的大致的厚度包括两面的导体图案在内例如为560μm。
如图1(剖视图)和图2(俯视图)所示，第2刚性线路板20收容在收容部S1中，该收容部S1形成于第1刚性线路板10。第2刚性线路板20嵌入在收容部S1中。第1刚性线路板10和第2刚性线路板20的第1面层叠有绝缘层31，第1刚性线路板10和第2刚性线路板20的第2面层叠有绝缘层32。绝缘层31形成在第1刚性线路板10和第2刚性线路板20的第1面之上，绝缘层32形成在第1刚性线路板10和第2刚性线路板20的第2面之上。
在绝缘层31之上形成有布线层31a，在绝缘层32之上形成有布线层32a。布线层23a和布线层31a彼此由形成在绝缘层31上的层间连接导体31b电连接。布线层24a和布线层32a彼此由形成在绝缘层32中的层间连接导体32b电连接。在布线层31a上具有导体图案311～313，在布线层32a上具有导体图案321、322。
导体图案322分别与第1刚性线路板10的布线层100b和第2刚性线路板20的布线层24a电连接。由此，第1刚性线路板10的布线层100b(导体)和第2刚性线路板20的布线层24a(导体)借助形成在绝缘层32中的通路孔而彼此电连接。
在绝缘层31之上形成有具有开口部411b、412b的阻焊层41。另外，在绝缘层32之上形成有具有开口部421b、422b的阻焊层42。另外，各阻焊层41、42例如由使用了丙烯-环氧系树脂的感光性树脂、以环氧树脂为主体的热固化性树脂或紫外线固化型树脂等构成。
开口部411b形成在第1刚性线路板10的第1面侧的正上方区域R11。开口部412b配置在第2刚性线路板20的第1面侧的正上方区域R12。开口部421b配置在第2刚性线路板20的第2面侧的正上方区域R22。开口部422b配置在第1刚性线路板10的第2面侧的正上方区域R21。
在开口部411b处形成有例如由焊锡构成的外部连接端子411a，在开口部412b处形成有例如由焊锡构成的外部连接端子412b，在开口部421b处形成有例如由焊锡构成的外部连接端子421a，在开口部422b处形成有例如由焊锡构成的外部连接端子422a。外部连接端子411a与导体图案311电连接。外部连接端子412a与导体图案312电连接。外部连接端子421a、422a与导体图案322电连接。外部连接端子411a、412a、421a、422a例如用于与其他的线路板、电子零件等电连接。通过将线路板1000的例如一面或两面安装在其他的线路板上，能够将线路板1000用作便携式电话等的电路基板。
在收容部S1的壁面与第2刚性线路板20的侧面之间的交界部的正上方P1、P2大致遍布整周地形成有由金属膜构成的加强图案。在本实施方式中，图1中在第1面侧的边界部的正上方P1形成有导体图案311或313。另外，在第2面侧的边界部的正上方P2形成有导体图案321或322。这里，导体图案311用作第1刚性线路板10的布线，导体图案322用作第2刚性线路板20的布线。另一方面，导体图案313、321是与第1刚性线路板10、第2刚性线路板20的布线绝缘的密布图案。密布图案例如接地。
接下来，说明线路板1000的特性。发明人对线路板1000和比较例分别进行了下落试验和弯曲试验。
使用图6所示的试样#1～#4执行了试验。试样#1是直列形状的线路板，没有加强图案。试样#2是反复曲折状的线路板，没有加强图案。试样#3是直列形状的线路板，具有加强图案。试样#4是本实施方式的线路板1000(参照图1和图2)。即，试样#4是反复曲折状的线路板，具有加强图案。另外，直列形状的线路板是图7所示那样的线路板。直列形状或反复曲折状是第2刚性线路板20的侧面和收容部S1的壁面的形状(参照图2和图7)。加强图案形成在收容部S1的壁面与第2刚性线路板20的侧面之间的交界部的正上方(例如图1所示的导体图案321等)。
试样#2、#4的反复曲折状是上述图3A所示那样的周期d1为恒定的矩形波。凹下部分的宽度和凸起部分的宽度均为周期的一半。
发明人对试样#1～#4进行了下落试验。详细而言，反复使试样下落，计算直至发生故障时的下落次数。试样#1～#4均各进行了3次试验。试验所用的试样#2、#4的反复曲折状的凹凸的宽度和振幅d2(参照图3A)为0.5mm(周期d1＝1.0mm)。
图8表示下落试验的结果。试样#1的试验结果是3次、4次、7次，早在3次下落时就已经发生了故障。试样#2～#4的试验结果均是：即使下落次数超过200次，也不会发生故障。由该试验结果可推断出：反复曲折状、加强图案能够提高线路板的耐久性。
发明人对试样#1～#4进行了弯曲试验。详细而言，如图9所示，使用三点弯曲装置3001在固定了线路板3000(试样#1～#4)的两端的状态下，增大对线路板3000的中央部作用的压力直至线路板3000发生故障，测量了故障发生时的压力的大小。试验所用的试样#2、#4的反复曲折状的凹凸的宽度和振幅d2(参照图3A)是0.5mm(周期d1＝1.0mm)、1.0mm(周期d1＝2.0mm)、1.5mm(周期d1＝3.0mm)。
图10表示弯曲试验的结果。试样#2比试样#1难发生故障，且试样#4比试样#3难发生故障。由该试验结果可推断出：反复曲折状能够提高线路板的耐久性。另外，试样#3比试样#1难发生故障，且试样#4比试样#2难发生故障。由该试验结果可推断出：加强图案能够提高线路板的耐久性。
此外，根据试样#2、#4的结果可知如下倾向，即，凹凸的宽度和振幅d2越大，越能提高线路板的耐久性。但也能推断出，即使凹凸的宽度和振幅d2大于0.5mm，耐久性也得不到较大程度的提高。在增加凹凸的宽度和振幅d2时，用于在第1刚性线路板10或第2刚性线路板20上安装零件或形成电路的空间变小，因此优选凹凸的宽度和振幅d2为0.5mm。
如上所述，采用本实施方式的线路板1000能够提高耐久性。这是因为，通过将第2刚性线路板20的侧面和收容部S1的壁面形成为反复曲折状，第1刚性线路板10与第2刚性线路板20接触的接触面积增大，从而能够抑制裂纹。另外，因裂纹的作用而剥离的部分伸出到线路板的表面，从而会成为不良的原因，因此通过抑制裂纹，能够提高成品率。
在本实施方式的线路板1000中，由于未采用挠性构件，因此能够用绝缘层31、32覆盖第1刚性线路板10和第2刚性线路板20。由此，能够进一步提高线路板1000的耐久性。
在本实施方式的线路板1000上组合的线路板(第1刚性线路板10和第2刚性线路板20)均是刚性线路板，因此在将第2刚性线路板20收容到收容部S1中时，能够利用摩擦力固定第2刚性线路板20。
在本实施方式的线路板1000中，由于将布线层数比第1刚性线路板10多的第2刚性线路板20收容在收容部S1中，因此能够提高线路板1000的一部分的导体密度(形成高密度的布线)。
在制造本实施方式的线路板1000时，首先分别制作第1刚性线路板10和第2刚性线路板20。
在制作第1刚性线路板10时，首先，操作者例如如图11A所示，准备在第1面具有铜箔1001且在第2面具有铜箔1002的基板100。作为该初始材料，例如可以采用覆铜层叠板。然后，操作者如图11B所示，例如使用钻孔机或激光器形成通孔100d。然后，操作者进行PN(羟甲基磺酸钠)镀(例如化学镀铜和电镀铜)。由此，如图11C所示，在基板100的第1面上形成导体膜1003，在第2面上形成导体膜1004，在通孔100d的壁面形成通孔导体100c。导体膜1003、1004是层叠铜箔和镀铜覆膜而成的复合膜。然后，操作者例如进行规定的光刻工序(酸清洗、抗蚀剂的层压、曝光、显影、蚀刻、剥膜等)而对导体膜1003、1004进行图案形成。由此，如图11D所示形成布线层100a、100b。
然后，操作者形成收容部S1。此时，将收容部S1的壁面的形状形成为反复曲折状。
例如如图12A所示，利用四方筒状的模具1011形成收容部S1。模具1011的开口面1011a的形状形成为与收容部S1的形状相对应的反复曲折状。然后，例如通过进行2次的模具1011的推压，与开口面1011a的形状相对应的收容部S1形成在基板(参照图11D)上。模具1011例如是钢铁材质。模具1011的大致的厚度例如为30mm。
另外，例如如图12B所示，也可以使用激光器1012来形成收容部S1。激光器1012与收容部S1的形状相对应地反复曲折地进行扫描。通过用激光器1012切掉基板(参照图11D)的规定部位，能够在基板上形成反复曲折状的收容部S1。
另外，虽然优选利用模具1011或激光器1012来形成收容部S1，但也可以采用其他方法形成该收容部。例如也可以使用刳刨机(router)形成收容部S1。
优选在形成收容部S1时，预先在第1刚性线路板10的四角处设置能被X线读取的对准标记(例如导体图案)，以该对准标记为基准在规定的位置形成收容部S1。另外，也可以依据需要进行切割面的毛刺去除等操作。
也可以使用具有多个线路板的工件尺寸的线路板一并制作多个第1刚性线路板10。例如如图13所示，可以采用在框架51上固定有多个线路板52的多片式基板50。在该情况下，优选以设置在多片式基板50的四角处的对准标记53(例如导体图案)为基准形成收容部S1。这样能够将各线路板52精加工成第1刚性线路板10。
利用上述工序形成收容部S1，制成具有导体(布线层100a等)的第1刚性线路板10(参照图4A和图4B)。
另一方面，在制作第2刚性线路板20时，首先，操作者例如如图14A所示，准备在第1面具有铜箔2001且在第2面具有铜箔2002的基板200。作为该初始材料，例如可以采用覆铜层叠板。然后，操作者如图14B所示，例如使用钻孔机或激光器形成通孔200d。然后，操作者进行PN(羟甲基磺酸钠)镀(例如化学镀铜和电镀铜)。由此，如图14C所示，在基板200的第1面上形成导体膜2003，在第2面上形成导体膜2004，在通孔200d的壁面形成通孔导体200c。导体膜2003、2004是层叠铜箔和镀铜覆膜而成的复合膜。
然后，操作者例如进行规定的光刻工序(酸清洗、抗蚀剂的层压、曝光、显影、蚀刻、剥膜等)而对导体膜2003、2004进行图案形成。由此，如图14D所示形成布线层200a、200b(第1布线层)。然后，经过检查工序和粗糙面处理等而形成第2布线层。
在形成第2布线层时，操作者例如如图15A所示，准备具有铜箔2005的绝缘层21和具有铜箔2006的绝缘层22。并且，在基板200的第1面侧配置绝缘层21，在基板200的第2面侧配置绝缘层22。另外，绝缘层21、22例如由预浸料构成。
然后，操作者例如使用液压装置对外侧的铜箔2005、2006施加压力。由此，对绝缘层21、22进行压力加工，使绝缘层21、22与基板200贴紧。
然后，操作者如图15B所示，例如使用激光器在绝缘层21上形成通路孔2005a，在绝缘层22上形成通路孔2006a。然后，操作者在去除了沾污后，例如进行PN(羟甲基磺酸钠)镀(例如化学镀铜和电镀铜)。由此，如图15C所示，在绝缘层21的第1面上形成导体膜2007，在绝缘层22的第2面上形成导体膜2008，在通路孔2005a中形成层间连接导体21b，在通路孔2006a中形成层间连接导体22b。导体膜2007、2008是层叠铜箔和镀铜覆膜而成的复合膜。
然后，操作者例如通过进行规定的光刻工序(酸清洗、抗蚀剂的层压、曝光、显影、蚀刻、剥膜等)而对导体膜2007、2008进行图案形成。由此，如图15D所示，形成布线层21a、22a(第2布线层)。然后，经过检查工序和粗糙面处理等而形成第3布线层。
在形成第3布线层时，操作者例如如图16A所示，准备具有铜箔2009的绝缘层23和具有铜箔2010的绝缘层24。并且，在绝缘层21的第1面侧配置绝缘层23，在绝缘层22的第2面侧配置绝缘层24。另外，绝缘层23、24例如由预浸料构成。
然后，操作者例如使用液压装置对外侧的铜箔2009、2010施加压力。由此，对绝缘层23、24进行压力加工，使绝缘层21与绝缘层23贴紧，且使绝缘层22与绝缘层24贴紧。
然后，操作者如图16B所示，例如使用激光器在绝缘层23上形成通路孔2009a，在绝缘层24上形成通路孔2010a。然后，操作者在去除了沾污后，例如进行PN(羟甲基磺酸钠)镀(例如化学镀铜和电镀铜)。由此，如图16C所示，在绝缘层23的第1面上形成导体膜2011，在绝缘层24的第2面上形成导体膜2012，在通路孔2009a中形成层间连接导体23b，在通路孔2010a中形成层间连接导体24b。导体膜2011、2012是层叠铜箔和镀铜覆膜而成的复合膜。
然后，操作者通过进行规定的光刻工序(酸清洗、抗蚀剂的层压、曝光、显影、蚀刻、剥膜等)而对导体膜2011、2012进行图案形成。由此，形成上述图5A所示那样的布线层23a、24a(第3布线层)。
之后，操作者例如使用模具或激光器将第2刚性线路板20的侧面的形状成形为反复曲折状(参照图12A和图12B)。该反复曲折状与收容部S1的壁面的形状相对应。另外，制作第2刚性线路板20时使用的模具与制作第1刚性线路板10时使用的模具可以相同，也可以不同。但是，为了能使第1刚性线路板10与第2刚性线路板20以高精度嵌合，优选分别准备专用的模具。
优选在将第2刚性线路板20的侧面成形为反复曲折状时，预先在第2刚性线路板20的四角处设置能被X线读取的对准标记(例如导体图案)，以该对准标记为基准进行成形。另外，也可以依据需要进行切割面的毛刺去除等操作。
也可以使用具有多个线路板的工件尺寸的线路板(参照图13)一并制作多个第2刚性线路板20。
利用上述工序制成具有导体(布线层21a等)且侧面的形状为反复曲折状、且外形尺寸比第1刚性线路板10小的第2刚性线路板20(参照图5A和图5B)。
然后，操作者将第2刚性线路板20收容到第1刚性线路板10的收容部S1中。详细而言，如图17所示，将第2刚性线路板20嵌入在收容部S1中。由此，使第2刚性线路板20与收容部S1嵌合。
然后，操作者例如如图18A所示，在第1刚性线路板10和第2刚性线路板20的两面上配置具有铜箔2013的绝缘层31和具有铜箔2014的绝缘层32，例如使用液压装置对外侧的铜箔2013、2014施加压力。由此，对绝缘层31、32进行压力加工，使第1刚性线路板10和第2刚性线路板20与各绝缘层31、32贴紧。此时，也可以在绝缘层31、32的下方设置用于抵消高度差的缓冲件，从而即使在第1刚性线路板10与第2刚性线路板20之间存在微小的高度差的情况下，也能防止在线路板1000的表面出现高度差。另外，绝缘层31、32例如由预浸料构成。另外，例如可以使用树脂膜作为缓冲件。
然后，操作者如图18B所示，例如使用激光器在绝缘层31上形成通路孔2013a，在绝缘层32上形成通路孔2014a。然后，在去除了沾污之后，例如进一步进行PN(羟甲基磺酸钠)镀(例如化学镀铜和电镀铜)。由此，在绝缘层31的第1面上形成导体膜2015，在绝缘层32的第2面上形成导体膜2016，在通路孔2013a中形成层间连接导体31b，在通路孔2014a中形成层间连接导体32b。导体膜2015、2016是层叠铜箔和镀铜覆膜而成的复合膜。
然后，操作者例如如图18C所示，通过进行规定的光刻工序(酸清洗、抗蚀剂的层压、曝光、显影、蚀刻、剥膜等)而对导体膜2015、2016进行图案形成。由此，形成具有导体图案311～313的布线层31a和具有导体图案321、322的布线层32a。并且，第1刚性线路板10的布线层100b(导体)和第2刚性线路板20的布线层24a(导体)彼此借助形成在绝缘层32上的通路孔2014a和导体图案322而电连接。
然后，操作者例如如图19A所示，例如使用网版印刷、喷涂、辊涂等在绝缘层31上形成具有开口部411b、412b的阻焊层41，在绝缘层32上形成具有开口部421b、422b的阻焊层42。由此，导体图案311暴露于开口部411b，导体图案312暴露于开口部412b，导体图案322暴露于开口部421b、422b。
然后，操作者在开口部411b处形成外部连接端子411a，在开口部412b处形成外部连接端子412a，在开口部421b处形成外部连接端子421a，在开口部422b处形成外部连接端子422a。例如可以在将焊锡膏涂覆到开口部411b、412b、421b、422b等处后，利用回流焊等热处理使该焊锡膏固化，从而形成这些外部连接端子411a、412a、421a、422a。
利用上述工序制成如下线路板1000(参照图1和图2)，该线路板1000具备第1刚性线路板10、第2刚性线路板20和形成在第1刚性线路板10及第2刚性线路板20之上的绝缘层31、32，且第2刚性线路板20收容在收容部S1中，第1刚性线路板10的导体与第2刚性线路板20的导体彼此电连接。
采用本实施方式的制造方法，通过在将外形尺寸较小的第2刚性线路板20高集成化了的状态下进行制造，能够提高生产效率。
在本实施方式的制造方法中，对于形成有制造工序复杂的高密度布线的第2刚性线路板20，与第1刚性线路板10分开地制造该第2刚性线路板20。因此，能够在将第2刚性线路板20收容到第1刚性线路板10中之前的阶段进行检查等，通过只将合格品收容在第1刚性线路板10中，能够提高线路板1000的成品率。
以上说明了本发明的实施方式的线路板及其制造方法，但本发明并不限定于上述实施方式。例如也可以像下述那样地变形而实施本发明。
为了抑制裂纹等，优选第2刚性线路板20的侧面和收容部S1的壁面在整周上具有凹凸，但本发明并不限定于此。例如如图20所示，即使一部分为直列区域R0，也能获得一定的效果。但是，在该情况下，同样优选将第2刚性线路板20的整周的50％以上的区域形成为反复曲折状。
第2刚性线路板20的侧面和收容部S1的壁面并不限定于与主面正交的结构(参照图1)，例如如图21所示也可以形成为斜面。
收容部S1并不限定于是通孔(参照图1)，例如如图22所示也可以是凹部。但是，在能够容易地制造线路板、或将层数更多的第2刚性线路板20收容到收容部S1中的方面，优选收容部S1是通孔。
在上述实施方式中，第2刚性线路板20与收容部S1嵌合。但是，本发明并不限定于此，例如如图23所示，在第2刚性线路板20的侧面与收容部S1的壁面之间也可以存在规定的间隙。在该情况下，优选在第2刚性线路板20与收容部S1之间的间隙中填充例如绝缘层31或32所含的树脂1000a。这样，能够固定第2刚性线路板20。并且，也可以缓和向第2刚性线路板20的冲击。例如可以利用压力加工自绝缘层31或32挤压树脂1000a，从而将树脂1000a填充到第2刚性线路板20与收容部S1之间的间隙中。但是，由于可能发生错位，因此优选在填充树脂1000a之前，预先利用粘接剂等固定第2刚性线路板20。
关于本发明的其他结构，在不脱离本发明的主旨的范围内，同样可以任意地改变第1刚性线路板10、第2刚性线路板20等的结构。
例如如图24所示，第2刚性线路板20也可以是内置有电子零件60的零件内置线路板。
收容在收容部S1中的第2刚性线路板20的数量是任意的。例如如图25所示，也可以将多个(例如2个)第2刚性线路板20收容在收容部S1中。
第1刚性线路板10与第2刚性线路板20的连接方式是任意的。例如也可以采用引线接合法(wire bonding)、倒装片(flipchip)连接法等进行连接。
第1刚性线路板10、第2刚性线路板20也可以是仅在芯的正反面的一个面具有导体(布线层)的单面线路板。
在上述实施方式中，在同一厚度所含有的布线层的数量方面，第1刚性线路板10的该数量比第2刚性线路板20少。但本发明并不限定于此，布线层的数量是任意的。但是，优选第2刚性线路板20所含有的导体的存在密度高于第1刚性线路板10所含有的导体的存在密度。因此，在第1刚性线路板10的布线层数与第2刚性线路板20的布线层数相同的情况下，优选例如如图26所示，使第1刚性线路板10的布线图案的密度低于第2刚性线路板20的布线图案的密度。
绝缘层31、32、阻焊层41、42可以形成在线路板1000的整个表面上，也可以形成在一部分表面上。例如如图27所示，也可以仅将绝缘层31、32和阻焊层41、42(参照图1)形成在规定的区域P100中。在该情况下，也将绝缘层31、32形成在第1刚性线路板10和第2刚性线路板20之上。
优选收容部S1的与第2刚性线路板20的侧面面对的壁面具有与第2刚性线路板20的侧面的凹凸相对应的凹凸，但本发明并不限定于此。例如如图28A所示，也可以仅将第2刚性线路板20的侧面的形状形成为反复曲折状，将收容部S1的壁面的形状形成为直列形状。另外，例如如图28B所示，也可以仅将收容部S1的壁面的形状形成为反复曲折状，将第2刚性线路板20的侧面的形状形成为直列形状。
如图29所示，也可以在第1刚性线路板10上形成爪接受部10a，在第2刚性线路板20上形成爪20a，将爪20a嵌入到爪接受部10a中，从而连接第1刚性线路板10和第2刚性线路板20。爪20a是从第2刚性线路板20侧向第1刚性线路板10侧扩展的梯形形状，爪接受部10a是用于与爪20a嵌合的凹陷。但本发明并不限定于此，可以采用任意形状的爪20a和其爪接受部10a。此外，也可以在第1刚性线路板10上形成爪(凸部)，在第2刚性线路板20上形成其爪接受部(凹部)。另外，也可以采用例如粘接剂等除嵌合以外的方法来连接爪20a和爪接受部10a彼此。
在不脱离本发明的主旨的范围内，能够任意地改变上述实施方式的工序的内容和顺序。另外，也可以依据用途等省略不必要的工序。
例如如图30所示，也可以使用2个四方筒错开地连结的那样形状的模具1011来代替四方筒状的模具1011(参照图12A)，形成收容部S1。在该情况下，例如可以通过进行1次的模具1011的推压而在基板(参照图11D)上形成与开口面1011a的形状相对应的收容部S1。
在本实施方式中，采用减去法(利用蚀刻进行图案形成的方法)形成布线层21a等，但也可以采用半加成(SAP)法来代替减去法。在半加成法中，当利用非电解镀膜导通绝缘基板的整个表面(电镀面板)后，形成抗蚀剂，对没有抗蚀剂的部分进行电解电镀。然后，在剥离了抗蚀剂后，利用蚀刻对非电解镀膜进行图案形成。
以上说明了本发明的实施方式，但应该理解成：设计上的设置方法、因其他因素的影响而必须进行的各种修改、组合包含在“权利要求”所述的技术方案、“用于实施发明的实施方式”所述的具体例所对应的技术方案的范围中。
工业实用性
本发明的线路板适合用在电子设备的电路基板中。另外，本发明的线路板的制造方法适合用于制造电子设备的电路基板。
附图标记说明
10、第1刚性线路板；
10a、爪接受部；
20、第2刚性线路板；
20a、爪；21～24、绝缘层；
21a～24a、布线层(导体层)；
21b～24b、层间连接导体；
31、32、绝缘层；
31a、32a、布线层(导体层)；
31b、32b、层间连接导体；
41、42、阻焊层；
50、多片式基板；
51、框架；
52、线路板；
53、对准标记；
60、电子零件；
100、200、基板；
100a、100b、200a、200b、布线层；
100c、200c、通孔导体；
100d、200d、通孔；
311～313、导体图案；
321、322、导体图案；
411a、412a、421a、422a、外部连接端子；
411b、412b、421b、422b、开口部；
1000、线路板；
1000a、树脂；
1011、模具；
1011a、开口面；
1012、激光器；
2005a、2006a、通路孔；
2009a、2010a、通路孔；
2013a、2014a、通路孔；
S1、收容部。

Claims (22)

1.一种线路板，其具备：
第1刚性线路板，其具有收容部；
第2刚性线路板，其收容在上述收容部中；
绝缘层，其形成在上述第1刚性线路板和上述第2刚性线路板之上，该线路板的特征在于，
上述第1刚性线路板的导体与上述第2刚性线路板的导体彼此电连接；
在上述第2刚性线路板的侧面和上述收容部的壁面上，沿与该线路板的厚度方向正交的方向交替地形成由切割而形成的凹凸，
上述第2刚性线路板的侧面具有上述凹凸，上述收容部的与上述第2刚性线路板的侧面面对的壁面具有与上述第2刚性线路板的侧面的凹凸相对应的凹凸，
通过上述第2刚性线路板被收容在上述收容部中，上述第2刚性线路板的侧面的凹、凸分别与上述收容部的壁面的凸、凹嵌合。
2.根据权利要求1所述的线路板，其特征在于，
在上述收容部的壁面和上述第2刚性线路板的侧面之间的交界部的正上方形成密布图案。
3.根据权利要求1所述的线路板，其特征在于，
上述第1刚性线路板是上述线路板的芯基板。
4.根据权利要求3所述的线路板，其特征在于，
上述收容部是形成于上述第1刚性线路板上的通孔，
上述第1刚性线路板和上述第2刚性线路板具有彼此相同的厚度，
在上述第1刚性线路板和上述第2刚性线路板的两个面上层叠绝缘层和布线层。
5.根据权利要求1所述的线路板，其特征在于，
上述第2刚性线路板的侧面和上述收容部的壁面中的至少一者遍及整周成为凹凸交替连续的形状。
6.根据权利要求1所述的线路板，其特征在于，
上述交替形成的凹凸的周期为恒定周期。
7.根据权利要求6所述的线路板，其特征在于，
上述恒定周期在1mm～3mm的范围内，
上述的凹凸振幅是0.5mm。
8.根据权利要求1所述的线路板，其特征在于，
上述第1刚性线路板的导体和上述第2刚性线路板的导体彼此借助形成在上述绝缘层中的通路孔而电连接。
9.根据权利要求1所述的线路板，其特征在于，
关于相同单位厚度所含有的导体层的数量，上述第1刚性线路板的该数量比上述第2刚性线路的该数量少。
10.根据权利要求1所述的线路板，其特征在于，
上述第2刚性线路板所含有的导体的存在密度高于上述第1刚性线路板所含有的导体的存在密度。
11.根据权利要求1所述的线路板，其特征在于，
在上述第1刚性线路板的正上方区域形成外部连接端子，在上述第2刚性线路板的正上方区域形成外部连接端子。
12.根据权利要求1所述的线路板，其特征在于，
上述第2刚性线路板是零件内置线路板。
13.根据权利要求1所述的线路板，其特征在于，
上述第2刚性线路板的侧面和上述收容部的壁面分别具有凹和凸交替地连续的形状。
14.根据权利要求1所述的线路板，其特征在于，
上述凹凸的轮廓是梯形波。
15.根据权利要求1所述的线路板，其特征在于，
上述凹凸的轮廓是弧状的正弦波。
16.根据权利要求1所述的线路板，其特征在于，
上述第2刚性线路板的侧面和上述收容部的壁面中的至少一者局部具有无凹凸的直列区域。
17.根据权利要求1所述的线路板，其特征在于，
在上述第2刚性线路板和收容部之间的间隙中填充上述绝缘层所含有的树脂。
18.一种线路板的制造方法，其特征在于，
该线路板的制造方法包括下述步骤：
制作具有收容部的第1刚性线路板，该收容部的壁面具有凹凸；
制作侧面具有凹凸的第2刚性线路板；
将上述第2刚性线路板收容到上述收容部中；
形成绝缘层，该绝缘层形成在上述第1刚性线路板和上述第2刚性线路板之上；
将上述第1刚性线路板的导体和上述第2刚性线路板的导体彼此电连接，
在上述第2刚性线路板的制作中，通过切割而进行外形加工，将上述第2刚性线路板的侧面成形为凹凸沿着与该线路板的厚度方向正交的方向交替地连续的形状，
在上述第1刚性线路板的制作中，通过切割而进行外形加工，将上述收容部的壁面成形为凹凸沿着与该线路板的厚度方向正交的方向交替地连续的形状，
通过将上述第2刚性线路板收容在上述收容部中，使上述第2刚性线路板的侧面的凹、凸分别与上述收容部的壁面的凸、凹嵌合。
19.根据权利要求18所述的线路板的制造方法，其特征在于，
该线路板的制造方法包括如下步骤，即，使用激光器进行上述切割，将上述第2刚性线路板的侧面成形为凹凸沿着与该线路板的厚度方向正交的方向交替地连续的形状。
20.根据权利要求18所述的线路板的制造方法，其特征在于，
该线路板的制造方法包括如下步骤，即，使用模具进行上述切割，将上述第2刚性线路板的侧面成形为凹凸沿着与该线路板的厚度方向正交的方向交替地连续的形状。
21.根据权利要求18～20中任意一项所述的线路板的制造方法，其特征在于，
该线路板的制造方法包括如下步骤，即，使用激光器进行切割，将上述收容部的壁面成形为凹凸沿着与该线路板的厚度方向正交的方向交替地连续的形状。
22.根据权利要求18～20中任意一项所述的线路板的制造方法，其特征在于，
该线路板的制造方法包括如下步骤，即，使用模具进行切割，将上述收容部的壁面成形为凹凸沿着与该线路板的厚度方向正交的方向交替地连续的形状。
CN201080005321.0A 2009-07-24 2010-05-14 线路板及其制造方法 Expired - Fee Related CN102293069B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US22828609P 2009-07-24 2009-07-24
US61/228,286 2009-07-24
US12/694,660 US8400782B2 (en) 2009-07-24 2010-01-27 Wiring board and method for manufacturing the same
US12/694,660 2010-01-27
PCT/JP2010/058168 WO2011010498A1 (ja) 2009-07-24 2010-05-14 配線板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102293069A CN102293069A (zh) 2011-12-21
CN102293069B true CN102293069B (zh) 2014-08-13

Family

ID=43497166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080005321.0A Expired - Fee Related CN102293069B (zh) 2009-07-24 2010-05-14 线路板及其制造方法

Country Status (6)

Country Link
US (3) US8400782B2 (zh)
JP (1) JP4684368B2 (zh)
KR (3) KR20110034027A (zh)
CN (1) CN102293069B (zh)
TW (3) TW201212737A (zh)
WO (1) WO2011010498A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112310B2 (en) 2010-06-30 2015-08-18 Apple Inc. Spark gap for high-speed cable connectors
WO2012003381A2 (en) 2010-06-30 2012-01-05 Apple Inc. Circuitry for active cable
US8327536B2 (en) 2010-06-30 2012-12-11 Apple Inc. Method of manufacturing high-speed connector inserts and cables
US20120104543A1 (en) * 2010-10-29 2012-05-03 Apple Inc. High-speed memory sockets and interposers
US9474156B2 (en) 2011-02-10 2016-10-18 Apple Inc. Interposer connectors with alignment features
US8966134B2 (en) 2011-02-23 2015-02-24 Apple Inc. Cross-over and bypass configurations for high-speed data transmission
US9033740B2 (en) 2011-04-25 2015-05-19 Apple Inc. Interposer connectors
JP5600803B2 (ja) * 2011-05-13 2014-10-01 イビデン株式会社 配線板及びその製造方法
JP2013021269A (ja) * 2011-07-14 2013-01-31 Ngk Spark Plug Co Ltd 部品内蔵配線基板
US20130025914A1 (en) * 2011-07-25 2013-01-31 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8908377B2 (en) 2011-07-25 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
DE102011111488A1 (de) * 2011-08-30 2013-02-28 Schoeller-Electronics Gmbh Leiterplattensystem
JP6007044B2 (ja) * 2012-09-27 2016-10-12 新光電気工業株式会社 配線基板
KR20140081193A (ko) * 2012-12-21 2014-07-01 삼성전기주식회사 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법
US8942006B2 (en) * 2013-01-19 2015-01-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. PCB stackup having high- and low-frequency conductive layers and having insulating layers of different material types
JP6160308B2 (ja) * 2013-07-02 2017-07-12 富士通株式会社 積層基板
TWI501713B (zh) * 2013-08-26 2015-09-21 Unimicron Technology Corp 軟硬板模組以及軟硬板模組的製造方法
CN103687284B (zh) * 2013-12-11 2017-02-15 广州兴森快捷电路科技有限公司 飞尾结构的刚挠结合线路板及其制作方法
CN105338739A (zh) * 2014-07-31 2016-02-17 展讯通信（上海）有限公司 一种pcb模块安装结构
TWI601460B (zh) * 2015-01-22 2017-10-01 恆勁科技股份有限公司 基板結構
KR102413224B1 (ko) * 2015-10-01 2022-06-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
US10905016B2 (en) 2015-10-22 2021-01-26 AT & Austria Technologie & Systemtechnik Aktiengesellschaft Using a partially uncured component carrier body for manufacturing component carrier
US10206286B2 (en) 2017-06-26 2019-02-12 Infineon Technologies Austria Ag Embedding into printed circuit board with drilling
JP6745770B2 (ja) * 2017-08-22 2020-08-26 太陽誘電株式会社 回路基板
US10602608B2 (en) 2017-08-22 2020-03-24 Taiyo Yuden Co., Ltd. Circuit board
US20200221570A1 (en) * 2019-01-08 2020-07-09 Hamilton Sundstrand Corporation Positioning features for locating inlay boards within printed wiring boards
US11017515B2 (en) 2019-02-06 2021-05-25 Goodrich Corporation Thermal image warm-target detection and outline formation
KR20210020673A (ko) * 2019-08-16 2021-02-24 삼성전기주식회사 인쇄회로기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404270A (zh) * 2007-10-03 2009-04-08 松下电器产业株式会社 半导体器件及其制造方法和半导体基板

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3442750A (en) * 1964-08-07 1969-05-06 Cleveland Fabricating Co Inc T Reinforced sheet material
US4595615A (en) * 1984-10-05 1986-06-17 Venture Tape Corp. Pipe insulation for cold weather applications
US4980205A (en) * 1987-08-28 1990-12-25 Share Corporation Anti-static composition and method for applying same
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US5516580A (en) * 1995-04-05 1996-05-14 Groupe Laperriere Et Verreault Inc. Cellulosic fiber insulation material
US5717012A (en) * 1995-11-03 1998-02-10 Building Materials Corporation Of America Sheet felt
US6281446B1 (en) 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP2001053443A (ja) 1999-08-06 2001-02-23 Hitachi Ltd 電子回路基板の製造方法，電子回路基板の製造装置及び電子回路基板
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP2003298234A (ja) 2002-04-01 2003-10-17 Hitachi Cable Ltd 多層配線板及びその製造方法、ならびに配線基板
JP3575478B2 (ja) 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
US7223455B2 (en) * 2003-01-14 2007-05-29 Certainteed Corporation Duct board with water repellant mat
JP2005191027A (ja) 2003-12-24 2005-07-14 Seiko Epson Corp 回路基板製造方法及び回路基板並びに電子機器
JP2005340416A (ja) 2004-05-26 2005-12-08 Sony Corp 基板の製造方法
JP2006108382A (ja) 2004-10-05 2006-04-20 Murata Mfg Co Ltd 高周波モジュール及び無線通信機
US7626829B2 (en) 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
US7580240B2 (en) * 2005-11-24 2009-08-25 Ngk Spark Plug Co., Ltd. Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
JP3942190B1 (ja) 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
JP2007305931A (ja) 2006-05-15 2007-11-22 Sumitomo Bakelite Co Ltd 回路基板外形打抜き金型
US8093506B2 (en) * 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board
TWI339880B (en) 2007-05-31 2011-04-01 Unimicron Technology Corp Structure of pachaging substrate and package structure thereof having chip embedded therein
JP2008300658A (ja) 2007-05-31 2008-12-11 Sharp Corp フレキシブルリジッド多層プリント配線板およびその製造方法
JP5101240B2 (ja) 2007-10-25 2012-12-19 日本特殊陶業株式会社 板状部品内蔵配線基板
KR101198061B1 (ko) 2008-05-19 2012-11-07 이비덴 가부시키가이샤 프린트 배선판 및 그 제조 방법
JP5010737B2 (ja) * 2008-05-23 2012-08-29 イビデン株式会社 プリント配線板
AT12319U1 (de) 2009-07-10 2012-03-15 Austria Tech & System Tech Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
US8334463B2 (en) 2009-10-30 2012-12-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8546698B2 (en) 2009-10-30 2013-10-01 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404270A (zh) * 2007-10-03 2009-04-08 松下电器产业株式会社 半导体器件及其制造方法和半导体基板

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2003-298234A 2003.10.17
JP特开2006-108382A 2006.04.20
JP特开2009-105345A 2009.05.14

Also Published As

Publication number Publication date
TWI355867B (en) 2012-01-01
CN102293069A (zh) 2011-12-21
JP4684368B2 (ja) 2011-05-18
KR20110034027A (ko) 2011-04-04
KR20110132631A (ko) 2011-12-08
US8687380B2 (en) 2014-04-01
TW201212737A (en) 2012-03-16
US8934262B2 (en) 2015-01-13
TW201106815A (en) 2011-02-16
JPWO2011010498A1 (ja) 2012-12-27
US8400782B2 (en) 2013-03-19
US20120008296A1 (en) 2012-01-12
US20110019383A1 (en) 2011-01-27
US20120008297A1 (en) 2012-01-12
KR20110132632A (ko) 2011-12-08
TW201212738A (en) 2012-03-16
WO2011010498A1 (ja) 2011-01-27

Similar Documents

Publication Publication Date Title
CN102293069B (zh) 线路板及其制造方法
US20090120660A1 (en) Electrical member and method of manufacturing a printed circuit board using the same
TW201448692A (zh) 埋入式高密度互連印刷電路板及其製作方法
US20090017275A1 (en) Heat-releasing printed circuit board and manufacturing method thereof
CN105555014A (zh) 印刷电路板、制造印刷电路板的方法以及模块
JP2010016339A (ja) 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法
KR101109323B1 (ko) 인쇄회로기판의 제조방법
CN104662655A (zh) 布线基板及其制造方法
CN103579173A (zh) 半导体封装件及其制法
JP2007329318A (ja) 基板
KR20070037859A (ko) 구리 필 도금을 이용한 인쇄회로기판의 제조 방법
US7473099B2 (en) Printed circuit board and manufacturing method thereof
CN104703399A (zh) 电路板及其制作方法
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법
KR20020096872A (ko) 함침 인쇄회로기판 및 그 제조방법
CN1306574C (zh) 导电通孔制作工艺
KR100729939B1 (ko) 다층 인쇄회로기판 제조방법
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법
JP2006278996A (ja) 配線基板、積層回路基板およびその製造方法
CN113747655B (zh) 线路板及其制作方法
TWI391053B (zh) 電路板及其製作方法
JP4506196B2 (ja) 多層配線板の評価方法、配線パターン、及び評価用部材
KR101154720B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101368119B1 (ko) 레이저를 이용한 인쇄회로기판의 제조 방법
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140813

Termination date: 20190514