CN102282655A - 形成栅极叠层及其结构的方法 - Google Patents

形成栅极叠层及其结构的方法 Download PDF

Info

Publication number
CN102282655A
CN102282655A CN2009801527832A CN200980152783A CN102282655A CN 102282655 A CN102282655 A CN 102282655A CN 2009801527832 A CN2009801527832 A CN 2009801527832A CN 200980152783 A CN200980152783 A CN 200980152783A CN 102282655 A CN102282655 A CN 102282655A
Authority
CN
China
Prior art keywords
layer
effect transistor
field
tin
tin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801527832A
Other languages
English (en)
Other versions
CN102282655B (zh
Inventor
R·拉马钱德兰
阎红雯
N·姆曼
J·K·舍费尔
S·A·克里施南
K·K·H·翁
权彦五
M·P·别良斯基
R·怀斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
International Business Machines Corp
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp, Freescale Semiconductor Inc filed Critical International Business Machines Corp
Publication of CN102282655A publication Critical patent/CN102282655A/zh
Application granted granted Critical
Publication of CN102282655B publication Critical patent/CN102282655B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Abstract

本发明的实施例提供一种形成用于场效晶体管的栅极叠层的方法。该方法包括以下步骤：在第一氮化钛(TiN)层上直接形成含金属层，该第一TiN层覆盖指定用于第一类型的场效晶体管和第二类型的场效晶体管的半导体衬底的区域；在该含金属层的顶上形成第二TiN层的覆盖层；构图该第二TiN层和该含金属层以仅覆盖该第一TiN层的第一部分，该第一TiN层的该第一部分覆盖指定用于该第一类型的场效晶体管的区域；蚀刻掉通过该构图暴露的该第一TiN层的第二部分，同时通过以该经构图的含金属层的厚度的至少一部分来覆盖，而保护该第一TiN层的该第一部分不受该蚀刻；以及形成覆盖指定用于该第二类型的场效晶体管的该半导体衬底的区域的第三TiN层。

Description

形成栅极叠层及其结构的方法
相关申请的交叉引用
本申请要求2009年1月5日提交到美国专利商标局的美国专利申请12/348,332的优选权，通过引用将其全部内容并入到这里。
技术领域
本发明涉及半导体器件制造的领域。具体而言，本发明涉及高k金属栅极场效晶体管的栅极叠层及其结构的形成。
背景技术
在半导体器件制造领域中，有源半导体器件通常由前段工艺(FEOL)技术制造。此等有源半导体器件可包括，例如，如场效晶体管(FET)的晶体管且具体而言的互补金氧半导体场效晶体管(CMOS-FET)。在不同类型的CMOS-FET中，可存在p型掺杂CMOS-FET(PFET)及n型掺杂CMOS-FET(NFET)。不同类型的CMOS-FET可形成或制造于半导体芯片或晶片的共同衬底或结构上。
为了追求CMOS-FET晶体管及其装置的性能的进一步改善，高介电常数(通常称作介电材料的k值)的介电材料最近已用于形成CMOS-FET晶体管的栅极叠层的部分。另外，用于性能改善的其它技术可包括使用金属栅极材料，而不是使用传统栅极材料，诸如，用于更好定制阈值电压及沟道迁移率的多晶硅。更具体而言，通过在高k介电栅极材料上应用金属栅极，可在电介质中达成声子散射的更好屏蔽，该电介质由于相对于传统多晶硅/高k介电界面较低的金属缺陷而产生了改善的电子迁移率和减少的费米能级钉扎(Fermi level pinning)效应，其均有助于达成CMOS-FET晶体管和由晶体管制成的器件的希望的阈值电压。
在形成栅极叠层的常规工艺期间，硬掩模通常用以保护栅极叠层材料，该等栅极叠层材料已被形成衬底上的计划或设计为最终要形成栅极叠层的的区域中。可以以通过构图工艺(诸如湿式蚀刻工艺)去除或蚀刻掉除形成栅极叠层的区域之外的区域中的栅极叠层材料的方式来使用硬掩模。最常使用的硬掩模中的一者(例如)为非晶硅与其上的二氧化硅(SiO2)的组合。
如在本领域所公知，氨溶液已通常用于湿式蚀刻工艺中以蚀刻硅。然而，常规氨溶液典型地对氧化硅具有选择性，其意谓常规氨溶液不会蚀刻，或至少无法提供氧化硅或二氧化硅的有效蚀刻。因此，为了能够在工艺中使用由非晶硅与覆盖其顶部的二氧化硅制成的硬掩模，可能需要使用高浓度氨溶液以在下方非晶硅可得到蚀刻且因此而被构图之前，穿透非晶硅的上的屏蔽氧化硅。然而，当高浓度氨溶液为达成构图下方非晶硅的目的而能够穿透屏蔽氧化硅时，其被认为是引起该硅中缺陷的来源，诸如造成从硅蚀刻出杂质、导致由该工艺制成的器件的劣化。因此，在本领域中需要在制造高k金属栅极(HK-MG)晶体管中形成栅极叠层的较好和/或备选工艺和/或方法。
发明内容
本发明的实施例提供一种形成用于场效晶体管的栅极叠层的方法。该方法包括以下步骤：在第一氮化钛(TiN)层上直接形成含金属层，该第一TiN层覆盖指定用于第一类型的场效晶体管以及第二类型的场效晶体管的半导体衬底的区域；在该含金属层的顶上形成第二TiN层的覆盖层；构图该第二TiN层以及该含金属层以仅覆盖该第一TiN层的第一部分，该第一TiN层的该第一部分覆盖指定用于该第一类型的场效晶体管的区域；蚀刻掉通过该构图暴露的该第一TiN层的第二部分，同时通过以该经构图的含金属层的厚度的至少一部分来覆盖，而保护该第一TiN层的该第一部分不受该蚀刻；以及形成覆盖指定用于该第二类型的场效晶体管的该半导体衬底的区域的第三TiN层。
根据一个实施例，形成该含金属层包括形成含有至少一种金属元素的金属硅化物层，该金属元素选自：钛(Ti)、钴(Co)以及镍(Ni)。
根据另一实施例，形成该金属硅化物层包括形成薄交替金属/非晶硅层的一叠层，每一层具有约3nm至4nm的厚度，该叠层具有约12nm至16nm的总厚度；以及在适于形成该金属硅化物层的一温度下退火该叠层，例如，在约350℃至500℃的温度范围下，且历时约5秒至约5分钟的时长。
根据又一实施例，蚀刻该第一TiN层的该第二部分包括将SC1溶液施加到该第一TiN层的该第二部分，该SC1溶液为水(H2O)、NH4OH以及H2O2的混合物，且对该金属硅化物层具有选择性。举例而言，水(H2O)、NH4OH以及H2O2的该混合物可具有按体积计在约5∶1∶1至约50∶1∶1的范围的混合比，且可在约25℃至65℃，且较佳在45℃至55℃的温度范围下加以施加。
本发明的实施例还包括在该含金属层的顶上形成该第三TiN层以及形成含有该含金属层的栅极叠层，其中该含金属层为金属硅化物层。此外，形成该含金属层包括通过溅射形成钨(W)金属层，该钨金属层具有约4nm至约20nm的厚度；以及在从指定用于该第二类型的场效晶体管的半导体衬底的该区域蚀刻掉该第一TiN层的该第二部分之后，去除该钨金属层以暴露氧化铪层。根据一个实施例，去除该钨金属层包括将化学蚀刻溶液施加到该钨，该化学蚀刻溶液对TiN与HfO2均具有选择性，其中选择性大于20∶1。
本发明的实施例进一步包括：在该第一TiN层上形成该含金属层之前，在氧化铪(HfO2)层上形成该第一TiN层，该氧化铪层形成在化学氧化物层上，该化学氧化物层可为氧化硅层，该氧化硅层并入有氮且覆盖指定用于该第一类型的场效晶体管和该第二类型的场效晶体管的该半导体衬底的区域。
附图说明
结合附图并通过下列本发明的详细描述，本发明可被更全面地理解和了解，各图中：
图1-6为根据本发明的一个实施例的形成高K金属栅极CMOS-FET晶体管的栅极叠层的步骤的说明性图示；
图7-8为根据本发明的一个实施例的在图6中所示的步骤之后形成栅极叠层的步骤的说明性图示；以及
图9为根据本发明的另一实施例的在第6图中所示的步骤之后形成栅极叠层的步骤的说明性图示。
应理解，为图示的简单及清楚起见，图式中的元件未按比例绘制。举例而言，为清楚起见，某些元件的尺寸可相对于其它组件被加以夸大。
具体实施方式
在以下详细描述中，陈述许多特定细节以提供对本发明的实施例的透彻理解。然而，本领域的普通技术人员将理解，可在无此等特定细节的情况下实践本发明的实施例。为了在以下实施方式中不使本发明的主旨和/或实施例的陈述变得模糊晦涩，在本领域中公知的处理步骤和/或操作可已被组合在一起以达成陈述和/或说明的目的，且在某些情况下可能未详细地加以描述。在其它情况下，在本领域中公知的处理步骤和/或操作可能根本不加以描述。本领域的技术人员应了解以下描述更加集中于本发明的实施例的区别性特征结构和/或元件。
在半导体器件制造工业中，各种类型的有源半导体器件，诸如包括n型CMOS-FET(NFET)和/或p型CMOS-FET(PFET)的晶体管可通过应用公知FEOL处理技术而产生或形成在半导体的单一衬底上。该等公知FEOL技术可包括处理步骤和/或操作，其中仅列出少数：顶盖沉积、光致抗蚀剂掩模形成、光刻、硬掩模形成、湿式蚀刻、反应性离子蚀刻(RIE)、离子注入以及化学机械抛光(CMP)。在形成晶体管期间和/或之后，可将相同或不同类型的应力衬里选择性地应用于不同类型的晶体管(例如，NFET及PFET)以实现装置性能的改善。
在以下实施方式中，公知器件处理技术和/或步骤可能未详细地加以描述，且在某些情况下可提及其它公开论文或专利申请以不使对下文进一步详述的本发明的要素的描述变得模糊。
图1-6为根据本发明的一实施例的形成高k金属栅极CMOS-FET晶体管的栅极叠层的步骤的说明性图示。更具体而言，图1图示在半导体衬底100上形成栅极叠层的工艺中的步骤。半导体衬底100可包括第一区域100A及第二区域100B，不同类型的CMOS-FET晶体管及装置可最终形成于该第一区域100A和第二区域100B上。举例而言，PFET(或NFET)晶体管可形成在区域100A中以及NFET(或PFET)晶体管可形成在区域100B中。然而，为了不使本发明的要素的描述变得模糊，以下描述将集中于如何形成NFET和PFET的栅极叠层，且在认为形成晶体管本身及其结构的一些细节(诸如源极、漏极等)并非为本发明必需时，该等细节将在描述中被省略且在第1图或随后诸图中未图示。此外，本领域的技术人员应了解，例如，可在形成栅极叠层之前或之后进行FET装置(PFET或NFET)的沟道、源极和/或漏极的形成，其将在下文中更详细地加以描述。
如在图1中所图示且根据本发明，该方法的一个实施例可包括首先在衬底100上形成化学氧化物101的界面层，且接着形成覆盖化学氧化物层101的氧化铪(HfO2)层102。化学氧化物层101可为某一类型的二氧化硅且可在其中并入有氮。作为界面层，化学氧化物层101可具有约0.5nm至2nm的厚度，该厚度通过在含有臭氧的化学溶液中的湿式工艺或通过(例如)在600℃至1000℃之间的温度的环境下的热氧化工艺而形成，且为下方有源表面提供优良的钝化质量。氧化铪层102亦可由其它基于铪电介质代替，诸如，硅酸铪、铪氧氮化物、铪硅氧氮化物。另外，为实现器件性能改善(诸如具有减少的栅极泄漏电流)，化学氧化物层101和HfO2层102的叠层可充当具有氧化铪层102的各种场效晶体管的栅极氧化物，氧化铪层102具有高介电常数(高k)，其通常大于4且通常在约15至约35的范围中。
其次，该方法的实施例可包括在HfO2层102的顶上形成氮化钛(TiN)层103，从而覆盖关于或指定用于形成上文所描述的第一类型的场效晶体管和第二类型的场效晶体管的两个区域100A和100B。TiN层103可为第一类型的氮化钛层或氮化钛层的第一类型，且可经特别设计以适合于例如稍后要被构建在区域100A中的第一类型的FET器件。TiN层103可为该第一类型的FET装置的金属栅极导体的部分。TiN层103可具有约1nm至约10nm，较佳约2nm至约7nm的厚度，且可通过各种工艺(诸如PVD、CVD和/或ALD工艺)而形成。
图2图示在图2中所示的步骤之后形成栅极叠层的方法的另一步骤。更具体而言，该方法的实施例可包括在覆盖半导体衬底100的区域100A与区域100B的TiN层103上直接形成含金属层104。根据一个实施例，含金属层104可为含有至少一种金属元素的金属硅化物层，且更具体而言，可为硅化钛层、硅化钴层或硅化镍层。根据另一实施例，含金属层104可为例如钨(W)或任何其它类型的适合金属的金属层。
当层104为金属硅化物层时，形成金属硅化物层104可包括首先形成薄交替金属/非晶硅层的叠层，金属或非晶硅的每一薄层具有约2nm至5nm，且较佳在3nm至4nm之间的典型厚度。可通过例如溅射和/或PVD、CVD或ALD进行薄交替金属/非晶硅层的叠层的形成。该叠层可较佳经形成以具有约4nm至20nm，且较佳约12nm至16nm的总厚度。此叠层的厚度应使得随后通过退火由此叠层制成的金属硅化物层(如下文更详细地描述)可具有充足的厚度以在蚀刻TiN层103的暴露部分时保护下方的TiN层103。
薄交替金属/非晶硅层的叠层可随后在约例如300℃至600℃的温度范围中经受退火工艺。依赖于所使用的金属及所形成的硅化物的类型，该退火工艺可持续约5秒至300秒的时长。举例而言，约400℃至500℃的温度范围及约30秒至5分钟(300秒)，较佳约30秒至120秒的时长可用以形成硅化钴。亦举例而言，约350℃至450℃的温度范围及约5秒至2分钟(120秒)的时长可用以形成硅化镍。可在真空条件的腔或装满诸如氩或氮的惰性气体的气体环境中进行叠层的退火。如上文所描述，用于形成硅化物的金属元素可包括Ti、Co、Ni和/或任何其它适合金属或其组合。
当层104为金属层时，金属层104可为钨层，可通过例如物理气相沉积(PVD)工艺将该钨层沉积于TiN层103上。
如在图2中所图示，该方法的实施例可包括随后在含金属层104的顶上形成覆盖层105，覆盖层105可为与第一类型103相同或不同的第二类型的氮化钛(TiN)层。TiN覆盖层105可经形成以作为执行构图含金属层104的下一步骤的准备。TiN覆盖层105防止一些对氧灵敏的材料(诸如含金属层104中的钴)的可能氧化而在后续工艺期间形成氧化物，诸如在紧接自沉积工具退出后。
图3图示在图2中所示的步骤之后形成栅极叠层的方法的另一步骤。更具体而言，可将光致抗蚀剂材料层106涂覆于TiN覆盖层105的顶上以用于构图对应于指定或设计用于形成第一类型的FET装置的区域的第一区域。举例而言，光致抗蚀剂层106可覆盖该100A区域。视用于该工艺的曝光方案而定，光致抗蚀剂材料106可为正型或负型抗蚀剂。光致抗蚀剂材料106的性质可经选择以使得其能够经受反应性离子蚀刻(RIE)工艺且为下方装器件材料提供充分保护。
图4图示在第3图中所示的步骤之后形成栅极叠层的方法的又一步骤。更具体言的，该方法的实施例可包括在一个或多个蚀刻步骤中，选择性地蚀刻TiN覆盖层105的经暴露且未由光致抗蚀剂层106覆盖的部分，且随后蚀刻含金属层104的通过去除TiN覆盖层105的部分而暴露的部分。该蚀刻可在反应性离子蚀刻(RIE)工艺中得以执行，且可在不同的多个步骤及不同的RIE条件下得以进行。举例而言，蚀刻TiN覆盖层105的RIE条件可为等离子体蚀刻工艺，且可包括含氟化学品与氩呈1∶5至1∶1的比率(氟∶氩)，且可在约100W至1000W的RF功率下，在约10mT至约150mT的压力的腔中得以进行。亦举例而言，构图含金属层104或金属层104的RIE条件可包括在与蚀刻覆盖层105的腔压力及RF功率条件相似的腔压力及RF功率条件下，在氩或氦(He)呈1∶5至1∶1的比率(卤素∶氩，或卤素∶氦)的情况下使用卤素气体。
在已提供蚀刻覆盖层105及含金属层104的说明性实例后，本领域的技术人员应了解本发明在此方面不受限制，且可在通过去除覆盖层105和含金属层104的未由光致抗蚀剂106覆盖的部分的工艺中，将其它现有和/或将来开发的技术加以应用。可控制含金属层104的蚀刻以在第一类型的TiN层103处停止，因而留下第二类型的TiN层105的一部分(其可为TiN层105的第一部分105A)及含金属层的一部分(其可为含金属层104的第一部分104A)，该等部分覆盖指定用于或与第一类型的FET器件相关的区域100A。
图5图示在第4图中所示的步骤之后形成栅极叠层的方法的另一步骤。该方法的实施例随后可包括去除或剥离光致抗蚀剂层106以暴露经构图的覆盖层105A。在此阶段可视情况去除覆盖层105A，但并非必需。经构图的覆盖层105A(若未经去除)及经构图的含金属层104A连同第一类型的TiN层103的经暴露的第二部分现准备用于进一步加工和/或处理。
图6图示在第5图中所示的步骤之后形成栅极叠层的方法的又一步骤。更具体而言，在此特定步骤中，该方法的实施例可使TiN层103的经暴露的第二部分在约25℃至65℃，较佳45℃至55℃的温度范围中，在SC1溶液(如在在本领域中已知的标准清洗1溶液)中经受湿式蚀刻工艺历时约120秒至600秒的持续时间。根据一个实施例，含金属层104A可为金属硅化物层且该SC1溶液可为以在约5∶1∶1至约50∶1∶1的范围的体积比混合的水(H2O)、NH4OH及H2O2的混合物。换言之，可以通过5至50倍的水(H2O)以相同的比率混合NH4OH与H2O2。因此，该SC1溶液可对金属硅化物层104A具有选择性或变得具有选择性，且不蚀刻或至少不有效地蚀刻金属硅化物层104A，金属硅化物层104A覆盖且因此保护下方TiN层103。同时，可去除或蚀刻掉经暴露的TiN层103。根据另一实施例，含金属层104A可为钨(W)金属层，且亦可使用系水(H2O)、NH4OH及H2O2的混合物的相同或不同SC1溶液。在此状况下，虽然SC1溶液对钨并非完全具有选择性，但根据本发明的实施例，钨层104A的蚀刻速率和/或厚度可经设置和/或安排以使得，甚至在将TiN层103的经暴露的第二部分如图6中所图示去除以暴露下方HfO2层102时，仍剩余或留下钨层104A的至少一部分。
图7图示根据本发明的一实施例的在第6图中所示的步骤之后形成栅极叠层的方法的另一步骤。在此实施例中，含金属层104A可为钨或其它适合金属的金属层，然而，金属层104A可用作牺牲金属硬掩模。在图7中所图示的此步骤中，可例如在对TiN及HfO2具有选择性的过氧化氢溶液或任何其它适合化学蚀刻溶液的情况下，在室温环境(例如，25℃至30℃)中去除金属层104A。根据本发明的一个实施例，可使用在与蚀刻金属层104A相比时，对TiN层103及下方HfO2层102具有相对选择性的过氧化氢溶液，其选择性通常大于20∶1。因此，当去除金属层104A时，由104A的去除工艺引起的TiN层103及HfO2层102的损坏将最小，或是有限的(若存在)。
图8图示在第7图中所示的步骤之后形成栅极叠层的方法的步骤。在去除金属层104A的后，可将另一氮化钛层107施加到HfO2层102的暴露区域及剩余TiN层103A上。TiN层107可为第三类型的TiN层或称作第三类型的TiN层，且TiN层107的包括厚度的性质可经定制或设计以特别适合于要形成在半导体衬底100的100B区域中的第二类型的FET。举例而言，可类似地通过应用已知PVD、CVD或ALD工艺而形成第三TiN层107，但可与第一TiN层103的性质不同地安排或调整第三TiN层107的性质(诸如厚度)。然而，亦可制造与TiN层103相同的TiN层107。
在与第一类型的FET相关的100A区域上形成第一类型的TiN层103A且在与第二类型的FET相关的100B区域上形成第二类型的TiN层107之后，可应用形成高k金属栅极晶体管的任何现有或公知工艺或任何未来开发的技术以完成在衬底100上不同类型的CMOS-FET的形成。
图9图示根据本发明的另一实施例的在第6图中所示的步骤之后形成栅极叠层的方法的又一不同步骤。在此实施例中，含金属层104A可为金属硅化物层，诸如硅化钛、硅化钴或硅化镍，且金属硅化物层104A可成为金属栅极叠层的部分。换言之，根据本发明的实施例，不需要以分离的步骤去除金属硅化物层104A。因此，在去除TiN层103的经暴露的第二部分的后，可将另一氮化钛层107施加到HfO2层102的经暴露的区域上，和金属硅化物层104A的顶上。TiN层107可为第三类型的TiN层且TiN层107的性质可在必要时经定制或设计以特别适合于要形成在半导体衬底100的100B区域中的第二类型的FET。
尽管在本文中已图示及描述本发明的特定特征结构，但本领域的技术人员现将想到许多修改、替代、变化及等效物。因此，应理解附加申请专利范围意欲涵盖属于本发明的精神的所有此等修改及变化。

Claims (27)

1.一种形成用于场效晶体管的栅极叠层的方法，所述方法包括以下步骤：
在第一氮化钛(TiN)层(103)上直接形成含金属层(104)，所述第一TiN层覆盖指定用于第一类型的场效晶体管和第二类型的场效晶体管的半导体衬底(100)的区域(图2)；
在所述含金属层的顶上形成第二TiN层(105)的覆盖层；
构图所述第二TiN层和所述含金属层以仅覆盖所述第一TiN层的第一部分(图4)，所述第一TiN层的所述第一部分覆盖指定用于所述第一类型的场效晶体管的区域(100A)；
蚀刻掉通过所述构图暴露的所述第一TiN层的第二部分(图6)，同时通过以所述经构图的含金属层的厚度的至少一部分来覆盖，而保护所述第一TiN层的所述第一部分不受所述蚀刻；以及
形成覆盖指定用于所述第二类型的场效晶体管的所述半导体衬底的区域(100B)的第三TiN层。
2.根据权利要求1的方法，其中形成所述含金属层包括以下步骤：形成含有至少一种金属元素的金属硅化物层(104)，所述金属元素选自：钛(Ti)、钴(Co)以及镍(Ni)。
3.根据权利要求2的方法，其中形成所述金属硅化物层包括以下步骤：
形成薄交替金属/非晶硅层的叠层；以及
在适于形成所述金属硅化物层的温度下退火所述叠层。
4.根据权利要求3的方法，其中形成所述金属硅化物层包括通过以下步骤形成硅化钴层：
形成薄交替钴/非晶硅层的叠层，每一层具有约3nm至4nm的厚度以及所述叠层具有约12nm至16nm的总厚度；以及
在约400℃至500℃的温度范围下退火所述叠层约30秒至5分钟的时长。
5.根据权利要求3的方法，其中形成所述金属硅化物层包括通过以下步骤形成硅化镍层：
形成薄交替镍/非晶硅层的叠层，每一层具有约3nm至4nm的厚度以及所述叠层具有约12nm至16nm的总厚度；以及
在约350℃至450℃的温度范围下退火所述叠层约5秒至2分钟的时长。
6.根据权利要求1的方法，其中所述蚀刻包括以下步骤：将SC1溶液施加到所述第一TiN层的所述第二部分，所述SC1溶液为水(H2O)、NH4OH以及H2O2的混合物，且对所述金属硅化物层具有选择性。
7.根据权利要求6的方法，其中施加所述SC1溶液包括以下步骤：在蚀刻所述第一TiN层的所述第二部分时，施加水(H2O)、NH4OH以及H2O2的混合物，所述混合物具有在约5∶1∶1至约50∶1∶1的范围的体积比。
8.根据权利要求7的方法，其中施加所述SC1溶液包括以下步骤：在约25℃至65℃的温度范围下，将水(H2O)、NH4OH以及H2O2的所述混合物施加到所述第一TiN层的所述第二部分。
9.根据权利要求8的方法，其中施加所述SC1溶液包括以下步骤：在约45℃至55℃的温度范围下，将水(H2O)、NH4OH以及H2O2的所述混合物施加到所述第一TiN层的所述第二部分。
10.根据权利要求1的方法，其包括以下步骤：在所述含金属层的顶上形成所述第三TiN层以及形成含有所述含金属层的栅极叠层，其中所述含金属层为金属硅化物层。
11.根据权利要求1的方法，其中形成所述含金属层包括以下步骤：通过溅射形成钨(W)金属层，所述钨金属层具有约4nm至约20nm的厚度。
12.根据权利要求11的方法，其还包括以下步骤：从指定用于所述第二类型的场效晶体管的半导体衬底的所述区域蚀刻掉所述第一TiN层的所述第二部分之后，去除所述钨金属层，且由此暴露下方的氧化铪(HfO2)层。
13.根据权利要求12的方法，其中去除所述钨金属层包括以下步骤：将化学蚀刻溶液施加到所述钨，所述化学蚀刻溶液对TiN与HfO2均具有选择性，其中选择性大于20∶1。
14.根据权利要求13的方法，其中将所述化学蚀刻溶液施加到所述钨包括以下步骤：在约25℃至30℃的温度范围下施加过氧化氢溶液以去除所述钨并暴露所述第一TiN层的所述第一部分，所述第一TiN层的所述第一部分覆盖指定用于所述第一类型的场效晶体管的所述区域。
15.根据权利要求1的方法，其还包括以下步骤：在所述第一TiN层上形成所述含金属层之前，在氧化铪(HfO2)层上形成所述第一TiN层，所述HfO2层覆盖指定用于所述第一类型的场效晶体管以及所述第二类型的场效晶体管的所述半导体衬底的所述区域。
16.根据权利要求15的方法，其还包括以下步骤：在形成所述第一TiN层之前，在化学氧化物层上形成所述HfO2层，所述化学氧化物层为二氧化硅层，所述二氧化硅层并入有氮且覆盖指定用于所述第一类型的场效晶体管以及所述第二类型的场效晶体管的所述半导体衬底的所述区域；以及
17.根据权利要求16的方法，其还包括以下步骤：在所述半导体衬底的所述区域的顶上直接形成所述化学氧化物层；在所述化学氧化物层的顶上直接形成所述HfO2层；以及在所述HfO2层的顶上直接形成所述第一TiN层。
18.根据权利要求1的方法，其还包括以下步骤：与所述第一TiN层的性质不同地定制所述第三TiN层的性质以适于用作所述第二类型的场效晶体管的栅极叠层。
19.根据权利要求1的方法，其中所述第一类型的场效晶体管为p型掺杂场效晶体管(PFET)以及所述第二类型的场效晶体管为n型掺杂场效晶体管(NFET)。
20.根据权利要求1的方法，其中所述第一类型的场效晶体管为n型掺杂场效晶体管(NFET)以及所述第二类型的场效晶体管为p型掺杂场效晶体管(PFET)。
21.一种形成用于场效晶体管的栅极叠层的方法，所述方法包含以下步骤：
在第一氮化钛(TiN)层(103)上形成金属硅化物层(104)，所述第一TiN层覆盖与第一类型的场效晶体管和第二类型的场效晶体管相关的半导体衬底(100)的区域(图2)；
在所述金属硅化物层的顶上形成第二TiN层(105)的覆盖层；
构图所述第二TiN层和所述金属硅化物层以仅覆盖所述第一TiN层的第一部分(图4)，所述第一TiN层的所述第一部分覆盖与所述第一类型的场效晶体管相关的区域(100A)；
蚀刻掉通过所述构图暴露的所述第一TiN层的第二部分(图6)以暴露下方的氧化铪(HfO2)层；以及
将覆盖所述经暴露的HfO2层的第三TiN层(107)形成为用于所述第二类型的场效晶体管(100B)的栅极叠层(图8)。
22.根据权利要求21的方法，其还包括以下步骤：在形成所述第一TiN层之前，在化学氧化物层上形成所述HfO2层，所述化学氧化物层为二氧化硅层，所述二氧化硅层并入有氮且覆盖与所述第一类型的场效晶体管以及所述第二类型的场效晶体管相关的所述半导体衬底的所述区域。
23.根据权利要求22的方法，其还包括以下步骤：在形成所述HfO2层之前，形成所述化学氧化物层，所述化学氧化物层具有约0.5nm至约2nm的厚度且形成于含有臭氧的化学溶液中。
24.一种形成用于场效晶体管的栅极叠层的方法，所述方法包括以下步骤：
在第一氮化钛(TiN)层(103)上形成金属层(104)，所述第一TiN层覆盖与第一类型的场效晶体管和第二类型的场效晶体管相关的半导体衬底(100)的区域(图2)；
在所述金属层的顶上形成第二TiN层(105)的覆盖层(图2)；
构图所述第二TiN层和所述金属层以仅覆盖所述第一TiN层的第一部分(图4)，所述第一TiN层的所述第一部分覆盖与所述第一类型的场效晶体管相关的区域(100A)；
蚀刻掉通过所述构图暴露的所述第一TiN层的第二部分(图6)以暴露下方的含铪层(102)；以及
将覆盖所述经暴露的含铪层的第三TiN层(107)形成为用于所述第二类型的场效晶体管(100B)的栅极叠层(图8)。
25.根据权利要求24的方法，其还包括以下步骤：在形成所述第三TiN层之前，从所述第一TiN层的所述第一部分的顶部去除所述金属层。
26.根据权利要求25的方法，其中所述金属层为钨层且所述含铪层为氧化铪(HfO2)层，以及去除所述金属层包括将化学蚀刻溶液施加到所述钨，所述化学蚀刻溶液对TiN与HfO2均具有选择性，其中选择性大于20∶1。
27.根据权利要求24的方法，其中所述含铪层选自：氧化铪、硅酸铪、铪氧氮化物以及硅铪氧氮化物。
CN2009801527832A 2009-01-05 2009-11-19 形成栅极叠层及其结构的方法 Expired - Fee Related CN102282655B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/348,332 2009-01-05
US12/348,332 US7691701B1 (en) 2009-01-05 2009-01-05 Method of forming gate stack and structure thereof
PCT/US2009/065031 WO2010077467A1 (en) 2009-01-05 2009-11-19 Method of forming gate stack and structure thereof

Publications (2)

Publication Number Publication Date
CN102282655A true CN102282655A (zh) 2011-12-14
CN102282655B CN102282655B (zh) 2013-08-21

Family

ID=42061290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801527832A Expired - Fee Related CN102282655B (zh) 2009-01-05 2009-11-19 形成栅极叠层及其结构的方法

Country Status (8)

Country Link
US (1) US7691701B1 (zh)
EP (1) EP2377148A4 (zh)
JP (1) JP5357269B2 (zh)
KR (1) KR101369038B1 (zh)
CN (1) CN102282655B (zh)
RU (1) RU2498446C2 (zh)
TW (1) TWI463543B (zh)
WO (1) WO2010077467A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794481A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 高k金属栅极结构及其制造方法
CN105874588A (zh) * 2013-12-31 2016-08-17 德克萨斯仪器股份有限公司 具有氮化钛栅极的高k/金属栅极cmos晶体管

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478637B2 (en) * 2009-07-15 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Scaling EOT by eliminating interfacial layers from high-K/metal gates of MOS devices
US8435878B2 (en) 2010-04-06 2013-05-07 International Business Machines Corporation Field effect transistor device and fabrication
JP6198384B2 (ja) * 2012-11-28 2017-09-20 富士フイルム株式会社 半導体基板のエッチング方法及び半導体素子の製造方法
US9373501B2 (en) 2013-04-16 2016-06-21 International Business Machines Corporation Hydroxyl group termination for nucleation of a dielectric metallic oxide
US9484427B2 (en) 2014-07-01 2016-11-01 Globalfoundries Inc. Field effect transistors having multiple effective work functions
KR102646792B1 (ko) 2019-02-26 2024-03-13 삼성전자주식회사 반도체 소자 및 그 제조 방법
RU2719622C1 (ru) * 2019-08-13 2020-04-21 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора
US11244872B2 (en) 2020-04-15 2022-02-08 International Business Machines Corporation FinFET complementary metal-oxide-semiconductor (CMOS) devices
JP2022182404A (ja) * 2021-05-28 2022-12-08 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4877755A (en) * 1988-05-31 1989-10-31 Texas Instruments Incorporated Method of forming silicides having different thicknesses
TW322608B (en) * 1997-07-31 1997-12-11 United Microelectronics Corp Manufacturing method of self-aligned salicide
US6040606A (en) * 1998-11-04 2000-03-21 National Semiconductor Corporation Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture
TW483141B (en) * 1999-03-18 2002-04-11 Samsung Electronics Co Ltd Method of forming multilayer titanium nitride film by multiple step chemical vapor deposition process and method of manufacturing semiconductor device using the same
US6444512B1 (en) 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
US6794281B2 (en) 2002-05-20 2004-09-21 Freescale Semiconductor, Inc. Dual metal gate transistors for CMOS process
US6790719B1 (en) 2003-04-09 2004-09-14 Freescale Semiconductor, Inc. Process for forming dual metal gate structures
US6921711B2 (en) * 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance
US6897095B1 (en) 2004-05-12 2005-05-24 Freescale Semiconductor, Inc. Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode
KR20080003387A (ko) * 2005-04-07 2008-01-07 에비자 테크놀로지, 인크. 다중층, 다중성분 높은-ｋ 막들 및 이들의 증착 방법
JP2007036116A (ja) * 2005-07-29 2007-02-08 Renesas Technology Corp 半導体装置の製造方法
JP5171258B2 (ja) 2005-12-02 2013-03-27 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007194308A (ja) * 2006-01-18 2007-08-02 Renesas Technology Corp 半導体装置およびその製造方法
KR100868768B1 (ko) * 2007-02-28 2008-11-13 삼성전자주식회사 Ｃｍｏｓ 반도체 소자 및 그 제조방법
JP2008251955A (ja) * 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794481A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 高k金属栅极结构及其制造方法
CN103794481B (zh) * 2012-10-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 高k金属栅极结构及其制造方法
CN105874588A (zh) * 2013-12-31 2016-08-17 德克萨斯仪器股份有限公司 具有氮化钛栅极的高k/金属栅极cmos晶体管
CN105874588B (zh) * 2013-12-31 2019-05-14 德克萨斯仪器股份有限公司 具有氮化钛栅极的高k/金属栅极cmos晶体管

Also Published As

Publication number Publication date
CN102282655B (zh) 2013-08-21
US7691701B1 (en) 2010-04-06
EP2377148A1 (en) 2011-10-19
TWI463543B (zh) 2014-12-01
RU2011132473A (ru) 2013-02-10
RU2498446C2 (ru) 2013-11-10
KR20110102939A (ko) 2011-09-19
JP5357269B2 (ja) 2013-12-04
EP2377148A4 (en) 2016-03-16
JP2012514854A (ja) 2012-06-28
WO2010077467A1 (en) 2010-07-08
KR101369038B1 (ko) 2014-02-28
TW201036045A (en) 2010-10-01

Similar Documents

Publication Publication Date Title
CN102282655B (zh) 形成栅极叠层及其结构的方法
TWI385733B (zh) 互補金氧半導體製程之金屬閘極電晶體及其製造方法
US7390709B2 (en) Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
JP5128121B2 (ja) 高性能ｃｍｏｓ回路及びその製造方法
JP4149095B2 (ja) 半導体集積回路装置の製造方法
US20050156208A1 (en) Device having multiple silicide types and a method for its fabrication
US8120118B2 (en) Semiconductor device and manufacturing method of the same
US8097500B2 (en) Method and apparatus for fabricating a high-performance band-edge complementary metal-oxide-semiconductor device
TW201513311A (zh) 將記憶電晶體納入高ｋ金屬閘極互補式金屬氧化物半導體之製造流程的整合
JP2004158593A (ja) 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法
JP4723975B2 (ja) 半導体装置およびその製造方法
JP2009545168A (ja) ゲート誘電体上に完全シリサイド化（ｆｕｓｉ）ゲート電極を選択的に形成する方法、及びその完全シリサイド化ゲート電極を有する半導体デバイス
US20120256270A1 (en) Dual metal gates using one metal to alter work function of another metal
JP2007165558A (ja) 半導体装置およびその製造方法
JP2009152342A (ja) 半導体装置の製造方法
US8067806B2 (en) Gate structures of CMOS device and method for manufacturing the same
US20080023774A1 (en) Semiconductor device and method for fabricating the same
US7638396B2 (en) Methods for fabricating a semiconductor device
JP2010021200A (ja) 半導体装置の製造方法
JP2001298095A (ja) Ｍｏｓ型半導体装置の製造方法
US20110006378A1 (en) Semiconductor Manufacturing Method Using Maskless Capping Layer Removal
JP2001102443A (ja) 半導体装置およびその製造方法
JP2006108439A (ja) 半導体装置
US7638395B2 (en) Semiconductor device fabricating method
JP2008117842A (ja) 半導体装置、およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: American New York

Co-patentee after: NXP America Co Ltd

Patentee after: International Business Machines Corp.

Address before: American New York

Co-patentee before: Fisical Semiconductor Inc.

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130821

Termination date: 20181119