CN103794481B - 高k金属栅极结构及其制造方法 - Google Patents

高k金属栅极结构及其制造方法 Download PDF

Info

Publication number
CN103794481B
CN103794481B CN201210422214.9A CN201210422214A CN103794481B CN 103794481 B CN103794481 B CN 103794481B CN 201210422214 A CN201210422214 A CN 201210422214A CN 103794481 B CN103794481 B CN 103794481B
Authority
CN
China
Prior art keywords
layer
oxide
tan
hydrogen peroxide
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210422214.9A
Other languages
English (en)
Other versions
CN103794481A (zh
Inventor
李凤莲
倪景华
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210422214.9A priority Critical patent/CN103794481B/zh
Priority to US13/923,943 priority patent/US9035397B2/en
Publication of CN103794481A publication Critical patent/CN103794481A/zh
Application granted granted Critical
Publication of CN103794481B publication Critical patent/CN103794481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种制造高k金属栅极结构的方法,包括:在半导体衬底上依次形成界面层、高k介电层、底部TiN层/TaN层/顶部TiN层、替代栅极层;根据要形成的栅极图案对半导体衬底上的各层进行刻蚀;形成源漏区;依次沉积接触刻蚀停止层和层间介电层;利用替代栅极层作为停止层进行平坦化;利用干法刻蚀工艺去除替代栅极层和部分的顶部TiN层;利用湿法刻蚀工艺去除顶部TiN层的剩余部分;沉积金属以及平坦化形成金属栅极层。

Description

高k金属栅极结构及其制造方法
技术领域
本发明涉及一种用于半导体集成电路的器件结构及其制造方法,特别涉及一种高k金属栅极结构及其制造方法。
背景技术
随着晶体管尺寸的不断缩小,高k金属栅极(HKMG)技术由于能够减轻多晶Si栅极耗尽、杂质渗透和高栅极薄层电阻的问题而广泛应用于45nm节点的集成电路。
高k金属栅极的形成方法主要分为先栅(Gate-first)和后栅(Gate-last)。在后栅工艺中,以Si衬底为例,一般在Si衬底上依次形成SiO2界面层、HfO2基高k介电层、TiN层、多晶Si栅极层,形成栅极图案后,需要先去除多晶Si栅极层,然后再沉积金属栅极材料。
M.MacKenziea等人在Appl.Phys.Lett.88,192112(2006)的研究中表明,在TiN与多晶Si的界面处可能发生了界面反应,可能产生例如SiON的界面反应产物,如图1和图2所示。这样的界面反应产物将对集成电路中器件的阈值电压等电学性能带来不利的影响。
因此,需要去除TiN与多晶Si之间的界面层。由于通过利用HF酸的湿法刻蚀难以完全去除TiN的表面界面层,现有技术一般采用诸如等离子体刻蚀的干法刻蚀工艺来去除TiN的表面界面层。然而,在等离子刻蚀中,高k介电层容易受到等离子体的损伤,形成不平整的表面,如图3所示,从而对器件的阈值电压、饱和电流、漏电等电学性能带来不利的影响。
发明内容
本发明的一个目的是提供一种新颖的高k金属栅极结构的制造方法,其能够完全去除TiN的表面界面层,而不会对器件的电学性能带来不利的影响。
根据本发明的第一方面,提供了一种制造高k金属栅极结构的方法,包括:在半导体衬底上依次形成界面层、高k介电层、底部TiN层/TaN层/顶部TiN层、替代栅极层;根据要形成的栅极图案对半导体衬底上的各层进行刻蚀;形成源漏区;依次沉积接触刻蚀停止层和层间介电层;利用替代栅极层作为停止层进行平坦化;利用干法刻蚀工艺去除替代栅极层和部分的顶部TiN层;利用湿法刻蚀工艺去除顶部TiN层的剩余部分;以及在底部TiN层/TaN层上形成金属栅极层。
优选地,所述界面层包括通过氧化形成的SiO2或SiON。
优选地,所述高k介电层包括通过原子层沉积形成的氧化铪、氧化铪硅、氮氧化铪、氮氧化铪硅、氮氧化铪钽、氧化锆、氮氧化锆、氮氧化锆硅、氧化锆硅、氧化镧、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛和氧化铝中的一种或其任意组合,厚度为
优选地,所述底部TiN层/TaN层/顶部TiN层通过原子层沉积形成,其中顶部TiN层的厚度为 TaN层的厚度为 底部TiN层的厚度为
优选地,所述替代栅极层包括通过化学气相沉积或炉管沉积形成的多晶Si,厚度为
优选地,所述接触刻蚀停止层包括通过化学气相沉积形成的SiN或SiNO。
优选地,所述层间介电层包括通过化学气相沉积形成的SiO2
优选地,利用化学机械抛光工艺进行平坦化。
优选地,所述干法刻蚀工艺包括等离子体刻蚀。
优选地,所述湿法刻蚀工艺包括采用双氧水和氨水的混合液体或硫酸和双氧水的混合液体,其中,所述双氧水和氨水的混合液体的温度为40-70℃,由体积比为1∶2∶50的氨水(wt29%)、双氧水(wt31%)和去离子水组成,所述硫酸和双氧水的混合液体的温度为100-180℃,由体积比为4:1的硫酸(wt98%)和双氧水(wt31%)组成。
优选地,所述金属栅极层包括Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种的组合。
根据本发明的第二方面,提供了一种高k金属栅极结构,包括:半导体衬底,所述半导体衬底中形成有源漏区;位于半导体衬底上的图案化的界面层、高k介电层、TiN层/TaN层和金属栅极层的叠层;以及位于图案化的叠层的侧面上的接触刻蚀停止层和层间介电层。
优选地,所述界面层包括SiO2或SiON。
优选地,所述高k介电层包括氧化铪、氧化铪硅、氮氧化铪、氮氧化铪硅、氮氧化铪钽、氧化锆、氮氧化锆、氮氧化锆硅、氧化锆硅、氧化镧、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛和氧化铝中的一种或其任意组合。
优选地,所述TiN层/TaN层中,TiN层的厚度为 TaN层的厚度为
优选地,所述高k介电层的厚度为 优选地,所述接触刻蚀停止层包括SiN或SiNO。
优选地,所述层间介电层包括SiO2
优选地,所述金属栅极层包括Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种的组合。
本发明的一个优点在于,能够更有效地去除TiN的表面界面层,而不会对器件的电学性能带来不利的影响。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例,并且连同说明书一起用于解释本发明的原理。
参照附图,根据下面的详细描述,可以更加清楚地理解本发明,其中:
图1是示出现有技术中Si衬底上依次形成有SiOx、HfO2、TiN和多晶Si的结构的TEM截面图。
图2是与图1的结构对应的EELS元素分布图。
图3是现有技术的后栅工艺中去除多晶Si的示意图。
图4是示意性地示出制造根据本发明的实施例的高k金属栅极结构的工艺流程图。
图5是示意性地示出根据本发明的实施例的高k金属栅极结构在各个制造阶段的正视图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
图4是示意性地示出制造根据本发明的实施例的高k金属栅极结构的工艺流程图。
图5A至5G是示意性地示出根据本发明的实施例的高k金属栅极结构在各个制造阶段的正视图。
下面参考图4所示出的工艺流程图描述图5A至5G所示的根据本发明的实施例的高k金属栅极结构在各个制造阶段的示图。
首先,在步骤S410,在半导体衬底100上形成界面层101。
半导体衬底101的材料可以包括但不限于Si、Ge、SiGe、SOI(绝缘体上硅)、SiC、GaAs或者其他III/V族化合物半导体。半导体衬底100也可以包括外延层。另外,根据设计要求,半导体衬底100可以包括各种掺杂配置。本发明的实施例以Si衬底为例进行说明。
界面层101可以是SiO2,其可以通过例如氧化等工艺形成。
接下来,在步骤S420,在界面层101上形成高k介电层102。
高k介电层102可以包括氧化铪、氧化铪硅、氮氧化铪、氮氧化铪硅、氮氧化铪钽、氧化锆、氮氧化锆、氮氧化锆硅、氧化锆硅、氧化镧、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛和氧化铝中的一种或其任意组合。优选地,高k介电层102可以是HfO2。高k介电层102可以通过例如原子层沉积等工艺形成,厚度可以为
接着,在步骤430,在高k介电层102上形成底部TiN层/TaN层/顶部TiN层103。
底部TiN层/TaN层/顶部TiN层103可以通过例如原子层沉积等工艺形成,其中顶部TiN层的厚度可以为 TaN层的厚度可以为 底部TiN层的厚度可以为
接下来,在步骤S440,在底部TiN层/TaN层/顶部TiN层103上形成替代栅极层104。
替代栅极层104的材料可以是多晶Si,其可以通过例如化学气相沉积或炉管沉积等工艺形成。替代栅极层104的厚度可以为
图5A示出了在半导体衬底100上依次形成了界面层101、高k介电层102、底部TiN层/TaN层/顶部TiN层103和替代栅极层104的结构的正视图。
然后,在步骤S450,根据要形成的栅极图案对半导体衬底100上的各层进行刻蚀,随后形成源漏区。例如,可以利用各种刻蚀工艺形成如5B所示的条状栅极图案,包括在半导体衬底100上依次层叠的条状界面层101、高k介电层102、底部TiN层/TaN层/顶部TiN层103和替代栅极层104。
接下来,在步骤S460,在图5B所示的结构上依次沉积接触刻蚀停止层(CESL)105和层间介电层106,例如图5C所示。
接触刻蚀停止层105可以包括SiN或SiNO,其可以通过例如化学气相沉积等工艺形成。
层间介电层106可以是SiO2,其可以通过例如化学气相沉积等工艺形成。
在依次沉积了接触刻蚀停止层105和层间介电层106之后,可以利用化学机械抛光工艺等工艺进行平坦化。该平坦化工艺利用替代栅极层104作为停止层来进行。通过该平坦化工艺可以去除替代栅极层104上表面的接触刻蚀停止层105和层间介电层106,并且保留在替代栅极层104的侧面上的接触刻蚀停止层105和层间介电层106,例如图5D所示。
接着,在步骤S470,利用干法刻蚀工艺去除替代栅极层104和部分的顶部TiN层,其中替代栅极层104与顶部TiN层的表面界面层被完全去除,例如图5E所示。干法刻蚀工艺可以采用例如等离子体刻蚀。
然后,在步骤S480,利用湿法刻蚀工艺去除顶部TiN层的剩余部分,仅留下底部TiN层/TaN层,例如图5F所示。
湿法刻蚀工艺可以采用双氧水和氨水的混合液体或硫酸和双氧水的混合液体,其中,双氧水和氨水的混合液体由体积比为1∶2∶50的氨水(wt29%)、双氧水(wt31%)和去离子水组成,硫酸和双氧水的混合液体由体积比为4∶1的硫酸(wt98%)和双氧水(wt31%)组成。例如,可以将图5E的结构浸渍于40-70℃的双氧水和氨水的混合液体或100-180℃的硫酸和双氧水的混合液体中。
最后,在步骤S490,在底部TiN层/TaN层上形成金属栅极层107,例如图5G所示。可以通过沉积金属以及平坦化来形成该金属栅极层107。
本领域的技术人员可以根据需要采用功函数合适的金属作为金属栅极层107的材料,例如可以包括但不限于Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种的组合。
至此,已经详细描述了根据本发明的实施例的高k金属栅极结构及其制造方法。为了避免遮蔽本发明的构思,没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述,完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (11)

1.一种制造高k金属栅极结构的方法,包括:
在半导体衬底上依次形成界面层、高k介电层、底部TiN层/TaN层/顶部TiN层、替代栅极层;
根据要形成的栅极图案对半导体衬底上的各层进行刻蚀;
形成源漏区;
依次沉积接触刻蚀停止层和层间介电层;
利用替代栅极层作为停止层进行平坦化;
利用干法刻蚀工艺去除替代栅极层和部分的顶部TiN层;
利用湿法刻蚀工艺去除顶部TiN层的剩余部分;以及
在底部TiN层/TaN层上形成金属栅极层。
2.根据权利要求1所述的方法,其中,所述界面层包括通过氧化形成的SiO2或SiON。
3.根据权利要求1所述的方法,其中,所述高k介电层包括通过原子层沉积形成氧化铪、氧化铪硅、氮氧化铪、氮氧化铪硅、氮氧化铪钽、氧化锆、氮氧化锆、氮氧化锆硅、氧化锆硅、氧化镧、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛和氧化铝中的一种或其任意组合,厚度为
4.根据权利要求1所述的方法,其中,所述底部TiN层/TaN层/顶部TiN层通过原子层沉积形成,其中顶部TiN层的厚度为TaN层的厚度为底部TiN层的厚度为
5.根据权利要求1所述的方法,其中,所述替代栅极层包括通过化学气相沉积或炉管沉积形成的多晶Si,厚度为
6.根据权利要求1所述的方法,其中,所述接触刻蚀停止层包括通过化学气相沉积形成的SiN或SiNO。
7.根据权利要求1所述的方法,其中,所述层间介电层包括通过化学气相沉积形成的SiO2
8.根据权利要求1所述的方法,其中,利用化学机械抛光工艺进行平坦化。
9.根据权利要求1所述的方法,其中,所述干法刻蚀工艺包括等离子体刻蚀。
10.根据权利要求1所述的方法,其中,所述湿法刻蚀工艺包括采用双氧水和氨水的混合液体或硫酸和双氧水的混合液体,其中,所述双氧水和氨水的混合液体的温度为40-70℃,由体积比为1:2:50的氨水(wt29%)、双氧水(wt31%)和去离子水组成,所述硫酸和双氧水的混合液体的温度为100-180℃,由体积比为4:1的硫酸(wt98%)和双氧水(wt31%)组成。
11.根据权利要求1所述的方法,其中,所述金属栅极层包括Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种的组合。
CN201210422214.9A 2012-10-30 2012-10-30 高k金属栅极结构及其制造方法 Active CN103794481B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210422214.9A CN103794481B (zh) 2012-10-30 2012-10-30 高k金属栅极结构及其制造方法
US13/923,943 US9035397B2 (en) 2012-10-30 2013-06-21 Gate structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210422214.9A CN103794481B (zh) 2012-10-30 2012-10-30 高k金属栅极结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103794481A CN103794481A (zh) 2014-05-14
CN103794481B true CN103794481B (zh) 2016-10-05

Family

ID=50546244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210422214.9A Active CN103794481B (zh) 2012-10-30 2012-10-30 高k金属栅极结构及其制造方法

Country Status (2)

Country Link
US (1) US9035397B2 (zh)
CN (1) CN103794481B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735231B2 (en) 2014-03-31 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Block layer in the metal gate of MOS devices
CN105762079A (zh) * 2014-12-17 2016-07-13 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
KR102514041B1 (ko) 2015-12-09 2023-03-24 삼성전자주식회사 반도체 소자 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280375A (zh) * 2010-06-08 2011-12-14 中国科学院微电子研究所 一种先栅工艺中叠层金属栅结构的制备方法
CN102282655A (zh) * 2009-01-05 2011-12-14 国际商业机器公司 形成栅极叠层及其结构的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860150B2 (en) * 2009-12-10 2014-10-14 United Microelectronics Corp. Metal gate structure
US8426300B2 (en) * 2010-12-02 2013-04-23 International Business Machines Corporation Self-aligned contact for replacement gate devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102282655A (zh) * 2009-01-05 2011-12-14 国际商业机器公司 形成栅极叠层及其结构的方法
CN102280375A (zh) * 2010-06-08 2011-12-14 中国科学院微电子研究所 一种先栅工艺中叠层金属栅结构的制备方法

Also Published As

Publication number Publication date
US20140117463A1 (en) 2014-05-01
CN103794481A (zh) 2014-05-14
US9035397B2 (en) 2015-05-19

Similar Documents

Publication Publication Date Title
TWI607544B (zh) 半導體元件及場效電晶體形成方法
US9859388B1 (en) Uniform vertical field effect transistor spacers
KR101517682B1 (ko) Finfet 채널에 대한 배리어 층
CN104241361B (zh) 利用应变技术的半导体器件
CN101924133B (zh) 鳍式fet及其形成方法
CN103681671B (zh) 具有钨栅电极的半导体器件及其制造方法
CN106158860B (zh) 半导体结构及其制造方法
KR102422389B1 (ko) 반도체 디바이스를 위한 게이트 구조물
TW201507004A (zh) 具有奈米線與鰭式場效電晶體之積體電路裝置與製造方法
TW201320340A (zh) 鰭式場效電晶體及其製造方法
CN109585448A (zh) 半导体器件及其制造方法
TW201705476A (zh) 用於鰭場效電晶體元件的方法和結構
US20150200300A1 (en) Semiconductor device and formation thereof
CN106935493A (zh) 形成半导体装置的方法
CN105405764B (zh) 半导体器件制造方法
US20120003827A1 (en) Method for manufacturing metal gate stack structure in gate-first process
US20130078773A1 (en) Method for manufacturing CMOS FET
US20180151376A1 (en) Methods of fabricating semiconductor devices
CN112786438A (zh) 半导体器件及其栅极结构的形成方法
TWI699836B (zh) 場效電晶體及其形成方法
CN109427896A (zh) 半导体装置的形成方法
CN103794481B (zh) 高k金属栅极结构及其制造方法
JP2008251955A (ja) 半導体装置およびその製造方法
CN112750828A (zh) 半导体器件及其制造方法
TWI591729B (zh) 雙閘極石墨烯場效電晶體及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant