RU2011132473A - Способ получения многослойной затворной структуры и ее устройство - Google Patents
Способ получения многослойной затворной структуры и ее устройство Download PDFInfo
- Publication number
- RU2011132473A RU2011132473A RU2011132473/28A RU2011132473A RU2011132473A RU 2011132473 A RU2011132473 A RU 2011132473A RU 2011132473/28 A RU2011132473/28 A RU 2011132473/28A RU 2011132473 A RU2011132473 A RU 2011132473A RU 2011132473 A RU2011132473 A RU 2011132473A
- Authority
- RU
- Russia
- Prior art keywords
- layer
- tin
- metal
- formation
- effect transistors
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract 31
- 239000010410 layer Substances 0.000 claims abstract 107
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract 41
- 229910052751 metal Inorganic materials 0.000 claims abstract 41
- 239000002184 metal Substances 0.000 claims abstract 39
- 230000005669 field effect Effects 0.000 claims abstract 30
- 230000015572 biosynthetic process Effects 0.000 claims abstract 29
- 229910021332 silicide Inorganic materials 0.000 claims abstract 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 15
- 239000004065 semiconductor Substances 0.000 claims abstract 11
- 239000000758 substrate Substances 0.000 claims abstract 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract 8
- 238000005530 etching Methods 0.000 claims abstract 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract 4
- 238000000137 annealing Methods 0.000 claims abstract 4
- 239000010941 cobalt Substances 0.000 claims abstract 4
- 229910017052 cobalt Inorganic materials 0.000 claims abstract 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract 4
- 239000011241 protective layer Substances 0.000 claims abstract 4
- 239000010936 titanium Substances 0.000 claims abstract 4
- 229910052759 nickel Inorganic materials 0.000 claims abstract 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910052719 titanium Inorganic materials 0.000 claims abstract 2
- 229910052735 hafnium Inorganic materials 0.000 claims 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 6
- 229910052721 tungsten Inorganic materials 0.000 claims 6
- 239000010937 tungsten Substances 0.000 claims 6
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 4
- 238000003486 chemical etching Methods 0.000 claims 3
- 239000000203 mixture Substances 0.000 claims 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims 2
- -1 hafnium oxy nitride Chemical class 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims 1
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 229910021334 nickel silicide Inorganic materials 0.000 claims 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims 1
- 238000005507 spraying Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
1. Способ получения многослойных затворных структур для полевых транзисторов, включающий:- формирование металлсодержащего слоя (104) непосредственно на первом слое (103) нитрида титана (TiN), покрывающем области полупроводниковой подложки, предназначенные для полевых транзисторов первого и второго типов (фиг.2);- формирование защитного слоя путем нанесения второго TiN-слоя (105) поверх металлсодержащего слоя;- формирование рисунка на втором TiN-слое и металлсодержащем слое для покрытия только первой части первого TiN-слоя (фиг.4), покрывающей область, предназначенную для полевых транзисторов первого типа (100А);- вытравливание второй части первого TiN-слоя, оставшейся открытой при формировании рисунка (фиг.6), в то время как первая часть первого TiN-слоя остается защищенной от травления за счет ее закрытия по меньшей мере частью толщины металлсодержащего слоя, на котором сформирован рисунок; и- формирование третьего TiN-слоя (107), покрывающего область полупроводниковой подложки (фиг.8), предназначенную для полевых транзисторов второго типа (100В).2. Способ по п.1, в котором формирование металлсодержащего слоя включает в себя формирование слоя (104) силицида металла, содержащего по меньшей мере один из металлических элементов, выбираемых из группы, включающей титан (Ti), кобальт (Со) и никель (Ni).3. Способ по п.2, в котором формирование слоя силицида металла включает в себя:- формирование слоистой структуры из тонких чередующихся слоев металла и аморфного кремния и- отжиг этой слоистой структуры при температуре, подходящей для образования слоя силицида металла.4. Способ по п.3, в котором формирование слоя силицида металла включает в себя формир�
Claims (27)
1. Способ получения многослойных затворных структур для полевых транзисторов, включающий:
- формирование металлсодержащего слоя (104) непосредственно на первом слое (103) нитрида титана (TiN), покрывающем области полупроводниковой подложки, предназначенные для полевых транзисторов первого и второго типов (фиг.2);
- формирование защитного слоя путем нанесения второго TiN-слоя (105) поверх металлсодержащего слоя;
- формирование рисунка на втором TiN-слое и металлсодержащем слое для покрытия только первой части первого TiN-слоя (фиг.4), покрывающей область, предназначенную для полевых транзисторов первого типа (100А);
- вытравливание второй части первого TiN-слоя, оставшейся открытой при формировании рисунка (фиг.6), в то время как первая часть первого TiN-слоя остается защищенной от травления за счет ее закрытия по меньшей мере частью толщины металлсодержащего слоя, на котором сформирован рисунок; и
- формирование третьего TiN-слоя (107), покрывающего область полупроводниковой подложки (фиг.8), предназначенную для полевых транзисторов второго типа (100В).
2. Способ по п.1, в котором формирование металлсодержащего слоя включает в себя формирование слоя (104) силицида металла, содержащего по меньшей мере один из металлических элементов, выбираемых из группы, включающей титан (Ti), кобальт (Со) и никель (Ni).
3. Способ по п.2, в котором формирование слоя силицида металла включает в себя:
- формирование слоистой структуры из тонких чередующихся слоев металла и аморфного кремния и
- отжиг этой слоистой структуры при температуре, подходящей для образования слоя силицида металла.
4. Способ по п.3, в котором формирование слоя силицида металла включает в себя формирование слоя силицида кобальта, для чего:
- формируют слоистую структуру из тонких чередующихся слоев кобальта и аморфного кремния, каждый из которых имеет толщину примерно от 3 до 4 нм, общей толщиной примерно от 12 до 16 нм; и
- производят отжиг слоистой структуры в диапазоне температур от 400 до 500°С в течение периода времени от 30 с до 5 мин.
5. Способ по п.3, в котором формирование слоя силицида металла включает в себя формирование слоя силицида никеля, для чего:
- формируют слоистую структуру из тонких чередующихся слоев никеля и аморфного кремния, каждый из которых имеет толщину примерно от 3 до 4 нм, общей толщиной примерно от 12 до 16 нм; и
- производят отжиг слоистой структуры в диапазоне температур от 350 до 450°С в течение периода времени от 5 с до 2 мин.
6. Способ по п.1, в котором указанное травление включает в себя нанесение на вторую часть первого TiN-слоя раствора SCl в виде смеси воды (Н2O), NH4OH и Н2О2, селективного в отношении слоя силицида металла.
7. Способ по п.6, в котором в растворе SCl, используемом при травлении второй части первого TiN-слоя, объемное соотношение воды (H2O), NH4OH и Н2O2 составляет примерно от 5:1:1 примерно до 50:1:1.
8. Способ по п.7, в котором раствор SCl в виде смеси воды (Н2O), NH4OH и Н2О2 наносят на вторую часть первого TiN-слоя в температурном диапазоне примерно от 25 до 65°С.
9. Способ по п.8, в котором раствор SCl в виде смеси воды (Н2O), NH4OH и Н2О2 наносят на вторую часть первого TiN-слоя в температурном диапазоне примерно от 45 до 55°С.
10. Способ по п.1, включающий формирование третьего TiN-слоя поверх металлсодержащего слоя и получение многослойной затворной структуры, включающей в себя металлсодержащий слой, представляющий собой слой силицида металла.
11. Способ по п.1, характеризующийся тем, что металлсодержащий слой формируют посредством напыления слоя металла вольфрама (W), имеющего толщину примерно от 4 нм примерно до 20 нм.
12. Способ по п.11, в котором после травления второй части первого TiN-слоя в области полупроводниковой подложки, предназначенной для полевых транзисторов второго типа, удаляют слой металла вольфрама и таким образом обнажают нижележащий слой оксида гафния (НfO2).
13. Способ по п.12, в котором слой металла вольфрама удаляют посредством нанесения на этот слой химического травильного раствора, селективного как в отношении TiN, так и в отношении НfO2, с селективной способностью свыше 20:1.
14. Способ по п.13, в котором на вольфрам для его удаления и обнажения первой части первого TiN-слоя, покрывающей область, предназначенную для полевых транзисторов первого типа, наносят в диапазоне температур примерно от 25 до 30°С химический травильный раствор, представляющий собой собой раствор перекиси водорода.
15. Способ по п.1, в котором перед формированием металлсодержащего слоя поверх первого TiN-слоя формируют первый TiN-слой поверх слоя оксида гафния (НfO2), покрывающего области полупроводниковой подложки, предназначенные для полевых транзисторов первого и второго типов.
16. Способ по п.15, в котором перед формированием первого TiN-слоя формируют НfO2-слой поверх слоя оксида, представляющего собой слой диоксида кремния, содержащего азот и покрывающего области полупроводниковой подложки, предназначенные для полевых транзисторов первого и второго типов.
17. Способ по п.16, в котором слой оксида формируют непосредственно поверх упомянутых областей полупроводниковой подложки, НfO2-слой формируют непосредственно поверх слоя оксида, а первый TiN-слой формируют непосредственно поверх НfO2-слоя.
18. Способ по п.1, в котором свойства третьего TiN-слоя приспосабливают иначе, чем свойства первого TiN-слоя, для использования в качестве многослойной затворной структуры для полевых транзисторов второго типа.
19. Способ по п.1, в котором полевыми транзисторами первого типа являются полевые транзисторы p-типа (p-ПТ), а полевыми транзисторами второго типа являются полевые транзисторы n-типа (n-ПТ).
20. Способ по п.1, в котором полевыми транзисторами первого типа являются полевые транзисторы p-типа (p-ПТ), а полевыми транзисторами второго типа являются полевые транзисторы n-типа (n-ПТ).
21. Способ получения многослойных затворных структур для полевых транзисторов, включающий:
- формирование слоя (104) силицида металла на первом слое (103) нитрида титана (TiN), покрывающем области полупроводниковой подложки (100), относящиеся к первому и второму типам полевых транзисторов (фиг.2);
- формирование защитного слоя путем нанесения второго TiN-слоя (105) поверх слоя силицида металла;
- формирование рисунка на втором TiN-слое и и слое силицида металла для покрытия только первой части первого TiN-слоя (фиг.4), покрывающей область, относящуюся к полевым транзисторам первого типа (100А);
- вытравливание второй части первого TiN-слоя, оставленной открытой при формировании рисунка (фиг.6), для обнажения нижележащего слоя (102) оксида гафния (НfO2) и
- формирование третьего TiN-слоя (107), покрывающего обнаженный НfO2-слой, в качестве многослойной затворной структуры для полевых транзисторов второго типа (100В) (фиг.8).
22. Способ по п.21, в котором перед формированием первого TiN-слоя формируют НfO2-слой поверх слоя оксида, представляющего собой слой диоксида кремния, содержащего азот и покрывающего области полупроводниковой подложки, относящиеся к полевым транзисторам первого и второго типов.
23. Способ по п.22, в котором перед формированием НfО2-слоя формируют слой оксида, имеющий толщину примерно от 0,5 до 2 нм и формируемый в химическом растворе, содержащем озон.
24. Способ получения многослойных затворных структур для полевых транзисторов, включающий:
- формирование металлического слоя (104) на первом слое (103) нитрида титана (TiN), покрывающем области полупроводниковой подложки (100), относящиеся к первому и второму типам полевых транзисторов (фиг.2);
- формирование защитного слоя путем нанесения второго TiN-слоя (105) поверх металлического слоя;
- формирование рисунка на втором TiN-слое и металлическом слое для покрытия только первой части первого TiN-слоя (фиг.4), покрывающей область, относящуюся к полевым транзисторам первого типа (100А);
- вытравливание второй части первого TiN-слоя, оставленной открытой при формировании рисунка (фиг.6), для обнажения нижележащего гафнийсодержащего слоя (102) и
- формирование третьего TiN-слоя (107), покрывающего обнаженный гафний содержащий слой, в качестве многослойной затворной структуры для полевых транзисторов второго типа (100В) (фиг.8).
25. Способ по п.24, в котором перед формированием третьего TiN-слоя с первой части первого TiN-слоя удаляют металлический слой.
26. Способ по п.25, в котором металлический слой представляет собой слой вольфрама, гафний содержащий слой представляет собой оксида гафния (НfO2), а удаление металлического слоя осуществляют посредством нанесения на вольфрам химического травильного раствора, селективного как в отношении TiN, так и в отношении НfO2, с селективной способностью свыше 20:1.
27. Способ по п.24, в котором материал гафний содержащего слоя выбирают из группы, включающей в себя оксид гафния, силикат гафния, оксинитрид гафния и кремниевый оксинитрид гафния.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/348,332 | 2009-01-05 | ||
| US12/348,332 US7691701B1 (en) | 2009-01-05 | 2009-01-05 | Method of forming gate stack and structure thereof |
| PCT/US2009/065031 WO2010077467A1 (en) | 2009-01-05 | 2009-11-19 | Method of forming gate stack and structure thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2011132473A true RU2011132473A (ru) | 2013-02-10 |
| RU2498446C2 RU2498446C2 (ru) | 2013-11-10 |
Family
ID=42061290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2011132473/28A RU2498446C2 (ru) | 2009-01-05 | 2009-11-19 | Способ получения многослойной затворной структуры и ее устройство |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7691701B1 (ru) |
| EP (1) | EP2377148A4 (ru) |
| JP (1) | JP5357269B2 (ru) |
| KR (1) | KR101369038B1 (ru) |
| CN (1) | CN102282655B (ru) |
| RU (1) | RU2498446C2 (ru) |
| TW (1) | TWI463543B (ru) |
| WO (1) | WO2010077467A1 (ru) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9478637B2 (en) * | 2009-07-15 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scaling EOT by eliminating interfacial layers from high-K/metal gates of MOS devices |
| US8435878B2 (en) | 2010-04-06 | 2013-05-07 | International Business Machines Corporation | Field effect transistor device and fabrication |
| CN103794481B (zh) * | 2012-10-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 高k金属栅极结构及其制造方法 |
| JP6198384B2 (ja) | 2012-11-28 | 2017-09-20 | 富士フイルム株式会社 | 半導体基板のエッチング方法及び半導体素子の製造方法 |
| US9373501B2 (en) | 2013-04-16 | 2016-06-21 | International Business Machines Corporation | Hydroxyl group termination for nucleation of a dielectric metallic oxide |
| US9070785B1 (en) * | 2013-12-31 | 2015-06-30 | Texas Instruments Incorporated | High-k / metal gate CMOS transistors with TiN gates |
| US9484427B2 (en) | 2014-07-01 | 2016-11-01 | Globalfoundries Inc. | Field effect transistors having multiple effective work functions |
| KR102646792B1 (ko) | 2019-02-26 | 2024-03-13 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| RU2719622C1 (ru) * | 2019-08-13 | 2020-04-21 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Способ изготовления полупроводникового прибора |
| US11244872B2 (en) | 2020-04-15 | 2022-02-08 | International Business Machines Corporation | FinFET complementary metal-oxide-semiconductor (CMOS) devices |
| JP2022182404A (ja) * | 2021-05-28 | 2022-12-08 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4877755A (en) * | 1988-05-31 | 1989-10-31 | Texas Instruments Incorporated | Method of forming silicides having different thicknesses |
| TW322608B (en) * | 1997-07-31 | 1997-12-11 | United Microelectronics Corp | Manufacturing method of self-aligned salicide |
| US6040606A (en) * | 1998-11-04 | 2000-03-21 | National Semiconductor Corporation | Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture |
| TW483141B (en) * | 1999-03-18 | 2002-04-11 | Samsung Electronics Co Ltd | Method of forming multilayer titanium nitride film by multiple step chemical vapor deposition process and method of manufacturing semiconductor device using the same |
| US6444512B1 (en) | 2000-06-12 | 2002-09-03 | Motorola, Inc. | Dual metal gate transistors for CMOS process |
| SG116443A1 (en) * | 2001-03-27 | 2005-11-28 | Semiconductor Energy Lab | Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same. |
| US6794281B2 (en) | 2002-05-20 | 2004-09-21 | Freescale Semiconductor, Inc. | Dual metal gate transistors for CMOS process |
| US6790719B1 (en) | 2003-04-09 | 2004-09-14 | Freescale Semiconductor, Inc. | Process for forming dual metal gate structures |
| US6921711B2 (en) * | 2003-09-09 | 2005-07-26 | International Business Machines Corporation | Method for forming metal replacement gate of high performance |
| US6897095B1 (en) | 2004-05-12 | 2005-05-24 | Freescale Semiconductor, Inc. | Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode |
| KR20080003387A (ko) * | 2005-04-07 | 2008-01-07 | 에비자 테크놀로지, 인크. | 다중층, 다중성분 높은-ｋ 막들 및 이들의 증착 방법 |
| JP2007036116A (ja) * | 2005-07-29 | 2007-02-08 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN101336485B (zh) | 2005-12-02 | 2012-09-26 | 出光兴产株式会社 | Tft基板及tft基板的制造方法 |
| JP2007194308A (ja) * | 2006-01-18 | 2007-08-02 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR100868768B1 (ko) * | 2007-02-28 | 2008-11-13 | 삼성전자주식회사 | Ｃｍｏｓ 반도체 소자 및 그 제조방법 |
| JP2008251955A (ja) * | 2007-03-30 | 2008-10-16 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2009
- 2009-01-05 US US12/348,332 patent/US7691701B1/en not_active Expired - Fee Related
- 2009-11-19 EP EP09836605.7A patent/EP2377148A4/en not_active Withdrawn
- 2009-11-19 CN CN2009801527832A patent/CN102282655B/zh not_active Expired - Fee Related
- 2009-11-19 RU RU2011132473/28A patent/RU2498446C2/ru not_active IP Right Cessation
- 2009-11-19 WO PCT/US2009/065031 patent/WO2010077467A1/en active Application Filing
- 2009-11-19 KR KR1020117018115A patent/KR101369038B1/ko not_active IP Right Cessation
- 2009-11-19 JP JP2011544436A patent/JP5357269B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-05 TW TW099100117A patent/TWI463543B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP2377148A1 (en) | 2011-10-19 |
| JP2012514854A (ja) | 2012-06-28 |
| TWI463543B (zh) | 2014-12-01 |
| RU2498446C2 (ru) | 2013-11-10 |
| TW201036045A (en) | 2010-10-01 |
| WO2010077467A1 (en) | 2010-07-08 |
| KR20110102939A (ko) | 2011-09-19 |
| KR101369038B1 (ko) | 2014-02-28 |
| US7691701B1 (en) | 2010-04-06 |
| CN102282655A (zh) | 2011-12-14 |
| CN102282655B (zh) | 2013-08-21 |
| JP5357269B2 (ja) | 2013-12-04 |
| EP2377148A4 (en) | 2016-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2011132473A (ru) | Способ получения многослойной затворной структуры и ее устройство | |
| TWI385729B (zh) | 用以製造高效能金屬氧化物和金屬氮氧化物薄膜電晶體之閘極介電層處理 | |
| TW200943421A (en) | Method for manufacturing semiconductor device | |
| JP2013012735A5 (ru) | ||
| US20140231922A1 (en) | Semiconductor gate structure for threshold voltage modulation and method of making same | |
| JP2012516036A5 (ru) | ||
| JP2009283496A5 (ru) | ||
| TW201232786A (en) | Thin film transistor and method of manufacturing the same | |
| CN105336589B (zh) | 晶体管的形成方法 | |
| JP2011243973A5 (ru) | ||
| JP2010166030A5 (ru) | ||
| TW201145355A (en) | Method for forming fine pattern and film formation apparatus | |
| JP2010016163A5 (ru) | ||
| JP2008522444A5 (ru) | ||
| JP2011243971A5 (ru) | ||
| JP2012504345A5 (ru) | ||
| WO2012018975A3 (en) | Mos transistors including sion gate dielectric with enhanced nitrogen concentration at its sidewalls | |
| GB2456712A (en) | Method of forming a semiconductor structure comprising a field effect transistor having a stressed channel region | |
| US10115804B2 (en) | Method for manufacturing semiconductor device | |
| JP2010166040A5 (ru) | ||
| JP2017504205A5 (ru) | ||
| CN103794483B (zh) | 具有金属栅极的半导体器件的制作方法 | |
| TW201013751A (en) | Methods of making semiconductor devices | |
| TW200618298A (en) | Fabrication method of thin film transistor | |
| JP2009170896A5 (ru) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20151120 |