CN102272906A - 包括双栅极结构的半导体装置及形成此类半导体装置的方法 - Google Patents

包括双栅极结构的半导体装置及形成此类半导体装置的方法 Download PDF

Info

Publication number
CN102272906A
CN102272906A CN2009801536649A CN200980153664A CN102272906A CN 102272906 A CN102272906 A CN 102272906A CN 2009801536649 A CN2009801536649 A CN 2009801536649A CN 200980153664 A CN200980153664 A CN 200980153664A CN 102272906 A CN102272906 A CN 102272906A
Authority
CN
China
Prior art keywords
material layer
conductive
grid
conductive material
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801536649A
Other languages
English (en)
Other versions
CN102272906B (zh
Inventor
杰德布·戈斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102272906A publication Critical patent/CN102272906A/zh
Application granted granted Critical
Publication of CN102272906B publication Critical patent/CN102272906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明揭示包括双栅极结构的半导体装置及形成此类半导体装置的方法。举例来说，揭示包括以下各项的半导体装置：第一栅极堆叠，其可包括由第一材料形成的第一导电栅极结构；及第二栅极堆叠，其可包括由所述第一材料的氧化物形成的电介质结构。再举例来说，还揭示包括以下步骤的方法：在半导体衬底上方形成高K电介质材料层；在所述高K电介质材料层上方形成第一导电材料层；氧化所述第一导电材料层的一部分以将所述第一导电材料层的所述部分转换为电介质材料层；及在所述导电材料层及所述电介质材料层两者上方形成第二导电材料层。

Description

包括双栅极结构的半导体装置及形成此类半导体装置的方法
技术领域
本发明的实施例涉及包括一个或一个以上双栅极结构的半导体装置及形成此类半导体装置的方法。
背景技术
预期包括双栅极结构(其包括高K电介质上的双金属电极或栅极)的半导体装置将成为下一代存储器装置的基础。接着，可靠地制造及集成具有两个不同功函数的双金属栅极已成为挑战。举例来说，形成具有两个不同功函数的双金属栅极的常规方法要求在施加另一金属层之前蚀刻高K电介质材料的一部分上方的金属层，此可导致对高K电介质材料的蚀刻诱发损坏。
出于上述原因及所属领域的技术人员在阅读及理解本说明书之后将明了的其它原因，此项技术中需要包括双栅极结构的经改进半导体装置及形成此类半导体装置的方法。
发明内容
在一些实施例中，本发明包括包含至少一个双栅极结构的半导体装置。所述双栅极结构可包括第一栅极堆叠及第二栅极堆叠。所述第一栅极堆叠可包括由第一材料形成的第一导电栅极结构，且所述第二栅极堆叠可包括由所述第一材料的氧化物形成的电介质结构。此外，所述电介质结构可具有大致等同于所述导电栅极结构的厚度的厚度。
在额外实施例中，本发明包括包含至少一个双栅极结构的半导体装置，所述至少一个双栅极结构包含第一栅极堆叠及第二栅极堆叠，其中所述第一及第二栅极堆叠中的每一者包含高K电介质材料结构及低功函数导电材料结构。所述第一栅极堆叠可包括定位于所述高K电介质材料结构与所述低功函数导电材料结构之间的高功函数导电材料结构。另外，所述第二栅极堆叠可包括由定位于所述高K电介质结构与所述低功函数导电材料结构之间的高功函数导电材料结构的高功函数导电材料的电介质氧化物构成的电介质结构。
在其它实施例中，本发明包括包含半导体衬底的半导体装置，所述半导体衬底包括至少一个半导体结构，所述至少一个半导体结构包含由隔离结构分离的nFET装置区域及pFET装置区域。第一栅极堆叠可定位于所述pFET装置区域上方且包括第一高K电介质结构、低功函数导电结构及定位于所述低功函数导电结构与所述第一高K电介质结构之间的高功函数栅极结构。另外，第二栅极堆叠可定位于所述nFET装置区域上方且可包括第二高K电介质结构、低功函数栅极结构及定位于所述低功函数栅极结构与所述第二高K电介质结构之间的经转换电介质结构。
在额外实施例中，本发明包括形成双栅极结构的方法。所述方法可包括：在半导体衬底上方形成高K电介质材料层；在所述高K电介质材料层上方形成第一导电材料层；氧化所述第一导电材料层的一部分以将所述第一导电材料层的所述部分转换为电介质材料层；及在所述导电材料层及所述电介质材料层两者上方形成第二导电材料层。
在又一些实施例中，本发明包括形成双栅极结构的方法，其可包括：在半导体衬底的nFET装置区域及pFET装置区域上方形成第一导电材料层；及将所述nFET装置区域及所述pFET装置区域中的仅一者上方的所述第一导电材料层的一部分转换为电介质材料层。
附图说明
图1是包括双栅极结构的半导体装置的部分横截面图。
图2到图8用于图解说明可用于形成(例如)图1中所示的包括双栅极结构的半导体装置的中间结构及方法的实施例。
图2是包括上面形成有高K电介质材料层的半导体衬底的中间结构的部分横截面图。
图3是图2的进一步包括第一导电材料层的中间结构的部分横截面图。
图4是图3的进一步包括掩蔽结构的中间结构的部分横截面图。
图5是图4的进一步包括转换为电介质材料层的第一导电材料层的一部分的中间结构的部分横截面图。
图6是图5的展示经移除掩蔽结构的中间结构的部分横截面图。
图7是图6的进一步包括第二导电材料层的中间结构的部分横截面图。
图8是图7的进一步包括导电字线材料层的中间结构的部分横截面图。
具体实施方式
本文中所呈现的说明并非意指任一特定装置或系统的实际视图，而仅为用于描述本发明的理想化表示。另外，图中共有的元件可保持相同的数字标示。
图1展示包括双栅极结构12的半导体装置10的部分横截面图，所述双栅极结构包含第一栅极堆叠14及第二栅极堆叠16。双栅极结构12可形成于半导体衬底18上，且每一栅极堆叠14及16可包括多个经堆叠的层。第一栅极堆叠14及第二栅极堆叠16可包含类似层或可包含具有不同材料性质的层。
半导体衬底18可包括由隔离结构24分离的n型场效应晶体管(nFET)装置区域20及p型场效应晶体管(pFET)装置区域22。举例来说，隔离结构24可为此项技术中众所周知的浅沟槽隔离(STI)结构。虽然为清晰描述包括双栅极结构的半导体装置起见所述图式仅图解说明半导体装置10的一部分，但可理解，半导体衬底18可包括任一数目的此类区域且半导体装置10可包括任一数目的此类双栅极结构12，以及其它结构。栅极结构可定位于半导体衬底18的每一场效应晶体管装置区域20及22上面。举例来说，且如图1中所示，第一栅极堆叠14可定位于pFET装置区域22上方且第二栅极堆叠16可定位于nFET装置区域20上方。
第一栅极堆叠14可包含多个经堆叠或经分层的结构，其包括高K电介质结构28及多个导电材料结构。高K电介质结构28可邻近半导体衬底18的有源表面30定位。举例来说，高K电介质结构28可直接定位于半导体衬底18的有源表面30上且可与半导体衬底18直接接触。在额外实施例中，高K电介质结构28可形成于具有界面二氧化硅(SiO2)层的经氧化硅表面上，所述界面二氧化硅层具有在约3埃(0.3nm)与约15埃(1.5nm)之间的厚度。高K电介质结构28可具有在约10埃(1.0nm)与约50埃(5.0nm)之间的厚度且可由此项技术中已知的任一数目的高K电介质材料中的一者构成。如本文中所使用，术语“高K电介质材料”意指与二氧化硅(SiO2)相比具有高介电常数(K)的材料，举例来说，高K电介质材料可具有大于约10的介电常数。举例来说，高K电介质结构28可由基于铪的材料构成，例如，氮化硅酸铪(HfSiON)、硅酸铪(HfSiO4)及/或二氧化铪(HfO2)。再举例来说，高K电介质结构28可由基于锆的材料构成，例如，硅酸锆(ZrSiO4)及/或二氧化锆(ZrO2)。
定位于第一栅极堆叠14的高K电介质结构28上方的多个导电材料结构可包括栅极结构，例如，由高功函数导电材料构成的高功函数栅极结构32。举例来说，所述高功函数导电材料可包含基于钽的材料(例如，氮化钽(TaN))及基于钛的材料(例如，氮化钛(TiN))中的至少一者。如本文中所使用，术语“高功函数导电材料”意指具有大于约4.55eV的功函数的材料，举例来说，高功函数导电材料可为具有约5.1eV的功函数的导电材料。高功函数导电材料可尤其适合用作与pFET装置区域相关联的栅极结构。
高功函数栅极结构32可具有在约5埃(0.5nm)与约50埃(5.0nm)之间的厚度且可邻近高K电介质结构28定位。举例来说，高功函数栅极结构32可为约20埃(2.0nm)厚且可直接定位于高K电介质结构28上且可与高K电介质结构28直接接触。
第一栅极堆叠14的多个导电材料结构可进一步包括邻近所述栅极结构的导电结构，例如，邻近高功函数栅极结构32的低功函数导电结构34。举例来说，低功函数导电结构34可直接定位于高功函数栅极结构32上且可与高功函数导电材料层直接接触。如本文中所使用，术语“低功函数导电材料”意指具有小于约4.55eV的功函数的材料；举例来说，低功函数导电材料可为具有约4.1eV的功函数的导电材料。举例来说，所述低功函数导电材料可包含氮化钽硅(TaSiN)材料。低功函数导电材料可尤其适合用作nFET装置区域的栅极结构，接着，仅最接近半导体装置的场效应晶体管区域的导电材料的功函数可极其重要。举例来说，场效应晶体管(FET)所经历的最高有效电场可为与最靠近于所述FET的导电层相关联的电场。因此，高功函数栅极结构32可定位于低功函数导电结构34与高K电介质结构28之间，且高功函数栅极结构32可比低功函数导电结构34更靠近于半导体衬底18的pFET装置区域22定位。第一栅极堆叠14的此配置可非常适合与pFET装置区域22一起使用。
除了高功函数栅极结构32及低功函数导电结构34以外，第一栅极堆叠14的多个导电材料层可进一步包括导电字线结构36。举例来说，导电字线结构36可由钨(W)及金属硅化物中的至少一者构成。导电字线结构36可具有在约200埃(20nm)与1000埃(100nm)之间的厚度且可由单个材料层或多个材料层构成。举例来说，导电字线结构36可由以下层构成：基于钨、基于镍、基于钴及/或基于硅化钛的材料层、基于钛的接触材料层(例如，氮化钛(TiN))及基于钨及/或基于钛的势垒层(例如，氮化钛(TiN)及/或氮化钨(WN))。
第二栅极堆叠16可包含与第一栅极堆叠14的结构相同或类似的结构或还可包含具有不同于第一栅极堆叠14的结构的材料性质的结构。举例来说，第二栅极堆叠16可经配置以与半导体衬底18的nFET装置区域20一起使用。
第二栅极堆叠16可包括可大致类似于第一栅极堆叠14的高K电介质结构28的高K电介质结构38。所述高K电介质材料层可邻近半导体衬底的有源表面定位。举例来说，高K电介质结构38可直接定位于半导体衬底18的有源表面30上且可与半导体衬底18直接接触。在额外实施例中，高K电介质结构28可形成于具有界面二氧化硅(SiO2)层的经氧化硅表面上，所述界面二氧化硅层具有在约3埃(0.3nm)与约15埃(1.5nm)之间的厚度。第二栅极堆叠16的高K电介质结构38可由与第一栅极堆叠14的高K电介质结构28相同的材料或大致类似材料构成。举例来说，高K电介质结构38可包含基于铪的材料，例如，氮化硅酸铪(HfSiON)、硅酸铪(HfSiO4)及/或二氧化铪(HfO2)。再举例来说，高K电介质结构38可包含基于锆的材料，例如，硅酸锆(ZrSiO4)及/或二氧化锆(ZrO2)。高K电介质结构38的厚度可在约10埃(1.0nm)与约50埃(5.0nm)之间—类似于第一栅极堆叠14的高K电介质结构28。
第二栅极堆叠16可进一步包含邻近高K电介质结构38定位的经转换电介质结构40。经转换电介质结构40可由依据将导电材料转换成电介质材料(例如，通过形成所述导电材料的电介质氧化物)而形成的电介质材料构成。因此，可将可形成第一栅极堆叠14的栅极结构的相同材料(例如，高功函数栅极结构32的高功函数导电材料)转换为电介质材料以形成第二栅极堆叠16的经转换电介质结构40。举例来说，第一栅极堆叠14可包含由高功函数导电材料(例如，氮化钽(TaN))形成的高功函数栅极结构32，且经转换电介质结构40可由高功函数栅极结构32的高功函数导电材料的电介质氧化物(例如，氧氮化钽(TaON))形成。在另一实例中，第一栅极堆叠14可包含由氮化钛(TiN)构成的高功函数栅极结构32且第二栅极堆叠16可包含由氧氮化钛(TiON)(第一栅极堆叠14的高功函数栅极结构32的高功函数导电材料的电介质氧化物)构成的经转换电介质结构40。第二栅极堆叠16的经转换电介质结构40可由与形成第一栅极堆叠14的栅极结构相同的材料层的经转换材料形成。鉴于此，第二栅极堆叠16的经转换电介质结构40可为与第一栅极堆叠14的栅极结构大致相同的厚度。举例来说，第二栅极堆叠16的经转换电介质结构40可为与第一栅极堆叠14的高功函数栅极结构32大致相同的厚度。因此，经转换电介质材料层的厚度可在约5埃(0.5nm)与约50埃(5.0nm)之间—类似于第一栅极堆叠14的高功函数栅极结构32的厚度。举例来说，经转换电介质结构40可为约20埃(2.0nm)厚。
多个导电结构可定位于第二栅极堆叠16的经转换电介质结构40上方，其包括栅极结构，例如，邻近经转换电介质结构40的低功函数栅极结构42。举例来说，低功函数栅极结构42可直接定位于经转换电介质结构40上且可与经转换电介质结构40直接接触。第二栅极堆叠16的低功函数栅极结构42及第一栅极堆叠14的低功函数导电结构34可由相同材料层形成。鉴于此，低功函数栅极结构42可由与第一栅极堆叠14的低功函数导电结构34相同的材料形成且可为与第一栅极堆叠14的低功函数导电结构34大致相同的厚度。低功函数栅极结构42可为第二栅极堆叠16的最靠近于半导体衬底18的nFET装置区域20的导电材料，即，可非常适合与nFET装置区域20一起使用的配置。
除了低功函数栅极结构42以外，第二栅极堆叠16的多个导电结构可进一步包括导电字线结构44，其类似于第一栅极堆叠14的导电字线结构36。举例来说，导电字线结构44可由钨(W)及金属硅化物中的至少一者构成。导电字线结构44可在约200埃(20nm)与1000埃(100nm)之间且可包含一单个材料层或多个材料层。举例来说，导电字线结构44可包含：基于钨、基于镍、基于钴及/或基于硅化钛的材料层、基于钛的接触材料层(例如，氮化钛(TiN))及基于钨及/或基于钛的势垒层(例如，氮化钛(TiN)及/或氮化钨(WN))。第二栅极堆叠16的导电字线结构44及第一栅极堆叠14的导电字线结构36可由相同材料层形成。因此，第二栅极堆叠16的导电字线结构44可由与第一栅极堆叠14的导电字线结构36大致相同的材料构成且可为与其大致相同的厚度。
本文中所描述的包括双栅极结构12的半导体装置10的实施例可包含具有与第二栅极堆叠16大致相同的高度或厚度的第一栅极堆叠14。另外，第一栅极堆叠14的每一结构可对应于第二栅极堆叠16的可为与对应结构大致相同的厚度的结构。举例来说，第一栅极堆叠14的高K电介质结构28可为与第二栅极堆叠16的高K电介质材料结构38大致相同的厚度且可包含与其大致相同的材料。第一栅极堆叠14的栅极结构(举例来说，高功函数栅极结构32)可为与第二栅极堆叠16的经转换电介质结构40大致相同的厚度。另外，第二栅极堆叠16的经转换电介质结构40可包含从第一栅极堆叠14的导电栅极材料转换而来的电介质材料，举例来说，第二栅极堆叠16的经转换电介质结构40可为第一栅极堆叠14的导电栅极材料的电介质氧化物。第二栅极堆叠16的导电栅极结构(例如，低功函数栅极结构42)可为与第一栅极堆叠14的导电结构(例如，低功函数导电结构34)大致相同的厚度且可由与第一栅极堆叠14的对应导电结构大致相同的材料构成。举例来说，第二栅极堆叠16的低功函数栅极结构42可为与第一栅极堆叠14的低功函数导电结构34大致相同的厚度且可由与其大致相同的材料构成。最后，第一栅极堆叠14的导电字线结构36可为与第二栅极堆叠16的导电字线结构44大致相同的厚度且可由与其大致相同的材料构成。
在额外实施例中，第一栅极堆叠14的导电栅极结构可由低功函数导电材料而非高功函数栅极结构32的高功函数导电材料构成，且第二栅极堆叠16的经转换电介质结构40可包含由经转换低功函数导电材料形成的电介质材料。举例来说，第二栅极堆叠16的经转换电介质结构40可包含低功函数导电材料的电介质氧化物。另外，第一栅极堆叠14可包含由高功函数导电材料形成的定位于栅极结构上方的高功函数导电结构而非低功函数导电结构34。类似地，第二栅极堆叠16可包含定位于经转换电介质结构40上方的高功函数栅极结构(其可充当第二栅极堆叠16的导电栅极结构)而非低功函栅极结构42。因此，第一栅极堆叠14可定位于半导体衬底18的nFET装置区域20而非如所示的pFET装置区域22上方，且可经配置以与nFET装置区域20一起使用。此外，第二栅极堆叠16可定位于半导体衬底18的pFET装置区域22上方且可经配置以与pFET装置区域22一起使用。
参考图2到图8描述用于形成例如本文中所描述的半导体装置的方法及中间结构。
如图2中所示，可提供半导体衬底18，其包括由隔离结构24分离的n型场效应晶体管(nFET)装置区域20及p型场效应晶体管(pFET)装置区域22。可在半导体衬底18上方形成高K电介质材料层46。举例来说，高K电介质材料层46可由直接沉积于半导体衬底18的有源表面30上的基于铪的材料形成。在额外实施例中，高K电介质材料层46可由沉积于具有界面二氧化硅(SiO2)层的经氧化硅表面上的基于铪的材料形成，所述界面二氧化硅层具有在约3埃(0.3nm)与约15埃(1.5nm)之间的厚度。可通过各种方法在半导体衬底18上方形成高K电介质材料层46，所述方法包括(但不限于)原子层沉积(ALD)、物理气相沉积(PVD)及化学气相沉积(CVD)。可将高K电介质材料层46形成为在约10埃(1.0nm)与约50埃(5.0nm)之间的厚度。
在于半导体衬底18上方形成高K电介质材料层46之后，可在高K电介质材料层46上方形成第一导电材料层48，如图3中所示。举例来说，可在高K电介质材料层46上方直接形成高功函数导电材料层。在额外实施例中，可在高K电介质材料层46上直接形成低功函数导电材料层。可通过各种方法中的任一者将第一导电材料层48形成为在约5埃(0.5nm)与50埃(5.0nm)之间的范围中的厚度，所述方法包括(但不限于)原子层沉积(ALD)、物理气相沉积(PVD)及化学气相沉积(CVD)。举例来说，可通过ALD工艺将氮化钽层直接沉积到高K电介质材料层46上达约20埃(2.0nm)的厚度。
在于高K电介质材料层46上方形成第一导电材料层48之后，可在第一导电材料层48的一部分上方形成掩蔽结构50。举例来说，掩蔽结构50可定位于场效应晶体管装置区域20及22中的仅一者(例如，pFET装置区域22)上方，如图4中所示。可通过在第一导电材料层48上方沉积掩蔽材料层且接着使用已知的图案化技术移除所述掩蔽材料层的选定部分来形成掩蔽结构50。举例来说，多晶硅硬掩模材料层可通过CVD或PVD而沉积且接着可通过使用干蚀刻工艺的光刻技术进行图案化。因此，第一导电材料层48的一部分可由掩蔽结构50覆盖，例如，半导体衬底18的pFET装置区域22上方的一部分52，且第一导电材料层48的另一部分可被暴露且大致无掩蔽材料，例如，半导体衬底18的nFET装置区域20上方的所暴露部分54。
如图5中所示，可接着将第一导电材料层48的所暴露部分54(图4)转换成电介质材料层56。在一些实施例中，可将第一导电材料层48的所暴露部分54暴露于氧化环境且可将第一导电材料层48转换为电介质氧化物。举例来说，第一导电材料层48的所暴露部分54可在约275℃到约350℃的范围内的温度下暴露于臭氧达约10分钟到约30分钟。可用于将导电材料转换为电介质氧化物的额外氧化方法包括(但不限于)原位蒸汽产生(ISSG)、基于等离子的氧化、暴露于一氧化氮(NO)及已知用来例如将硅(Si)氧化的其它氧化技术。在一些实施例中，可将高功函数导电材料转换为电介质材料。举例来说，高功函数导电氮化物材料(例如，氮化钽及/或氮化钛)可经氧化以将所述高功函数导电氮化物材料转换为电介质材料，例如，氧氮化钽及/或氧氮化钛。在额外实施例中，导电氮化钛材料层可经氧化以将所述氮化钛材料转换为电介质氧氮化钛材料。
在又一些额外实施例中，第一导电材料层48可包含可(例如)通过氧化转换为电介质材料的低功函数导电材料层。可(例如)通过氧化转换为电介质材料的此类低功函数导电材料的实例包括(但不限于)可转换为电介质TaSiON的TiSiN、可转换为电介质HfON的HfN、可转换为电介质ZrON的ZrN、可转换为电介质Al2O3的Al及可转换为电介质TiO2的Ti。
在将第一导电材料层48的所暴露部分54转换成电介质材料层56之后，可移除掩蔽结构50，如图6中所示。移除掩蔽结构50可包含将掩蔽结构50暴露于蚀刻剂。所述蚀刻剂可为选择性蚀刻剂，其可与掩蔽结构50的掩蔽材料反应以蚀刻掉掩蔽结构50且可大致不蚀刻第一导电材料层48或经转换电介质材料层56。举例来说，可将用水(H2O)稀释的氢氟酸(HF)(例如，约为100∶1(H2O∶HF))施加到掩蔽结构50，之后施加用水(H2O)稀释的四甲基氢氧化铵((CH3)4NOH)(TMAH)(例如，于H2O中约2.25％TMAH)，其可蚀刻掩蔽结构50(例如，多晶硅硬掩模结构)，但可大致不蚀刻第一导电材料层48(例如，氮化钽材料层)或经转换电介质材料层56(例如，氧氮化钽材料层)。
接下来，可在第一导电材料层48及经转换电介质材料层56上方形成第二导电材料层58，如图7中所示。第二导电材料层58可由具有不同于第一导电材料层48的功函数的导电材料形成。举例来说，具有低功函数的第二导电材料层58可直接形成于经转换电介质材料层56及第一导电材料层48(其可由具有高功函数的材料形成)的表面上。可通过各种方法中的任一者将第二导电材料层58形成为在约5埃(0.5nm)与500埃(50nm)之间的范围中的厚度，所述方法包括(但不限于)原子层沉积(ALD)、物理气相沉积(PVD)及化学气相沉积(CVD)。举例来说，低功函数材料(例如(TaSiN))的第二导电材料层58可通过ALD工艺直接沉积到经转换电介质材料层56(例如，(TaON)层)及第一导电材料层48(例如，(TaN)层)上达约20埃(2.0nm)的厚度。
在形成第二导电材料层58之后，可在第二导电材料层58上方形成导电字线材料层60，如图8中所示。可将导电字线材料层60形成为约200埃(20.0nm)到约1000埃(100.0nm)的厚度且可将其形成为单个材料层，或可将其形成为多个导电材料层。在一些实施例中，导电字线材料层60可包含可包含钨(W)、镍(Ni)、钴(Co)及硅化钛中的任一者的一层。导电字线材料层60可另外包含接触材料层(例如，氮化钛(TiN)层)及势垒层(例如，氮化钨(WN)及/或TiN层)。可通过各种方法中的任一者形成导电字线材料层60，所述方法包括(但不限于)原子层沉积(ALD)、物理气相沉积(PVD)及化学气相沉积(CVD)。
最后，可使用此项技术中已知的方法对在半导体衬底18上形成的包括高K电介质材料层46、第一导电材料层48、经转换电介质材料层56、第二导电材料层58及导电字线材料层60的多个层进行图案化以形成第一栅极堆叠14及第二栅极堆叠16，如图1中所示。因此，高K电介质材料层46可经图案化以形成高K电介质结构28及38，第一导电材料层48可经图案化以形成高功函数栅极结构32，经转换电介质材料层56可经图案化以形成经转换电介质结构40，第二导电材料层58可经图案化以形成低功函数导电结构34及低功函数栅极结构42，且导电字线材料层60可经图案化以形成导电字线结构36及44。在额外实施例中，高K电介质材料层46可不被图案化。鉴于此，第一及第二栅极堆叠14及16的高K电介质结构可由高K电介质材料的单个连续层(例如，高K电介质材料层46)而非离散高K电介质结构28及38构成。
尽管已根据某些所图解说明的实施例及其变化形式描述了本发明，但所属领域的技术人员将理解并了解本发明不受如此限制。而是，可在不背离由以上权利要求书及其合法等效物所界定的本发明的范围的前题下实现对所图解说明的实施例的添加、删除及修改。

Claims (19)

1.一种半导体装置，其包含：
至少一个双栅极结构，其包含：
第一栅极堆叠，其包含：
由第一材料形成的第一导电栅极结构；及
第二栅极堆叠，其包含：
由所述第一材料的氧化物形成的电介质结构，所述电介质结构具有大致等同于所述导电栅极结构的厚度的厚度。
2.根据权利要求1所述的半导体装置，其中所述第一材料包含具有大于4.55eV的功函数的材料。
3.根据权利要求1及2中任一权利要求所述的半导体装置，其中所述第一材料包含基于金属的材料。
4.根据权利要求3所述的半导体装置，其中所述第一材料包含氮化钽及氮化钛中的一者。
5.根据权利要求4所述的半导体装置，其中所述第一导电栅极结构具有在约0.5nm与约5nm之间的厚度。
6.根据权利要求1及2中任一权利要求所述的半导体装置，其进一步包含：
第一高k电介质结构，其定位于所述第一栅极堆叠的所述第一导电栅极结构与半导体衬底之间；及
第二高k电介质结构，其定位于所述第二栅极堆叠的所述电介质结构与所述半导体衬底之间。
7.根据权利要求6所述的半导体装置，其中所述第一及第二高K电介质结构包含基于铪的材料。
8.根据权利要求6所述的半导体装置，其中：
所述第一栅极堆叠进一步包含具有不同于所述第一导电栅极结构的所述功函数的功函数的导电结构，且其中所述第一导电栅极结构定位于所述导电结构与所述第一高K电介质结构之间；且
所述第二栅极堆叠进一步包含第二导电栅极结构，且其中所述电介质结构定位于所述第二导电栅极结构与所述第二高K电介质结构之间；且
其中所述第二栅极堆叠的所述第二栅极结构及所述第一栅极堆叠的所述导电结构由第二材料形成，所述第二材料具有小于4.55eV的功函数。
9.根据权利要求8所述的半导体装置，其中所述第二栅极堆叠的所述第二栅极结构具有大致等同于所述第一栅极堆叠的所述导电结构的厚度的厚度。
10.根据权利要求9所述的半导体装置，其中所述第二栅极结构具有在约0.5nm与约5nm之间的厚度。
11.根据权利要求8所述的半导体装置，其中所述半导体衬底包含由隔离结构分离的nFET装置区域及pFET装置区域，且其中所述第一栅极堆叠定位于所述pFET装置区域上方且所述第二栅极堆叠定位于所述nFET装置区域上方。
12.根据权利要求11所述的半导体装置，其中：
所述第一栅极堆叠进一步包含与所述导电结构接触的第一导电字线结构；且
所述第二栅极堆叠进一步包含与所述第二导电栅极结构接触的第二导电字线结构。
13.一种形成双栅极结构的方法，所述方法包含：
在半导体衬底的nFET装置区域及pFET装置区域上方形成第一导电材料层；及
将所述nFET装置区域及所述pFET装置区域中的仅一者上方的所述第一导电材料层的一部分转换为电介质材料层。
14.根据权利要求13所述的方法，其进一步包含在所述第一导电材料层上方形成具有不同于所述第一导电材料层的功函数的第二导电材料层。
15.根据权利要求13及14中任一权利要求所述的方法，其中将所述nFET装置区域及所述pFET装置区域中的仅一者上方的所述第一导电材料层的一部分转换为电介质材料层包含氧化所述nFET装置区域及所述pFET装置区域中的仅一者上方的所述第一导电材料层的一部分以形成电介质氧化物材料层。
16.根据权利要求13所述的方法，其进一步包含：
在所述半导体衬底上方形成高K电介质材料层；
在所述高K电介质材料层上方形成所述第一导电材料层；
氧化所述第一导电材料层的所述部分以将所述第一导电材料层的所述部分转换为所述电介质材料层；及
在所述导电材料层及所述电介质材料层两者上方形成第二导电材料层。
17.根据权利要求16所述的方法，其进一步包含：
在所述第一导电材料层上方形成掩蔽材料层；
对所述掩蔽材料层进行图案化以形成掩蔽结构且暴露所述第一导电材料层的所述部分；及
在氧化所述第一导电材料层的所述部分以将所述第一导电材料层的所述部分转换为所述电介质材料层之后且在于所述导电材料层及所述电介质材料层两者上方形成所述第二导电材料层之前移除所述掩蔽结构。
18.根据权利要求16及17中任一权利要求所述的方法，其中：
在所述高K电介质材料层上方形成导电材料层包含在所述高K电介质材料层上方形成导电金属氮化物层；且
氧化所述导电材料层的一部分以将所述导电材料层的所述部分转换为电介质材料层包含氧化所述导电金属氮化物层的一部分以将所述导电金属氮化物层的所述部分转换为电介质金属氧氮化物材料层。
19.根据权利要求16及17中任一权利要求所述的方法，其进一步包含：
在所述第二导电材料层上方形成导电字线材料层；及
对至少所述第一导电材料层、所述电介质材料层、所述第二导电材料层及所述导电字线材料层进行图案化。
CN200980153664.9A 2009-01-05 2009-12-29 包括双栅极结构的半导体装置及形成此类半导体装置的方法 Active CN102272906B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/348,737 2009-01-05
US12/348,737 US8207582B2 (en) 2009-01-05 2009-01-05 Semiconductor devices including dual gate structures
PCT/US2009/069705 WO2010078340A2 (en) 2009-01-05 2009-12-29 Semiconductor devices including dual gate structures and methods of forming such semiconductor devices

Publications (2)

Publication Number Publication Date
CN102272906A true CN102272906A (zh) 2011-12-07
CN102272906B CN102272906B (zh) 2015-08-19

Family

ID=42310584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980153664.9A Active CN102272906B (zh) 2009-01-05 2009-12-29 包括双栅极结构的半导体装置及形成此类半导体装置的方法

Country Status (5)

Country Link
US (3) US8207582B2 (zh)
KR (1) KR101317091B1 (zh)
CN (1) CN102272906B (zh)
TW (1) TWI482265B (zh)
WO (1) WO2010078340A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740941A (en) * 1993-08-16 1998-04-21 Lemelson; Jerome Sheet material with coating
US8207582B2 (en) 2009-01-05 2012-06-26 Micron Technology, Inc. Semiconductor devices including dual gate structures
US8106455B2 (en) * 2009-04-30 2012-01-31 International Business Machines Corporation Threshold voltage adjustment through gate dielectric stack modification
CN102800675B (zh) * 2011-05-25 2015-08-26 中国科学院微电子研究所 一种电荷俘获非挥发存储器及其制造方法
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US20130126984A1 (en) * 2011-11-22 2013-05-23 Globalfoundries Inc. Patterning of Sensitive Metal-Containing Layers With Superior Mask Material Adhesion by Providing a Modified Surface Layer
US8987133B2 (en) * 2013-01-15 2015-03-24 International Business Machines Corporation Titanium oxynitride hard mask for lithographic patterning
US10622368B2 (en) 2015-06-24 2020-04-14 Sandisk Technologies Llc Three-dimensional memory device with semicircular metal-semiconductor alloy floating gate electrodes and methods of making thereof
US9627399B2 (en) * 2015-07-24 2017-04-18 Sandisk Technologies Llc Three-dimensional memory device with metal and silicide control gates
US9780092B2 (en) 2016-02-19 2017-10-03 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having a filling conductor comprising a plug portion and a cap portion and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1846305A (zh) * 2003-09-04 2006-10-11 先进微装置公司 整合具有不同功函数的金属以形成具有高k栅极电介质及相关结构的互补金属氧化物半导体栅极的方法
US20060237796A1 (en) * 2005-04-21 2006-10-26 International Business Machines Corporation Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled CMOS devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458695B1 (en) * 2001-10-18 2002-10-01 Chartered Semiconductor Manufacturing Ltd. Methods to form dual metal gates by incorporating metals and their conductive oxides
US6903969B2 (en) * 2002-08-30 2005-06-07 Micron Technology Inc. One-device non-volatile random access memory cell
TWI221004B (en) 2003-04-03 2004-09-11 Promos Technologies Inc Semiconductor structure with locally-etched gate and method of manufacturing same
US6902969B2 (en) 2003-07-31 2005-06-07 Freescale Semiconductor, Inc. Process for forming dual metal gate structures
US7238985B2 (en) 2003-08-13 2007-07-03 International Rectifier Corporation Trench type mosgated device with strained layer on trench sidewall
US7183221B2 (en) * 2003-11-06 2007-02-27 Texas Instruments Incorporated Method of fabricating a semiconductor having dual gate electrodes using a composition-altered metal layer
KR100688555B1 (ko) 2005-06-30 2007-03-02 삼성전자주식회사 Ｍｏｓ트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
KR100650698B1 (ko) 2005-08-02 2006-11-27 삼성전자주식회사 듀얼 게이트를 갖는 반도체 장치의 제조 방법
JP4898820B2 (ja) 2005-10-20 2012-03-21 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ ナノインプリントリソグラフィーにより作製される階層ナノパターン
US7569466B2 (en) 2005-12-16 2009-08-04 International Business Machines Corporation Dual metal gate self-aligned integration
US7432164B2 (en) 2006-01-27 2008-10-07 Freescale Semiconductor, Inc. Semiconductor device comprising a transistor having a counter-doped channel region and method for forming the same
US20070178634A1 (en) 2006-01-31 2007-08-02 Hyung Suk Jung Cmos semiconductor devices having dual work function metal gate stacks
US7378713B2 (en) 2006-10-25 2008-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with dual-metal gate structures and fabrication methods thereof
KR100843879B1 (ko) * 2007-03-15 2008-07-03 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US9024299B2 (en) * 2008-10-14 2015-05-05 Imec Method for fabricating a dual work function semiconductor device and the device made thereof
US8207582B2 (en) 2009-01-05 2012-06-26 Micron Technology, Inc. Semiconductor devices including dual gate structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1846305A (zh) * 2003-09-04 2006-10-11 先进微装置公司 整合具有不同功函数的金属以形成具有高k栅极电介质及相关结构的互补金属氧化物半导体栅极的方法
US20060237796A1 (en) * 2005-04-21 2006-10-26 International Business Machines Corporation Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled CMOS devices

Also Published As

Publication number Publication date
KR101317091B1 (ko) 2013-10-11
US20120256269A1 (en) 2012-10-11
US8207582B2 (en) 2012-06-26
TWI482265B (zh) 2015-04-21
WO2010078340A2 (en) 2010-07-08
TW201034168A (en) 2010-09-16
US20140248760A1 (en) 2014-09-04
WO2010078340A3 (en) 2010-09-30
US9142670B2 (en) 2015-09-22
CN102272906B (zh) 2015-08-19
US20100171178A1 (en) 2010-07-08
US8748273B2 (en) 2014-06-10
KR20110094143A (ko) 2011-08-19

Similar Documents

Publication Publication Date Title
CN102272906B (zh) 包括双栅极结构的半导体装置及形成此类半导体装置的方法
CN105047713B (zh) 隧道场效应晶体管及其制造方法
CN109585448B (zh) 半导体器件及其制造方法
US6897095B1 (en) Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode
CN103500732B (zh) 半导体装置的制造方法及半导体装置
CN109585378A (zh) 切割金属栅极的方法、半导体器件及其形成方法
US20050164479A1 (en) Zirconium oxide and hafnium oxide etching using halogen containing chemicals
CN106158860B (zh) 半导体结构及其制造方法
JP2008529274A (ja) Ｃｍｏｓプロセス用金属ゲート・トランジスタ及びその製造方法
JP2008508718A (ja) 半導体デバイスの形成方法およびその構造
CN101308847B (zh) 半导体装置
WO2005112110A1 (en) A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
CN105789274A (zh) 金属栅极结构及其制造方法
US20120256270A1 (en) Dual metal gates using one metal to alter work function of another metal
US20080023774A1 (en) Semiconductor device and method for fabricating the same
CN104517842B (zh) 一种制作半导体器件的方法
CN103117296B (zh) 金属氧化物半导体晶体管与其形成方法
CN105244318B (zh) 一种半导体器件及其制造方法和电子装置
JP2006108355A (ja) 半導体装置およびその製造方法
CN102956556A (zh) 半导体结构及其制造方法
TW201601202A (zh) 半導體元件及其製作方法
CN104752316B (zh) 一种制作半导体器件的方法
JP2008103613A (ja) 半導体装置及びその製造方法
CN109560080A (zh) 半导体器件
CN104979289B (zh) 一种半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant