CN102243989A - 通过热处理从所蚀刻的衬底去除卤素残余物的集成方法 - Google Patents

通过热处理从所蚀刻的衬底去除卤素残余物的集成方法 Download PDF

Info

Publication number
CN102243989A
CN102243989A CN2011101602476A CN201110160247A CN102243989A CN 102243989 A CN102243989 A CN 102243989A CN 2011101602476 A CN2011101602476 A CN 2011101602476A CN 201110160247 A CN201110160247 A CN 201110160247A CN 102243989 A CN102243989 A CN 102243989A
Authority
CN
China
Prior art keywords
substrate
chamber
load lock
lock chambers
halogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101602476A
Other languages
English (en)
Other versions
CN102243989B (zh
Inventor
马克·纳什·卡瓦吉奇
洛金庞
布雷特·克里斯琴·胡金森
桑迪·M·温
史蒂文·H·金
肯尼恩·J·巴恩基
马修·芬顿·戴维斯
索斯藤·莱尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/553,132 external-priority patent/US7655571B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN102243989A publication Critical patent/CN102243989A/zh
Application granted granted Critical
Publication of CN102243989B publication Critical patent/CN102243989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明提供了一种从衬底去除挥发性残余物的方法和装置。一个实施例中，于系统中在途中进行挥发性残余物去除工艺同时在衬底上进行卤素处理工艺。挥发性残余物去除工艺在除了卤素处置处理室和FOUP之外的系统中进行。一个实施例中，提供一种从衬底去除挥发性残余物的方法，该方法包括提供具有真空密封平台的处理系统，在平台处理室中用包括卤素的化学物质处理衬底，和在平台中处置被处理的衬底以从被处置的衬底释放挥发性残余物。

Description

通过热处理从所蚀刻的衬底去除卤素残余物的集成方法
本申请为2007年10月26日递交的申请号为200710165339.7的发明专利申请的分案申请。
技术领域
本发明大体涉及在半导体衬底上制造器件的方法和装置。更具体地，本发明涉及在等离子体蚀刻半导体衬底上的层之后，去除含卤素的残余物的方法和装置。
背景技术
超大规模集成(ULSI)电路包括数百万个电子器件(例如晶体管)，它们形成于半导体衬底如硅(Si)衬底上，并在器件中共同实施多种功能。通常，在ULSI电路中所使用的晶体管都是互补型金属氧化物半导体(CMOS)场效应晶体管。CMOS晶体管具有包括多晶硅栅极和栅极电介质并且设置在于衬底中形成的源极区和漏极区之间的栅极结构。
等离子体蚀刻通常用于制造晶体管和其它电子器件。在用于形成晶体管结构的等离子体蚀刻工艺期间，通常将一层或多层膜堆叠结构(例如硅、多晶硅、二氧化铪(HfO2)、二氧化硅(SiO2)、金属材料等的层)暴露于蚀刻剂，该蚀刻剂包括至少一种含卤素气体如溴化氢(HBr)、氯气(Cl2)、四氟化碳(CF4)等。这种工艺导致含卤素残余物在所蚀刻的特征、蚀刻掩模以及衬底上的其它结构的表面上积累。
当暴露于非真空环境(例如在工厂接口或者衬底存储盒中)和/或在连续处理期间，会从蚀刻期间所沉积的含卤素残余物中释放气态卤素和卤素基反应物(例如，溴(Br2)、氯气(Cl2)、氯化氢(HCl)等)。所释放的卤素和卤素基反应物产生颗粒污染物并导致处理系统和工厂界面内部的侵蚀，以及衬底上暴露出的金属层部分的侵蚀。处理系统和工厂界面的清洗以及被侵蚀部分的替换是耗时且昂贵的工序。
已经开发了几种工艺用于去除在所蚀刻衬底上的含卤素残余物。例如，可将所蚀刻衬底传送到远程等离子体反应器中，以将所蚀刻的衬底暴露于气体混合物，该气体混合物将含卤素残留物转换成无腐蚀性的挥发性化合物，其可被脱气并被泵出反应器。然而，这种工艺需要专用的处理室以及附加步骤，造成装置费用增加，制造产率和产量下降，导致高制造成本。
在另一实例中，可将含卤素残余物封装于所蚀刻的衬底上直到需要进行下一处理的时间，这时，去除封装。
因此，需要从衬底去除含卤素残余物的改进方法和装置。
发明内容
本发明提供一种从蚀刻衬底去除挥发性残余物的方法和系统。一个实施例中，从衬底去除挥发性残余物的方法包括：提供具有真空密封平台的处理系统，在平台的处理室中用包括卤素的化学物质处理衬底，和在平台中处置被处理的衬底以从被处理的衬底释放挥发性残余物。
另一实施例中，一种从衬底去除挥发性残余物的方法包括：提供处理系统，其具有处理室和设置在处理室外部的衬底加热器；在处理室中用包括卤素的化学物质蚀刻衬底；在处理系统中时用衬底加热器处理被蚀刻的衬底以从衬底释放挥发性残余物；并在加热衬底时检测衬底透光度的变化以确定处理终点。
在再一实施例中，一种从衬底去除含卤素残余物的方法包括：提供具有至少一个处理室和包括加热元件的室的处理系统；在处理室中用包括卤素的化学物质蚀刻衬底；在包括加热元件的室中处理被蚀刻的衬底，以及在加热期间将衬底暴露于O3。
附图说明
因此为了能详细地理解本发明上述特征，将参照实施方式对以上的概述进行对本发明更具体的描述。其中一些于附图中示出。然而，应注意，附图仅示出了本发明的典型实例且因此不应考虑为对本发明范围的限制，因为本发明承认其他等效实施例。
图1描述了本发明处理系统的一个实施例的示意图；
图2描述了图1处理系统真空交换腔室的截面图；
图3描述了图1处理系统的传送腔室的局部截面图；以及
图4描述了示出根据本发明一个实施例去除衬底上的含卤素残余物的方法的工艺图；
为了便于理解，在此尽可能用相同的附图标记表示附图中共同的相同元件。预期一个实施例的元件和特征有利地结合到其他实施例中而不需进一步叙述。
然而，应指出，附图仅示出本发明的示范性实施例且因此不能认为是对本发明范围的限制，因为本发明允许其他等效实施例。
具体实施方式
本发明提供一种用于在衬底晶片经过、在途中、在主蚀刻室和衬底承载FOUP之间的任一位置处进行预处理和/或后处理(主蚀刻室外部)而不进入专用于预或后处理的分离室中的方法和系统。衬底经过的位置包括但不限于真空交换腔室和传送室。而且，本发明提供一种用于途中后处理的方法和系统，该途中后处理例如从使用包括卤素的蚀刻剂所蚀刻的衬底去除含卤素残余物。预期可在系统中真空平台下方任意位置处进行含卤素残余物去除工艺。在一个实施例中，在衬底蚀刻期间所沉积的含卤素残余物通过热处理去除，该热处理在处理室的真空密封平台中进行。用于热处理的真空密封平台部分包括在机械叶片上和在主蚀刻室和晶片承载FOUP之间处在理系统真空下的任何其他合适位置的真空交换腔室、传送室、处理室。热处理加热所蚀刻的衬底并将含卤素残余物转换为可被泵出的非挥发性化合物。将进行含卤素残余物去除工艺所选的位置选择为“在途中”，以便不会不利地影响整个工艺循环时间。本发明基本上防止了处理系统和衬底的环境受污染物和侵蚀的影响，同时保持高产率和工艺产量。
图1是进行去除含卤素残余物的热工艺的处理系统100的一个实施例的示意性俯视图。在一个实施例中，处理系统100为适当装配的CENTURA
Figure BSA00000517877300031
集成处理系统，商业上可从位于Santa Clara，California的应用材料公司获得。预期其它处理系统(包括来自其他制造商的那些处理系统)适于受益于本发明。
系统100包括真空密封处理平台104、工厂界面(factory interface)102和系统控制器144。平台104包括多个处理室，示出为处理室110、112、132、128、120和连接到真空衬底传送室136的至少一个真空交换腔室122。于图1中示出了两个真空交换腔室122。工厂界面102通过真空交换腔室122连接到传送室136。
一个实施例中，工厂界面102包括至少一个机座108和至少一个便于传送衬底的工厂界面机械手114。机座108配置成接收一个或多个前开式标准舱(FOUP)。图1的实施例中示出两个FOUP 106A-B。具有叶片116设置于机械手114一端上的工厂界面机械手114配置成将衬底从工厂界面102传送到处理平台104的真空交换腔室122。任选地，将一个或多个度量台118连接到工厂界面102的终端126，以便于在位于工厂界面102中时测量衬底。
每个真空交换腔室122都具有连接到工厂界面102的第一端口和连接到传送室136的第二端口。真空交换腔室122连接到压力控制系统(未示出)，其抽气并排空真空交换腔室122以便于在传送室136的真空环境和工厂界面102的基本上是大气(例如，空气)环境之间传送衬底。
传送室136中设置有真空机械手130。真空机械手130具有能够在真空交换腔室122和处理室110、112、132、128、120之间传送衬底124的叶片134。
在一个实施例中，至少一个处理室110、112、132、128、120是蚀刻室。例如，蚀刻室可以是能从应用材料公司获得的去耦等离子体源(DPS)室。DPS蚀刻室使用电感源以产生高密度等离子体并包括射频(RF)功率源以偏置衬底。替换地，至少一个处理室110、112、132、128、120可以是可从应用材料公司获得的HARTTM、E-MAX
Figure BSA00000517877300041
、DPS
Figure BSA00000517877300042
、DPS II、PRODUCER E或ENABLER蚀刻室中的其中之一，或者是其它室，包括从其他制造商获得的那些。蚀刻室、例如室10可使用含卤素气体来蚀刻设置于其中的衬底124。含卤素气体的实例包括溴化氢(HBr)、氯气(Cl2)、四氟化碳(CF4)等。在蚀刻衬底124之后，含卤素残余物留在衬底表面上。通过在此描述的热处理去除含卤素残余物。热处理可在平台104中原位进行，如在装配用来加热衬底的处理室110、112、132、128和120之一中进行。在平台104进行热处理的区域还包括能量产生器和设置以在热处理期间监控衬底的传感器，从而可监控衬底温度。在示范性实施例中，热处理工艺在真空交换腔室122中进行，然而，热处理工艺可在系统100被适当装配的区域中进行。
系统控制器144耦接到处理系统100。系统控制器144通过使用对系统100的处理室110、112、132、128、120的直接控制来控制系统100的操作，或者替换地通过控制与处理室110、112、132、128、120和系统100相关的计算机(或控制器)来控制系统100的操作。操作中，系统控制器144能够从各自的腔室和系统控制器144收集数据和反馈以最优化系统100的性能。
系统控制器144通常包括中央处理单元(CPU)138、存储器140和辅助电路142。CPU 138是在工业装置中可以使用的任一种形式的通用计算机处理器。辅助电路142通常耦接到CPU 138并且可包括缓存器、时钟电路、输入/输出子系统、电源等。当通过CPU 138执行时，软件程序，诸如参考图4在以下描述的去除含卤素残余物的方法400，将CPU 138转换为专用计算机(控制器)144。软件程序还可通过远离系统100的第二控制器(未示出)存储和/或执行。
图2描述了用于在衬底上进行热处理的真空交换腔室122的一个实施例。真空交换腔室122通常包括腔室主体202、第一衬底夹持器204、第二衬底夹持器206、温度控制底座240和能源如加热器模块270。传感器298设置在温度控制底座240中。腔室主体202可由单一的材料体制成，如铝。腔室主体202包括第一侧壁208、第二侧壁210、顶部214和底部216，其限定了室体218。通常由石英构成的窗250设置在腔室主体202的顶部214中，并且至少部分地被加热器模块270覆盖。在一个实施例中，将多个灯294设置在加热器模块270中以产生用于衬底热处理的热量。在一个实施例中，灯294是石英卤素灯，其提供波长在约700nm和约14000nm之间的红外线辐射。从灯294产生的红外线辐射可向衬底提供热量并使衬底温度增加至约500摄氏度。通常，传感器678的波长被选择为在穿过该材料和/或膜时的透光度高度变化，该材料和/或膜在谋求测量的温度范围内，例如热处理终点的温度范围内被加热。
在一个实施例中，传感器298是适合于测量在100摄氏度和约500摄氏度之间的衬底温度范围的InGaAs二极管传感器。传感器298与光学准直器292和滤波器278光学对准。光学准直器292设置在光导管276(即光纤)的端部274和衬底296之间的基座240中。光导管276检测穿过衬底296和准直器292至滤波器278所收集的能量。滤波器278适合于将自光学准直器292收集的信号滤波并仅将具有所需波长的IR光提供给传感器298。
在一个实施例中，光学准直器292具有被选择以允许能量进入光导管276的孔径，该能量以被选择用来最小化进入导管276中的离散能量和其它噪声的预定角度290入射到衬底上。例如，光学准直器292的所选角度290仅允许收集在由角度290所限定的锥形内通过衬底的光288，并防止以所选角度290以外的角度入射到衬底的光进入到光导管276中。可防止自室壁284的不希望的反射光和/或自环境282、280产生的噪声干扰通过准直器292进入到光导管276并最终通过滤波器278到达传感器298的信号。之后进一步分析到达传感器298的光能以计算衬底296的温度。
可控制室体218的压力以使真空交换腔室122被抽空为基本上与传送室136的环境相匹配，且对其排气以基本上与工厂界面102的环境相匹配。腔室主体202包括一个或多个排气通道230和泵气通道232，以在排气和抽空期间在室体218内提供层流从而最小化颗粒污染。排气通道230可另外耦接到气源252以将气体混合物提供到室体218中。从气源252提供的气体实例包括氮气(N2)、氩气(Ar)、氢气(H2)、烷类、烯烃、氦气(He)、氧气(O2)、臭氧(O3)、水蒸气(H2O)等。泵气通道232耦接到泵236以抽空气体并将真空交换腔室122的压力控制在所需点。
第一装载端口238设置在室主体202的第一壁208中，以允许在真空交换腔室122和工厂界面102之间传送衬底214。第一狭口阀(slit valve)244选择性地密封第一装载端口238，以将真空交换腔室122与工厂界面102隔离。第二装置端口239设置在腔室主体202的第二壁210中，以允许在真空交换腔室122和传送室136之间传送衬底124。基本与第一狭口阀244相似的第二狭口阀246选择性地密封第二装载端口239，以将真空交换腔室122与传送室136的真空环境隔离开。
第一衬底夹持器204同心地耦接到(即叠到其顶部)设置在腔室底部216上方的第二衬底夹持器206。衬底夹持器204、206通常都安装在环箍220上，该环箍220耦接到穿过腔室主体202底部216延伸的轴258。每个衬底夹持器204、206都配置以保持一个衬底。轴258耦接到设置在真空交换腔室122外部的升降机构260，该升降机构260控制衬底夹持器204和206在腔室主体202内的升高。第一衬底夹持器204用于保持自工厂界面102的未被处理的衬底，同时第二衬底夹持器206用于保持从传送室136返回的被处理的衬底(例如蚀刻衬底)。在图2中描述的实施例中，于任一个处理室110、112、132、128和120中处理之后，将被处理衬底296放在第二衬底夹持器206上。
图3描述了图1的处理系统100的传送室136的局部截面图。在图3描述的实施例中，传送室136配置为热处理衬底，以使挥发性残余物从衬底释放。设置在传送室136中的衬底可通过任何适当的加热器或者能源加热。在一个实施例中，可通过嵌入到传送室机械手130的叶片134中的电阻加热元件322来加热衬底。在另一个实施例中，可通过设置在传送室136顶部中、上或者在传送室136下方的加热器模块302加热衬底。加热器模块302包括适合于加热衬底的一个或多个灯306。在再一实施例中，可通过设置在传送室136中的加热基座314加热衬底。基座314包括电阻加热器322或其它合适的加热器件。预期在传送室136中或者在真空下系统100的其他部分中通过其它方法加热衬底。
在加热衬底期间，衬底可暴露于一种或多种气体中，该气体便于从衬底释放挥发物，并便于从该系统去除所释放的挥发物。在图3中描述的实施例中，传送室136包括气体通道318，该通道适于将不同处理气体从气源316提供到传送室136的内部容积中。从气源316提供的气体实例包括氮气(N2)、氩气(Ar)、氢气(H2)、烷类、烯烃、氦气(He)、氧气(O2)、臭氧(O3)、水蒸气(H2O)等。
任选地，传送室136可被装配成在加热期间感应衬底温度。在一个实施例中，将能量产生器304设置在传送室136的顶部上，该能量产生器304提供通过衬底296传送给传感器310的能量信号。能量产生器304为激光、宽束光源或者其它合适的波产生器，且在一个实施例中，产生器304是一种灯306。
准直器312设置在衬底296的下方，以聚集从产生器304穿过衬底396在预定入射角度内传输的能量324。穿过衬底296传输并通过准直器聚集的能量随后通过纤维光导被传输到传感器310，用于确定衬底温度，如上面参考图2所描述。
图4描述了根据本发明从衬底去除含卤素残余物的方法400的流程图。方法400在图1的处理装置100中进行。预期方法400在其他合适的处理系统中进行，包括从其他制造商获得的那些。
方法400通过将其上设置有层的衬底提供给处理系统100中的蚀刻室的步骤402开始，该蚀刻室例如是蚀刻室110、112、132、128和120之一，以进行蚀刻。工厂界面机械手114将待处理的衬底从FOUP 106A-B中之一传送到真空交换腔室122中的第一衬底夹持器204。该衬底可以是其上进行膜处理的任一种衬底或者是材料表面。在一个实施例中，衬底上可形成有一层或多层用于形成一结构，如栅极结构。衬底可选地利用掩膜层作为设置在衬底上的蚀刻掩模和/或蚀刻停止层，以促进特征或结构向衬底的传送。在另一实施例中，衬底可具有多层例如膜叠层，用于形成不同图案和/或特征，例如双嵌入式结构等。衬底可以是如结晶硅(例如Si<100>或Si<111>)、氧化硅、应变硅、硅锗、掺杂或未掺杂多晶硅、掺杂或未掺杂硅晶片和构图或未构图的晶片绝缘体上硅(SOI)、碳掺杂氧化硅、氮化硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石、设置在硅上的金属层等。衬底可具有各种尺寸如200nm或300nm直径晶片，以及矩形或方形面板。在本发明描述的实施例中，衬底是硅半导体衬底。
在一个实施例中，传送到真空交换腔室122中的衬底可通过加热器模块270或者通过真空交换腔室122中的温度可控基座240被预加热到预定温度。在另一实施例中，衬底在传送室机械手130的叶片上同时被预加热。在一个实施例中，衬底被预加热至在约20摄氏度和约400摄氏度之间的温度。在与真空交换腔室122和传送室136内的压力基本相等之后，真空机械手130将衬底传送到其中一个处理室如室110，以进行蚀刻处理。
在步骤404中，衬底在处理室110中被蚀刻以在衬底上形成所需特征和图案。在衬底具有设置在衬底表面上的掩膜层的实施例中，蚀刻工艺蚀刻掩膜层同时形成所需特征和图案。
在一个实施例中，通过提供具有至少一种含卤素气体的气体混合物来蚀刻衬底。含卤素气体的合适实例包括但不限于溴化氢(HBr)、氯气(Cl2)、四氟化碳(CF4)等。在适合于蚀刻多晶硅的示范性实施例中，提供到处理室110中的气体混合物以在约20sccm和300sccm之间，如在20sccm和约60sccm之间，例如约40sccm的流速提供包括溴化氢(HBr)和氯气(Cl2)气体的气体混合物。以气体混合物提供惰性气体至处理室110。合适的惰性气体实例包括氮气(N2)、氩气(Ar)、氦气(He)等。在一个实施例中，通过气体混合物以在约0sccm和约200sccm之间，诸如在约0sccm和约40sccm之间，例如约20sccm的流速提供惰性气体如N2。通过气体混合物提供还原气体如一氧化碳(CO)。蚀刻工艺的等离子体功率可保持在约200瓦特和约3000瓦特之间，诸如约500瓦特和约1500瓦特之间，例如约1100瓦特，且偏置功率可保持在约0瓦特和约300瓦特之间，如约0瓦特和约80瓦特之间，例如约20瓦特。处理压力能被控制在约2mTorr和约100mTorr之间，诸如在约2mTorr和约20mTorr之间，例如约4mTorr，且衬底温度可保持在约0摄氏度和约200摄氏度之间，如在约0摄氏度和约100摄氏度之间，例如约45摄氏度。
在蚀刻工艺期间，被蚀刻材料与蚀刻剂化学物质的成分相组合，以及与掩膜层的成分相组合，如果有的话，和蚀刻工艺的副产物相组合，从而形成含卤素残余物。在一个实施例中，在衬底上将被蚀刻的材料可包括光致抗蚀剂层、硬掩模层、底部抗反射涂层(BARC)、多晶硅、结晶硅、栅氧化物、金属栅如氮化钛(TiN)和高k材料如氧化铝(Al2O3)、含铪氧化物。合适的硬模膜层实例包括氮化硅、TEOS、氧化硅、非晶硅和碳化硅。含卤素残余物沉积在衬底表面上。如果暴露于大气压和/或水蒸气中，则含卤素残余物释放(例如排气)气态反应物如溴(Br2)、氯气(Cl2)、氯化氢(HCl)、溴化氢(HBr)等。释放这种反应物会导致处理装置及工厂界面在衬底传送期间受侵蚀和颗粒污染，如图1所述的真空气密处理平台104和工厂界面102。在将金属层如Cu、Al、W暴露于衬底表面的实施例中，如果不通过以下所述的发明工艺去除所释放的气态反应物，则金属层会被所释放的气态反应物侵蚀，从而不利地恶化在衬底上形成的器件性能。
卤素也存在于衬底表面上，该衬底以蚀刻之外的方式在真空环境中被处理。因此，预期使用下述方法中可应用部分从这些衬底去除卤素。
在步骤406中，在完成处理之后将被处理(蚀刻)的衬底从蚀刻处理室110中移走。被处理(蚀刻)的衬底随后被传送到处理系统100中除了进行蚀刻处理的蚀刻室以外的任一室中，以进行热处理，如以下进一步描述。例如，被蚀刻衬底随后被传送到包括其它处理室112、132、128、120、传送室136、真空交换腔室122中任一个的加热室或平台104中的其它部件中，其中衬底可被加热以释放卤素。任选地，热处理可发生在工厂界面102、度量台118中。被处理(例如被蚀刻)衬底在步骤408中被热处理，以在于FOUP 106A-B或其他位置中暴露于大气条件或水蒸气中之前从衬底去除在步骤404期间所产生的含卤素残余物。预期可省略步骤406，且下述热处理步骤408可在蚀刻衬底或者衬底被暴露于卤素中的室中进行，或者步骤408可在真空交换腔室或者其它合适的位置进行。还预期如果上述的热处理步骤406有效地从被蚀刻衬底去除卤素则可省略步骤408。
步骤408中，衬底可被热处理以从衬底去除卤素和/或含卤素残余物。在一个实施例中，进行步骤408同时将衬底设置在机械手114、130之一上，该机械手具有加热元件或者被配置成将衬底设置在足够接近适合加热衬底至释放挥发物温度的加热器的位置处。例如，进行步骤408的热处理工艺同时在随后于各室之间传送衬底的程序期间，将衬底设置在传送机械手130上。替换地，在步骤408中可将衬底定位在衬底支撑装置中，同时进行热处理。在一个实施例中，步骤408的热处理在真空交换腔室122或传送室136或处理室112、132、128、120之一中其它相似结构区域中进行。以下示范性描述中，步骤408被描述为在真空交换腔室122中进行。预期加热步骤和气体暴露与传感步骤的至少其中之一在平台104其他适当装配的区域中或者工厂界面102中进行。
在步骤408的示范性实施例中，在真空交换腔室122中进行热处理工艺，以从被蚀刻衬底表面去除含卤素残余物。由第二衬底夹持器206固定的被蚀刻衬底向着加热器模块270升高衬底124，从而增加向衬底热传送的强度。来自加热器模块270的热量导致衬底表面温度上升，从而导致设置在被蚀刻衬底表面上的卤素基反应物被释放和/或被排出。随着衬底温度升高，硅衬底光能吸收性能也变化。例如，随着来自加热器模块270的光286加热硅衬底且衬底温度上升，由衬底吸收的光能由于在高衬底温度下硅材料高的光能吸收而增加。由此，当硅衬底被加热时较少光被传输穿过硅衬底。通过由传感器298测量衬底透光度的变化，可计算衬底温度且能保持热处理工艺期间控制衬底温度的工艺终点。
一个实施例中，加热器模块270以在约5秒和约120秒之间诸如约20秒将衬底加热至在约20摄氏度和约500摄氏度之间，诸如在约150摄氏度和约400摄氏度之间，例如约300摄氏度的温度。通过加热器模块270进行的衬底快速加热允许将被蚀刻衬底上的含卤素残余物去除，而不会增加工艺循环时间。在一个实施例中，可在预定时间周期中通过加热器模块270加热衬底直到自其去除被蚀刻衬底上的含卤素残余物。替换地，终点可通过控制衬底温度来检测，例如通过控制穿过衬底的光透射来检测。
一个实施例中，从气源252将气体混合物提供到真空交换腔室122同时加热被蚀刻衬底。被蚀刻衬底暴露于气体混合物中并与该气体混合物反应。气体混合物将被排出的卤素基反应物转换成非侵蚀性挥发化合物，其被泵出真空交换腔室122。气体混合物可包括含氧气体如O2、O3、水蒸气(H2O)、含氢气体如H2、合成气体、水蒸气(H2O)、烷类、烯烃等或者惰性气体如氮气(N2)、氩气(Ar)、氦气(He)等。例如，气体混合物可包括氧气、氮气，和含卤素气体。一个实施例中，含氢气体是氢气(H2)和水蒸气(H2O)中的至少一种。另一实施例中，气体混合物包括臭氧(O3)。在衬底上存在掩膜层的实施例中，掩膜层可与含卤素残余物一起去除，例如在真空交换腔室中剥离光致抗蚀剂的掩模。
一个实施例中，可以以在约100sccm和约10,000sccm之间，例如约7000sccm的流速提供气体混合物。在由使用溴基蚀刻化学物质导致的含卤素残余物大部分是溴基残余物的实施例中，气体混合物包括臭氧(O3/O2)和/或其它惰性气体如O2和N2。臭氧气体(O3/O2)以在约100sccm和约10,000sccm之间，例如约7000sccm的流速提供。替换地，惰性气体以在约100sccm和约10,000sccm之间如约500sccm的流速与臭氧气体(O3/O2)一起提供。残余气体分析器(RGA)可用于检测剩余在被蚀刻衬底表面上的含卤素残余物。
任选地，进行步骤410，其中经热处理的衬底返回到系统的处理室110、112、132、128、120之一，用于在从真空环境移走之前的另外处理。在步骤408的卤素去除工艺之后，衬底将不会在随后处理期间将卤素引入到处理室中，从而防止对处理室的损坏。
在任选步骤412中，热处理的衬底在真空交换腔室122中冷却。步骤412中，在卤素残余物去除步骤408之后，升高温度受控基座240以接触在第二衬底夹持器206上支撑的被蚀刻衬底，以将衬底冷却至所需温度。被蚀刻的衬底经由基座240传输热量来冷却。一个实施例中，被蚀刻衬底可被冷却到在约10摄氏度和约125摄氏度之间范围内的温度，其允许被蚀刻衬底返回到FOUP106A-B而不会导致对FOUP 106 A-B的损伤。
当在步骤412中冷却衬底时，真空交换腔室122同时被抽空，为之后步骤414中的衬底传送工艺做准备，以最小化工艺循环时间。一旦真空交换腔室122和工厂界面102的压力相匹配，就打开第一狭口阀244以允许工厂界面机械手114进入真空交换腔室122，从而从真空交换腔室122移走被蚀刻的衬底并将其返回到FOUP 106A-B之一中。自FOUP 106A-B的新的未被处理的衬底可被传送到第一衬底夹持器204的真空交换腔室122中，同时从第二衬底夹持器206移走被蚀刻衬底，从而四次连续处理衬底，如由图3中描述的回线表示的。替换地，在除了真空交换腔室122之外的平台104区域中进行被蚀刻衬底的热处理工艺的实施例中，在完成步骤408之后，将被蚀刻衬底移动到真空交换腔室122中或处理室132、128、120之一中。
由此，本发明提供用于从衬底去除卤素和/或含卤素残余物的方法和装置。该方法和装置有利地防止衬底被污染和沉积在衬底上的金属膜暴露部分被侵蚀，并防止由被释放的卤素导致的处理系统的污染和侵蚀，从而提高产率和生产量。
虽然前述内容涉及到本发明的实施例，但是可得出本发明的其它和进一步实施例而不超出其基本范围，且其范围通过以下的权利要求确定。

Claims (20)

1.一种从衬底去除挥发性残余物的方法，包括：
用包括卤素的化学物质在处理系统的处理室中处理衬底；
将被处理的衬底从处理室传送到处理系统的真空交换腔室，其中该真空交换腔室配置成将衬底从处理系统内部的真空环境传送到处理系统外部的大气环境；和
在供给该真空交换腔室的气体混合物存在下，在所述真空交换腔室中从被处理的衬底去除挥发性残余物，所述气体混合物选自O2、O3、H2O、烷类、烯烃、N2和H2组成组。
2.根据权利要求1所述的方法，其中从被处理的衬底去除该挥发性残余物还包括：在真空交换腔室中将该被处理的衬底暴露于等离子体。
3.根据权利要求2所述的方法，其中将该被处理的衬底暴露还包括：以远程等离子体源形成等离子体。
4.根据权利要求2所述的方法，其中形成等离子体还包括：将等离子体功率维持在约500瓦特和约6000瓦特之间。
5.根据权利要求1所述的方法，其中从被处理的衬底去除该挥发性残余物还包括：检测端点。
6.根据权利要求1所述的方法，其中该气体混合物包括比例为约1∶1至约1∶20之间的O2和N2。
7.根据权利要求1所述的方法，其中从被处理的衬底去除该挥发性残余物还包括：将被处理的衬底加热到约20摄氏度和约400摄氏度之间的温度。
8.根据权利要求7所述的方法，进一步包括：
在真空交换腔室中加热该被处理的衬底后，在该真空交换腔室中冷却该被处理的衬底；和
从该真空交换腔室中移走被冷却的衬底。
9.根据权利要求1所述的方法，其中处理衬底进一步包括：使用HBr、Cl2和CF4中至少一种来处理衬底。
10.根据权利要求1所述的方法，其中从被处理的衬底去除挥发性残余物还包括：
将真空交换腔室的压力保持在约10Torr和约5000Torr之间。
11.根据权利要求10所述的方法，其中供给该真空交换腔室的气体混合物包括O2和O3至少其一。
12.根据权利要求1所述的方法，其中该挥发性残余物是含卤素的残余物。
13.一种从衬底去除含卤素残余物的方法，包括：
用包括卤素的化学物质在处理系统的处理室中处理衬底；
将被处理的衬底从处理室通过传送室传送到处理系统的真空交换腔室，其中该真空交换腔室配置成将衬底从处理系统内部的真空环境传送到处理系统外部的大气环境；
加热该被处理的衬底；和
在气体混合物存在下，从被加热的衬底去除挥发性残余物，所述气体混合物具有选自O2、O3、烷类、烯烃、N2和H2组成组的一或多个成员。
14.根据权利要求13的所述方法，其中加热进一步包括：通过加热设在传送室中的机械手臂叶片上的衬底，或者加热真空交换腔室中的衬底来加热该衬底。
15.根据权利要求13的所述方法，其中该气体混合物包括O2和O3至少其一。
16.根据权利要求14的所述方法，其中加热衬底进一步包括：传感经过该衬底的信号变化同时加热该衬底。
17.根据权利要求16的所述方法，进一步包括：测定与该信号变化相关的衬底温度。
18.根据权利要求13的所述方法，其中挥发性残余物是含卤素的残余物。
19.根据权利要求13所述的方法，其中从被加热的衬底去除挥发性残余物进一步包括：从该气体混合物形成等离子体。
20.根据权利要求13所述的方法，其中处理衬底进一步包括：使用HBr、Cl2和CF4中至少一种来处理衬底。
CN201110160247.6A 2006-10-26 2007-10-26 通过热处理从所蚀刻的衬底去除卤素残余物的集成方法 Active CN102243989B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/553,132 2006-10-26
US11/553,132 US7655571B2 (en) 2006-10-26 2006-10-26 Integrated method and apparatus for efficient removal of halogen residues from etched substrates
US11/676,161 US7846845B2 (en) 2006-10-26 2007-02-16 Integrated method for removal of halogen residues from etched substrates in a processing system
US11/676,161 2007-02-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007101653397A Division CN101170055B (zh) 2006-10-26 2007-10-26 通过热处理从所蚀刻的衬底去除卤素残余物的集成方法

Publications (2)

Publication Number Publication Date
CN102243989A true CN102243989A (zh) 2011-11-16
CN102243989B CN102243989B (zh) 2015-05-20

Family

ID=38969782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110160247.6A Active CN102243989B (zh) 2006-10-26 2007-10-26 通过热处理从所蚀刻的衬底去除卤素残余物的集成方法

Country Status (7)

Country Link
US (1) US7846845B2 (zh)
EP (1) EP1916703A3 (zh)
JP (1) JP2008109136A (zh)
KR (1) KR101010419B1 (zh)
CN (1) CN102243989B (zh)
SG (2) SG142270A1 (zh)
TW (1) TWI348735B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103572253A (zh) * 2012-07-30 2014-02-12 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室和具有它的半导体设备
CN104137248A (zh) * 2012-02-29 2014-11-05 应用材料公司 配置中的除污及剥除处理腔室
CN106298581A (zh) * 2015-05-13 2017-01-04 盛美半导体设备（上海）有限公司 光辐射加热刻蚀装置及方法
CN111133555A (zh) * 2017-09-19 2020-05-08 无尽电子有限公司 基板处理方法和装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2668551T3 (es) 2005-09-26 2018-05-18 Lifecell Corporation Composición seca de plaquetas
US7946759B2 (en) * 2007-02-16 2011-05-24 Applied Materials, Inc. Substrate temperature measurement by infrared transmission
JP4952375B2 (ja) * 2007-05-23 2012-06-13 株式会社明電舎 レジスト除去方法及びその装置
KR101214643B1 (ko) * 2007-12-04 2012-12-21 메이덴샤 코포레이션 레지스트 제거방법 및 그를 위한 장치
KR100912965B1 (ko) * 2007-12-24 2009-08-20 주식회사 하이닉스반도체 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
US8525139B2 (en) * 2009-10-27 2013-09-03 Lam Research Corporation Method and apparatus of halogen removal
US8616224B2 (en) 2010-04-30 2013-12-31 Applied Materials, Inc. Methods and apparatus for providing a gas mixture to a pair of process chambers
KR101132568B1 (ko) * 2010-05-06 2012-04-05 주식회사 테스 흄 발생없이 패턴을 형성하는 방법
US20110304078A1 (en) * 2010-06-14 2011-12-15 Applied Materials, Inc. Methods for removing byproducts from load lock chambers
US8992689B2 (en) 2011-03-01 2015-03-31 Applied Materials, Inc. Method for removing halogen-containing residues from substrate
KR101895307B1 (ko) 2011-03-01 2018-10-04 어플라이드 머티어리얼스, 인코포레이티드 듀얼 로드락 구성의 저감 및 스트립 프로세스 챔버
WO2012148568A1 (en) 2011-03-01 2012-11-01 Applied Materials, Inc. Method and apparatus for substrate transfer and radical confinement
US11171008B2 (en) 2011-03-01 2021-11-09 Applied Materials, Inc. Abatement and strip process chamber in a dual load lock configuration
US8845816B2 (en) 2011-03-01 2014-09-30 Applied Materials, Inc. Method extending the service interval of a gas distribution plate
US20150211114A1 (en) * 2014-01-30 2015-07-30 Applied Materials, Inc. Bottom pump and purge and bottom ozone clean hardware to reduce fall-on particle defects
KR20160141244A (ko) * 2015-05-29 2016-12-08 피에스케이 주식회사 기판 처리 장치 및 방법
CN107919298B (zh) * 2016-10-08 2021-01-29 北京北方华创微电子装备有限公司 气相刻蚀装置及设备
US10867843B2 (en) * 2016-12-05 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for fabrication semiconductor device
TWI700750B (zh) * 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
KR20180098448A (ko) 2017-02-24 2018-09-04 삼성전자주식회사 잔류 가스 제거 장치 및 이를 포함하는 기판 처리 설비
US10903065B2 (en) * 2017-05-12 2021-01-26 Lam Research Corporation Halogen removal module and associated systems and methods
US20190051540A1 (en) * 2017-08-08 2019-02-14 Lam Research Corporation Systems and methods for plasma-less de-halogenation
KR102003361B1 (ko) * 2017-09-19 2019-07-24 무진전자 주식회사 인시튜 건식 세정 방법 및 장치
KR20200133126A (ko) * 2019-05-17 2020-11-26 삼성전자주식회사 소스 용기용 잔류물 제거 장치
KR102325772B1 (ko) * 2019-10-28 2021-11-12 세메스 주식회사 기판처리장치
WO2021141806A1 (en) * 2020-01-07 2021-07-15 Lam Research Corporation Automated cleaning of robot arms of substrate processing systems
KR102603680B1 (ko) * 2020-12-28 2023-11-20 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
US11921422B2 (en) * 2021-04-09 2024-03-05 Applied Materials, Inc. Single-volume baking chamber for mask clean

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0416774A1 (en) * 1989-08-28 1991-03-13 Hitachi, Ltd. A method of treating a sample of aluminium-containing material
JPH04268728A (ja) * 1991-02-25 1992-09-24 Hitachi Ltd エッチング方法および装置
US20050085090A1 (en) * 2003-10-21 2005-04-21 Applied Materials, Inc. Method for controlling accuracy and repeatability of an etch process
JP2005109030A (ja) * 2003-09-29 2005-04-21 Toshiba Corp 電子デバイス製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071714A (en) 1989-04-17 1991-12-10 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
KR0155158B1 (ko) * 1989-07-25 1998-12-01 카자마 젠쥬 종형 처리 장치 및 처리방법
GB2238868A (en) * 1989-11-22 1991-06-12 Res Corp Technologies Inc Silicon wafer temperature measurement by optical transmission monitoring.
US5188979A (en) 1991-08-26 1993-02-23 Motorola Inc. Method for forming a nitride layer using preheated ammonia
JPH05326477A (ja) * 1992-05-26 1993-12-10 Ulvac Japan Ltd 半導体基板表面のハロゲン除去方法
JP3263132B2 (ja) * 1992-07-09 2002-03-04 株式会社東芝 半導体装置の製造方法
JPH0685173A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
US5337207A (en) 1992-12-21 1994-08-09 Motorola High-permittivity dielectric capacitor for use in a semiconductor device and process for making the same
JPH06252143A (ja) * 1993-02-25 1994-09-09 Sumitomo Metal Ind Ltd Ａｌ合金膜の処理方法及びその装置
US5356833A (en) 1993-04-05 1994-10-18 Motorola, Inc. Process for forming an intermetallic member on a semiconductor substrate
JP3080834B2 (ja) * 1994-03-30 2000-08-28 株式会社東芝 半導体基板洗浄処理装置
JPH08274072A (ja) * 1995-03-31 1996-10-18 Toshiba Corp 表面処理装置および表面処理方法
US6933182B1 (en) * 1995-04-20 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
JPH0969525A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp 金属配線の処理方法
KR100413649B1 (ko) 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
US6148072A (en) * 1997-01-03 2000-11-14 Advis, Inc Methods and systems for initiating video communication
JPH1154721A (ja) 1997-07-29 1999-02-26 Nec Corp 半導体装置の製造方法および製造装置
US6136211A (en) 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
KR100275754B1 (ko) 1998-05-15 2000-12-15 윤종용 커패시터 하부전극의 반구형 그레인 형성전 전처리방법
JP2000012526A (ja) * 1998-06-25 2000-01-14 Mitsubishi Electric Corp プラズマ処理装置およびプラズマ処理方法
JP2000133633A (ja) 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
JP2000286200A (ja) * 1999-03-31 2000-10-13 Kokusai Electric Co Ltd 熱処理方法および熱処理装置
US6379574B1 (en) 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process
US6319730B1 (en) 1999-07-15 2001-11-20 Motorola, Inc. Method of fabricating a semiconductor structure including a metal oxide interface
US6270568B1 (en) 1999-07-15 2001-08-07 Motorola, Inc. Method for fabricating a semiconductor structure with reduced leakage current density
US6479801B1 (en) * 1999-10-22 2002-11-12 Tokyo Electron Limited Temperature measuring method, temperature control method and processing apparatus
US6485988B2 (en) 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation
JP4808889B2 (ja) * 2000-01-05 2011-11-02 東京エレクトロン株式会社 透過分光を用いるウェハ帯域エッジの測定方法、及びウェハの温度均一性を制御するためのプロセス
GB0000901D0 (en) 2000-01-14 2000-03-08 Isis Innovation Antiparasitic agent
US6514378B1 (en) * 2000-03-31 2003-02-04 Lam Research Corporation Method for improving uniformity and reducing etch rate variation of etching polysilicon
US6184072B1 (en) 2000-05-17 2001-02-06 Motorola, Inc. Process for forming a high-K gate dielectric
US6300202B1 (en) 2000-05-18 2001-10-09 Motorola Inc. Selective removal of a metal oxide dielectric
US6444512B1 (en) 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process
US6297095B1 (en) 2000-06-16 2001-10-02 Motorola, Inc. Memory device that includes passivated nanoclusters and method for manufacture
US6440864B1 (en) * 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
KR20020009332A (ko) 2000-07-26 2002-02-01 주승기 강유전체 박막의 결정화 방법
US6204141B1 (en) 2000-09-13 2001-03-20 Taiwan Semiconductor Mfg. Co. Ltd. Method of manufacturing a deep trench capacitor
US6326261B1 (en) 2001-01-05 2001-12-04 United Microelectronics Corp. Method of fabricating a deep trench capacitor
US6348386B1 (en) 2001-04-16 2002-02-19 Motorola, Inc. Method for making a hafnium-based insulating film
US6806095B2 (en) 2002-03-06 2004-10-19 Padmapani C. Nallan Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers
US6902681B2 (en) 2002-06-26 2005-06-07 Applied Materials Inc Method for plasma etching of high-K dielectric materials
US20040007561A1 (en) 2002-07-12 2004-01-15 Applied Materials, Inc. Method for plasma etching of high-K dielectric materials
JP2006261157A (ja) * 2005-03-15 2006-09-28 Ricoh Co Ltd 半導体装置の製造方法及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0416774A1 (en) * 1989-08-28 1991-03-13 Hitachi, Ltd. A method of treating a sample of aluminium-containing material
JPH04268728A (ja) * 1991-02-25 1992-09-24 Hitachi Ltd エッチング方法および装置
JP2005109030A (ja) * 2003-09-29 2005-04-21 Toshiba Corp 電子デバイス製造方法
US20050085090A1 (en) * 2003-10-21 2005-04-21 Applied Materials, Inc. Method for controlling accuracy and repeatability of an etch process

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104137248A (zh) * 2012-02-29 2014-11-05 应用材料公司 配置中的除污及剥除处理腔室
CN104137248B (zh) * 2012-02-29 2017-03-22 应用材料公司 配置中的除污及剥除处理腔室
CN106847737A (zh) * 2012-02-29 2017-06-13 应用材料公司 配置中的除污及剥除处理腔室
US10566205B2 (en) 2012-02-29 2020-02-18 Applied Materials, Inc. Abatement and strip process chamber in a load lock configuration
US10943788B2 (en) 2012-02-29 2021-03-09 Applied Materials, Inc. Abatement and strip process chamber in a load lock configuration
CN103572253A (zh) * 2012-07-30 2014-02-12 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室和具有它的半导体设备
CN106298581A (zh) * 2015-05-13 2017-01-04 盛美半导体设备（上海）有限公司 光辐射加热刻蚀装置及方法
CN111133555A (zh) * 2017-09-19 2020-05-08 无尽电子有限公司 基板处理方法和装置
CN111133555B (zh) * 2017-09-19 2023-08-01 艾斯宜株式会社 基板处理方法和装置

Also Published As

Publication number Publication date
TW200837828A (en) 2008-09-16
JP2008109136A (ja) 2008-05-08
EP1916703A3 (en) 2009-05-06
US7846845B2 (en) 2010-12-07
SG142270A1 (en) 2008-05-28
TWI348735B (en) 2011-09-11
KR101010419B1 (ko) 2011-01-21
SG176425A1 (en) 2011-12-29
US20080099040A1 (en) 2008-05-01
KR20080037565A (ko) 2008-04-30
CN102243989B (zh) 2015-05-20
EP1916703A2 (en) 2008-04-30

Similar Documents

Publication Publication Date Title
CN101170055B (zh) 通过热处理从所蚀刻的衬底去除卤素残余物的集成方法
CN102243989B (zh) 通过热处理从所蚀刻的衬底去除卤素残余物的集成方法
US8486194B2 (en) Apparatus for efficient removal of halogen residues from etched substrates
US7946759B2 (en) Substrate temperature measurement by infrared transmission
US7585686B2 (en) Method and apparatus for processing a wafer
US20090139657A1 (en) Etch system
US20060032833A1 (en) Encapsulation of post-etch halogenic residue
US20110304078A1 (en) Methods for removing byproducts from load lock chambers
TWI415177B (zh) A substrate processing method and a substrate processing apparatus
CN110998797B (zh) 切割加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: American California

Applicant after: Applied Materials Inc.

Address before: American California

Applicant before: Applied Materials Inc.

C14 Grant of patent or utility model
GR01 Patent grant